<Desc/Clms Page number 1>
NUMERIEKE MODULATOR
De onderhavige uitvinding heeft betrekking op een numerieke modulator welke een numerieke frekwentiesyntheseketen omvat, die een gemoduleerd uitgangssignaal voortbrengt waarvan de uitgangsfrekwentie een functie is van de klokfrekwentie van een kloksignaal en van een numerieke frekwentiewaarde van een modulerend ingangssignaal.
Een dergelijke modulator is reeds bekend uit het artikel "New Universal All-Digital CPM Modulator" door A.
Kopta en anderen, gepubliceerd in IEEE Transactions on Communications, Vol. COM-35, No 4, april 1987, blz 458-462.
In deze bekende numerieke modulator is de numerieke frekwentiesyntheseketen een zogenaamde getalgestuurde oscillator, die door de hierboven vermelde frekwentiewaarde bestuurd wordt en een gemoduleerd uitgangssignaal verschaft waarvan de frekwentie gelijk is aan de klokfrekwentie vermenigvuldigd met een factor die kleiner is dan een half.
Omdat de tegenwoordig beschikbare getalgestuurde oscillatoren op een klokfrekwentie van bijvoorbeeld 30 MHz werken, is de bekende modulator niet geschikt om gebuikt te worden in een systeem dat op een merkelijk hogere frekwentie werkt, zoals een cellulair mobiel radiosysteem dat een frekwentiebereik van bijvoorbeeld 890, 2 MHz tot 914, 8 MHz heeft.
Indien men deze bekende modulator toch zou willen gebruiken om een uitgangssignaal te verschaffen waarvan de
<Desc/Clms Page number 2>
frekwentie veel hoger is dan de klokfrekwentie, door dewelke hij wordt bestuurd, zou het mogelijk zijn om het uitgangssignaal van deze modulator in een frekwentiemengketen te mengen met een draaggolf van een hogere frekwentie en vervolgens alle ongewenste frekwentiesignalen door middel van geschikte filtermiddelen te verwijderen. Indien het uitgangssignaal een selekteerbare draaggolffrekwentie dient te hebben, zoals in een cellulair mobiel radiasysteem, zou het noodzakelijk zijn om gebruik te maken van een frekwentiesyntheseketen die in staat is om een bepaald bereik van dergelijke draaggolven voort te brengen.
In dit geval dienen de filtermiddelen echter verschillend te zijn voor elk van de geselekteerde draaggolffrekwenties en dienen ze zeer selektief te zijn gezien ze ongewenste frekwenties dienen uit te filteren, die tot het frekwentiebereik behoren welke door de frekwentiesyntheseketen wordt voorgebracht.
Deze mogelijke oplossing is daarom onaanvaardbaar.
Een doelstelling van de onderhavige uitvinding bestaat erin een numerieke modulator van het hierboven beschreven type te verschaffen. maar die in staat is om een gemoduleerd uitgangssignaal te verschaffen dat een selekteerbare frekwentie heeft gelijk aan een fractioneel veelvoud, groter dan 1. van de klokfrekwentie en die het gebruik vereist noch van een frekwentiemengketen noch van filtermiddelen die funktie zijn van de geselekteerde frekwentie.
Volgens de uitvinding wordt deze doelstelling bereikt doordat deze numerieke frekwentiesyntheseketen van het type is die een fractionele vermenigvuldiging van deze klokfrekwentie verwezenlijkt, waarbij deze uitgangsfrekwentie gelijk is aan het produkt van deze klokfrekwentie en een faktor gelijk aan de som van een gehele getalwaarde en een term gevormd door de som van een eerste fractioneel gedeelte van de eenheid en een tweede
<Desc/Clms Page number 3>
fractioneel gedeelte van de eenheid die deze numerieke frekwentiewaarde is.
Op deze wijze verwerkt de frekwentiesyntheseketen met fractionele vermenigvuldiging het tweede fractioneel gedeelte van de eenheid of de numerieke frekwentiewaarde op dezelfde wijze als het eerste fractioneel gedeelte van de eenheid, dat normaliter gebruikt wordt om een fractionele vermenigvuldiging te verwezenlijken, en verschaft daarom een uitgangssignaal dat door deze numerieke frekwentiewaarde wordt gemoduleerd. Met andere woorden, de uitvinding is gesteund op het inzicht dat een numerieke frekwentiesyntheseketen met fractionele vermenigvuldiging gebruikt kan worden als een modulator, door het modulerend ingangssignaal op dezelfde wijze te verwerken als het eerste fractioneel gedeelte van de eenheid waarmee normaliter de klokfrekwentie wordt vermenigvuldigd.
Er dient opgemerkt dat een numerieke frekwentiesyntheseketen met fractionele vermenigvuldiging in de techniek welbekend is, bv. uit het boek "Frequency Synthesizers Theory and Design" door V. Manassewitsch, Tweede Uitgave, John Wiley and Sons en meer in het bijzonder uit blz 43-48 daarvan, alsook uit het boek "Phase-Locked Loops Theory, Design and Applications" door
EMI3.1
R. F. Best, McGraw Hill, 1984 en meer in het bijzonder uit blz. 222-229 daarvan. Geen enkele van deze bekende frekwentiesyntheseketens wordt echter als een modulator gebruikt.
De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen duidelijker worden en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van een uitvoeringsvoorbeeld en van de bijbehorende tekening welke een numerieke modulator volgens de uitvinding toont.
Deze numerieke modulator omvat een numerieke frekwentiesyntheseketen met fractionele vermenigvuldiging
<Desc/Clms Page number 4>
van hetzelfde type als diegene die in het laatst vermelde boek is getoond en beschreven. Inderdaad, hij heeft een klokingang CLI en een signaaluitgang SO en omvat een fazevergrendelingslus, een accumulator ACC, een numeriek-naar-analoog omvormer DAC en registers REG1 en REG2. De fazevergrendelingslus bestaat uit een voorwaarts pad welke de cascadeschakeling tussen CLI en SO omvat van een fazedetector PD. een optelketen S, een laagdoorlaatfilter LF en een spanningsgestuurde oscillator VCO. Het terugkoppelpad van deze lus omvat de cascadeschakeling, tussen SO en een ingang van de fazedetektor PD, van een cycluswegneemketen CRC en van een delerketen DIV waarmee de uitgang DIV van het register REG1 is verbonden.
De accumulator ACC heeft een uitgang verbonden met een ingang van de optelketen S via de omvormer DAC, alsook vier ingangen die elk. uitgenomen de eerste, in werkelijkheid bestaan uit een stel in parallel verbonden klemmen : een eerste verbonden met de klokingang CLI, een tweede verbonden met de accumulatoroverdrachtuitgang, een derde verbonden met de uitgang F van het register REG2, en een vierde SI waaraan een modulerend ingangssignaal wordt gelegd dat een fractioneel gedeelte M van de eenheid is en een positieve of negatieve waarde heeft. De accumulator ACC heeft ook een aantal besturingsuitgangen SI tot S3 die met de cycluswegneemketen CRC verbonden zijn.
De hierboven beschreven modulator is bijvoorbeeld geschikt om gebruikt te worden in een cellulair mobiel radiosysteem voor de frekwentiemodulatie van een draaggolf, die een van de frekwenties heeft welke op 200 kHz van elkaar gelegen zijn en bepaald worden door fl = 890, 2 + O, 2 (p-l) MHz (1) met l < = p < = 124. (2)
Dit frekwentiebereik wordt gebruikt voor overdracht van een mobiele eenheid naar de basiseenheid, terwijl voor
<Desc/Clms Page number 5>
overdracht in de andere zin het frekwentiebereik 935, 2 MHz tot 959, 8 MHz bedraagt. Hierbij wordt Gaussiaans Minimum Shift Keying gebruikt.
Een kloksignaal met een frekwentie van 3, 25 MHz wordt aan de klokingang CLI gelegd, terwijl modulerende numerieke frekwentiemonsters aan de signaalingang SI worden toegevoerd. Elk van deze monsters of numerieke frekwentiewaarden M is gecodeerd in een 6-bits code waarvan een bit het teken en de 5 andere bits de grootte voorstellen, die tussen 0 en 200 kHz begrepen is. Dit betekent dat de grootte van de algebraYsche waarde M uitgedrukt is in eenheden die een frekwentiewaarde hebben gelijk aan
EMI5.1
Er dient opgemerkt dat de modulerende numerieke frekwentiemonsters bijvoorbeeld verkregen worden uit een ingangsbitstroom, op een manier die gelijkaardig is aan diegene die in het hierboven vermeld artikel is beschreven.
Dit gebeurt door elk stel van laatste drie bits van deze bitstroom te gebruiken als een adres voor een van 8 mogelijke frekwentiepaden opgeslagen in een geheugen waaruit alleen kan worden gelezen (ROM) en door vervolgens 12 opgeslagen numerieke monsters van het aldus geselekteerde frekwentiepad uit te lezen.
Als de hierboven vermelde draaggolffrekwentie fl uitgedrukt wordt als een fractioneel veelvoud van de klokfrekwentie f2, d. w. z. als het produkt van f2 en een factor gelijk aan de som van een geheel getal N en een instelbaar fractioneel gedeelte F van de eenheid, kan de volgende betrekking geschreven worden als F wordt uitgedrukt in dezelfde eenheden, gelijk aan 6, 25 kHz, als de hierboven vermelde algebraYsche grootte M : fl = f2 (N + F) (4)
<Desc/Clms Page number 6>
EMI6.1
f met F = 520 519 en f veranderend tussen 0 en 520 f2 = 3, 25 MHz = 520 x 6, 25 kHz (6)
Bijvoorbeeld kunnen de draaggolffrekwenties fl = 890, 8 MHz en fl = 897 MHz als volgt geschreven worden :
EMI6.2
Omdat ook het modulerend ingangssignaal M in eenheden van 6, 25 kHz wordt uitgedrukt is het gelijk aan
EMI6.3
EMI6.4
met m veranderend tussen 0 and + 31 of (m) veranderd tussen 0 en 31.
Bijgevolg is M in staat te veranderen over een bereik, dat een fractie is van het bereik over hetwelk F kan veranderen.
Zoals beschreven in het laatst vermelde boek, wanneer een gehele getalwaarde N en een fractioneel gedeelte F van de eenheid respektievelijk aan de ingangen DIV en F van de frekwentiesyntheseketen worden gelegd, verschaft deze aan zijn uitgang SO een draaggolf, die een frekwentie fl heeft waarvan de gemiddelde waarde door de betrekking (4) gegeven wordt. Hierbij bestuurt de accumulator ACC de cycluswegneemketen CRC, via een besturingssignaal afhankelijk van de gehele getalwaarde van de daarin geaccumuleerde rekenkundige som, op zodanige wijze dat deze een cyclus wegneemt telkens deze getalwaarde gelijk is aan een. De accumulator legt dan ook de overdrachtwaarde aan zijn eerste ingang.
De hier gebruikte accumulator ACC verschilt van de bekende doordat hij een bijkomende ingang SI heeft, die
<Desc/Clms Page number 7>
volkomen gelijkwaardig is aan de ingang F, maar waaraan het algebra sche fractionele gedeelte M van de eenheid wordt gelegd en doordat hij in staat is om de algebra sche som F+M te accumuleren en om onderscheiden besturingssignalen S1/3 te verschaffen, elk voor een verschillende gehele getalwaarde van deze som.
Omdat de accumulator ACC de term F+M op dezelfde wijze als de waarde F behandelt in de bekende syntheseketen, heeft het gemoduleerde uitgangssignaal, dat aan de uitgang SO van de syntheseketen wordt verschaft, een
EMI7.1
frekwentie waarvan de gemiddelde waarde gegeven wordt door f = f2 (N+F+M) (10) Dit betekent dat de draaggolffrekwentie fl = f2 (N+F) door het signaal f2. wordt.
Met de hierboven gegeven fractionele waarden van F en M is de gehele getalwaarde van algebra sche som, die in de accumulator ACC geaccumuleerd wordt, begrepen tussen-l and +2.
Inderdaad, als bijvoorbeeld : - de vorige geaccumuleerde waarde
EMI7.2
519 AI 520
EMI7.3
EMI7.4
dan is de nieuwe geaccumuleerde waarde
EMI7.5
EMI7.6
0 535 - als Al =--en F + M =--dan 520 520
EMI7.7
EMI7.8
0 31 - als Al =--en F + M =---dan 520 520
EMI7.9
<Desc/Clms Page number 8>
EMI8.1
bi - als Al =--"en M =---dan 520 520
EMI8.2
Opdat de frekwentiesyntheseketen juist zou werken moet hij een deling door N-1, N, N+l en N+2 verwezenlijken als de gehele getalwaarde van de geaccumuleerde algebra sche som respektievelijk gelijk is aan-l, Op l en 2.
Volgens een mogelijke oplossing zou de accumulator ACC de keten CRC op zodanige wijze kunnen besturen dat deze : - Ot l of 2 cyclussen van het uitgangssignaal van de VCO wegneemt als de gehele getalwaarde respektievelijk gelijk is aan 0, 1 en 2 ; - 1 cyclus toevoegt als deze gehele getalwaarde gelijk is aan-l.
Maar een dergelijke keten CRC moet dan echter in staat zijn niet enkel om een (N+l) of twee (N+2) cyclussen weg te nemen, maar ook om een cyclus (N-l) toe te voegen.
Omdat dit niet mogelijk is wordt de delerketen DIV bestuurd door de in het register REG1 opgeslagen waarde N-l in plaats van N. Om dan de hierboven vermelde deling door N-lut N, N+l of N+2 te verwezenlijken dienen een overeenkomstig aantal van 0, l, ? en 3 cyclussen of pulsen te worden verwijderd. Met dit doel worden de besturingsignalen SI, S2 en 53, die door ACC worden voortgebracht om aan te duiden dat de gehele getalwaarde van de geaccumuleerde algebraYsche som gelijk is aan 0, 1 of 2 gebruikt om de cycluswegneemketen CRC zodanig te besturen dat deze een overeenkomstig aantal van 1, 2 of 3 cyclussen of pulsen verwijdert.
Algemeen, als de gehele getalwaarde van de in ACC geaccumuleerde som een van de waarden-q tot n kan aannemen dan verwezenlijkt de delerketen DIV een deling door N-q en verschaft de accumulator ACC besturingssignalen die aanduiden dat 1 tot q+n cyclussen uit het VCO
<Desc/Clms Page number 9>
uitgangssignaal verwijderd moeten worden.
Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van bepaalde uitvoeringsvormen en wijzigingen daarvan, is het duidelijk dat de beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.
<Desc / Clms Page number 1>
NUMERIC MODULATOR
The present invention relates to a numerical modulator comprising a numerical frequency synthesis circuit which produces a modulated output signal whose output frequency is a function of the clock frequency of a clock signal and of a numerical frequency value of a modulating input signal.
Such a modulator is already known from the article "New Universal All-Digital CPM Modulator" by A.
Kopta et al., Published in IEEE Transactions on Communications, Vol. COM-35, No 4, April 1987, pp 458-462.
In this known numerical modulator, the numerical frequency synthesis circuit is a so-called number-driven oscillator, which is controlled by the above-mentioned frequency value and provides a modulated output signal whose frequency is equal to the clock frequency multiplied by a factor smaller than half.
Since the currently available number driven oscillators operate at a clock frequency of, for example, 30 MHz, the known modulator is not suitable for use in a system operating at a noticeably higher frequency, such as a cellular mobile radio system which has a frequency range of, for example, 890.2 MHz up to 914.8 MHz.
If one would still like to use this known modulator to provide an output signal of which the
<Desc / Clms Page number 2>
frequency is much higher than the clock frequency, by which it is controlled, it would be possible to mix the output signal of this modulator in a frequency mixing circuit with a carrier of a higher frequency and then remove all unwanted frequency signals by suitable filter means. If the output signal is to have a selectable carrier frequency, such as in a cellular mobile radio system, it would be necessary to use a frequency synthesis chain capable of generating a certain range of such carriers.
In this case, however, the filtering means should be different for each of the selected carrier frequencies and should be very selective since they should filter out unwanted frequencies belonging to the frequency range produced by the frequency synthesis chain.
This possible solution is therefore unacceptable.
An object of the present invention is to provide a numerical modulator of the type described above. but capable of providing a modulated output signal having a selectable frequency equal to a fractional multiple greater than 1 of the clock frequency and which requires the use of neither a frequency mixing circuit nor filter means which are a function of the selected frequency.
According to the invention, this object is achieved in that this numerical frequency synthesis chain is of the type which realizes a fractional multiplication of this clock frequency, this output frequency being equal to the product of this clock frequency and a factor equal to the sum of an integer value and a term formed by the sum of a first fractional part of the unit and a second
<Desc / Clms Page number 3>
fractional part of the unit that is this numerical frequency value.
In this way, the fractional multiplication frequency synthesis chain processes the second fractional portion of the unit or the numerical frequency value in the same manner as the first fractional portion of the unit, which is normally used to achieve fractional multiplication, and therefore provides an output signal which is this numerical frequency value is modulated. In other words, the invention is based on the recognition that a fractional multiplication numerical frequency synthesis chain can be used as a modulator, by processing the modulating input signal in the same manner as the first fractional portion of the unit normally multiplying the clock frequency.
It should be noted that a numerical frequency synthesis chain with fractional multiplication is well known in the art, eg, from the book "Frequency Synthesizers Theory and Design" by V. Manassewitsch, Second Edition, John Wiley and Sons and more particularly from pages 43-48 thereof, as well as from the book "Phase-Locked Loops Theory, Design and Applications" by
EMI3.1
R. F. Best, McGraw Hill, 1984 and more particularly from pages 222-229 thereof. However, none of these known frequency synthesis chains are used as a modulator.
The above-mentioned and other objects and features of the invention will become more apparent and the invention itself will be best understood from the following description of an exemplary embodiment and from the accompanying drawing showing a numerical modulator according to the invention.
This numerical modulator includes a numerical frequency synthesis chain with fractional multiplication
<Desc / Clms Page number 4>
of the same type as the one shown and described in the last mentioned book. Indeed, it has a clock input CLI and a signal output SO and includes a phase lock loop, an accumulator ACC, a numeric-to-analog converter DAC and registers REG1 and REG2. The phase lock loop consists of a forward path that includes the cascade circuit between CLI and SO of a phase detector PD. an addition circuit S, a low-pass filter LF and a voltage-controlled oscillator VCO. The feedback path of this loop comprises the cascade circuit, between SO and an input of the phase detector PD, of a cycle removal circuit CRC and of a divider circuit DIV to which the output DIV of the register REG1 is connected.
The accumulator ACC has an output connected to an input of the adding circuit S via the inverter DAC, as well as four inputs each. except the first, actually consisting of a set of terminals connected in parallel: a first connected to the clock input CLI, a second connected to the accumulator transfer output, a third connected to the output F of the register REG2, and a fourth SI to which a modulating input signal it is stated that a fractional part is M of the unit and has a positive or negative value. The accumulator ACC also has a number of control outputs S1 to S3 which are connected to the cycle removal circuit CRC.
For example, the above-described modulator is suitable for use in a cellular mobile radio system for the frequency modulation of a carrier wave, which has one of the frequencies spaced at 200 kHz and determined by fl = 890.2 + 0.2 (pl) MHz (1) with l <= p <= 124. (2)
This frequency range is used for transfer from a mobile unit to the base unit, while for
<Desc / Clms Page number 5>
in the other sense, the frequency range is 935.2 MHz to 959.8 MHz. Gaussian Minimum Shift Keying is used for this.
A clock signal with a frequency of 3.25 MHz is applied to the clock input CLI, while modulating numerical frequency samples are applied to the signal input S1. Each of these samples or numerical frequency values M is encoded in a 6-bit code, one bit of which represents the sign and the 5 other bits of the size, which is comprised between 0 and 200 kHz. This means that the magnitude of the algebraic value M is expressed in units that have a frequency value equal to
EMI5.1
It should be noted that the modulating numerical frequency samples are obtained, for example, from an input bitstream, in a manner similar to that described in the above article.
This is done by using each set of last three bits of this bitstream as an address for one of 8 possible frequency paths stored in a read-only memory (ROM) and then reading 12 stored numerical samples of the frequency path thus selected .
When the above carrier frequency f1 is expressed as a fractional multiple of the clock frequency f2, d. w. z. if the product of f2 and a factor equal to the sum of an integer N and an adjustable fractional part F of the unit, the following relation can be written if F is expressed in the same units, equal to 6.25 kHz, as the above algebraic magnitude M: fl = f2 (N + F) (4)
<Desc / Clms Page number 6>
EMI6.1
f with F = 520 519 and f changing between 0 and 520 f2 = 3.25 MHz = 520 x 6.25 kHz (6)
For example, the carrier frequencies fl = 890, 8 MHz and fl = 897 MHz can be written as follows:
EMI6.2
Since the modulating input signal M is also expressed in units of 6.25 kHz, it is equal to
EMI6.3
EMI6.4
with m changing between 0 and + 31 or (m) changing between 0 and 31.
Consequently, M is able to change over a range, which is a fraction of the range over which F can change.
As described in the latter book, when an integer value N and a fractional portion F of the unit are applied to the inputs DIV and F of the frequency synthesis chain, respectively, at its output SO it provides a carrier wave having a frequency fl whose mean value is given by the relation (4). Here, the accumulator ACC controls the cycle removal circuit CRC, via a control signal depending on the integer value of the arithmetic sum accumulated therein, in such a way that it removes a cycle each time this numerical value equals one. The accumulator therefore places the transfer value at its first input.
The accumulator ACC used here differs from the known one in that it has an additional input S1, which
<Desc / Clms Page number 7>
is completely equivalent to the input F, but to which the algebra fractional portion M of the unit is applied and because it is able to accumulate the algebraic sum F + M and to provide distinct control signals S1 / 3, each for a different integer value of this sum.
Since the accumulator ACC treats the term F + M in the same way as the value F in the known synthesis chain, the modulated output signal which is provided at the output SO of the synthesis chain has a
EMI7.1
frequency whose mean value is given by f = f2 (N + F + M) (10) This means that the carrier frequency fl = f2 (N + F) by the signal f2. is becoming.
With the fractional values of F and M given above, the integer value of algebraic sum accumulated in the accumulator ACC is included between -1 and +2.
Indeed, if for example: - the previous accumulated value
EMI 7.2
519 AI 520
EMI7.3
EMI7.4
then the new accumulated value
EMI7.5
EMI7.6
0 535 - if Al = - and F + M = - then 520 520
EMI7.7
EMI7.8
0 31 - if Al = - and F + M = --- then 520 520
EMI7.9
<Desc / Clms Page number 8>
EMI8.1
bi - if Al = - "and M = --- then 520 520
EMI8.2
In order for the frequency synthesis chain to work properly, it must realize a division by N-1, N, N + 1 and N + 2 if the integer value of the accumulated algebra sum is equal to -1, Op 1 and 2, respectively.
According to a possible solution, the accumulator ACC could control the circuit CRC in such a way that it removes Ot 1 or 2 cycles from the output signal of the VCO if the integer value is equal to 0, 1 and 2, respectively; - adds 1 cycle if this integer value equals -1.
However, such a chain CRC must then be capable of not only removing one (N + 1) or two (N + 2) cycles, but also adding a cycle (N-1).
Since this is not possible, the divider chain DIV is controlled by the value N1 stored in the register REG1 instead of N. In order to realize the above division by N-lut N, N + 1 or N + 2, a corresponding number of 0,? and 3 cycles or pulses to be removed. For this purpose, the control signals S1, S2 and 53 produced by ACC to indicate that the integer value of the accumulated algebraic sum is 0, 1 or 2 are used to control the cycle take-off circuit CRC such that it has a corresponding number of 1, 2 or 3 cycles or pulses.
Generally, if the integer value of the sum accumulated in ACC can take one of the values -q to n, then the divider circuit DIV realizes a division by N-q and the accumulator ACC provides control signals indicating that 1 to q + n cycles from the VCO
<Desc / Clms Page number 9>
output signal must be removed.
Although the principles of the invention have been described above with reference to certain embodiments and modifications thereof, it is clear that the description is given by way of example only and the invention is not limited thereto.