WO2021191956A1 - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2021191956A1
WO2021191956A1 PCT/JP2020/012665 JP2020012665W WO2021191956A1 WO 2021191956 A1 WO2021191956 A1 WO 2021191956A1 JP 2020012665 W JP2020012665 W JP 2020012665W WO 2021191956 A1 WO2021191956 A1 WO 2021191956A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
layer
substrate
semiconductor layer
graphene
Prior art date
Application number
PCT/JP2020/012665
Other languages
English (en)
French (fr)
Inventor
雄貴 滝口
秀一 檜座
柳生　栄治
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US17/799,272 priority Critical patent/US20230083507A1/en
Priority to KR1020227030438A priority patent/KR20220137070A/ko
Priority to CN202080098651.2A priority patent/CN115298807A/zh
Priority to PCT/JP2020/012665 priority patent/WO2021191956A1/ja
Priority to JP2020539304A priority patent/JP6771706B1/ja
Priority to EP20926775.6A priority patent/EP4131346A4/en
Publication of WO2021191956A1 publication Critical patent/WO2021191956A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/25—Diamond
    • C01B32/28—After-treatment, e.g. purification, irradiation, separation or recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present disclosure relates to a nitride semiconductor device, and particularly to a nitride semiconductor device having high heat dissipation.
  • a semiconductor device operating in a high output region As a semiconductor device operating in a high output region, as an electric field effect transistor using GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), or a nitride semiconductor combining these, for example, high electron mobility. Degree transistors (HEMTs: High Electron Mobility Transistors) are known. Such nitride semiconductor devices are used in high-power power amplifiers, high-power switching devices, and the like.
  • a nitride semiconductor element In such a nitride semiconductor element, the characteristics and reliability of such a nitride semiconductor device are significantly deteriorated due to a temperature rise during high output operation. Therefore, in order to suppress the temperature rise of the nitride semiconductor element, it is necessary to provide a material having high heat dissipation in the vicinity of the heat generating portion. For example, heat dissipation can be improved by processing a nitride semiconductor layer and joining it with a heat dissipation material.
  • diamond is a material having the highest thermal conductivity among solid substances, and has properties suitable as a heat radiating material. Therefore, for example, as disclosed in Patent Document 1, there is known a technique for improving the heat dissipation of a semiconductor element by joining a diamond substrate and a nitride semiconductor layer via an amorphous carbon layer.
  • the nitride semiconductor layer used in the nitride semiconductor device having such a configuration is formed on a substrate such as silicon (Si), silicon carbide (SiC), or sapphire (Al 2 O 3 ) by a heteroepitaxial growth technique.
  • a heteroepitaxial growth technique for a nitride semiconductor layer on a diamond substrate has not yet been established. Therefore, in order to form the nitride semiconductor layer on the diamond substrate, it is necessary to form the nitride semiconductor layer on the heteroepitaxial growth substrate and then take out only the nitride semiconductor layer and transfer it onto the diamond substrate.
  • the manufacturing process includes a step of removing the heteroepitaxially grown substrate of the nitride semiconductor layer by grinding and chemical mechanical polishing (CMP). Therefore, there is a problem that the manufacturing cost increases.
  • the present disclosure has been made to solve the above-mentioned problems, and an object of the present disclosure is to provide a nitride semiconductor device having high heat dissipation at low cost.
  • the nitride semiconductor device includes a diamond substrate, a first graphene layer provided on the diamond substrate, a second graphene layer provided on the first graphene layer, and the above.
  • the first and second graphene layers include a nitride semiconductor layer provided on the second graphene layer and a nitride semiconductor element having an electrode provided on the nitride semiconductor layer. It is provided as an interface layer between the diamond substrate and the nitride semiconductor layer.
  • nitride semiconductor device it is possible to realize a nitride semiconductor device in which a nitride semiconductor element is provided on a diamond substrate having extremely high heat dissipation at low cost.
  • FIG. 1 It is sectional drawing which shows typically the structure of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the
  • FIG. 1 It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. 2 It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. 2 It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. 2 It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. 2 It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. 2 It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • FIG. It is sectional drawing explaining the manufacturing method of the nitride semiconductor apparatus which concerns on Embodiment 2.
  • nitride-based semiconductor is a general term for semiconductors having GaN, AlN, InN and their intermediate compositions.
  • the n-type is generally defined as the "first conductive type” and the p-type is generally defined as the "second conductive type", but the opposite definition may be used.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the nitride semiconductor device 100 of the first embodiment.
  • the semiconductor device according to the first embodiment includes a diamond substrate 10, a graphene layer 20 (first graphene layer) provided on the diamond substrate 10, and a graphene layer 40 (first graphene layer) provided on the graphene layer 20. 2 graphene layer), the nitride semiconductor layer 50 provided on the graphene layer 40, the source electrode 60 selectively provided on the nitride semiconductor layer 50, and the source electrode 60 are separated from each other and selected.
  • a drain electrode 61 provided for the purpose and a gate electrode 62 provided between the source electrode 60 and the drain electrode 61 are provided.
  • the nitride semiconductor element composed of the nitride semiconductor layer 50, the source electrode 60, the drain electrode 61, and the gate electrode 62 provided on the nitride semiconductor layer 50 is a HEMT.
  • the manufacturing method according to the first embodiment is roughly divided into the following four steps. That is, the step of forming the graphene layer on the diamond substrate, the step of forming the nitride semiconductor layer on the silicon carbide substrate, the silicon carbide substrate and the nitride semiconductor layer are separated, and the nitride semiconductor layer is fixed to the support substrate. It has a step and a step of fixing a nitride semiconductor layer on a diamond substrate to form a nitride semiconductor device.
  • the diamond substrate 10 is prepared.
  • a single crystal diamond substrate, a polycrystalline diamond substrate, a substrate containing single crystal diamond and polycrystalline diamond, or the like can be used, and those having a thermal conductivity of 1000 W ⁇ m -1 ⁇ K -1 or more can be used. Suitable.
  • the upper surface of the diamond substrate 10 is flattened at the atomic layer level by using known methods such as mechanical polishing, chemical mechanical polishing, dry etching, and wet etching, and the surface is uneven.
  • the height difference is less than 1.0 nm, more preferably less than 0.5 nm.
  • the graphene layer 20 is formed on the diamond substrate 10 as shown in FIG.
  • the graphene layer 20 is formed by heat treatment in a temperature range of 800 to 1400 ° C. under a vacuum of 1.333 ⁇ 10 1 Pa (1 ⁇ 10 -1 Torr) or less or in an inert gas atmosphere. do.
  • the heating temperature is more preferably in the temperature range of 1000 to 1300 ° C.
  • the graphene layer 20 By forming the graphene layer 20 on the diamond substrate 10 by such a method, the graphene layer 20 having a controlled number of layers, high surface flatness, and extremely few lattice defects is provided on the entire surface of the diamond substrate 10. Can be done.
  • the thickness of the graphene layer 20 is, for example, 0.6 to 0.7 nm (6 to 7 angstroms).
  • Examples of the method for forming the graphene layer 20 include chemical vapor deposition using methane gas as a raw material. However, by using the method using the heat treatment as described above, the graphene layer 20 can be formed more easily than by using chemical vapor deposition.
  • the graphene layer formed on the single crystal diamond substrate has a characteristic of having fewer lattice defects than the graphene layer formed on the polycrystalline diamond substrate.
  • a substrate containing single crystal diamond and polycrystalline diamond a plurality of single crystal diamond substrates are arranged in a plane, polycrystalline diamond is formed between the substrates by chemical vapor phase growth, and the single crystal diamond substrates are joined together. Can be mentioned.
  • the silicon carbide substrate 30 is prepared.
  • the silicon carbide substrate 30 has a cubic or hexagonal crystal structure.
  • the upper surface of the silicon carbide substrate 30 is flattened at the atomic layer level by using known methods such as mechanical polishing, chemical mechanical polishing, dry etching, and wet etching, and the height difference of the surface irregularities is less than 1.0 nm. More preferably, it is less than 0.5 nm.
  • the graphene layer 40 is formed on the silicon carbide substrate 30.
  • the graphene layer 40 is formed by subjecting the silicon carbide substrate 30 to a heat treatment under a hydrogen atmosphere and a heat treatment under a vacuum.
  • the heat treatment temperature is in the range of 1400 to 1600 ° C, preferably 1550 to 1600 ° C.
  • the heat treatment under a hydrogen atmosphere is a preparatory step for forming the graphene layer 40, and the graphene layer is formed by the subsequent heat treatment under vacuum.
  • the pressure of hydrogen in the hydrogen atmosphere is, for example, about 3.999 ⁇ 10 3 Pa (30 Torr).
  • the graphene layer 40 may be formed by heat treatment under the atmosphere of an inert gas.
  • the heat treatment temperature in this case is also in the range of 1400 to 1600 ° C, preferably 1550 to 1600 ° C.
  • the silicon atoms on the surface of the silicon carbide substrate 30 are desorbed from the silicon carbide substrate 30, and the remaining carbon atoms form the graphene layer 40 that inherits the crystal structure of the silicon carbide substrate 30.
  • the graphene layer 40 By forming the graphene layer on the silicon carbide substrate 30 by such a method, the graphene layer 40 having a controlled number of layers, high surface flatness, and extremely few lattice defects is provided on the entire surface of the silicon carbide substrate 30. be able to.
  • the thickness of the graphene layer 40 is, for example, 0.6 to 0.7 nm (6 to 7 angstroms).
  • Examples of the method for forming the graphene layer 40 include chemical vapor deposition using methane gas as a raw material. However, by using the method using the heat treatment as described above, the graphene layer 40 can be formed more easily than by using chemical vapor deposition.
  • the nitride semiconductor layer 50 is formed on the graphene layer 40 by heteroepitaxial growth.
  • a method for forming the nitride semiconductor layer 50 for example, molecular beam epitaxy using metallic gallium and active nitrogen as raw materials, and metalorganic vapor phase growth using trimethylgallium and ammonia as raw materials can be used.
  • the nitride semiconductor layer 50 is, for example, a buffer layer 53 (first nitride semiconductor layer) composed of AlN or AlGaN, for example, a channel layer 52 (second nitride semiconductor layer) composed of GaN.
  • the barrier layer 51 (third nitride semiconductor layer) composed of AlGaN (aluminum nitride gallium nitride) is laminated on the graphene layer 40 in this order.
  • the barrier layer 51 has a thickness of 25 nm
  • the channel layer 52 has a thickness of 1 ⁇ m
  • the buffer layer 53 has a thickness of 500 nm.
  • the channel layer 52 may contain impurities such as Fe (iron) or C (carbon) for the purpose of increasing resistance.
  • a heterojunction is formed at the interface between the channel layer 52 and the barrier layer 51, and the barrier layer 51 supplies electrons to this interface to form a two-dimensional electron gas (2DEG) at this interface.
  • 2DEG serves as a carrier for the nitride semiconductor device of the present embodiment.
  • the buffer layer 53 suppresses crystal defects due to the difference in lattice constant between the silicon carbide substrate 30 and the graphene layer 40 and the nitride semiconductor.
  • the source electrode 60, the drain electrode 61, and the gate electrode 62 are selectively formed on the nitride semiconductor layer 50, respectively.
  • the source electrode 60 and the drain electrode 61 are, for example, metal electrodes, and are made of, for example, aluminum. It is desirable that ohmic contacts are formed between the source electrode 60 and the drain electrode 61 and the nitride semiconductor layer 50.
  • the thickness of the source electrode 60 and the drain electrode 61 is, for example, 1 ⁇ m
  • the thickness of the gate electrode 62 is, for example, 200 nm, all of which are formed by vacuum vapor deposition, sputtering, and chemical vapor deposition.
  • Ion implantation may be performed so that the semiconductor region under the source electrode 60 (hereinafter referred to as the source electrode region) and the semiconductor region under the drain electrode (drain electrode region) have an n-type conductive type.
  • the semiconductor region under the source electrode 60 hereinafter referred to as the source electrode region
  • the semiconductor region under the drain electrode drain electrode region
  • the dose amount of the n-type impurity is, for example, 1 ⁇ 10 15 cm- 2 .
  • heat treatment activates impurities.
  • the gate electrode 62 may be made of, for example, a metal such as Ni (nickel) or Pt (platinum), or boron-doped p-type polysilicon, phosphorus-doped n-type polysilicon, or the like.
  • Step of separating the silicon carbide substrate and the nitride semiconductor layer Next, the step of separating the silicon carbide substrate and the nitride semiconductor layer will be described with reference to FIGS. 6 and 7. First, in the step shown in FIG. 6, the support substrate 71 is adhered onto the nitride semiconductor layer 50 on the silicon carbide substrate 30 by using the support substrate adhesive layer 70.
  • the support substrate adhesive layer 70 is formed by applying an organic adhesive that can be removed with a release liquid or the like, or an adhesive that can be removed by heating or ultraviolet irradiation so as to cover the source electrode 60, the drain electrode 61, and the gate electrode 62. It is preferable to do so. Further, a plurality of adhesive layers may be laminated in two or more layers.
  • the support substrate 71 is composed of, for example, Si, sapphire, and glass.
  • the nitride semiconductor layer 50 in which the support substrate 71 is adhered is pulled upward or downward while the silicon carbide substrate 30 is fixed to the silicon carbide substrate. 30 and the nitride semiconductor layer 50 are separated.
  • the pulling force of the support substrate 71 may be set to either a size that separates the silicon carbide substrate 30 and the graphene layer 40 at the interface, or a size that separates the graphene layer 40 between layers.
  • the silicon carbide substrate 30 is fixed to a support (not shown) by using vacuum suction or an adhesive or the like.
  • As the force for pulling the support substrate 71 for example, appropriately applying a force in the range of 10N ⁇ mm -2 ⁇ 10000N ⁇ mm -2.
  • a tensile force is applied to separate the nitride semiconductor layer 50 and the silicon carbide substrate 30, but at that time, the tensile force is gradually increased from a small value, and the nitride semiconductor layer 50 and the silicon carbide substrate 30 are separated from each other. Stop pulling when separated.
  • a force having a magnitude of separating at the interface between the silicon carbide substrate 30 and the graphene layer 40 or a force having a magnitude of separating the graphene layer 40 between layers may be appropriately applied.
  • the silicon carbide substrate 30 and the nitride semiconductor layer 50 may be separated by pulling the silicon carbide substrate 30 upward or downward with the support substrate 71 fixed.
  • FIG. 7 shows a state in which the graphene layer 40 is delaminated, but the graphene layer 40 is separated at the interface between the silicon carbide substrate 30 and the graphene layer 40, and the graphene layer 40 is all attached to the nitride semiconductor layer 50. Is most preferable.
  • the nitride semiconductor layer 50 can be isolated while the silicon carbide substrate 30 remains. That is, since the silicon carbide substrate 30 is not mechanically or chemically removed, the silicon carbide substrate 30 which is a heteroepitaxial substrate of the nitride semiconductor layer 50 can be reused, and the manufacturing cost of the nitride semiconductor device 100 can be reduced. It can be reduced.
  • Step of fixing a nitride semiconductor layer on a diamond substrate to form a nitride semiconductor device a step of fixing the nitride semiconductor layer on the diamond substrate to form the nitride semiconductor device will be described with reference to FIGS. 8 and 9.
  • the diamond substrate 10 shown in FIG. 2 is bonded to the nitride semiconductor layer 50 separated from the silicon carbide substrate 30.
  • the graphene layer 20 on the diamond substrate 10 shown in FIG. 2 has the same atomic arrangement as the graphene layer 40 remaining under the nitride semiconductor layer 50. Therefore, by bringing the graphene layer 20 and the graphene layer 40 into contact with each other, a physical bond is generated between the graphene layer 20 and the graphene layer 40 by van der Waals force, and a bond is formed.
  • graphene is a high thermal conductive material, and the graphene layer 20 and the graphene layer 40 have few lattice defects. Therefore, the nitride semiconductor layer 50 and the diamond substrate 10 can be bonded via an interface layer having extremely low thermal resistance, that is, a bonding layer composed of the graphene layer 20 and the graphene layer 40.
  • the thermal conductivity of the graphene layer, at room temperature, the in-plane direction 2000 ⁇ 5000W ⁇ m -1 ⁇ K -1 order is the direction perpendicular, for example, 10 W ⁇ m approximately -1 ⁇ K -1 in the plane ..
  • the support substrate 71 is separated from the nitride semiconductor layer 50 on the diamond substrate 10.
  • the support substrate adhesive layer 70 is made peelable and the support substrate adhesive layer 70 is peeled off.
  • the support substrate 71 is separated from the nitride semiconductor layer 50 on the diamond substrate 10 together with the support substrate adhesive layer 70.
  • a nitride semiconductor device 100 FIG. 1 having a nitride semiconductor element (HEMT) composed of a nitride semiconductor layer 50, a source electrode 60, a drain electrode 61, and a gate electrode 62. ..
  • HEMT nitride semiconductor element
  • the nitride semiconductor device 100 has a diamond substrate 10 having a high thermal conductivity. Further, the bonding layer composed of graphene layers 20 and 40 having extremely few lattice defects and high thermal conductivity is formed between the nitride semiconductor layer 50 and the diamond substrate 10 from two or more atomic layers (several atomic layers) to several tens. It has the thickness of an atomic layer. Therefore, for example, the nitride semiconductor layer 50 and diamond are more than the structure having an amorphous carbon layer having a thickness of 10 nm between the nitride semiconductor layer and the diamond substrate disclosed in Japanese Patent Application Laid-Open No. 2018-206955. The nitride semiconductor device has good heat conduction with the substrate 10 and has higher heat dissipation.
  • the graphene layer having a thickness of two or more atomic layers (several atomic layers) to several tens of atomic layers is thinner than the amorphous carbon layer having a thickness of 10 nm, and the amorphous carbon generally has a thermal conductivity of 5 Wm. It is less than -1 ⁇ K -1 , and has a lower thermal conductivity than graphene. Further, as described above, graphene has a high thermal conductivity in the in-plane direction and can disperse heat in the in-plane direction, so that the heat dissipation property is much higher than that of amorphous carbon.
  • the source electrode 60, the drain electrode 61, and the gate electrode 62 are formed on the nitride semiconductor layer 50, and then the support substrate adhesive layer 70 is used.
  • the support substrate 71 was bonded to the support substrate 71.
  • the source electrode 60, the drain electrode 61, and the drain electrode 61 are bonded.
  • the gate electrode 62 may be formed.
  • the method for manufacturing the nitride semiconductor device 200 according to the second embodiment will be described with reference to FIGS. 10 to 15. Since the cross-sectional configuration of the nitride semiconductor device 200 according to the second embodiment is the same as that of FIG. 1, the configuration of FIG. 1 is also used as the nitride semiconductor device 200. Further, with respect to the configuration and the process overlapping with the manufacturing method of the first embodiment described with reference to FIGS. 2 to 9, the overlapping description will be omitted.
  • the manufacturing method according to the second embodiment is roughly divided into the following four steps. That is, the step of forming the graphene layer on the diamond substrate, the step of forming the nitride semiconductor layer on the silicon carbide substrate, the silicon carbide substrate and the nitride semiconductor layer are separated, and the nitride semiconductor layer is fixed to the support substrate. It has a step and a step of fixing a nitride semiconductor layer on a diamond substrate to form a nitride semiconductor device.
  • the diamond substrate 10 is prepared.
  • a single crystal diamond substrate, a polycrystalline diamond substrate, a substrate containing single crystal diamond and polycrystalline diamond, or the like can be used, and the upper surface of the diamond substrate 10 is mechanically polished, chemically mechanically polished, dry etched, or wet. It is flattened at the atomic layer level using a known method such as etching.
  • a graphene layer 20 is formed on the diamond substrate 10.
  • the method for forming the graphene layer 20 is the same as that in the first embodiment, and the thickness of the graphene layer 20 is, for example, 0.6 to 0.7 nm (6 to 7 angstroms).
  • the silicon carbide substrate 30 is prepared.
  • the silicon carbide substrate 30 has a cubic or hexagonal crystal structure.
  • the upper surface of the silicon carbide substrate 30 is flattened at the atomic layer level by using known methods such as mechanical polishing, chemical mechanical polishing, dry etching, and wet etching.
  • the graphene layer 40 is formed on the silicon carbide substrate 30.
  • the method for forming the graphene layer 40 is the same as that in the first embodiment, and the thickness of the graphene layer 20 is, for example, 0.6 to 0.7 nm (6 to 7 angstroms).
  • the nitride semiconductor layer 50 is formed on the graphene layer 40 by heteroepitaxial growth.
  • the method for forming the nitride semiconductor layer 50 is the same as that of the first embodiment, and the buffer layer 53, the channel layer 52, and the barrier layer 51 are laminated on the graphene layer 40 in this order.
  • the barrier layer 51 has a thickness of 25 nm
  • the channel layer 52 has a thickness of 1 ⁇ m
  • the buffer layer 53 has a thickness of 500 nm.
  • Step of separating the silicon carbide substrate and the nitride semiconductor layer Next, the step of separating the silicon carbide substrate and the nitride semiconductor layer will be described with reference to FIGS. 13 and 14. First, in the step shown in FIG. 13, the support substrate 71 is adhered onto the nitride semiconductor layer 50 on the silicon carbide substrate 30 by using the support substrate adhesive layer 70.
  • the support substrate adhesive layer 70 is preferably formed by applying an organic adhesive that can be removed with a release liquid or the like, or an adhesive that can be removed by heating or ultraviolet irradiation so as to cover the nitride semiconductor layer 50. .. Further, a plurality of adhesive layers may be laminated in two or more layers.
  • the support substrate adhesive layer 70 needs to cover the source electrode 60, the drain electrode 61, and the gate electrode 62.
  • the support substrate adhesive layer 70 is formed on the flat nitride semiconductor layer 50. Therefore, the thickness of the support substrate adhesive layer 70 may be thinner than the thickness of the source electrode 60, the drain electrode 61, and the gate electrode 62. Further, it is not necessary to use a low-viscosity adhesive for filling between the source electrode 60 and the gate electrode 62 and between the drain electrode 61 and the gate electrode 62.
  • the nitride semiconductor layer 50 in which the support substrate 71 is adhered is pulled upward or downward with the silicon carbide substrate 30 fixed, thereby pulling the silicon carbide substrate 71 upward or downward. 30 and the nitride semiconductor layer 50 are separated.
  • the pulling force of the support substrate 71 may be set to either a size that separates the silicon carbide substrate 30 and the graphene layer 40 at the interface, or a size that separates the graphene layer 40 between layers.
  • FIG. 14 shows a state in which the graphene layer 40 is delaminated, the graphene layer 40 is separated at the interface between the silicon carbide substrate 30 and the graphene layer 40, and the graphene layer 40 is all attached to the nitride semiconductor layer 50. Is most preferable.
  • the surface of the graphene layer 40 on the nitride semiconductor layer 50 side after separation becomes flat, and it is in a state suitable for joining with the graphene layer 20 on the diamond substrate 10 in the subsequent steps. Become.
  • the nitride semiconductor layer 50 can be isolated while the silicon carbide substrate 30 remains. That is, since the silicon carbide substrate 30 is not mechanically or chemically removed, the silicon carbide substrate 30 which is a heteroepitaxial substrate of the nitride semiconductor layer 50 can be reused, and the manufacturing cost of the nitride semiconductor device 200 can be reduced. It can be reduced.
  • Step of fixing a nitride semiconductor layer on a diamond substrate to form a nitride semiconductor device a step of fixing the nitride semiconductor layer on the diamond substrate to form the nitride semiconductor device will be described with reference to FIGS. 15 to 17.
  • the diamond substrate 10 shown in FIG. 10 is bonded to the nitride semiconductor layer 50 separated from the silicon carbide substrate 30.
  • the graphene layer 20 on the diamond substrate 10 shown in FIG. 10 has an atomic arrangement similar to that of the graphene layer 40 remaining under the nitride semiconductor layer 50, and the graphene layer 20 and the graphene layer 40 are brought into contact with each other. , A physical bond is generated between the graphene layer 20 and the graphene layer 40 by van der Waals force, and a bond is formed.
  • the conditions for joining are the same as those in the first embodiment.
  • graphene is a high thermal conductive material, and the graphene layer 20 and the graphene layer 40 have few lattice defects. Therefore, the nitride semiconductor layer 50 and the diamond substrate 10 can be bonded via an interface layer having extremely low thermal resistance, that is, a bonding layer composed of the graphene layer 20 and the graphene layer 40.
  • the thermal conductivity of the graphene layer, at room temperature, the in-plane direction 2000 ⁇ 5000W ⁇ m -1 ⁇ K -1 order is the direction perpendicular, for example, 10 W ⁇ m approximately -1 ⁇ K -1 in the plane ..
  • the support substrate 71 is separated from the nitride semiconductor layer 50 on the diamond substrate 10.
  • the support substrate adhesive layer 70 is made peelable and the support substrate adhesive layer 70 is peeled off.
  • the support substrate 71 is separated from the nitride semiconductor layer 50 on the diamond substrate 10 together with the support substrate adhesive layer 70.
  • the nitride semiconductor device 200 is obtained by selectively forming the source electrode 60, the drain electrode 61, and the gate electrode 62 on the nitride semiconductor layer 50.
  • the method and thickness of these electrodes are the same as those in the first embodiment.
  • Ion implantation may be performed so that the source electrode region under the source electrode 60 and the drain electrode region under the drain electrode have an n-type conductive type.
  • silicon is ion-implanted as an n-type impurity.
  • the dose amount of the n-type impurity is, for example, 1 ⁇ 10 15 cm- 2 .
  • heat treatment activates impurities.
  • the gate electrode 62 may be made of, for example, a metal such as Ni or Pt, p-type polysilicon doped with boron, n-type polysilicon doped with phosphorus, or the like.
  • a nitride semiconductor device 200 (FIG. 1) having a nitride semiconductor element (HEMT) composed of a nitride semiconductor layer 50, a source electrode 60, a drain electrode 61, and a gate electrode 62. ..
  • HEMT nitride semiconductor element
  • the nitride semiconductor device 200 has a diamond substrate 10 having a high thermal conductivity. Further, the bonding layer composed of graphene layers 20 and 40 having extremely few lattice defects and high thermal conductivity is formed between the nitride semiconductor layer 50 and the diamond substrate 10 from two or more atomic layers (several atomic layers) to several tens. It has the thickness of an atomic layer. Therefore, for example, the nitride semiconductor layer 50 and diamond are more than the structure having an amorphous carbon layer having a thickness of 10 nm between the nitride semiconductor layer and the diamond substrate disclosed in Japanese Patent Application Laid-Open No. 2018-206955. The nitride semiconductor device has good heat conduction with the substrate 10 and has higher heat dissipation.
  • each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

窒化物半導体装置に関し、ダイヤモンド基板と、ダイヤモンド基板の上に設けられた第１のグラフェン層と、第１のグラフェン層の上に設けられた第２のグラフェン層と、前記第２のグラフェン層の上に設けられた窒化物半導体層と、前記窒化物半導体層上に設けられた電極を有する窒化物半導体素子と、を備え、前記第１および第２のグラフェン層は、ダイヤモンド基板と窒化物半導体層との界面層として設けられる。

Description

窒化物半導体装置およびその製造方法
　本開示は窒化物半導体装置に関し、特に、放熱性の高い窒化物半導体装置に関する。
　高出力領域で動作する半導体装置として、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）または、これらを組み合わせた窒化物半導体を用いた電界効果型トランジスタとして、例えば、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が知られている。このような窒化物半導体素子は、高出力電力増幅器、大電力スイッチングデバイス等に用いられる。
　このような窒化物半導体素子は、高出力動作の際、温度上昇によって特性および信頼性低下が著しい。そこで、この窒化物半導体素子の温度上昇を抑制するために、放熱性が高い材料を発熱部近傍に設けることが必要とされている。例えば、窒化物半導体層を加工して放熱材料と接合することにより、放熱性を向上させることができる。特に、ダイヤモンドは固体物質中で最大の熱伝導率を有する材料であり、放熱材料として好適な性質を有する。このため、例えば、特許文献１で開示されるように、ダイヤモンド基板と窒化物半導体層とをアモルファスカーボン層を介して接合することにより、半導体素子の放熱性向上を図る技術が知られている。
　このような構成を有する窒化物半導体装置に用いられる窒化物半導体層は、珪素（Ｓｉ）、炭化珪素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）等の基板上に、ヘテロエピタキシャル成長技術により形成することが可能であるが、ダイヤモンド基板上への窒化物半導体層のヘテロエピタキシャル成長技術は未だ確立されていない。従って、ダイヤモンド基板上に窒化物半導体層を形成するためには、ヘテロエピタキシャル成長基板上に窒化物半導体層を形成した後、窒化物半導体層のみを取り出してダイヤモンド基板上に移し替える必要がある。
特開２０１８－２０６９５５号公報
　しかしながら、特許文献１に記載されている半導体装置の場合、その製造工程において窒化物半導体層のヘテロエピタキシャル成長基板を研削および化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去する工程を含んでいる。そのため、製造コストが増加してしまうといった問題があった。
　本開示は、上記のような問題点を解決するためになされたものであり、低コストで放熱性の高い窒化物半導体装置を提供することを目的とする。
　本開示に係る窒化物半導体装置は、ダイヤモンド基板と、前記ダイヤモンド基板の上に設けられた第１のグラフェン層と、前記第１のグラフェン層の上に設けられた第２のグラフェン層と、前記第２のグラフェン層の上に設けられた窒化物半導体層と、前記窒化物半導体層上に設けられた電極を有する窒化物半導体素子と、を備え、前記第１および第２のグラフェン層は、前記ダイヤモンド基板と前記窒化物半導体層との界面層として設けられる。
　上記窒化物半導体装置によれば、放熱性が極めて高いダイヤモンド基板上に窒化物半導体素子が設けられた窒化物半導体装置を低コストに実現することができる。
実施の形態１に係る窒化物半導体装置構成を模式的に示す断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態１に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。 実施の形態２に係る窒化物半導体装置の製造方法を説明する断面図である。
　＜はじめに＞
　以下、図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されたものであり、図中の各構成要素の水平方向、垂直方向の寸法は、実際の寸法を正確に表したものではなく、寸法比は正確ではない。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
　また、以下の説明では、「上」、「下」および「側」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
　また、以下の説明では、「窒化物系半導体」とは、ＧａＮ、ＡｌＮ、ＩｎＮおよびそれらの中間組成を備える半導体の総称とする。
　また、不純物の導電型に関して、ｎ型を「第１導電型」、ｐ型を「第２導電型」として一般的に定義するが、その逆の定義でも構わない。
　＜実施の形態１＞
　図１は、実施の形態１の窒化物半導体装置１００の構成を模式的に示す断面図である。実施の形態１に係る半導体装置は、ダイヤモンド基板１０と、ダイヤモンド基板１０の上に設けられたグラフェン層２０（第１のグラフェン層）と、グラフェン層２０の上に設けられたグラフェン層４０（第２のグラフェン層）と、グラフェン層４０の上に設けられた窒化物半導体層５０と、窒化物半導体層５０の上に選択的に設けられたソース電極６０と、ソース電極６０と離間して選択的に設けられたドレイン電極６１と、ソース電極６０とドレイン電極６１の間に設けられたゲート電極６２と、を備えている。窒化物半導体層５０と、窒化物半導体層５０上に設けられたソース電極６０、ドレイン電極６１およびゲート電極６２とで構成される窒化物半導体素子はＨＥＭＴとなる。
　次に、窒化物半導体装置１００の製造方法について説明する。実施の形態１に係る製造方法は大きく分けて、次の４工程を有している。すなわち、ダイヤモンド基板上にグラフェン層を形成する工程、炭化珪素基板上に窒化物半導体層を形成する工程、炭化珪素基板と窒化物半導体層とを分離し、窒化物半導体層を支持基板に固定する工程およびダイヤモンド基板上に窒化物半導体層を固定して窒化物半導体装置を形成する工程を有している。
　　＜ダイヤモンド基板上にグラフェン層を形成する工程＞
　まず、ダイヤモンド基板上にグラフェン層を形成する工程について、図２を用いて説明する。まず、図２に示すように、ダイヤモンド基板１０を準備する。ダイヤモンド基板１０は、単結晶ダイヤモンド基板、多結晶ダイヤモンド基板、単結晶ダイヤモンドと多結晶ダイヤモンドとを含む基板等を用いることができ、熱伝導率が１０００Ｗ・ｍ－１・Ｋ－１以上のものが好適である。ダイヤモンド基板１０の上面は、機械研磨（Mechanical Polishing）、化学機械研磨（Chemical Mechanical Polishing）、ドライエッチング、ウェットエッチング等の公知の手法を用いて原子層レベルで平坦化されており、表面の凹凸の高低差は１．０ｎｍ未満、より好適には０．５ｎｍ未満となっている。
　次に、図２に示すようにダイヤモンド基板１０の上に、グラフェン層２０を形成する。グラフェン層２０の形成方法としては、１．３３３×１０１Ｐａ（１×１０－１Ｔｏｒｒ）以下の真空下または不活性ガス雰囲気下で、８００～１４００℃の温度範囲で加熱処理することで形成する。加熱温度は、１０００～１３００℃の温度範囲がより望ましい。このような熱処理により、ダイヤモンド基板１０の表面の炭素原子が変性し、ダイヤモンド基板１０の結晶構造を引き継いだグラフェン層２０が形成される。このような方法でダイヤモンド基板１０上にグラフェン層２０を形成することで、ダイヤモンド基板１０の全面に、層数が制御されていて表面平坦性が高く、格子欠陥の極めて少ないグラフェン層２０を設けることができる。なお、グラフェン層２０の厚みは、例えば、０．６～０．７ｎｍ（６～７オングストローム）となる。
　グラフェン層２０の形成方法としては、メタンガスを原料に用いた化学気相成長（Chemical Vapor Deposition）なども挙げられる。しかし、上記のような熱処理を用いた方法を用いることで、化学気相成長を用いるよりも簡易にグラフェン層２０を形成することができる。
　なお、単結晶ダイヤモンド基板に形成したグラフェン層は、多結晶ダイヤモンド基板に形成したグラフェン層よりも格子欠陥が少ない特性を有している。単結晶ダイヤモンドと多結晶ダイヤモンドとを含む基板としては、複数の単結晶ダイヤモンド基板を平面的に並べ、基板間に多結晶ダイヤモンドを化学気相成長で形成して単結晶ダイヤモンド基板をつなぎ合わせた基板を挙げることができる。
　　＜炭化珪素基板上に窒化物半導体層を形成する工程＞
　次に、炭化珪素基板上に窒化物半導体層を形成する工程について、図３および図４を用いて説明する。まず、図３に示すように、炭化珪素基板３０を準備する。炭化珪素基板３０は、立方晶系または六方晶系の結晶構造を有している。炭化珪素基板３０の上面は、機械研磨、化学機械研磨、ドライエッチング、ウェットエッチング等、公知の手法を用いて原子層レベルで平坦化されており、表面の凹凸の高低差は１．０ｎｍ未満、より好適には０．５ｎｍ未満となっている。
　次に、図３に示すように、炭化珪素基板３０上にグラフェン層４０を形成する。グラフェン層４０は、炭化珪素基板３０を、水素雰囲気下での熱処理と、真空下での熱処理を施すことによって形成される。熱処理温度は、１４００～１６００℃の範囲であり、好ましくは１５５０～１６００℃である。水素雰囲気下での熱処理は、グラフェン層４０の形成のための準備工程であり、続く真空下での熱処理によってグラフェン層が形成される。なお、水素雰囲気中の水素の圧力は、例えば、３．９９９×１０３Ｐａ（３０Ｔｏｒｒ）程度である。また、真空下での熱処理の代わりに、不活性ガスの雰囲気下での熱処理を用いてグラフェン層４０を形成しても良い。この場合の熱処理温度も、１４００～１６００℃の範囲であり、好ましくは１５５０～１６００℃である。
　このような熱処理により、炭化珪素基板３０表面の珪素原子が炭化珪素基板３０から脱離し、残留した炭素原子が、炭化珪素基板３０の結晶構造を引き継いだグラフェン層４０を形成する。このような方法で炭化珪素基板３０上にグラフェン層を形成することで、炭化珪素基板３０の全面に、層数が制御されていて表面平坦性が高く、格子欠陥の極めて少ないグラフェン層４０を設けることができる。なお、グラフェン層４０の厚みは、例えば、０．６～０．７ｎｍ（６～７オングストローム）となる。
　グラフェン層４０の形成方法としては、メタンガスを原料に用いた化学気相成長なども挙げられる。しかし、上記のような熱処理を用いた方法を用いることで、化学気相成長を用いるより簡易にグラフェン層４０を形成することができる。
　次に、図４に示す工程において、グラフェン層４０上に、ヘテロエピタキシャル成長により窒化物半導体層５０を形成する。窒化物半導体層５０の形成方法は、例えば、金属ガリウムと活性窒素を原料とした分子線エピタキシー、トリメチルガリウムとアンモニアを原料とした有機金属気相成長を用いることができる。なお、窒化物半導体層５０は、例えば、ＡｌＮまたはＡｌＧａＮで構成されるバッファ層５３（第１の窒化物半導体層）、例えば、ＧａＮで構成されるチャネル層５２（第２の窒化物半導体層）およびＡｌＧａＮ（窒化アルミニウムガリウム）で構成されるバリア層５１（第３の窒化物半導体層）がグラフェン層４０上にこの順に積層された構成を有している。これらの層の厚みの一例は、バリア層５１が２５ｎｍ、チャネル層５２が１μｍ、バッファ層５３が５００ｎｍとなっている。
　チャネル層５２は、高抵抗化を目的として、Ｆｅ（鉄）またはＣ（炭素）などの不純物を含んでいてもよい。チャネル層５２とバリア層５１の界面には、ヘテロ接合が形成され、バリア層５１がこの界面に電子を供給することで、この界面に２次元電子ガス（２ＤＥＧ：two dimensional electron gas）が形成される。この２ＤＥＧが、本実施の形態の窒化物半導体装置のキャリアとなる。バッファ層５３は、炭化珪素基板３０およびグラフェン層４０と、窒化物半導体との格子定数差による結晶欠陥を抑制する。
　次に、図５に示す工程において、窒化物半導体層５０上に、ソース電極６０、ドレイン電極６１およびゲート電極６２をそれぞれ選択的に形成する。ソース電極６０とドレイン電極６１は、例えば金属電極であり、例えばアルミニウムで構成される。ソース電極６０およびドレイン電極６１と窒化物半導体層５０との間には、オーミックコンタクトが形成されていることが望ましい。なお、ソース電極６０およびドレイン電極６１の厚みは、例えば１μｍであり、ゲート電極６２の厚みは、例えば２００ｎｍとし、何れも、真空蒸着、スパッタリングおよび化学気相成長で形成する。
　ソース電極６０下の半導体領域（以下、ソース電極領域と呼称）と、ドレイン電極下の半導体領域（ドレイン電極領域）は、ｎ型の導電型を持つようにイオン注入を行ってもよい。ｎ型の導電性を持たせるために、ｎ型不純物として、例えば、珪素がイオン注入される。ｎ型不純物のドーズ量は、例えば、１×１０１５ｃｍ－２とする。注入後は、熱処理を行うことで不純物が活性化される。ゲート電極６２は、例えば、Ｎｉ（ニッケル）、Ｐｔ（白金）などの金属、またはボロンをドーピングしたｐ型ポリシリコン、リンをドーピングしたｎ型ポリシリコンなどで構成しても良い。
　　＜炭化珪素基板と窒化物半導体層とを分離する工程＞
　次に、炭化珪素基板と窒化物半導体層とを分離する工程を、図６および図７を用いて説明する。まず、図６に示す工程において、炭化珪素基板３０上の窒化物半導体層５０上に、支持基板接着層７０を用いて支持基板７１を接着させる。
　支持基板接着層７０は、剥離液等で除去可能な有機接着剤、加熱または紫外線照射等で剥離可能な接着剤を、ソース電極６０、ドレイン電極６１およびゲート電極６２を覆うように塗布して形成することが好適である。また、複数の接着層を２層以上重ねても良い。支持基板７１は、例えば、Ｓｉ、サファイア、ガラスで構成される。
　次に、図７に示す工程において、支持基板７１が接着された状態の窒化物半導体層５０を、炭化珪素基板３０を固定した状態で支持基板７１を上方または下方に引っ張ることで、炭化珪素基板３０と窒化物半導体層５０とを分離する。
　支持基板７１を引っ張る力は、炭化珪素基板３０とグラフェン層４０との界面で分離する大きさ、グラフェン層４０が層間分離する大きさの何れかに設定すれば良い。炭化珪素基板３０は、真空吸着または接着剤等を用いて図示されない支持体に固定する。なお、支持基板７１を引っ張る力としては、例えば、１０Ｎ・ｍｍ－２～１００００Ｎ・ｍｍ－２の範囲の力を適宜に加える。すなわち、窒化物半導体層５０と炭化珪素基板３０を分離するために引っ張り力を加えるが、その際、引っ張り力は、小さい値から徐々に大きくし、窒化物半導体層５０と炭化珪素基板３０とが分離した段階で引っ張りを止める。このように、引っ張り力は、炭化珪素基板３０とグラフェン層４０との界面で分離する大きさ、またはグラフェン層４０が層間分離する大きさの力を適宜に加えればよい。
　なお、支持基板７１を固定した状態で炭化珪素基板３０を上方または下方に引っ張ることで炭化珪素基板３０と窒化物半導体層５０とを分離しても良い。
　また、炭化珪素基板３０と窒化物半導体層５０との分離方法としては、グラフェンと炭化珪素の熱膨張係数差を利用し、加熱または冷却による体積変化がもたらす応力を用いることも可能である。
　なお、図７では、グラフェン層４０が層間分離した状態を示しているが、炭化珪素基板３０とグラフェン層４０との界面で分離し、グラフェン層４０がすべて窒化物半導体層５０に付いた状態となることが最も好ましい。このように分離することで、分離後の窒化物半導体層５０側のグラフェン層４０の表面が平坦となり、この後の工程で、ダイヤモンド基板１０上のグラフェン層２０と接合する場合に好適な状態となる。
　以上説明した方法で窒化物半導体層５０と炭化珪素基板３０とを分離することで、炭化珪素基板３０を残したまま窒化物半導体層５０を孤立化させることができる。すなわち、炭化珪素基板３０が機械的または化学的に除去されないために、窒化物半導体層５０のヘテロエピタキシャル基板である炭化珪素基板３０を再利用することができ、窒化物半導体装置１００の製造コストを低減することができる。
　　＜ダイヤモンド基板上に窒化物半導体層を固定して窒化物半導体装置を形成する工程＞
　次に、ダイヤモンド基板上に窒化物半導体層を固定して窒化物半導体装置を形成する工程を、図８および図９を用いて説明する。まず、図８に示す工程において、炭化珪素基板３０から分離した窒化物半導体層５０に、図２に示したダイヤモンド基板１０を接合する。
　図２に示したダイヤモンド基板１０上のグラフェン層２０は、窒化物半導体層５０の下に残るグラフェン層４０と同様の原子配列を持っている。従って、グラフェン層２０とグラフェン層４０とを接触させることで、グラフェン層２０とグラフェン層４０との間でファンデルワールス力による物理結合が発生し、接合が形成される。接合の際には、接合界面への異物混入を抑制するため、雰囲気中に異物の少ないクリーンルームまたはクリーンブースを用いることが好ましい。また、大気圧で接合することも可能であるが、真空中で接合を行うことで、接合界面の大気の残留を抑制することができる。グラフェン層２０およびグラフェン層４０は、どちらも層数が制御されて表面の平坦性が高いグラフェン層であるため、接合界面における未接合領域の発生を抑制することが可能である。
　また、グラフェンは高熱伝導材料であり、グラフェン層２０とグラフェン層４０は格子欠陥が少ない。従って、窒化物半導体層５０とダイヤモンド基板１０とを、極めて小さい熱抵抗を持つ界面層、すなわち、グラフェン層２０とグラフェン層４０とで構成される接合層を介して接合することができる。なお、グラフェン層の熱伝導率は、室温で、面内方向が２０００～５０００Ｗ・ｍ－１・Ｋ－１程度、面内に垂直な方向が例えば１０Ｗ・ｍ－１・Ｋ－１程度である。
　次に、図９に示す工程において、ダイヤモンド基板１０上の窒化物半導体層５０から支持基板７１を分離する。窒化物半導体層５０が接合されたダイヤモンド基板１０を加熱、または支持基板接着層７０に紫外光を照射することで、支持基板接着層７０に剥離性を持たせ、支持基板接着層７０を剥離することで、支持基板接着層７０と共に支持基板７１をダイヤモンド基板１０上の窒化物半導体層５０から分離する。この工程により、窒化物半導体層５０と、ソース電極６０、ドレイン電極６１およびゲート電極６２とで構成される窒化物半導体素子（ＨＥＭＴ）を有する窒化物半導体装置１００（図１）を得ることができる。
　以上説明したように、実施の形態１に係る窒化物半導体装置１００は、熱伝導率が高いダイヤモンド基板１０を有している。また、格子欠陥が極めて少なく熱伝導性の高いグラフェン層２０および４０で構成される接合層は、窒化物半導体層５０とダイヤモンド基板１０との間に２原子層以上（数原子層）から数十原子層分の厚さを有している。このため、例えば特開２０１８－２０６９５５号公報に開示される、窒化物半導体層とダイヤモンド基板との間に、１０ｎｍの厚さのアモルファスカーボン層を有した構成よりも、窒化物半導体層５０とダイヤモンド基板１０との間の熱伝導が良好であり、より高い放熱性を有する窒化物半導体装置となる。
　すなわち、２原子層以上（数原子層）から数十原子層分の厚さのグラフェン層は１０ｎｍの厚さのアモルファスカーボン層よりも薄く、また、アモルファスカーボンは、一般に熱伝導率が５Ｗ・ｍ－１・Ｋ－１未満であり、グラフェンよりも熱伝導率が低い。また、上述したように、グラフェンは面内方向の熱伝導率が高く、熱を面内方向に分散することができるため、アモルファスカーボンと比較すると、放熱性が非常に高くなるためである。
　＜実施の形態２＞
　以上説明した実施の形態１に係る窒化物半導体装置１００の製造方法においては、窒化物半導体層５０上にソース電極６０、ドレイン電極６１およびゲート電極６２を形成した後に、支持基板接着層７０を介して支持基板７１を接着する工程を有していたが、以下、実施の形態２において説明するように、窒化物半導体層５０をダイヤモンド基板１０上に接合した後に、ソース電極６０、ドレイン電極６１およびゲート電極６２を形成しても良い。
　以下、実施の形態２に係る窒化物半導体装置２００の製造方法について、図１０～図１５を用いて説明する。なお、実施の形態２に係る窒化物半導体装置２００の断面構成は図１と同じであるので、図１の構成を窒化物半導体装置２００としても利用する。また、図２～図９を用いて説明した実施の形態１の製造方法と重複する構成および工程については、重複する説明は省略する。
　実施の形態２に係る製造方法は大きく分けて、次の４工程を有している。すなわち、ダイヤモンド基板上にグラフェン層を形成する工程、炭化珪素基板上に窒化物半導体層を形成する工程、炭化珪素基板と窒化物半導体層とを分離し、窒化物半導体層を支持基板に固定する工程およびダイヤモンド基板上に窒化物半導体層を固定して窒化物半導体装置を形成する工程を有している。
　　＜ダイヤモンド基板上にグラフェン層を形成する工程＞
　まず、ダイヤモンド基板上にグラフェン層を形成する工程について、図１０を用いて説明する。まず、図１０に示すように、ダイヤモンド基板１０を準備する。ダイヤモンド基板１０は、単結晶ダイヤモンド基板、多結晶ダイヤモンド基板および単結晶ダイヤモンドと多結晶ダイヤモンドと含む基板等を用いることができ、ダイヤモンド基板１０の上面は、機械研磨、化学機械研磨、ドライエッチング、ウェットエッチング等の公知の手法を用いて原子層レベルで平坦化されている。
　次に、図１０に示すように、ダイヤモンド基板１０の上に、グラフェン層２０を形成する。グラフェン層２０の形成方法は実施の形態１と同じであり、グラフェン層２０の厚みは、例えば、０．６～０．７ｎｍ（６～７オングストローム）となる。
　　＜炭化珪素基板上に窒化物半導体層を形成する工程＞
　次に、炭化珪素基板上に窒化物半導体層を形成する工程について、図１１および図１２を用いて説明する。まず、図１１に示すように、炭化珪素基板３０を準備する。炭化珪素基板３０は、立方晶系または六方晶系の結晶構造を有している。炭化珪素基板３０の上面は、機械研磨、化学機械研磨、ドライエッチング、ウェットエッチング等、公知の手法を用いて原子層レベルで平坦化されている。
　次に、図１１に示すように、炭化珪素基板３０上にグラフェン層４０を形成する。グラフェン層４０の形成方法は実施の形態１と同じであり、グラフェン層２０の厚みは、例えば、０．６～０．７ｎｍ（６～７オングストローム）となる。
　次に、図１２に示す工程において、グラフェン層４０上に、ヘテロエピタキシャル成長により窒化物半導体層５０を形成する。窒化物半導体層５０の形成方法は実施の形態１と同じであり、バッファ層５３、チャネル層５２およびバリア層５１がグラフェン層４０上にこの順に積層されて構成されている。これらの層の厚みの一例は、バリア層５１が２５ｎｍ、チャネル層５２が１μｍ、バッファ層５３が５００ｎｍとなっている。
　　＜炭化珪素基板と窒化物半導体層とを分離する工程＞
　次に、炭化珪素基板と窒化物半導体層とを分離する工程を、図１３および図１４を用いて説明する。まず、図１３に示す工程において、炭化珪素基板３０上の窒化物半導体層５０上に、支持基板接着層７０を用いて支持基板７１を接着させる。
　支持基板接着層７０は、剥離液等で除去可能な有機接着剤、加熱または紫外線照射等で剥離可能な接着剤を窒化物半導体層５０上を覆うように塗布して形成することが好適である。また、複数の接着層を２層以上重ねても良い。
　実施の形態１に係る半導体装置の製造方法では、支持基板接着層７０は、ソース電極６０、ドレイン電極６１およびゲート電極６２を覆う必要がある。一方、実施の形態２に係る半導体装置の製造方法では、平坦な窒化物半導体層５０上に支持基板接着層７０を形成する。従って、支持基板接着層７０の厚みは、ソース電極６０、ドレイン電極６１およびゲート電極６２の厚みよりも薄くてよい。また、ソース電極６０とゲート電極６２との間、およびドレイン電極６１とゲート電極６２の間に充填するために、粘性の低い接着剤を使用する必要がなくなる。
　次に、図１４に示す工程において、支持基板７１が接着された状態の窒化物半導体層５０を、炭化珪素基板３０を固定した状態で支持基板７１を上方または下方に引っ張ることで、炭化珪素基板３０と窒化物半導体層５０とを分離する。支持基板７１を引っ張る力は、炭化珪素基板３０とグラフェン層４０との界面で分離する大きさ、グラフェン層４０が層間分離する大きさの何れかに設定すれば良い。
　また、炭化珪素基板３０と窒化物半導体層５０との分離方法としては、グラフェンと炭化珪素の熱膨張係数差を利用し、加熱または冷却による体積変化がもたらす応力を用いることも可能である。
　なお、図１４では、グラフェン層４０が層間分離した状態を示しているが、炭化珪素基板３０とグラフェン層４０との界面で分離し、グラフェン層４０がすべて窒化物半導体層５０に付いた状態となることが最も好ましい。このように分離することで、分離後の窒化物半導体層５０側のグラフェン層４０の表面が平坦となり、この後の工程で、ダイヤモンド基板１０上のグラフェン層２０と接合する場合に好適な状態となる。
　以上説明した方法で窒化物半導体層５０と炭化珪素基板３０とを分離することで、炭化珪素基板３０を残したまま窒化物半導体層５０を孤立化させることができる。すなわち、炭化珪素基板３０が機械的または化学的に除去されないために、窒化物半導体層５０のヘテロエピタキシャル基板である炭化珪素基板３０を再利用することができ、窒化物半導体装置２００の製造コストを低減することができる。
　　＜ダイヤモンド基板上に窒化物半導体層を固定して窒化物半導体装置を形成する工程＞
　次に、ダイヤモンド基板上に窒化物半導体層を固定して窒化物半導体装置を形成する工程を、図１５～図１７を用いて説明する。まず、図１５に示す工程において、炭化珪素基板３０から分離した窒化物半導体層５０に、図１０に示したダイヤモンド基板１０を接合する。
　図１０に示したダイヤモンド基板１０上のグラフェン層２０は、窒化物半導体層５０の下に残るグラフェン層４０と同様の原子配列を持っており、グラフェン層２０とグラフェン層４０とを接触させることで、グラフェン層２０とグラフェン層４０との間でファンデルワールス力による物理結合が発生し、接合が形成される。接合の際の条件は実施の形態１と同じである。
　また、グラフェンは高熱伝導材料であり、グラフェン層２０とグラフェン層４０は格子欠陥が少ない。従って、窒化物半導体層５０とダイヤモンド基板１０とを、極めて小さい熱抵抗を持つ界面層、すなわち、グラフェン層２０とグラフェン層４０とで構成される接合層を介して接合することができる。なお、グラフェン層の熱伝導率は、室温で、面内方向が２０００～５０００Ｗ・ｍ－１・Ｋ－１程度、面内に垂直な方向が例えば１０Ｗ・ｍ－１・Ｋ－１程度である。
　次に、図１６に示す工程において、ダイヤモンド基板１０上の窒化物半導体層５０から支持基板７１を分離する。窒化物半導体層５０が接合されたダイヤモンド基板１０を加熱、または支持基板接着層７０に紫外光を照射することで、支持基板接着層７０に剥離性を持たせ、支持基板接着層７０を剥離することで、支持基板接着層７０と共に支持基板７１をダイヤモンド基板１０上の窒化物半導体層５０から分離する。
　次に、図１７に示す工程において、窒化物半導体層５０上に、ソース電極６０、ドレイン電極６１およびゲート電極６２をそれぞれ選択的に形成することで、窒化物半導体装置２００を得る。これらの電極の形成方法、厚みは実施の形態１と同じである。
　ソース電極６０下のソース電極領域と、ドレイン電極下のドレイン電極領域は、ｎ型の導電型を持つようにイオン注入を行ってもよい。ｎ型不純物として、例えば、珪素がイオン注入される。ｎ型不純物のドーズ量は、例えば、１×１０１５ｃｍ－２とする。注入後は、熱処理を行うことで不純物が活性化される。ゲート電極６２は、例えば、Ｎｉ、Ｐｔなどの金属、またはボロンをドーピングしたｐ型ポリシリコン、リンをドーピングしたｎ型ポリシリコンなどで構成しても良い。
　この工程により、窒化物半導体層５０と、ソース電極６０、ドレイン電極６１およびゲート電極６２とで構成される窒化物半導体素子（ＨＥＭＴ）を有する窒化物半導体装置２００（図１）を得ることができる。
　以上説明したように、実施の形態２に係る窒化物半導体装置２００は、熱伝導率が高いダイヤモンド基板１０を有している。また、格子欠陥が極めて少なく熱伝導性の高いグラフェン層２０および４０で構成される接合層は、窒化物半導体層５０とダイヤモンド基板１０との間に２原子層以上（数原子層）から数十原子層分の厚さを有している。このため、例えば特開２０１８－２０６９５５号公報に開示される、窒化物半導体層とダイヤモンド基板との間に、１０ｎｍの厚さのアモルファスカーボン層を有した構成よりも、窒化物半導体層５０とダイヤモンド基板１０との間の熱伝導が良好であり、より高い放熱性を有する窒化物半導体装置となる。
　この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が想定され得るものと解される。
　なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

Claims (11)

  1. 　ダイヤモンド基板と、
    　前記ダイヤモンド基板の上に設けられた第１のグラフェン層と、
    　前記第１のグラフェン層の上に設けられた第２のグラフェン層と、
    　前記第２のグラフェン層の上に設けられた窒化物半導体層と、
    　前記窒化物半導体層上に設けられた電極を有する窒化物半導体素子と、を備え、
    　前記第１および第２のグラフェン層は、
    　前記ダイヤモンド基板と前記窒化物半導体層との界面層として設けられる、窒化物半導体装置。
  2. 　前記ダイヤモンド基板は、
    　単結晶ダイヤモンド基板、多結晶ダイヤモンド基板および単結晶ダイヤモンドと多結晶ダイヤモンドとを含む基板の何れかで構成される、請求項１記載の窒化物半導体装置。
  3. 　前記第１および第２のグラフェン層は、
    　２原子層以上の厚みを有する、請求項１記載の窒化物半導体装置。
  4. 　前記第１のグラフェン層は、
    　前記ダイヤモンド基板を熱処理して形成される、請求項１記載の窒化物半導体装置。
  5. 　前記窒化物半導体層は、
    　前記第２のグラフェン層上に設けられた第１の窒化物半導体層と、
    　前記第１の窒化物半導体層上に設けられた第２の窒化物半導体層と、
    　前記第２の窒化物半導体層上に設けられた前記第３の窒化物半導体層と、を有する、請求項１記載の窒化物半導体装置。
  6. 　（ａ）ダイヤモンド基板上に第１のグラフェン層を形成する工程と、
    　（ｂ）炭化珪素基板上に第２のグラフェン層を形成する工程と、
    　（ｃ）前記第１のグラフェン層上に窒化物半導体層をエピタキシャル成長させる工程と、
    　（ｄ）前記工程（ｃ）の後、前記炭化珪素基板と前記窒化物半導体層を分離する工程と、
    　（ｅ）前記工程（ｄ）の後、前記第１のグラフェン層を前記窒化物半導体層側として前記ダイヤモンド基板と前記窒化物半導体層とを接合する工程と、
    　（ｆ）前記窒化物半導体層上に電極を形成し窒化物半導体素子を形成する工程と、を備える窒化物半導体装置の製造方法。
  7. 　前記工程（ａ）は、
    　前記ダイヤモンド基板を熱処理して前記第１のグラフェン層を形成する工程を含む、請求項６記載の窒化物半導体装置の製造方法。
  8. 　前記工程（ｂ）は、
    　前記炭化珪素基板を熱処理して前記第２のグラフェン層を形成する工程を含む、請求項６記載の窒化物半導体装置の製造方法。
  9. 　前記工程（ｄ）は、
    　前記窒化物半導体層上に前記第２のグラフェン層を残して前記炭化珪素基板を分離し、
    　前記（ｅ）は、前記第１のグラフェン層と前記第２のグラフェン層とをファンデルワールス力で接合する工程と、を含む、請求項６記載の窒化物半導体装置の製造方法。
  10. 　前記工程（ｆ）は、前記工程（ｄ）の前に実行され、
    　前記工程（ｄ）は、
    　前記窒化物半導体層上に前記窒化物半導体素子を覆うように接着層を形成し、前記接着層を介して支持基板を前記窒化物半導体層上に接着する工程と、
    　前記支持基板と前記炭化珪素基板とを介して前記炭化珪素基板と前記窒化物半導体層とが分離する力を加える工程と、を有し、
    　前記工程（ｅ）の後に、前記窒化物半導体層上から、前記接着層と共に前記支持基板を除去する工程を備える、請求項６記載の窒化物半導体装置の製造方法。
  11. 　前記工程（ｄ）は、
    　前記窒化物半導体層上を覆うように接着層を形成し、前記接着層を介して支持基板を前記窒化物半導体層上に接着する工程と、
    　前記支持基板と前記炭化珪素基板とを介して前記炭化珪素基板と前記窒化物半導体層とが分離する力を加える工程と、を有し、
    　前記工程（ｆ）は、
    　前記工程（ｅ）の後であって、前記窒化物半導体層上から、前記接着層と共に前記支持基板を除去した後に実行される、請求項６記載の窒化物半導体装置の製造方法。
PCT/JP2020/012665 2020-03-23 2020-03-23 窒化物半導体装置およびその製造方法 WO2021191956A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US17/799,272 US20230083507A1 (en) 2020-03-23 2020-03-23 Nitride semiconductor device, and method of manufacturing nitride semiconductor device
KR1020227030438A KR20220137070A (ko) 2020-03-23 2020-03-23 질화물 반도체 장치 및 그의 제조 방법
CN202080098651.2A CN115298807A (zh) 2020-03-23 2020-03-23 氮化物半导体装置及其制造方法
PCT/JP2020/012665 WO2021191956A1 (ja) 2020-03-23 2020-03-23 窒化物半導体装置およびその製造方法
JP2020539304A JP6771706B1 (ja) 2020-03-23 2020-03-23 窒化物半導体装置およびその製造方法
EP20926775.6A EP4131346A4 (en) 2020-03-23 2020-03-23 NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MAKING IT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012665 WO2021191956A1 (ja) 2020-03-23 2020-03-23 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2021191956A1 true WO2021191956A1 (ja) 2021-09-30

Family

ID=72829254

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/012665 WO2021191956A1 (ja) 2020-03-23 2020-03-23 窒化物半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US20230083507A1 (ja)
EP (1) EP4131346A4 (ja)
JP (1) JP6771706B1 (ja)
KR (1) KR20220137070A (ja)
CN (1) CN115298807A (ja)
WO (1) WO2021191956A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023127527A (ja) * 2022-03-01 2023-09-13 鴻創應用科技有限公司 複合基板及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594110B (zh) * 2021-07-29 2024-04-16 东南大学苏州研究院 一种半导体器件及其制备方法
CN115863399A (zh) * 2023-02-24 2023-03-28 成都功成半导体有限公司 一种在金刚石衬底上键合GaN层的方法及其器件
CN117410013B (zh) * 2023-12-14 2024-03-12 浙江正泰电器股份有限公司 一种石墨烯导体及石墨烯导体的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2011009268A (ja) * 2009-06-23 2011-01-13 Oki Data Corp 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
JP2018535536A (ja) * 2015-09-08 2018-11-29 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
JP2018206955A (ja) 2017-06-05 2018-12-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
JP5681959B2 (ja) * 2010-12-07 2015-03-11 国立大学法人金沢大学 グラフェン・ダイヤモンド積層体
JP2015015321A (ja) * 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法
CN103779193A (zh) * 2014-01-27 2014-05-07 苏州能讯高能半导体有限公司 基于金刚石衬底的氮化物半导体器件及其制备方法
US10504722B2 (en) * 2017-07-25 2019-12-10 United States Of America As Represented By The Secretary Of The Air Force Growth of III-nitride semiconductors on thin van der Waals buffers for mechanical lift off and transfer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2011009268A (ja) * 2009-06-23 2011-01-13 Oki Data Corp 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
JP2018535536A (ja) * 2015-09-08 2018-11-29 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
JP2018206955A (ja) 2017-06-05 2018-12-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4131346A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023127527A (ja) * 2022-03-01 2023-09-13 鴻創應用科技有限公司 複合基板及びその製造方法
JP7402553B2 (ja) 2022-03-01 2023-12-21 鴻創應用科技有限公司 複合基板及びその製造方法

Also Published As

Publication number Publication date
EP4131346A1 (en) 2023-02-08
US20230083507A1 (en) 2023-03-16
JP6771706B1 (ja) 2020-10-21
CN115298807A (zh) 2022-11-04
EP4131346A4 (en) 2023-04-19
JPWO2021191956A1 (ja) 2021-09-30
KR20220137070A (ko) 2022-10-11

Similar Documents

Publication Publication Date Title
JP6771706B1 (ja) 窒化物半導体装置およびその製造方法
TWI767741B (zh) 與工程基板整合之電力元件
US11271101B2 (en) RF device integrated on an engineered substrate
US9359693B2 (en) Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
US8703623B2 (en) Fabrication technique for gallium nitride substrates
JP2019153603A (ja) 半導体基板及びその製造方法
US20140264361A1 (en) Iii-nitride transistor with engineered substrate
WO2019194042A1 (ja) トランジスタの製造方法
Ryu et al. Thin-body N-face GaN transistor fabricated by direct wafer bonding
CN110164766B (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
US20230420542A1 (en) Method for producing a transistor with a high degree of electron mobility, and produced transistor
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
JP7382804B2 (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
JP2016046459A (ja) 電界効果型トランジスタおよびその製造方法
CN116646247A (zh) 一种氮化镓高电子迁移率晶体管的制备方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020539304

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20926775

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227030438

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020926775

Country of ref document: EP

Effective date: 20221024