WO2020128721A1 - 表示装置および電子機器 - Google Patents

Abstract

低消費電力の表示装置を提供する。 加算回路、およびデータを加算する機能を有する画素を有する表示装置であって、加算回路は、ソ ースドライバから供給されるデータを加算する機能を有する。また、画素は、加算回路から供給さ れるデータを加算する機能を有する。したがって、画素では、ソースドライバの出力電圧の数倍の 電圧を生成して表示デバイスに供給することができる。当該構成を用いることで、ソースドライバ の出力電圧を小さくすることができ、低消費電力の表示装置を実現できる。

Description

表示装置および電子機器

本発明の一態様は、表示装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている。

また、オフ電流が極めて低いトランジスタをメモリセルに用いる構成の記憶装置が特許文献３に開示されている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報

表示装置の画素には表示デバイスを動作させる適切な電圧が入力される。当該電圧を小さくすることができれば表示装置を低消費電力化することができる。

表示装置が有するソースドライバは、高速かつ駆動電圧が低いロジック部、および高耐圧で、高い電圧を出力するアンプ部を有する。ソースドライバ全体では、比較的高い電源電圧を要するアンプ部の消費電力が大きい。

ソースドライバの出力電圧を小さくすること、すなわちアンプ部の電源電圧を小さくすることが許容できれば、アンプ部をロジック部と同様のテクノロジで作製することができる。アンプ部およびロジック部のテクノロジを共通化することで、ソースドライバの消費電力および製造コストを低減することができる。

したがって、本発明の一態様では、低消費電力の表示装置を提供することを目的の一つとする。または、ソースドライバの出力電圧以上の電圧を表示デバイスに供給することができる表示装置を提供することを目的の一つとする。または、昇圧回路を有する表示装置を提供することを目的の一つとする。または、表示画像の輝度を高めることができる表示装置を提供することを目的の一つとする。

または、信頼性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供することを目的の一つとする。または、上記表示装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、消費電力の低い表示装置に関する。

本発明の一態様は、第１の回路と、第２の回路と、画素と、を有する表示装置であって、第１の回路と第２の回路とは電気的に接続され、第２の回路と画素とは電気的に接続され、第１の回路は、第１のデータおよび第２のデータを第２の回路に出力する機能を有し、第１のデータの電位をＤ１、第２のデータの電位をＤ２、基準電位をＶ０としたとき、Ｖ０＝（Ｄ１＋Ｄ２）／２の関係にあり、第２の回路は、第１のデータおよび第２のデータに基づいて第３のデータを画素に出力する機能を有し、第２の回路は、第１のデータおよび第２のデータに基づいて第４のデータを画素に出力する機能を有し、画素は、第３のデータおよび第４のデータに基づいて第５のデータを生成する機能、および第５のデータに応じて表示を行う機能を有する表示装置である。

第２の回路は第１の選択回路を有することができ、第１のデータおよび第２のデータは、第１の選択回路に入力されてもよい。

第２の回路は第２の選択回路を有し、第３のデータおよび第４のデータは、第２の選択回路から出力されてもよい。

本発明の他の一態様は、第１の回路と、第２の回路と、画素と、を有する表示装置であって、第１の回路は、第１の出力端子と、第２の出力端子と、を有し、第２の回路は、第１のトランジスタと、第２のトランジスタと、第１のキャパシタと、第２のキャパシタと、を有し、第１のトランジスタのソースまたはドレインの一方は、第２のキャパシタの一方の電極と電気的に接続され、第２のキャパシタの他方の電極は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、第１のキャパシタの一方の電極と電気的に接続され、第１のキャパシタの他方の電極は、第１のトランジスタのソースまたはドレインの他方と電気的に接続され、画素は、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第３のキャパシタと、第３の回路と、を有し、第３のキャパシタの一方の電極は、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第３のトランジスタのソースまたはドレインの一方は、第３の回路と電気的に接続され、第３のキャパシタの他方の電極は、第４のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトランジスタのソースまたはドレインの一方は、第５のトランジスタのソースまたはドレインの一方と電気的に接続され、第１の出力端子は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第２の出力端子は、第２のトランジスタのソースまたはドレインの他方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第３のトランジスタのソースまたはドレインの他方と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第４のトランジスタのソースまたはドレインの他方と電気的に接続され、第３の回路は、表示デバイスを有する表示装置である。

表示装置は画素を二つ有し、二つの画素は垂直方向に隣接され、一方の画素の第５のトランジスタのゲートと、他方の画素の第３のトランジスタのゲートと、他方の画素の第４のトランジスタのゲートは、電気的に接続することができる。

第２の回路は、さらに第１の選択回路を有し、第１の選択回路は、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、を有し、第６のトランジスタのソースまたはドレインの一方は、第７のトランジスタのソースまたはドレインの一方と電気的に接続され、第７のトランジスタのソースまたはドレインの他方は、第９のトランジスタのソースまたはドレインの一方と電気的に接続され、第９のトランジスタのソースまたはドレインの他方は、第８のトランジスタのソースまたはドレインの一方と電気的に接続され、第８のトランジスタのソースまたはドレインの他方は、第６のトランジスタのソースまたはドレインの一方と電気的に接続され、第６のトランジスタのソースまたはドレインの一方は、第１の出力端子と電気的に接続され、第９のトランジスタのソースまたはドレインの他方は、第２の出力端子と電気的に接続され、第６のトランジスタのソースまたはドレインの他方は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第９のトランジスタのソースまたはドレインの一方は、第２のトランジスタのソースまたはドレインの他方と電気的に接続することができる。

第２の回路は、さらに第２の選択回路を有し、第１の選択回路は、第１０のトランジスタと、第１１のトランジスタと、第１２のトランジスタと、第１３のトランジスタと、を有し、第１０のトランジスタのソースまたはドレインの一方は、第１１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１１のトランジスタのソースまたはドレインの他方は、第１３のトランジスタのソースまたはドレインの一方と電気的に接続され、第１３のトランジスタのソースまたはドレインの他方は、第１２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１２のトランジスタのソースまたはドレインの他方は、第１０のトランジスタのソースまたはドレインの一方と電気的に接続され、第１０のトランジスタのソースまたはドレインの一方は、第１のトランジスタのソースまたはドレインの他方と電気的に接続され、第１３のトランジスタのソースまたはドレインの他方は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１０のトランジスタのソースまたはドレインの他方は、第３のトランジスタのソースまたはドレインの他方と電気的に接続され、第１３のトランジスタのソースまたはドレインの一方は、第４のトランジスタのソースまたはドレインの他方と電気的に接続することができる。

第５のトランジスタのチャネル幅は、第３のトランジスタのチャネル幅および第４のトランジスタのチャネル幅よりも小さくすることができる。

第３の回路は、表示デバイスとして液晶デバイスを有し、液晶デバイスの一方の電極は、第３のトランジスタのソースまたはドレインの一方と電気的に接続することができる。表示装置はさらに第４のキャパシタを有し、第４のキャパシタの一方の電極は、液晶デバイスの一方の電極と電気的に接続することができる。

または、第３の回路は、第１４のトランジスタと、第５のキャパシタと、表示デバイスとして発光デバイスと、を有し、第１４のトランジスタのゲートは、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第１４のトランジスタのソースまたはドレインの一方は、発光デバイスの一方の電極と電気的に接続され、発光デバイスの一方の電極は、第５のキャパシタの一方の電極と電気的に接続され、第５のキャパシタの他方の電極は、第１４のトランジスタのゲートと電気的に接続することができる。

第２の回路および画素が有するトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。

第２の回路が有するトランジスタのチャネル幅は、画素が有するトランジスタのチャネル幅よりも大きいことが好ましい。

本発明の一態様を用いることで、低消費電力の表示装置を提供することができる。または、ソースドライバの出力電圧以上の電圧を表示デバイスに供給することができる表示装置を提供することができる。または、昇圧回路を有する表示装置を提供することができる。または、表示画像の輝度を高めることができる表示装置を提供することができる。

または、信頼性の高い表示装置を提供することができる。または、新規な表示装置などを提供することができる。または、上記表示装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。

図１は、表示装置を説明する図である。
図２は、回路および画素を説明する図である。
図３Ａ~図３Ｃは、加算回路および画素を説明する図である。
図４Ａ~図４Ｃは、表示装置を説明する図である。
図５は、加算回路および画素の動作を説明するタイミングチャートである。
図６Ａ、図６Ｂは、回路動作を説明する図である。
図７Ａ、図７Ｂは、回路動作を説明する図である。
図８は、加算回路および画素を説明する図である。
図９は、加算回路および画素の動作を説明するタイミングチャートである。
図１０Ａ、図１０Ｂは、加算回路および画素の動作を説明する図である。
図１１は、加算回路および画素を説明する図である。
図１２Ａ、図１２Ｂは、回路動作を説明する図である。
図１３Ａ、図１３Ｂは、加算回路の動作を説明するタイミングチャートである。
図１４Ａ、図１４Ｂは、回路動作を説明する図である。
図１５は、加算回路および画素を説明する図である。
図１６Ａ、図１６Ｂは、選択回路を説明する図である。
図１７Ａ~図１７Ｄは、表示デバイスを有する回路を説明する図である。
図１８Ａ~図１８Ｄは、表示デバイスを有する回路を説明する図である。
図１９Ａ~図１９Ｃは、表示デバイスを有する回路を説明する図である。
図２０は、加算回路および画素を説明する図である。
図２１は、画素を説明する図である。
図２２は、シミュレーションに用いた回路を説明する図である。
図２３は、シミュレーション結果を説明する図である。
図２４Ａ~図２４Ｃは、表示装置を説明する図である。
図２５Ａ、図２５Ｂは、タッチパネルを説明する図である。
図２６Ａ、図２６Ｂは、表示装置を説明する図である。
図２７は、表示装置を説明する図である。
図２８Ａ、図２８Ｂは、表示装置を説明する図である。
図２９Ａ、図２９Ｂは、表示装置を説明する図である。
図３０Ａ~図３０Ｅは、表示装置を説明する図である。
図３１Ａ１~図３１Ｃ２は、トランジスタを説明する図である。
図３２Ａ１~図３２Ｃ２は、トランジスタを説明する図である。
図３３Ａ１~図３３Ｃ２は、トランジスタを説明する図である。
図３４Ａ１~図３４Ｃ２は、トランジスタを説明する図である。
図３５Ａ~図３５Ｆは、電子機器を説明する図である。

実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。

また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。

また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。

本発明の一態様は、データを加算する機能を有する回路（以下、加算回路）、およびデータを加算する機能を有する画素を有する表示装置である。

加算回路は、ソースドライバから供給されるデータを加算する機能を有する。また、画素は、加算回路から供給されるデータを加算する機能を有する。したがって、画素では、ソースドライバの出力電圧より高い電圧を生成して表示デバイスに供給することができる。当該構成を用いることで、ソースドライバの出力電圧を小さくすることができ、低消費電力の表示装置を実現できる。

なお、本発明の一態様では、反転の関係にある２つのデータを用いる。当該２つのデータは、基準電位との差の絶対値が同じ（または概略同じ）データである。一方のデータを第１のデータ（Ｄ１）、他方のデータを第２のデータ（Ｄ２）、基準電位（例えばコモン電位）をＶ０とするとき、Ｖ０＝（Ｄ１＋Ｄ２）／２の関係とする。本実施の形態では、理解を容易にするため、多くの説明で基準電位を０Ｖとし、第１のデータと第２のデータの絶対値が同じであって、極性が逆となる表現をしているがそれに限られない。基準電位は設計に応じて任意に設定することができ、上記の式を満足すれば、第１のデータと第２のデータは同じ極性であってもよい。また、第１のデータと第２のデータは絶対値が異なっていてもよい。なお、本実施の形態では、一方のデータと反転の関係にあるデータを、反転値と称する。

＜表示装置＞
図１は、本発明の一態様の表示装置を説明する図である。表示装置は、列方向および行方向に配置された画素１０と、ソースドライバ１２と、ゲートドライバ１３と、回路１１を有する。ソースドライバ１２は、回路１１と電気的に接続される。ゲートドライバ１３は、画素１０と電気的に接続される。回路１１は、画素１０と電気的に接続される。なお、ソースドライバ１２およびゲートドライバ１３は、複数であってもよい。

回路１１は、例えば列毎に設けることができ、同じ列に配置される画素１０と電気的に接続することができる。また、回路１１の一部の要素は表示領域１５内に設けてもよい。

回路１１は加算回路であり、ソースドライバ１２から供給される第１のデータおよび第２のデータを容量結合によって加算し、第３のデータおよび第４のデータを生成する機能を有する。例えば、第２のデータは第１のデータの反転値、第４のデータは第３のデータの反転値とすることができる。

画素１０は、回路２０および回路２１を有する。回路２０は、回路１１から供給される第３のデータおよび第４のデータを容量結合によって加算し、第５のデータを生成する機能を有する。回路２１は表示デバイスを有し、回路２０から供給される第５のデータに応じて当該表示デバイスを動作させる機能を有する。

＜加算回路、画素回路＞
図２は、図１に示す表示装置の任意の１列（第ｍ列）に配置される回路１１および垂直方向（ソース線の延在する方向）に隣接する画素１０（画素１０［ｎ，ｍ］、画素１０［ｎ＋１，ｍ］（ｍ、ｎは１以上の自然数））を説明する図である。

回路１１は、トランジスタ１１１と、トランジスタ１１２と、キャパシタ１１３と、キャパシタ１１４を有する構成とすることができる。トランジスタ１１１のソースまたはドレインの一方は、キャパシタ１１４の一方の電極と電気的に接続される。キャパシタ１１４の他方の電極は、トランジスタ１１２のソースまたはドレインの一方と電気的に接続される。トランジスタ１１２のソースまたはドレインの他方は、キャパシタ１１３の一方の電極と電気的に接続される。キャパシタ１１３の他方の電極は、トランジスタ１１１のソースまたはドレインの他方と電気的に接続される。

画素１０は、画像データを生成する回路２０と、表示動作を行う回路２１を有する構成とすることができる。

回路２０は、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、キャパシタ１０４を有する構成とすることができる。キャパシタ１０４の一方の電極は、トランジスタ１０１のソースまたはドレインの一方と電気的に接続される。トランジスタ１０１のソースまたはドレインの一方は、回路２１と電気的に接続される。キャパシタ１０４の他方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの一方は、トランジスタ１０３のソースまたはドレインの一方と電気的に接続される。

回路２１は、トランジスタ、容量素子、および表示デバイスなどを有する構成とすることができ、詳細は後述する。

回路１１および画素１０のそれぞれが有する要素と各種配線との接続を説明する。

回路１１において、トランジスタ１１１のゲートは、配線１２１と電気的に接続される。トランジスタ１１２のゲートは、配線１２１と電気的に接続される。トランジスタ１１１のソースまたはドレインの一方は、配線１２６［ｍ＿１］と電気的に接続される。トランジスタ１１２のソースまたはドレインの他方は、配線１２６［ｍ＿２］と電気的に接続される。トランジスタ１１１のソースまたはドレインの他方は、配線１２７［ｍ＿１］と電気的に接続される。トランジスタ１１２のソースまたはドレインの一方は、配線１２７［ｍ＿２］と電気的に接続される。

画素１０［ｎ，ｍ］において、トランジスタ１０１のゲートは、配線１２１と電気的に接続される。トランジスタ１０２のゲートは、配線１２５［ｎ］と電気的に接続される。トランジスタ１０３のゲートは、配線１２５［ｎ＋１］と電気的に接続される。トランジスタ１０１のソースまたはドレインの他方は、配線１２７［ｍ＿１］と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、配線１２７［ｍ＿２］と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、Ｖ_ｒｅｆ（例えば、０Ｖなどの基準電位）を供給することのできる配線と電気的に接続される。

配線１２１、１２５（１２５［ｎ］、１２５［ｎ＋１］）は、ゲート線としての機能を有することができる。例えば、配線１２１は、回路１１の動作を制御する回路と電気的に接続することができる。配線１２５は、ゲートドライバ１３と電気的に接続することができる（図１参照）。配線１２６（１２６［ｍ＿１］、１２６［ｍ＿２］）および配線１２７（１２７［ｍ＿１］、１２７［ｍ＿２］）は、ソース線としての機能を有することができる。配線１２６［ｍ＿１］は、ソースドライバ１２が有する第１の出力端子と電気的に接続することができ、配線１２６［ｍ＿２］は、ソースドライバ１２が有する第２の出力端子と電気的に接続することができる（図１参照）。

ここで、トランジスタ１１１のソースまたはドレインの他方と、キャパシタ１１３の他方の電極と、配線１２７［ｍ＿１］を接続する配線をノードＮＡとする。トランジスタ１１２のソースまたはドレインの一方と、キャパシタ１１４の他方の電極と、配線１２７［ｍ＿２］を接続する配線をノードＮＢとする。キャパシタ１０４の他方の電極と、トランジスタ１０２のソースまたはドレインの一方と、トランジスタ１０３のソースまたはドレインの一方を接続する配線をノードＮＣとする。キャパシタ１０４の一方の電極と、トランジスタ１０１のソースまたはドレインの一方と、回路２１とを接続する配線をノードＮＭとする。

ノードＮＭはフローティングとすることができ、回路２１が有する表示デバイスはノードＮＭの電位に従って動作する。

＜加算動作（昇圧動作）の説明＞
回路１１では、まず、配線１２６［ｍ＿１］から供給された“Ｖ１”（第１のデータ）をノードＮＡに書き込む。また、配線１２６［ｍ＿２］から供給された“Ｖ２”（第２のデータ）をノードＮＢに書き込む。

次に、ノードＮＡおよびノードＮＢをフローティングとして、配線１２６［ｍ＿１］から“Ｖ２”（第１のデータ）を供給し、配線１２６［ｍ＿２］から“Ｖ１”（第１のデータ）を供給する。このとき、キャパシタ１１３の一方の電極には“Ｖ１”、キャパシタ１１４の一方の電極には“Ｖ２”が供給される。したがって、ノードＮＡには、キャパシタ１１３の一方の電極の電位の変化分が容量比に応じて付加される。また、ノードＮＢには、キャパシタ１１４の一方の電極の電位の変化分が容量比に応じて付加される。

キャパシタ１１３の一方の電極の電位の変化分を“Ｖ１−Ｖ２”、キャパシタ１１３の容量値をＣ_１１３、ノードＮＡの容量値をＣ_ＮＡとすると、ノードＮＡの電位は“Ｖ１＋（Ｃ_１１３／（Ｃ_１１３＋Ｃ_ＮＡ））×（Ｖ１−Ｖ２）”となる。ここで、Ｃ_１１３の値を大きくし、Ｃ_ＮＡの値を無視できるようになれば、ノードＮＡの電位は“２Ｖ１−Ｖ２”となる。

したがって、“Ｖ１”および“Ｖ２”が反転値の関係であって、Ｃ_１１３をＣ_ＮＡに比べて十分に大きくすればノードＮＡの電位を“３Ｖ１”（第３のデータ）に近づけることができる。

また、キャパシタ１１４の一方の電極の電位の変化分を“Ｖ２−Ｖ１”、キャパシタ１１４の容量値をＣ_１１４、ノードＮＢの容量値をＣ_ＮＢとすると、ノードＮＢの電位は“Ｖ２＋（Ｃ_１１４／（Ｃ_１１４＋Ｃ_ＮＢ））×（Ｖ２−Ｖ１）”となる。ここで、Ｃ_１１４の値を大きくし、Ｃ_ＮＢの値を無視できるようになれば、ノードＮＢの電位は“２Ｖ２−Ｖ１”となる。

したがって、“Ｖ１”および“Ｖ２”が反転値の関係であって、Ｃ_１１４をＣ_ＮＢに比べて十分に大きくすればノードＮＢの電位を“３Ｖ２”（第４のデータ）に近づけることができる。

また、画素１０においては、ノードＮＭに第３のデータ“３Ｖ１”、ノードＮＣに第４のデータ“３Ｖ２”を重なるタイミングで書き込む。このとき、キャパシタ１０４には“３Ｖ１−３Ｖ２”が保持される。次に、ノードＮＭをフローティングとし、ノードＮＣにＶ_ｒｅｆを供給する。

このとき、キャパシタ１０４の容量値をＣ_１０４、ノードＮＭの容量値をＣ_ＮＭとすると、ノードＮＭの電位は“３Ｖ１＋（Ｃ_１０４／（Ｃ_１０４＋Ｃ_ＮＭ））×（Ｖ_ｒｅｆ−３Ｖ２）”となる。ここで、Ｖ_ｒｅｆ＝０Ｖであって、Ｃ_１０４の値を大きくし、Ｃ_ＮＭの値を無視できるようになれば、ノードＮＭの電位は“３Ｖ１−３Ｖ２”となる。“Ｖ１”および“Ｖ２”は反転値の関係にあるから、ノードＮＭの電位は、“３Ｖ１−３Ｖ２”＝“６Ｖ１”とすることができる。

つまり、ソースドライバ１２の出力の約６倍の電位となる“６Ｖ１”（第５のデータ）をノードＮＭに供給できることになる。

当該作用により、一般的な液晶デバイスや発光デバイスなどを駆動するためにソースドライバ１２から供給する電圧を最大で約１／６まで低減することができるため、表示装置を低消費電力化することができる。または、汎用のドライバＩＣを用いても高い電圧を生成することができる。例えば、階調制御に高い電圧を必要とする液晶デバイスなどを汎用のドライバＩＣで駆動することができる。

また、ソースドライバ１２の電源電圧を下げることができるため、ソースドライバの低消費電力化ができる。また、ソースドライバが有する複数の回路の電源電圧を同一にすることができ、当該複数の回路を共通のテクノロジで作製することができる。したがって、ソースドライバの作製工程を削減することができ、低コスト化することができる。

本発明の一態様では、上述したように回路１１で生成したデータ電位を特定の画素１０に供給してノードＮＭの電位を確定させる。このような動作を同じ行の各画素１０に対して順次行うことで、各画素１０のノードＮＭの電位を確定させることができる。すなわち、各画素１０に異なる画像データを供給することができる。

ノードＮＡ、ノードＮＢ、ノードＮＣ、ノードＮＭは、記憶ノードとして作用する。各ノードに接続するトランジスタを導通させることで、データを各ノードに書き込むことができる。また、当該トランジスタを非導通とすることで、当該データを各ノードに保持することができる。当該トランジスタに極めてオフ電流の低いトランジスタを用いることでリーク電流を抑えることができ、各ノードの電位を長時間保持することが可能となる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。

具体的には、トランジスタ１０１、１０２、１０３、１１１、１１２のいずれか、または全てにＯＳトランジスタを適用することが好ましい。また、回路２１が有する要素にＯＳトランジスタを適用してもよい。また、リーク電流量が許容できる範囲で動作を行う場合は、Ｓｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトランジスタおよびＳｉトランジスタを併用してもよい。なお、上記Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（微結晶シリコン、低温ポリシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ−ＯＳまたはＣＡＣ−ＯＳなどを用いることができる。ＣＡＡＣ−ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ−ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。

ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ−Ｍ−Ｚｎ系酸化物は、例えば、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ　ｌａｙｅｒ　ｄｅｐｏｓｉｔｉｏｎ）法、またはＭＯＣＶＤ（Ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。

Ｉｎ−Ｍ−Ｚｎ系酸化物をスパッタリング法で成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア濃度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア濃度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。

酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。

よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。

なお、本発明の一態様の表示装置では、図３Ａに示すように、回路１１がソースドライバ１２に組み込まれていてもよい。または、ソースドライバ１２と回路１１が重なる領域を有するスタック構造としてもよい。当該構成とすることで、狭額縁化が可能となる。なお、ソースドライバ１２には外付けのＩＣチップを用いることができる。または、基板上に画素回路と共にモノリシック化されていてもよい。

また、図１では列毎に回路１１を設ける例を示したが、図３Ｂに示すように、回路１１と画素１０との間に選択回路１６を設け、複数の列の画素に対するデータの書き込みを一つの回路１１で行ってもよい。当該構成とすることで、回路１１の数を削減することができ、狭額縁化が可能となる。なお、図３Ｂでは、一つの回路１１と一つの選択回路１６の組み合わせで３列分の画素に書き込みを行う例を示しているが、これに限らず、書き込み時間が許容される範囲で、列数を決定すればよい。

また、図３Ｃに示すように、回路１１の要素の一部を表示領域１５に設けてもよい。例えば、回路１１が有するキャパシタ１１３、１１４の一部または全てを表示領域１５に設けることができる。

キャパシタ１１３、１１４は複数のキャパシタの並列接続で構成することができ、表示領域１５に分散させて設けることで、容量値を大きくすることが容易となる。また、表示領域外で回路１１が占有する面積を小さくすることができ、狭額縁とすることができる。

キャパシタ１１３、１１４は、配線１２５を一方の電極とし、配線１２５と重なる別の配線を他方の電極として構成することができる。したがって、キャパシタ１１３、１１４を表示領域１５に配置しても、画素１０の開口率が大きく低下することはない。

回路１１が有するトランジスタ１１１、１１２は表示領域１５の外側に設けられるため、サイズの制約を受けにくく、画素１０に設けられるトランジスタよりもチャネル幅を大きくすることができる。チャネル幅が大きいトランジスタを用いることで、配線１２５等に対する充放電時間を短縮することができ、フレーム周波数を高めやすい。また、画素数が多く、水平期間の短い高精細ディスプレイにも適用しやすくなる。

また、トランジスタ１１１、１１２にＯＳトランジスタを用いることで回路１１を高耐圧とすることができ、データの加算において生成される電圧が数十Ｖでも安定した動作を行うことができる。また、トランジスタ１１１、１１２をＩＣチップ内に設けられたＳｉトランジスタとする場合は、より高速な動作を行うことができる。なお、ＩＣチップ内にトランジスタ１１１、１１２を設ける場合であっても、当該トランジスタをＯＳトランジスタとしてもよい。

＜表示装置の変形例＞
ソースドライバ１２および回路１１は、図４Ａ、図４Ｂ、図４Ｃに示すように表示領域１５の一端側だけでなく、対向する他端側にも設けてもよい。

ここで、表示領域１５の一端側に設けられた回路１１は、回路１１Ａとする。回路１１Ａは、ソースドライバ１２Ａと電気的に接続される。また、表示領域１５の他端側に設けられた回路１１は、回路１１Ｂとする。回路１１Ｂは、ソースドライバ１２Ｂと電気的に接続される。

このような構成とすることで、配線１２７［１］、１２７［２］を高速に充放電することができ、画素数が多く水平期間の短い表示装置、配線１２５の寄生容量が大きくなる大型の表示装置などに対応しやすくなる。

または、図４Ｂに示すように、画素１０［１］乃至画素１０［ｘ］（ｘは２以上の自然数であり、例えば行の中央値など）にソースドライバ１２ａおよび回路１１Ａを電気的に接続し、画素１０［ｘ＋１］乃至画素１０［ｙ］（ｙは行の最終値）にソースドライバ１２ｂおよび回路１１Ｂを電気的に接続してもよい。

ソースドライバ１２Ａおよび回路１１Ａは配線１２７［１ａ］、１２７［２ａ］の充放電を行い、ソースドライバ１２Ｂおよび回路１１Ｂは配線１２７［１ｂ］、１２７［２ｂ］の充放電を行う。このように配線１２７を分割することで配線１２７の充放電を高速に行うことができるため、高速駆動に対応しやすくなる。

また、図４Ｃに示すように、複数のゲートドライバ（ゲートドライバ１３Ａ、１３Ｂ）を設けてもよい。複数のソースドライバおよび複数のゲートドライバを用いることで、分割した配線１２７のそれぞれに対して並行して充放電を行うことができるため、水平期間を長くすることができる。

図４Ｂ、図４Ｃは、いわゆる分割駆動を行う構成であり、画素数が多く水平期間の短い表示装置であってもデータの書き込みを行いやすくなる。

＜加算回路および画素回路の動作例＞
次に、図５に示すタイミングチャートおよび図６、図７に示す回路動作の説明図を用いて、ソースドライバ１２の出力するデータ電位の約６倍のデータ電位を画素１０［ｎ，ｍ］の表示デバイスに供給する方法を説明する。

なお、以下の説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表す。また、画素１０［ｎ，ｍ］を対象とする第１のデータを“＋Ｖｏ［ｎ］”、第２のデータを“−Ｖｏ［ｎ］”、画素１０［ｎ＋１，ｍ］を対象とする第１のデータを“−Ｖｏ［ｎ＋１］”、第２のデータを“−Ｖｏ［ｎ＋１］”とする。なお、上記各データの極性は反転することもできる。“Ｖ_ｒｅｆ”としては０Ｖを用いる。

なお、ここでは電位の分配、結合または損失において、回路の構成や動作タイミングなどに起因する詳細な変化は勘案しない。また、キャパシタを用いた容量結合による電位の変化は、当該キャパシタと、接続される要素との容量比に依存するが、説明を明瞭にするため、当該要素の容量値は十分に小さい値に仮定する。

時刻Ｔ１に配線１２６［ｍ＿１］に“＋Ｖｏ［ｎ］”、配線１２６［ｍ＿２］に“−Ｖｏ［ｎ］”を供給し、配線１２１の電位を“Ｈ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、トランジスタ１１１、１１２が導通し、ノードＮＡの電位は“＋Ｖｏ［ｎ］”、ノードＮＢの電位は“−Ｖｏ［ｎ］”となる。また、キャパシタ１１３の一方の電極の電位は“−Ｖｏ［ｎ］”、キャパシタ１１４の一方の電極の電位は“＋Ｖｏ［ｎ］”となる（図６Ａ参照）。

時刻Ｔ２に配線１２１の電位を“Ｌ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、トランジスタ１１１、１１２が非導通となる。このとき、ノードＮＡに“＋Ｖｏ［ｎ］”、ノードＮＢに“−Ｖｏ［ｎ］”が保持される。また、キャパシタ１１３には“＋２Ｖｏ［ｎ］”、キャパシタ１１４には“−２Ｖｏ［ｎ］”が保持される。

時刻Ｔ３に配線１２６［ｍ＿１］に“−Ｖｏ［ｎ］”、配線１２６［ｍ＿２］に“＋Ｖｏ［ｎ］”を供給し、配線１２１の電位を“Ｌ”、配線１２５［ｎ］の電位を“Ｈ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、キャパシタ１１３の一方の電極の電位は“−Ｖｏ［ｎ］”から“＋Ｖｏ［ｎ］”に反転される。その変化分がキャパシタ１１３とノードＮＡの容量比に応じてノードＮＡの電位に加算され、ノードＮＡの電位は“＋３Ｖｏ［ｎ］”となる（図６Ｂ参照）。

また、キャパシタ１１４の一方の電極の電位は“＋Ｖｏ［ｎ］”から“−Ｖｏ［ｎ］”に反転される。その変化分がキャパシタ１１４とノードＮＢの容量比に応じてノードＮＢの電位に加算され、ノードＮＢの電位は“−３Ｖｏ［ｎ］”となる。

また、画素１０［ｎ，ｍ］において、トランジスタ１０１、１０２が導通し、ノードＮＭ［ｎ，ｍ］に“＋３Ｖｏ［ｎ］”、ノードＮＣ［ｎ，ｍ］に“−３Ｖｏ［ｎ］”が書き込まれる。

時刻Ｔ４に配線１２１の電位を“Ｌ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、トランジスタ１０１、１０２が非導通となる。このとき、ノードＮＭ［ｎ，ｍ］に“＋３Ｖｏ［ｎ］”、ノードＮＣ［ｎ，ｍ］に“−３Ｖｏ［ｎ］”が保持される。また、キャパシタ１０４には“＋６Ｖｏ［ｎ］”が保持される（図７Ａ参照）。

時刻Ｔ５に配線１２６［ｍ＿１］に“＋Ｖｏ［ｎ＋１］”、配線１２６［ｍ＿２］に“−Ｖｏ［ｎ＋１］”を供給し、配線１２１の電位を“Ｈ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、トランジスタ１１１、１１２が導通し、ノードＮＡの電位は“＋Ｖｏ［ｎ＋１］”、ノードＮＢの電位は“−Ｖｏ［ｎ＋１］”となる。また、キャパシタ１１３の一方の電極の電位は“−Ｖｏ［ｎ＋１］”、キャパシタ１１４の一方の電極の電位は“＋Ｖｏ［ｎ＋１］”となる。このとき、ノードＮＭ［ｎ，ｍ］は“＋３Ｖｏ［ｎ］”を維持する。

時刻Ｔ６に配線１２１の電位を“Ｌ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、トランジスタ１１１、１１２が非導通となる。このとき、ノードＮＡに“＋Ｖｏ［ｎ＋１］”、ノードＮＢに“−Ｖｏ［ｎ＋１］”が保持される。また、キャパシタ１１３には“＋２Ｖｏ［ｎ＋１］”、キャパシタ１１４には“−２Ｖｏ［ｎ＋１］”が保持される。

時刻Ｔ７に配線１２６［ｍ＿１］に“−Ｖｏ［ｎ＋１］”、配線１２６［ｍ＿２］に“＋Ｖｏ［ｎ＋１］”を供給し、配線１２１の電位を“Ｌ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、キャパシタ１１３の一方の電極の電位は“−Ｖｏ［ｎ＋１］”から“＋Ｖｏ［ｎ＋１］”に反転される。その変化分がキャパシタ１１３とノードＮＡの容量比に応じてノードＮＡの電位に加算され、ノードＮＡの電位は“＋３Ｖｏ［ｎ＋１］”となる。

また、キャパシタ１１４の一方の電極の電位は“＋Ｖｏ［ｎ＋１］”から“−Ｖｏ［ｎ＋１］”に反転される。その変化分がキャパシタ１１４とノードＮＢの容量比に応じてノードＮＢの電位に加算され、ノードＮＢの電位は“−３Ｖｏ［ｎ＋１］”となる。

また、画素１０［ｎ，ｍ］において、トランジスタ１０３が導通し、キャパシタ１０４の他方の電極の電位が“−３Ｖｏ［ｎ］”から“０Ｖ”に変化する。その変化分がキャパシタ１０４とノードＮＭ［ｎ，ｍ］の容量比に応じてノードＮＭ［ｎ，ｍ］の電位に加算され、ノードＮＭ［ｎ，ｍ］の電位は“＋６Ｖｏ［ｎ］”となる（図７Ｂ参照）。また、画素１０［ｎ＋１，ｍ］（図示なし）では、ノードＮＭ［ｎ＋１，ｍ］に“＋３Ｖｏ［ｎ＋１］”が書き込まれ、ノードＮＣ［ｎ＋１，ｍ］に“−３Ｖｏ［ｎ＋１］”が書き込まれる。

時刻Ｔ８に配線１２１の電位を“Ｌ”、配線１２５［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”とすると、画素１０［ｎ，ｍ］においてトランジスタ１０３が非導通となり、ノードＮＭ［ｎ，ｍ］の電位が確定する。

上述したように、ソースドライバ１２が供給する電圧の約６倍の電圧を表示デバイスに供給することができる。なお、昇圧には複数のステップを経ることになるが、垂直方向に隣接し、ゲート線を共有する二つの画素の動作が並行する期間があるため、実質的には少ないステップ数で高い昇圧が可能となる。

＜加算回路の変形例１＞
次に、回路１１の変形例について説明する。図８は、回路１１が昇圧部１１ａおよび選択回路１１ｂを有する構成である。昇圧部１１ａは図２に示す回路１１と同じ構成であり、同じ動作を行うことができる。選択回路１１ｂは、ソースドライバ１２と昇圧部１１ａとの間に設けられる。

選択回路１１ｂは、トランジスタ１１６と、トランジスタ１１７と、トランジスタ１１８と、トランジスタ１１９を有する構成とすることができる。トランジスタ１１６のソースまたはドレインの一方は、トランジスタ１１８のソースまたはドレインの一方と電気的に接続される。トランジスタ１１８のソースまたはドレインの他方は、トランジスタ１１７のソースまたはドレインの一方と電気的に接続される。トランジスタ１１７のソースまたはドレインの他方は、トランジスタ１１９のソースまたはドレインの一方と電気的に接続される。トランジスタ１１９のソースまたはドレインの他方は、トランジスタ１１６のソースまたはドレインの他方と電気的に接続される。

トランジスタ１１６のソースまたはドレインの一方は、配線１２６［ｍ＿１］と電気的に接続される。トランジスタ１１７のソースまたはドレインの他方は、配線１２６［ｍ＿２］と電気的に接続される。トランジスタ１１６のソースまたはドレインの他方は、昇圧部１１ａが有するトランジスタ１１１のソースまたはドレインの一方と電気的に接続される。トランジスタ１１７のソースまたはドレインの一方は、昇圧部１１ａが有するトランジスタ１１２のソースまたはドレインの他方と電気的に接続される。

トランジスタ１１６のゲートおよびトランジスタ１１７のゲートは、配線１２１と電気的に接続することができる。トランジスタ１１８のゲートおよびトランジスタ１１９のゲートは、配線１２２と電気的に接続することができる。配線１２２は、ゲート線としての機能を有することができ、回路１１を制御する回路と電気的に接続することができる。

図２に示す回路１１の動作では、一つの画素に書き込むデータを生成するためにソースドライバ１２から回路１１に２つのデータを出力し、さらにその反転データを再度出力させる必要がある。図８に示す回路１１では、選択回路１１ｂでデータの入力経路を切り替えることができるため、上記反転データの出力を不要とすることができる。

図９に示すタイミングチャートおよび図１０に示す回路動作の説明図を用いて、図８に示す回路１１の動作を説明する。なお、画素１０の動作は、先に説明した図２に示す構成と同じであるため、ここでは省略する。

時刻Ｔ１に配線１２６［ｍ＿１］に“＋Ｖｏ［ｎ］”、配線１２６［ｍ＿２］に“−Ｖｏ［ｎ］”を供給し、配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｌ”とすると、トランジスタ１１６、１１７、１１１、１１２が導通し、ノードＮＡの電位は“＋Ｖｏ［ｎ］”、ノードＮＢの電位は“−Ｖｏ［ｎ］”となる。また、キャパシタ１１３の一方の電極の電位は“−Ｖｏ［ｎ］”、キャパシタ１１４の一方の電極の電位は“＋Ｖｏ［ｎ］”となる（図１０Ａ参照）。

時刻Ｔ２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌとすると、トランジスタ１１６、１１７、１１１、１１２が非導通となる。このとき、ノードＮＡに“＋Ｖｏ［ｎ］”、ノードＮＢに“−Ｖｏ［ｎ］”が保持される。また、キャパシタ１１３には“＋２Ｖｏ［ｎ］”、キャパシタ１１４には“−２Ｖｏ［ｎ］”が保持される。

時刻Ｔ３に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”とすると、トランジスタ１１８、１１９が導通し、キャパシタ１１３の一方の電極の電位は“−Ｖｏ［ｎ］”から“＋Ｖｏ［ｎ］”に反転される。その変化分がキャパシタ１１３とノードＮＡの容量比に応じてノードＮＡの電位に加算され、ノードＮＡの電位は“＋３Ｖｏ［ｎ］”となる。

また、キャパシタ１１４の一方の電極の電位は“＋Ｖｏ［ｎ］”から“−Ｖｏ［ｎ］”に反転される。その変化分がキャパシタ１１４とノードＮＢの容量比に応じてノードＮＢの電位に加算され、ノードＮＢの電位は“−３Ｖｏ［ｎ］”となる（図１０Ｂ参照）。

以上の動作説明のとおり、ソースドライバ１２の同一出力端子から反転データを出力させず、選択回路１１ｂで入力データの経路を切り替えることで、図２の構成と同様にノードＮＡに“＋３Ｖｏ［ｎ］”、ノードＮＢに“−３Ｖｏ［ｎ］”を生成することができる。

回路１１に選択回路１１ｂを設けることで、ソースドライバ１２の同一出力端子からの反転データの出力が不要になるため、ソースドライバ１２の動作周波数を半減することができ、消費電力を低減させることができる。

＜加算回路の変形例２＞
図１１に示す構成は、図８とは異なる回路１１を有する構成であり、回路１１は昇圧部１１ａおよび選択回路１１ｃを有する。昇圧部１１ａは図２に示す回路１１と同じ構成であり、同じ動作を行うことができる。選択回路１１ｃは、昇圧部１１ａと画素１０との間に設けられる。

選択回路１１ｃは、トランジスタ１３１と、トランジスタ１３２と、トランジスタ１３３と、トランジスタ１３４を有する構成とすることができる。トランジスタ１３１のソースまたはドレインの一方は、トランジスタ１３３のソースまたはドレインの一方と電気的に接続される。トランジスタ１３３のソースまたはドレインの他方は、トランジスタ１３２のソースまたはドレインの一方と電気的に接続される。トランジスタ１３２のソースまたはドレインの他方は、トランジスタ１３４のソースまたはドレインの一方と電気的に接続される。トランジスタ１３４のソースまたはドレインの他方は、トランジスタ１３１のソースまたはドレインの他方と電気的に接続される。

トランジスタ１３１のソースまたはドレインの一方は、昇圧部１１ａが有するトランジスタ１１１のソースまたはドレインの他方と電気的に接続される。トランジスタ１３２のソースまたはドレインの他方は、昇圧部１１ａが有するトランジスタ１１２のソースまたはドレインの一方と電気的に接続される。トランジスタ１３１のソースまたはドレインの他方は、画素１０が有するトランジスタ１０１のソースまたはドレインの他方と電気的に接続される。トランジスタ１３２のソースまたはドレインの一方は、画素１０が有するトランジスタ１０２のソースまたはドレインの他方と電気的に接続される。

トランジスタ１３１のゲートおよびトランジスタ１３２のゲートは、配線１２３と電気的に接続することができる。トランジスタ１３３のゲートおよびトランジスタ１３４のゲートは、配線１２４と電気的に接続することができる。配線１２３，１２４は、ゲート線としての機能を有することができ、回路１１を制御する回路と電気的に接続することができる。

当該構成は、表示デバイスが液晶デバイスであるときに有効である。一般的に液晶デバイスでは、焼き付きを防止するため反転駆動が行われる。図１２Ａ、図１２Ｂは、図２の構成で正極性動作から負極性動作へ移行する前後のキャパシタの充電状態を説明する図である。図１２Ａが正極性動作の最後の状態、図１２Ｂは負極性動作の始めの状態を示している。

正極性動作において、キャパシタ１１３では、一方の電極には負電荷（−ｑ）が溜まった状態、キャパシタ１１３の他方の電極には正電荷（＋ｑ）が溜まった状態で動作が行われる。キャパシタ１１４では、一方の電極には正電荷（＋ｑ）が溜まった状態、キャパシタ１１４の他方の電極には負電荷（−ｑ）が溜まった状態で動作が行われる。正極性動作中は、各電極の電荷量は変化してもこの状態は変わらない。

負極性動作において、キャパシタ１１３では、一方の電極には正電荷（＋ｑ’）が溜まった状態、キャパシタ１１３の他方の電極には負電荷（−ｑ’）が溜まった状態で動作が行われる。キャパシタ１１４では、一方の電極には負電荷（−ｑ’）が溜まった状態、キャパシタ１１４の他方の電極には正電荷（＋ｑ’）が溜まった状態で動作が行われる。負極性動作中は、各電極の電荷量は変化してもこの状態は変わらない。

したがって、正極性動作から負極性動作への移行時またはその逆では、各キャパシタの電極に溜まる電荷の極性が逆転することになる。すなわち、溜まっていた電荷を一掃して新たに電荷を供給することになる。キャパシタ１１３およびキャパシタ１１４は比較的容量が大きいため、表示装置の消費電力を高めてしまう一要因となる。

図１１に示す回路１１の構成では、選択回路１１ｃでデータの出力経路を切り替えることができる。したがって、正極性動作から負極性動作への移行時またはその逆において、各キャパシタの電極に溜まる電荷の極性を一定とすることができる。

図１３Ａ、図１３Ｂに示すタイミングチャートおよび図１４Ａ、図１４Ｂに示す回路動作の説明図を用いて、図１１に示す回路１１の動作を説明する。なお、画素１０の動作は、先に説明した図２に示す構成と同じであるため、ここでは省略する。

図１３Ａに示すタイミングチャートは、正極性動作を示しており、配線１２３には常時“Ｈ”、配線１２４には常時“Ｌ”が供給されている。したがって、正極性動作では、トランジスタ１３１、１３２は常時導通、トランジスタ１３３、１３４は常時非導通である。

図１３Ｂに示すタイミングチャートは、負極性動作を示しており、配線１２３には常時“Ｌ”、配線１２４には常時“Ｈ”が供給されている。したがって、負極性動作では、トランジスタ１３１、１３２は常時非導通、トランジスタ１３３、１３４は常時導通である。

図１４Ａ、図１４Ｂは、図１１の構成で正極性動作から負極性動作へ移行する前後のキャパシタの充電状態を説明する図である。図１４Ａが正極性動作の最後の状態、図１４Ｂは負極性動作の始めの状態を示している。

図１４Ａに示す正極性動作の最後の状態では、ノードＮＡに生成された電位“＋３Ｖｏ”は、導通しているトランジスタ１３１を介して配線１２７［ｍ＿１］に供給される。このとき、キャパシタ１１３の一方の電極には負電荷（−ｑ）が溜まった状態、キャパシタ１１３の他方の電極には正電荷（＋ｑ）が溜まった状態である。

また、ノードＮＢに生成された電位“−３Ｖｏ”は、導通しているトランジスタ１３２を介して配線１２７［ｍ＿２］に供給される。このとき、キャパシタ１１４の一方の電極には正電荷（＋ｑ）が溜まった状態、キャパシタ１１４の他方の電極には負電荷（−ｑ）が溜まった状態である。

図１４Ｂに示す負極性動作の始めの状態では、ノードＮＡに供給された電位“＋Ｖｏ”は、導通しているトランジスタ１３３を介して配線１２７［ｍ＿２］に供給される。このとき、キャパシタ１１３の一方の電極には負電荷（−ｑ’）が溜まった状態、キャパシタ１１３の他方の電極には正電荷（＋ｑ’）が溜まった状態である。

また、ノードＮＢに生成された電位“−Ｖｏ”は、導通しているトランジスタ１３４を介して配線１２７［ｍ＿１］に供給される。このとき、キャパシタ１１４の一方の電極には正電荷（＋ｑ’）が溜まった状態、キャパシタ１１４の他方の電極には負電荷（−ｑ’）が溜まった状態である。

上述のように、選択回路１１ｃを設けることで、正極性動作の最後の状態と負極性動作の始めの状態で各キャパシタの電極に溜まる電荷の極性が変化せず、一定とすることができる。

したがって、図１１に示す回路１１では、正極性動作から負極性動作への移行時またはその逆においてもデータの絶対値の変化分だけ各キャパシタの電荷量を書き換えればよいため、消費電力を抑えることができる。

＜加算回路の変形例３＞
前述した選択回路１１ｂおよび選択回路１１ｃは互いに動作を干渉することがない。したがって、図１５に示すように、回路１１が昇圧部１１ａ、選択回路１１ｂおよび選択回路１１ｃを有する構成としてもよい。当該構成により、ソースドライバ１２の消費電力、回路１１の消費電力を抑えることができ、より低消費電力の表示装置を実現することができる。

＜加算回路の変形例４＞
なお、前述した回路１１は、一導電型のトランジスタで回路構成を行う例を示した。当該トランジスタとしてはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタの低いオフ電流特性により、ソース線間において電荷の不要な流出などを抑えることができ、より安定した動作を行うことができる。

一方で、回路１１を構成する一部または全てのトランジスタにＳｉトランジスタを用いてもよい。図１６Ａは選択回路１１ｂの変形例であり、図１６Ｂは選択回路１１ｃの変形例である。選択回路１１ｂでは、トランジスタ１１６、１１７とトランジスタ１１８、１１９は導通、非導通が逆の動作をする関係にあるため、少なくとも一方をｐ−ｃｈ型のＳｉトランジスタとすることで全てのトランジスタを１本のゲート線で制御することができる。選択回路ｃも同様である。

＜回路２１＞
図１７Ａ乃至図１７Ｄは、回路２１に適用でき、表示デバイスとして液晶デバイスを含む構成の例である。

図１７Ａに示す構成は、キャパシタ１４１および液晶デバイス１４２を有する。液晶デバイス１４２の一方の電極は、キャパシタ１４１の一方の電極と電気的に接続される。キャパシタ１４１の一方の電極は、ノードＮＭに電気的に接続される。

キャパシタ１４１の他方の電極は、配線１５１と電気的に接続される。液晶デバイス１４２の他方の電極は、配線１５２と電気的に接続される。配線１５１、１５２は電源を供給する機能を有する。例えば、配線１５１、１５２は、ＧＮＤや０Ｖなどの基準電位や任意の電位を供給することができる。

なお、図１７Ｂに示すようにキャパシタ１４１を省いた構成としてもよい。前述したように、ノードＮＭと接続するトランジスタにＯＳトランジスタを用いることができる。ＯＳトランジスタはリーク電流が極めて小さいため、保持容量として機能するキャパシタ１４１を省いても表示を比較的長時間維持することができる。また、トランジスタの構成に限らず、フィールドシーケンシャル駆動のように、高速動作で表示期間を短くできる場合にもキャパシタ１４１を省くことは有効である。キャパシタ１４１を省くことで開口率を向上させることができる。または、画素の透過率を向上させることができる。

図１７Ａ、図１７Ｂの構成では、ノードＮＭの電位が液晶デバイス１４２の動作しきい値以上になったときに液晶デバイス１４２の動作が開始される。したがって、ノードＮＭの電位が確定される前に表示動作が始まる場合がある。ただし、透過型液晶表示装置の場合は、ノードＮＭの電位が確定されるまでバックライトを消灯するなどの動作を併用することで、不必要な表示動作が行われても視認を抑制することができる。

図１７Ｃは、図１７Ａの構成にトランジスタ１４３を付加した構成である。トランジスタ１４３のソースまたはドレインの一方は、キャパシタ１４１の一方の電極と電気的に接続される。トランジスタ１４３のソースまたはドレインの他方は、ノードＮＭと電気的に接続される。

当該構成では、トランジスタ１４３の導通に伴って液晶デバイス１４２にノードＮＭの電位が印加される。したがって、ノードＮＭの電位確定後の任意のタイミングに液晶デバイス１４２の動作を開始することができる。

図１７Ｄは、図１７Ｃの構成にトランジスタ１４４を付加した構成である。トランジスタ１４４のソースまたはドレインの一方は、液晶デバイス１４２の一方の電極と電気的に接続される。トランジスタ１４４のソースまたはドレインの他方は、配線１５３と電気的に接続される。

配線１５３と電気的に接続される回路１６０は、キャパシタ１４１および液晶デバイス１４２に供給された電位をリセットする機能を有することができる。

図１８Ａ乃至図１８Ｄは、回路２１に適用でき、表示デバイスとして発光デバイスを含む構成の例である。

図１８Ａに示す構成は、トランジスタ１４５と、キャパシタ１４６と、発光デバイス１４７を有する。トランジスタ１４５のソースまたはドレインの一方は、発光デバイス１４７の一方の電極と電気的に接続される。発光デバイス１４７の一方の電極は、キャパシタ１４６の一方の電極と電気的に接続される。キャパシタ１４６の他方の電極は、トランジスタ１４５のゲートと電気的に接続される。トランジスタ１４５のゲートは、ノードＮＭに電気的に接続される。

トランジスタ１４５のソースまたはドレインの他方は、配線１５４と電気的に接続される。発光デバイス１４７の他方の電極は、配線１５５と電気的に接続される。配線１５４、１５５は電源を供給する機能を有する。例えば、配線１５４は、高電位電源を供給することができる。また、配線１５５は、低電位電源を供給することができる。

または、図１８Ｂに示すように、発光デバイス１４７の一方の電極を配線１５４と電気的に接続し、発光デバイス１４７の他方の電極をトランジスタ１４５のソースまたはドレインの他方と電気的に接続してもよい。当該構成は、発光デバイス１４７を有する他の回路２１にも適用することができる。

図１８Ｃは、図１８Ａの構成にトランジスタ１４８を付加した構成である。トランジスタ１４８のソースまたはドレインの一方は、トランジスタ１４５のソースまたはドレインの一方と電気的に接続される。トランジスタ１４８のソースまたはドレインの他方は、発光デバイス１４７と電気的に接続される。

当該構成では、ノードＮＭの電位がトランジスタ１１１のしきい値電圧以上であって、トランジスタ１４８が導通したときに発光デバイス１４７に電流が流れる。したがって、ノードＮＭの電位確定後の任意のタイミングに発光デバイス１４７の発光を開始することができる。

図１８Ｄは、図１８Ａの構成にトランジスタ１４９を付加した構成である。トランジスタ１４９のソースまたはドレインの一方は、トランジスタ１４５のソースまたはドレインの一方と電気的に接続される。トランジスタ１４９のソースまたはドレインの他方は、配線１５６と電気的に接続される。

配線１５６は、基準電位などの特定の電位の供給源と電気的に接続することができる。配線１５６からトランジスタ１４５のソースまたはドレインの一方に特定の電位を供給することで、画像データの書き込みを安定化させることもできる。また、発光デバイス１４７の発光のタイミングを制御することもできる。

また、配線１５６は回路１６１と接続することができ、モニタ線としての機能を有することもできる。回路１６１は、上記特定の電位の供給源としての機能、トランジスタ１４５の電気特性を取得する機能、および補正データを生成する機能の一つ以上を有することができる。

図１９Ａ乃至図１９Ｃは、図２などに示した画素１０において、“Ｖ_ｒｅｆ”を供給するための配線の具体例を示す図である。

図１９Ａに示すように、表示デバイスとして液晶デバイスを用いる場合は、“Ｖ_ｒｅｆ”を供給するための配線に配線１５１を適用することができる。または、配線１５２を適用してもよい。

また、図１９Ｂに示すように、表示デバイスとして発光デバイスを用いる場合は、“Ｖ_ｒｅｆ”を供給するための配線に配線１５４を適用することができる。“Ｖ_ｒｅｆ”は０Ｖ、ＧＮＤまたは低電位であることが好ましいため、配線１５４は、少なくともそれらの電位のいずれかを供給する機能も有する。配線１５４には、ノードＮＭにデータを書き込むタイミングでは“Ｖ_ｒｅｆ”を供給し、発光デバイス１４７を発光させるタイミングでは高電位電源を供給すればよい。または、図１８Ｃに示すように、低電位を供給する配線１５５を“Ｖ_ｒｅｆ”を供給するための配線として適用してもよい。

なお、表示デバイスの種類に関わらず、“Ｖ_ｒｅｆ”を供給する専用の共通配線を設けてもよい。

＜トランジスタの変形例＞
また、図２０に例示するように、本発明の一態様の回路では、バックゲートを設けたトランジスタを用いてもよい。図２０では、バックゲートがフロントゲートと電気的に接続された構成を示しており、オン電流を高める効果を有する。または、バックゲートが定電位を供給できる配線と電気的に接続された構成であってもよい。当該構成では、トランジスタのしきい値電圧を制御することができる。なお、回路２１が有するトランジスタにもバックゲートを設けてもよい。

また、画素１０において、トランジスタ１０１、１０２は、容量値が比較的大きいキャパシタ１０４を速やかに充放電する役割を担う。トランジスタ１０３は、キャパシタ１０４および回路２１の合成容量Ｃを充電する役割を担う。合成容量Ｃは、キャパシタ１０４の容量値をＣ_１０４、回路２１の容量値をＣ_２１としたとき、Ｃ_１０４×（Ｃ_２１／（Ｃ_１０４＋Ｃ_２１））となり、Ｃ_１０４よりも小さい値となる。

したがって、図２１に示す概念図のように、トランジスタ１０３にはトランジスタ１０１、１０２よりも電流供給能力の小さいトランジスタを用いることができる。具体的には、トランジスタ１０３のチャネル幅をトランジスタ１０１、１０２のチャネル幅よりも小さくすることができる。したがって、全てを同じサイズのトランジスタで構成するよりも開口率を高めることができる。

＜シミュレーション結果＞
次に、画素の動作に関するシミュレーション結果を説明する。図２２にシミュレーションに用いた画素１０および回路１１の構成を示す。図２に示した回路構成を基本とし、画素数は４を想定した。回路２１としては、液晶デバイス（Ｃｌｃ）を用いた。シミュレーションは、入力電圧を約６倍にする動作における各画素のノードＮＭの電圧変化について行った。

シミュレーションに用いたパラメータは以下の通りであり、トランジスタサイズはＬ／Ｗ＝３μｍ／５００μｍ（トランジスタＴｒ１、Ｔｒ２）、Ｌ／Ｗ＝３μｍ／１００μｍ（トランジスタＴｒ３、Ｔｒ４）、Ｌ／Ｗ＝３μｍ／４０μｍ（トランジスタＴｒ５）、容量素子Ｃ１、Ｃ２の容量値は１ｎＦ、容量素子Ｃ３の容量値は２０ｐＦ、液晶素子Ｃｌｃの容量値は２ｐＦとした。ソース線ＳＬ１の負荷Ｒ１およびソース線ＳＬ２の負荷Ｒ２をそれぞれ１ｋΩ、２０ｐＦとした。また、トランジスタのＧＬ１、ＧＬ２に印加する電圧は、“Ｈ”として＋３０Ｖ、“Ｌ”として−５５Ｖとした。また、“Ｖ_ｒｅｆ”、ＴＣＯＭの電位は０Ｖとした。なお、回路シミュレーションソフトウェアにはＳＰＩＣＥを用いた。

図２３は図５に示すタイミングチャートに従った動作のシミュレーション結果であり、横軸を時間（秒）、縦軸を画素１０［１］乃至［４］のノードＮＭの電圧（Ｖ）で表している。なお、ＳＬ１は配線１２６［ｍ＿１］、ＳＬ２は配線１２６［ｍ＿２］、ＧＬ１は配線１２１、ＧＬ２は配線１２５に相当する。ＤＡＴＡ１は＋Ｖｏに相当し、＋８Ｖとした。また、ＤＡＴＡ２は−Ｖｏに相当し、−８Ｖとした。

トランジスタのゲート−ドレイン間容量に起因するフィードスルーおよび直列接続される容量の電荷分配分の影響が認められるが、正極性動作で約４３Ｖ、負極性動作で約４２Ｖを生成することができる。つまり、８Ｖの入力電圧に対して、５．２倍以上に昇圧できることが確認できた。トランジスタの電気特性の向上および寄生容量の低減などを行うことにより、より高い電圧を生成することが可能となる。

以上のシミュレーション結果により、本発明の一態様の効果を確認することができた。

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、液晶デバイスを用いた表示装置の構成例と、発光デバイスを用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省略する。

本実施の形態で説明する表示装置には、実施の形態１で説明した画素を用いることができる。なお、以下に説明する走査線駆動回路はゲートドライバ、信号線駆動回路はソースドライバに相当する。

図２４Ａ乃至図２４Ｃは、本発明の一態様を用いることのできる表示装置の構成を示す図である。

図２４Ａにおいて、第１の基板４００１上に設けられた表示部２１５を囲むようにして、シール材４００５が設けられ、表示部２１５がシール材４００５および第２の基板４００６によって封止されている。

図２４Ａでは、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。共通線駆動回路２４１ａは、実施の形態１に示した配線１５１、１５２、１２９、１５４、１５５などに規定の電位を供給する機能を有する。

走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）４０１８を介して供給される。

走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。

なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）法、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）法などを用いることができる。

図２４Ｂは、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することができる。

図２４Ｂでは、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。

また、図２４Ｂでは、第１の基板４００１上に設けられた表示部２１５と、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示デバイスと共に封止されている。

また、図２４Ｂでは、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装してもよい。また、図２４Ｃに示すように、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成してもよい。

また、表示装置は、表示デバイスが封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。

また、第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。当該トランジスタとして、実施の形態１で示したＳｉトランジスタまたはＯＳトランジスタを適用することができる。

周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。

また、第２の基板４００６上には入力装置４２００を設けることができる。図２４Ａ乃至図２４Ｃに示す表示装置に入力装置４２００を設けた構成はタッチパネルとして機能させることができる。

本発明の一態様のタッチパネルが有する検知デバイス（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知デバイスとして適用することができる。

センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。

本実施の形態では、静電容量方式の検知デバイスを有するタッチパネルを例に挙げて説明する。

静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。

本発明の一態様のタッチパネルは、別々に作製された表示装置と検知デバイスとを貼り合わせる構成、表示デバイスを支持する基板および対向基板の一方または双方に検知デバイスを構成する電極等を設ける構成等、様々な構成を適用することができる。

図２５Ａ、図２５Ｂに、タッチパネルの一例を示す。図２５Ａは、タッチパネル４２１０の斜視図である。図２５Ｂは、入力装置４２００の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。

タッチパネル４２１０は、別々に作製された表示装置と検知デバイスとを貼り合わせた構成である。

タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設けられている。

入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７３ｂを設けることができる。

または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。

図２６Ａ、図２６Ｂは、図２４Ｂ中でＮ１−Ｎ２の鎖線で示した部位の断面図である。図２６Ａ、図２６Ｂに示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図２６Ａ、図２６Ｂでは、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。

電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。

また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、トランジスタを複数有しており、図２６Ａ、図２６Ｂでは、表示部２１５に含まれるトランジスタ４０１０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。なお、図２６Ａ、図２６Ｂでは、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。

図２６Ａ、図２６Ｂでは、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が設けられている。また、図２６Ｂでは、絶縁層４１１２上に隔壁４５１０が形成されている。

また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。

また、図２６Ａ、図２６Ｂに示す表示装置は、キャパシタ４０２０を有する。キャパシタ４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、絶縁層４１０３と、ソース電極およびドレイン電極と同じ工程で形成された電極を有する例を示している。キャパシタ４０２０の構成はこれに限定されず、その他の導電層および絶縁層で形成されていてもよい。

表示部２１５に設けられたトランジスタ４０１０は表示デバイスと電気的に接続する。図２６Ａは、表示デバイスとして液晶デバイスを用いた液晶表示装置の一例である。図２６Ａにおいて、表示デバイスである液晶デバイス４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。

液晶デバイス４０１３として、様々なモードが適用された液晶デバイスを用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｅｎｄ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ−ＩＰＳモード、ゲストホストモード等が適用された液晶デバイスを用いることができる。

また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ　Ｓｕｐｅｒ　Ｖｉｅｗ）モードなどを用いることができる。

なお、液晶デバイスは、液晶の光学変調作用によって光の透過または非透過を制御するデバイスである。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶デバイスに用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

図２６Ａでは、縦電界方式の液晶デバイスを有する液晶表示装置の例を示したが、本発明の一態様には、横電界方式の液晶デバイスを有する液晶表示装置を適用することができる。横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。

また、スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。

また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、上記バックライトおよびサイドライトとして、マイクロＬＥＤなどを用いても良い。

図２６Ａに示す表示装置では、第２の基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。

遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。

着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層は、例えば、インクジェット法などを用いて形成することができる。

また、図２６Ａ、図２６Ｂに示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。

また、表示装置に含まれる表示デバイスとして発光デバイスを用いることができる。発光デバイスとしては、例えば、エレクトロルミネッセンスを利用するＥＬデバイスを適用することができる。ＥＬデバイスは、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬデバイスのしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光性の化合物が発光する。

ＥＬデバイスとしては、例えば、有機ＥＬデバイスまたは無機ＥＬデバイスを用いることができる。なお、発光材料に化合物半導体を用いるＬＥＤ（マイクロＬＥＤを含む）を用いることもできる。

なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。

ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。

無機ＥＬデバイスは、その素子構成により、分散型無機ＥＬデバイスと薄膜型無機ＥＬデバイスとに分類される。分散型無機ＥＬデバイスは、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬデバイスは、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光デバイスとして有機ＥＬデバイスを用いて説明する。

発光デバイスは発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光デバイスを形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光デバイスがあり、どの射出構造の発光デバイスも適用することができる。

図２６Ｂは、表示デバイスとして発光デバイスを用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示デバイスである発光デバイス４５１３は、表示部２１５に設けられたトランジスタ４０１０と電気的に接続している。なお発光デバイス４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光デバイス４５１３から取り出す光の方向などに合わせて、発光デバイス４５１３の構成は適宜変えることができる。

隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光デバイス４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などとすることができる。

カラー表示を実現する方法としては、発光色が白色の発光デバイス４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光デバイス４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光デバイス４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。

なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

発光デバイス４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ　Ｌｉｋｅ　Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。

シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。

また、必要であれば、発光デバイスの射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、発光デバイスをマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。

表示デバイスに電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。

第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。

また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

なお、図２７に示すように、トランジスタやキャパシタが高さ方向に重なる領域を有するようなスタック構造としてもよい。例えば、駆動回路を構成するトランジスタ４０１１およびトランジスタ４０２２を重ねて配置すれば、狭額縁の表示装置とすることができる。また、画素回路を構成するトランジスタ４０１０、トランジスタ４０２３、キャパシタ４０２０などが一部でも重なる領域を有するように配置すれば開口率や解像度を向上させることができる。なお、図２７では図２６Ａに示す液晶表示装置にスタック構造を応用した例を示しているが、図２６Ｂに示すＥＬ表示装置に応用してもよい。

また、画素回路において、電極や配線に可視光に対して透光性の高い導電膜を用いることで、画素内の光の透過率を高めることができ、実質的に開口率を向上させることができる。なお、ＯＳトランジスタを用いる場合は半導体層も透光性を有するため、さらに開口率を高めることができる。これらは、トランジスタ等をスタック構造としない場合においても有効である。

また、液晶表示装置と発光装置を組み合わせて表示装置を構成としてもよい。

発光装置は表示面の逆側、または表示面の端部に配置される。発光装置は表示デバイスに光を供給する機能を有する。発光装置は、バックライトとも呼ぶことができる。

ここで、発光装置は、板状またはシート状の導光部（導光板ともいう）と、異なる色の光を呈する複数の発光デバイスを有することができる。当該発光デバイスを導光部の側面近傍に配置すると、導光部側面から内部へ光を発することができる。導光部は光路を変更する機構（光取り出し機構ともいう）を有しており、これにより、発光装置は表示パネルの画素部に光を均一に照射することができる。または、導光部を設けず、画素の直下に発光装置を配置する構成としてもよい。

発光装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の発光デバイスを有することが好ましい。さらに白色（Ｗ）の発光デバイスを有していてもよい。これら発光デバイスとして発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）を用いることが好ましい。

さらに、発光デバイスは、その発光スペクトルの半値全幅（ＦＷＨＭ：Ｆｕｌｌ　Ｗｉｄｔｈ　ａｔ　Ｈａｌｆ　Ｍａｘｉｍｕｍ）が、５０ｎｍ以下、好ましくは４０ｎｍ以下、より好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下である、極めて色純度の高い発光デバイスであることが好ましい。なお、発光スペクトルの半値全幅は、小さければ小さいほどよいが、例えば１ｎｍ以上とすることができる。これにより、カラー表示を行う際に、色再現性が高い鮮やかな表示を行うことができる。

また、赤色の発光デバイスは、発光スペクトルのピーク波長が、６２５ｎｍ以上６５０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。また、緑色の発光デバイスは、発光スペクトルのピーク波長が、５１５ｎｍ以上５４０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。青色の発光デバイスは、発光スペクトルのピーク波長が、４４５ｎｍ以上４７０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。

表示装置は、３色の発光デバイスを順次点滅させるとともに、これと同期させて画素を駆動し、継時加法混色法に基づいてカラー表示を行うことができる。当該駆動方法は、フィールドシーケンシャル駆動とも呼ぶことができる。

フィールドシーケンシャル駆動では、鮮やかなカラー画像を表示することができる。また、滑らかな動画像を表示することができる。また上記駆動方法を用いることで、１つの画素を複数の異なる色の副画素で構成する必要がなく、１つの画素の有効反射面積（有効表示面積、開口率ともいう）を大きくできるため、明るい表示を行うことができる。さらに、画素にカラーフィルタを設ける必要がないため、画素の透過率も向上させることもでき、さらに明るい表示を行うことができる。また、作製工程を簡略化でき、作製コストを低減することができる。

図２８Ａ、図２８Ｂは、フィールドシーケンシャル駆動が可能な表示装置の断面概略図の一例である。当該表示装置の第１の基板４００１側にはＲＧＢ各色の発光が可能なバックライトユニットが設けられる。なお、フィールドシーケンシャル駆動では、ＲＧＢ各色の時分割発光で色を表現するため、カラーフィルタは不要となる。

図２８Ａに示すバックライトユニット４３４０ａは、画素の直下に拡散板４３５２を介して発光デバイス４３４２が複数設けられた構成である。拡散板４３５２は、発光デバイス４３４２から第１の基板４００１側に射出された光を拡散し、表示部面内の輝度を均一化する機能を有する。発光デバイス４３４２と拡散板４３５２との間には、必要に応じて偏光板を設けてもよい。また、拡散板４３５２は不要であれば設けなくてもよい。また、遮光層４１３２を省いた構成としてもよい。

バックライトユニット４３４０ａは、発光デバイス４３４２を多く搭載することができるため、明るい表示が可能となる。また、導光板は不要であり、発光デバイス４３４２の光の効率を損ないにくい利点がある。なお、必要に応じて発光デバイス４３４２に光拡散用のレンズ４３４４を設けてもよい。

図２８Ｂに示すバックライトユニット４３４０ｂは、画素の直下に拡散板４３５２を介して導光板４３４１が設けられた構成である。導光板４３４１の端部には発光デバイス４３４２が複数設けられる。導光板４３４１は、拡散板４３５２とは逆側に凹凸形状を有し、導波した光を当該凹凸形状で散乱して拡散板４３５２の方向に射出することができる。

発光デバイス４３４２は、プリント基板４３４７に固定することができる。なお、図２８Ｂでは、ＲＧＢ各色の発光デバイス４３４２が重なるように図示しているが、奥行方向にＲＧＢ各色の発光デバイス４３４２が並ぶように配置することもできる。また、導光板４３４１において、発光デバイス４３４２とは反対側の側面には、可視光を反射する反射層４３４８を設けてもよい。

バックライトユニット４３４０ｂは、発光デバイス４３４２を少なくすることができるため、低コストかつ薄型とすることができる。

また、液晶デバイスには、光散乱型液晶デバイスを用いてもよい。光散乱型液晶デバイスとしては、液晶と高分子の複合材料を有する素子を用いることが好ましい。例えば、高分子分散型液晶デバイスを用いることができる。または、高分子ネットワーク型液晶（ＰＮＬＣ（Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ））素子を用いてもよい。

光散乱型液晶デバイスは、一対の電極で挟まれる樹脂部の３次元ネットワーク構造中に液晶部が設けられた構造である。液晶部に用いる材料としては、例えばネマティック液晶を用いることができる。また、樹脂部としては光硬化樹脂を用いることができる。光硬化樹脂は、例えば、アクリレート、メタクリレートなどの単官能モノマー、ジアクリレート、トリアクリレート、ジメタクリレート、トリメタクリレートなどの多官能モノマー、または、これらを混合させた重合性化合物を用いることができる。

光散乱型液晶デバイスは液晶材料の屈折率の異方性を利用し、光を透過または散乱させることにより表示を行う。また、樹脂部も屈折率の異方性を有していてもよい。光散乱型液晶デバイスに印加される電圧に従って液晶分子が一定方向に配列するとき、液晶部と樹脂部の屈折率の差が小さくなる方向が発生し、当該方向に沿って入射する光は液晶部で散乱されることなく透過する。したがって、光散乱型液晶デバイスは当該方向からは透明な状態に視認される。一方で、印加される電圧に従って液晶分子の配列がランダムとなるとき、液晶部と樹脂部の屈折率の差に大きな変化が生じないため、入射する光は液晶部で散乱される。したがって、光散乱型液晶デバイスは視認の方向を問わず不透明の状態となる。

図２９Ａは、図２８Ａの表示装置の液晶デバイス４０１３を光散乱型液晶デバイス４０１６に置き換えた構成である。光散乱型液晶デバイス４０１６は、液晶部および樹脂部を有する複合層４００９、ならびに電極層４０３０、４０３１を有する。フィールドシーケンシャル駆動に関する要素は、図２８Ａと同じであるが、光散乱型液晶デバイス４０１６を用いる場合は、配向膜および偏光板が不要となる。なお、スペーサ４０３５は球状の形態で図示しているが、柱状であってもよい。

図２９Ｂは、図２８Ｂの表示装置の液晶デバイス４０１３を光散乱型液晶デバイス４０１６に置き換えた構成である。図２８Ｂの構成では、光散乱型液晶デバイス４０１６に電圧を印加しないときに光を透過し、電圧を印加したときに光を散乱させるモードで動作する構成とすることが好ましい。当該構成とすることで、ノーマル状態（表示をさせない状態）で透明な表示装置とすることができる。この場合は、光を散乱させる動作を行ったときにカラー表示を行うことができる。

図２９Ｂに示す表示装置の変形例を図３０Ａ乃至図３０Ｅに示す。なお、図３０Ａ乃至図３０Ｅにおいては、明瞭化のため、図２９Ｂの一部要素を用い、他の要素を省いて図示している。

図３０Ａは、基板４００１が導光板としての機能を有する構成である。基板４００１の外側の面には、凹凸形状を設けてもよい。当該構成では、導光板を別途設ける必要がなくなるため、製造コストを低減することができる。また、当該導光板による光の減衰もなくなるため、発光デバイス４３４２が射出する光を効率良く利用することができる。

図３０Ｂは、複合層４００９の端部近傍から光を入射する構成である。複合層４００９と基板４００６との界面、および複合層４００９と基板４００１との界面での全反射を利用し、光散乱型液晶デバイスから外部に光を射出することができる。複合層４００９の樹脂部には、基板４００１および基板４００６よりも屈折率が大きい材料を用いる。

なお、発光デバイス４３４２は表示装置の一辺に設けるだけでなく、図３０Ｃに示すように対向する二辺に設けてもよい。さらに、三辺または四辺に設けてもよい。発光デバイス４３４２を複数の辺に設けることで、光の減衰を補うことができ、大面積の表示デバイスにも対応することができる。

図３０Ｄは、発光デバイス４３４２から射出される光がミラー４３４５を介して表示装置に導光される構成である。当該構成により表示装置に一定の角度からの導光を行いやすくなるため、効率良く全反射光を得ることができる。

図３０Ｅは、複合層４００９上に層４００３および層４００４の積層を有する構成である。層４００３および層４００４の一方はガラス基板などの支持体であり、他方は無機膜、有機樹脂のコーティング膜またはフィルムなどで形成することができる。複合層４００９の樹脂部には、層４００４よりも屈折率が大きい材料を用いる。また、層４００４には層４００３よりも屈折率が大きい材料を用いる。

複合層４００９と層４００４との間には一つ目の界面が形成され、層４００４と層４００３との間には二つ目の界面が形成される。当該構成により、一つ目の界面で全反射されず通り抜けた光を二つ目の界面で全反射させ、複合層４００９に戻すことができる。したがって、発光デバイス４３４２が射出する光を効率良く利用することができる。

なお、図２９Ｂおよび図３０Ａ乃至図３０Ｅにおける構成は、互いに組み合わせることができる。

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

〔ボトムゲート型トランジスタ〕
図３１Ａ１は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図３１Ａ１において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。

絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋領域）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。

半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。

図３１Ａ２に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。

なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図３１Ｂ１は、図３１Ａ１とは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

図３１Ｂ２に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。

絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。

また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図３１Ｃ１は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

図３１Ｃ２に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。

図３２Ａ１乃至図３２Ｃ２にトランジスタ８１０、８１１、８２０、８２１、８２５、８２６のチャネル幅方向の断面図をそれぞれ示す。

図３２Ｂ２、図３２Ｃ２に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲート電極とバックゲート電極と挟まれている。

ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層７２６、７４１、７２８、７２９を間に挟んでゲート電極およびバックゲート電極に覆われた構成である。

当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極およびバックゲート電極の電界によって電気的に取り囲むことができる。

トランジスタ８２１またはトランジスタ８２６のように、ゲート電極およびバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。

Ｓ−ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ−ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。

〔トップゲート型トランジスタ〕
図３３Ａ１に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。

また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物が導入された領域よりも小さくなる。よって、半導体層７４２は、絶縁層７２６と重なる領域であって、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域が形成される。

図３３Ａ２に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。

また、図３３Ｂ１に示すトランジスタ８４４および図３３Ｂ２に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図３３Ｃ１に示すトランジスタ８４６および図３３Ｃ２に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。

トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図３４Ａ１乃至図３４Ｃ２にトランジスタ８４２、８４３、８４４、８４５、８４６、８４７のチャネル幅方向の断面図をそれぞれ示す。

トランジスタ８４３、トランジスタ８４５、およびトランジスタ８４７は、それぞれ先に説明したＳ−ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４３、トランジスタ８４５、およびトランジスタ８４７をＳ−ｃｈａｎｎｅｌ構造としなくてもよい。

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３５に示す。

図３５Ａはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。

図３５Ｂは携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、操作ボタン９１４、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。表示部９１２に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。

図３５Ｃは携帯電話機であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことができる。また、筐体９５１および表示部９５２は可撓性を有し、図示するように折り曲げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。

図３５Ｄはビデオカメラであり、第１筐体９０１、第２筐体９０２、表示部９０３、操作キー９０４、レンズ９０５、接続部９０６、スピーカ９０７等を有する。操作キー９０４およびレンズ９０５は第１筐体９０１に設けられており、表示部９０３は第２筐体９０２に設けられている。表示部９０３に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。

図３５Ｅはテレビであり、筐体９７１、表示部９７３、操作ボタン９７４、スピーカ９７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセンサが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。

図３５Ｆはデジタルサイネージであり、大型の表示部９２２を有する。デジタルサイネージは、例えば、柱９２１の側面に大型の表示部９２２が取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

１０：画素、１１：回路、１１ａ：昇圧部、１１Ａ：回路、１１ｂ：選択回路、１１Ｂ：回路、１１ｃ：選択回路、１２：ソースドライバ、１２ａ：ソースドライバ、１２Ａ：ソースドライバ、１２ｂ：ソースドライバ、１２Ｂ：ソースドライバ、１３：ゲートドライバ、１３Ａ：ゲートドライバ、１３Ｂ：ゲートドライバ、１５：表示領域、１６：選択回路、２０：回路、２１：回路、１０１：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：キャパシタ、１１１：トランジスタ、１１２：トランジスタ、１１３：キャパシタ、１１４：キャパシタ、１１６：トランジスタ、１１７：トランジスタ、１１８：トランジスタ、１１９：トランジスタ、１２１：配線、１２２：配線、１２３：配線、１２４：配線、１２５：配線、１２６：配線、１２７：配線、１２９：配線、１３１：トランジスタ、１３２：トランジスタ、１３３：トランジスタ、１３４：トランジスタ、１４１：キャパシタ、１４２：液晶デバイス、１４３：トランジスタ、１４４：トランジスタ、１４５：トランジスタ、１４６：キャパシタ、１４７：発光デバイス、１４８：トランジスタ、１４９：トランジスタ、１５１：配線、１５２：配線、１５３：配線、１５４：配線、１５５：配線、１５６：配線、１６０：回路、１６１：回路、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、９０１：筐体、９０２：筐体、９０３：表示部、９０４：操作キー、９０５：レンズ、９０６：接続部、９０７：スピーカ、９１１：筐体、９１２：表示部、９１３：スピーカ、９１４：操作ボタン、９１９：カメラ、９２１：柱、９２２：表示部、９５１：筐体、９５２：表示部、９５３：操作ボタン、９５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カメラ、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９６６：操作キー、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：筐体、９７３：表示部、９７４：操作ボタン、９７５：スピーカ、９７６：通信用接続端子、９７７：光センサ、４００１：基板、４００３：層、４００４：層、４００５：シール材、４００６：基板、４００８：液晶層、４００９：複合層、４０１０：トランジスタ、４０１１：トランジスタ、４０１３：液晶デバイス、４０１４：配線、４０１５：電極、４０１６：光散乱型液晶デバイス、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：キャパシタ、４０２１：電極、４０２２：トランジスタ、４０２３：トランジスタ、４０３０：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３１：着色層、４１３２：遮光層、４１３３：絶縁層、４２００：入力装置、４２１０：タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４３４０ａ：バックライトユニット、４３４０ｂ：バックライトユニット、４３４１：導光板、４３４２：発光デバイス、４３４４：レンズ、４３４５：ミラー、４３４７：プリント基板、４３４８：反射層、４３５２：拡散板、４５１０：隔壁、４５１１：発光層、４５１３：発光デバイス、４５１４：充填材

Claims (14)

1. 第１の回路と、第２の回路と、画素と、を有する表示装置であって、
   前記第１の回路と前記第２の回路とは電気的に接続され、
   前記第２の回路と前記画素とは電気的に接続され、
   前記第１の回路は、第１のデータおよび第２のデータを前記第２の回路に出力する機能を有し、
   前記第１のデータの電位をＤ１、前記第２のデータの電位をＤ２、基準電位をＶ０としたとき、Ｖ０＝（Ｄ１＋Ｄ２）／２の関係にあり、
   前記第２の回路は、前記第１のデータおよび前記第２のデータに基づいて第３のデータを前記画素に出力する機能を有し、
   前記第２の回路は、前記第１のデータおよび前記第２のデータに基づいて第４のデータを前記画素に出力する機能を有し、
   前記画素は、前記第３のデータおよび前記第４のデータに基づいて第５のデータを生成する機能、および前記第５のデータに応じて表示を行う機能を有する表示装置。
2. 請求項１において、
   前記第２の回路は第１の選択回路を有し、
   前記第１のデータおよび前記第２のデータは、前記第１の選択回路に入力される表示装置。
3. 請求項１または２において、
   前記第２の回路は第２の選択回路を有し、
   前記第３のデータおよび前記第４のデータは、前記第２の選択回路から出力される表示装置。
4. 第１の回路と、第２の回路と、画素と、を有する表示装置であって、
   前記第１の回路は、第１の出力端子と、第２の出力端子と、を有し、
   前記第２の回路は、第１のトランジスタと、第２のトランジスタと、第１のキャパシタと、第２のキャパシタと、を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２のキャパシタの一方の電極と電気的に接続され、
   前記第２のキャパシタの他方の電極は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、前記第１のキャパシタの一方の電極と電気的に接続され、
   前記第１のキャパシタの他方の電極は、前記第１のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記画素は、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第３のキャパシタと、第３の回路と、を有し、
   前記第３のキャパシタの一方の電極は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインの一方は、前記第３の回路と電気的に接続され、
   前記第３のキャパシタの他方の電極は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第４のトランジスタのソースまたはドレインの一方は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１の出力端子は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第２の出力端子は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第３の回路は、表示デバイスを有する表示装置。
5. 請求項４において、
   前記画素を二つ有し、
   前記二つの画素は垂直方向に隣接され、
   前記一方の画素の第５のトランジスタのゲートと、前記他方の画素の第３のトランジスタのゲートと、前記他方の画素の第４のトランジスタのゲートは、電気的に接続されている表示装置。
6. 請求項４または５において、
   前記第２の回路は、さらに第１の選択回路を有し、
   前記第１の選択回路は、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、を有し、
   前記第６のトランジスタのソースまたはドレインの一方は、前記第７のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第７のトランジスタのソースまたはドレインの他方は、前記第９のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第９のトランジスタのソースまたはドレインの他方は、前記第８のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第８のトランジスタのソースまたはドレインの他方は、前記第６のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第６のトランジスタのソースまたはドレインの一方は、前記第１の出力端子と電気的に接続され、
   前記第９のトランジスタのソースまたはドレインの他方は、前記第２の出力端子と電気的に接続され、
   前記第６のトランジスタのソースまたはドレインの他方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第９のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続される表示装置。
7. 請求項４乃至６のいずれか一項において、
   前記第２の回路は、さらに第２の選択回路を有し、
   前記第１の選択回路は、第１０のトランジスタと、第１１のトランジスタと、第１２のトランジスタと、第１３のトランジスタと、を有し、
   前記第１０のトランジスタのソースまたはドレインの一方は、前記第１１のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１１のトランジスタのソースまたはドレインの他方は、前記第１３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１３のトランジスタのソースまたはドレインの他方は、前記第１２のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１２のトランジスタのソースまたはドレインの他方は、前記第１０のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１０のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第１３のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１０のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第１３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの他方と電気的に接続される表示装置。
8. 請求項４乃至７のいずれか一項において、
   前記第５のトランジスタのチャネル幅は、前記第３のトランジスタのチャネル幅および前記第４のトランジスタのチャネル幅よりも小さい表示装置。
9. 請求項４乃至８のいずれか一項において、
   前記第３の回路は、前記表示デバイスとして液晶デバイスを有し、
   前記液晶デバイスの一方の電極は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続されている表示装置。
10. 請求項９において、
    さらに第４のキャパシタを有し、
    前記第４のキャパシタの一方の電極は、前記液晶デバイスの一方の電極と電気的に接続される表示装置。
11. 請求項４乃至８のいずれか一項において、
    前記第３の回路は、第１４のトランジスタと、第５のキャパシタと、前記表示デバイスとして発光デバイスと、を有し、
    前記第１４のトランジスタのゲートは、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１４のトランジスタのソースまたはドレインの一方は、前記発光デバイスの一方の電極と電気的に接続され、
    前記発光デバイスの一方の電極は、前記第５のキャパシタの一方の電極と電気的に接続され、
    前記第５のキャパシタの他方の電極は、前記第１４のトランジスタのゲートと電気的に接続される表示装置。
12. 請求項１乃至１１のいずれか一項において、
    前記第２の回路および前記画素が有するトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する表示装置。
13. 請求項１乃至１２のいずれか一項において、
    前記第２の回路が有するトランジスタのチャネル幅は、前記画素が有するトランジスタのチャネル幅よりも大きい表示装置。
14. 請求項１乃至１３のいずれか一項に記載の表示装置と、カメラと、を有する電子機器。

Images