WO2017009964A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2017009964A1
WO2017009964A1 PCT/JP2015/070234 JP2015070234W WO2017009964A1 WO 2017009964 A1 WO2017009964 A1 WO 2017009964A1 JP 2015070234 W JP2015070234 W JP 2015070234W WO 2017009964 A1 WO2017009964 A1 WO 2017009964A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor device
opening
sio
insulating film
Prior art date
Application number
PCT/JP2015/070234
Other languages
English (en)
French (fr)
Inventor
考男 加地
康博 吉浦
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2017528067A priority Critical patent/JP6289760B2/ja
Priority to CN201580081702.XA priority patent/CN107851574B/zh
Priority to PCT/JP2015/070234 priority patent/WO2017009964A1/ja
Priority to DE112015006705.1T priority patent/DE112015006705B4/de
Priority to US15/738,507 priority patent/US10340133B2/en
Publication of WO2017009964A1 publication Critical patent/WO2017009964A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device using wet etching.
  • a Si substrate In a method of manufacturing a semiconductor device, it may be necessary to clean the surface of a Si (silicon) substrate. Specifically, it may be necessary to remove the natural oxide film or foreign matter from the surface of the Si substrate. For example, foreign matter on the Si surface can cause anomalous diffusion at the time of impurity addition.
  • Patent Document 1 a SiO 2 film (silicon oxide film) is formed on a Si substrate. Then, an SiO x film (x> 2) is formed on the silicon oxide film. Then, an opening is formed in the laminated structure of the silicon oxide film and the SiO x film. A native oxide film is formed on the Si substrate at the opening along with the step of forming the opening. This native oxide film is removed using hydrofluoric acid. This results in a hydrogen-terminated clean Si surface at the opening.
  • the surface of the silicon oxide film is protected from etching by hydrofluoric acid by being covered with the SiO x film (x> 2).
  • the SiO x film can be separated from the silicon oxide film by the entry of hydrofluoric acid along the interface between the silicon oxide film and the SiO x film.
  • a silicon oxide film is provided on a Si substrate.
  • a structure made of a material that is less likely to be etched by hydrofluoric acid than the silicon oxide film is provided.
  • the structure is formed by the hydrofluoric acid penetrating along the interface between the silicon oxide film and the structure. Can peel from the silicon oxide film. This peeling leads to a reduction in yield if it occurs during the manufacture of semiconductor devices, and a reduction in product life if it occurs after manufacture.
  • the present invention has been made to solve the problems as described above, and an object thereof is to suppress peeling of a structure provided on a silicon oxide film in etching using hydrofluoric acid. It is an object of the present invention to provide a method of manufacturing a semiconductor device that can be performed.
  • the method of manufacturing a semiconductor device of the present invention has the following steps.
  • a silicon oxide film having at least one opening is formed on a silicon substrate.
  • a structure is provided which is provided on the silicon oxide film, reaches the silicon substrate at the opening, and is made of a material less susceptible to etching by hydrofluoric acid as compared to the silicon oxide film.
  • Wet etching using hydrofluoric acid is performed on a silicon substrate provided with a silicon oxide film and a structure. In the wet etching process, the interface between the silicon oxide film and the structure is exposed to hydrofluoric acid.
  • the structure provided on the silicon oxide film reaches the silicon substrate at the opening of the silicon oxide film.
  • corrugation by an opening part is provided in the surface where a structure is provided.
  • a structure made of a material less susceptible to etching by hydrofluoric acid as compared to a silicon oxide film extends into the opening of the silicon oxide film.
  • FIG. 1 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a first embodiment of the present invention.
  • FIG. 5 is a flow diagram schematically showing a configuration of a method of manufacturing a semiconductor device in the first embodiment of the present invention.
  • FIG. 8 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in the first embodiment of the present invention.
  • FIG. 8 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in the first embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device of a comparative example.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device of a comparative example.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device of a comparative example.
  • FIG. 16 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a second embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a second embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a second embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a second embodiment of the present invention.
  • FIG. 18 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a third embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a third embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a third embodiment of the present invention.
  • FIG. 18 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a fourth embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a fourth embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a third embodiment of the present invention.
  • FIG. 16 is a partial cross sectional view schematically showing one step of a method of manufacturing a semiconductor device in a third embodiment of the
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a fourth embodiment of the present invention.
  • FIG. 18 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a fifth embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a fifth embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a fifth embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a sixth embodiment of the present invention.
  • FIG. 26 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a sixth embodiment of the present invention.
  • FIG. 26 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a sixth embodiment of the present invention. It is a fragmentary sectional view which shows roughly the structure of the semiconductor device in Embodiment 7 of this invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a seventh embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a seventh embodiment of the present invention.
  • FIG. 26 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a seventh embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a configuration of a semiconductor device in an eighth embodiment of the present invention.
  • FIG. 26 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in an eighth embodiment of the present invention.
  • FIG. 26 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in an eighth embodiment of the present invention.
  • FIG. 35 is a partial cross sectional view schematically showing a configuration of a semiconductor device in a ninth embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a ninth embodiment of the present invention.
  • FIG. 21 is a partial cross sectional view schematically showing a step of a method of manufacturing a semiconductor device in a ninth embodiment of the present invention.
  • FIG. 1 is a partial cross-sectional view schematically showing a configuration of a diode 91 (semiconductor device) in the present embodiment.
  • the diode 91 is a pin diode as a power semiconductor device.
  • the diode 91 includes a Si substrate 10 (silicon substrate), an anode layer 11, a cathode layer 12, an anode electrode film 21, a cathode electrode film 22, an SiO 2 film 31 (silicon oxide film), and a protective structure 41. And (structure).
  • the Si substrate 10 is a single crystal substrate made of Si.
  • the anode layer 11 is a p-type impurity diffusion layer provided on the central portion (left side in the drawing) of the upper surface (one surface) of the Si substrate 10.
  • the cathode layer 12 is an n-type impurity diffusion layer provided on the lower surface (the other surface) of the Si substrate 10.
  • the anode electrode film 21 is provided on the anode layer 11.
  • the end of the anode electrode film 21 is separated from the end (the right end in the figure) of the Si substrate 10.
  • the cathode electrode film 22 is provided on the cathode layer 12.
  • the material of the anode electrode film 21 and the cathode electrode film 22 is preferably that which can obtain good ohmic contact with Si, and is, for example, Al (aluminum) or an aluminum alloy such as Al-Si.
  • a SiO 2 film 31 is provided on the outer peripheral part around the central part where the anode layer 11 is provided among the upper surface of the Si substrate 10.
  • the SiO 2 film 31 has an opening OP.
  • the opening OP may extend linearly or may be configured by a local hole.
  • the protective structure 41 is provided on the SiO 2 film 31 and extends onto the end of the anode electrode film 21. Thus, the protective structure 41 partially covers the anode electrode film 21, and specifically covers the outer peripheral portion of the anode electrode film 21. The protective structure 41 reaches the Si substrate 10 at the opening OP. Of the protective structure 41, the portion in contact with the anode electrode film 21 is preferably made of an insulator. The exposed surface (upper surface in the drawing) of the protective structure 41 is preferably made of an insulator. In the present embodiment, the entire protective structure 41 is formed of one insulating film 41i.
  • FIG. 2 is a flow chart schematically showing a configuration of a method of manufacturing the diode 91. As shown in FIG.
  • FIGS. 3 and 4 is a partial cross-sectional view schematically showing one step of a method of manufacturing diode 91.
  • anode layer 11 is formed on the upper surface of Si substrate 10 (FIG. 2: step S10).
  • An SiO 2 film 31 is formed on the Si substrate 10 (FIG. 2: step S20).
  • a thermal oxidation method or a deposition method can be used to form the SiO 2 film 31.
  • thermal oxidation natural oxidation may be used.
  • an opening OP is formed in the SiO 2 film 31 (FIG. 2: step S30).
  • An anode electrode film 21 is formed on the anode layer 11 (FIG. 2: step S40).
  • An insulating film 41i as the protective structure 41 is formed (FIG. 2: step S50).
  • the insulating film 41i as the protective structure 41 is provided on the SiO 2 film 31 and reaches the Si substrate 10 at the opening OP. The interface between the SiO 2 film 31 and the protective structure 41 is exposed at a point PA located at the end of the protective structure 41.
  • the insulating film 41i as the protective structure 41 is made of a material that is less susceptible to etching by hydrofluoric acid than the SiO 2 film 31, and is made of, for example, silicon nitride or glass.
  • step S60 wet etching using hydrofluoric acid is performed on Si substrate 10 provided with SiO 2 film 31 and protective structure 41 (FIG. 2: step S60).
  • the lower surface of the Si substrate 10 is cleaned. Specifically, the natural oxide film 50 on the lower surface of the Si substrate 10 is removed by the etchant 60 containing hydrofluoric acid.
  • the SiO 2 film 31 is also etched to some extent by being exposed to hydrofluoric acid (in the figure, the portion to be etched is schematically shown by a two-dot chain line portion 31E).
  • the interface between the SiO 2 film 31 and the insulating film 41i is exposed to hydrofluoric acid at point PA, whereby the SiO 2 film 31 is etched at point PA.
  • a gap of about several angstroms is generated between the SiO 2 film 31 and the protective structure 41.
  • hydrofluoric acid infiltrates from the point PA along the interface.
  • the entry of hydrofluoric acid can stop at a point PB located at the edge of the opening OP, as shown in FIG.
  • a point PB located at the edge of the opening OP
  • further intrusion occurs at point PC located at the bottom of opening OP. Since it is inhibited, it is difficult to cause the entry to the point PD located on the opposite side of the opening OP. This is because both the protective structure 41 and the Si substrate 10 forming the interface at the bottom of the opening OP are made of a material that is not easily etched by hydrofluoric acid.
  • the cathode layer 12 is formed on the lower surface of the Si substrate by the addition of the impurity (FIG. 2: step S70).
  • the cathode electrode film 22 is formed on the cathode layer 12 (FIG. 2: step S80).
  • the diode 91 is obtained.
  • the SiO 2 film 30 of the comparative example does not have the opening OP, unlike the SiO 2 film 31 (FIG. 3). Therefore, unlike the protective structure 41 (FIG. 3), the protective structure 40 is formed on the flat surface of the SiO 2 film 30.
  • the interface between SiO 2 film 30 and protective structure 40 is exposed to hydrofluoric acid at point PA.
  • the SiO 2 film 30 is etched to form a gap of about several angstroms between the SiO 2 film 30 and the protective structure 40. As a result, hydrofluoric acid infiltrates from the point PA along the interface.
  • FIG. 5 the SiO 2 film 30 of the comparative example does not have the opening OP, unlike the SiO 2 film 31 (FIG. 3). Therefore, unlike the protective structure 41 (FIG. 3), the protective structure 40 is formed on the flat surface of the SiO 2 film 30.
  • the interface between SiO 2 film 30 and protective structure 40 is exposed to hydrofluoric acid at point PA.
  • the SiO 2 film 30 is etched to
  • FIG. 6 shows the state in which hydrofluoric acid invades to the point PZ.
  • no particular structure is provided to prevent the progress of the intrusion, and therefore hydrofluoric acid is likely to penetrate deep from point PA.
  • hydrofluoric acid results penetrates deep into the interface between the protective structure 40 and the SiO 2 film 30, the bonding area between the SiO 2 film 30 and the protective structure 40 is reduced. Thereby, peeling of the protective structure 40 from the SiO 2 film 30 (see the arrow in the figure) is likely to occur.
  • the first, protective structure 41 provided on the SiO 2 film 31 has reached the Si substrate 10 in the opening OP of the SiO 2 film 31.
  • corrugation by the opening part OP is provided in the surface in which the protective structure 41 is provided.
  • peeling of the protective structure 41 from the SiO 2 film 31 is suppressed.
  • the protective structure 41 made of hard material is etched in hydrofluoric acid than the SiO 2 film 31 extends into the opening OP of the SiO 2 film 31.
  • the progress of the hydrofluoric acid entering from the interface between the SiO 2 film 31 and the protective structure 41 is inhibited by the protective structure 41 in the opening OP. That is, the progress of separation of the interface between the SiO 2 film 31 and the protective structure 41 is inhibited.
  • peeling of the protective structure 41 from the SiO 2 film 31 is further suppressed.
  • FIG. 8 is a partial cross sectional view schematically showing a configuration of a diode 92 in the present embodiment.
  • Diode 92, SiO 2 film 31 and the protective structure 41 instead respectively (Fig. 1 Embodiment 1), and a SiO 2 film 32 (silicon oxide film) and a protection structure 42 (structure) .
  • the protective structure 42 is constituted by one insulating film 42i.
  • the SiO 2 film 32 includes more than one opening OP.
  • the insulating film 42i as the protective structure 42 is provided on the SiO 2 film 32, and reaches the Si substrate 10 in each of the openings OP. Referring to each of FIGS. 9 and 10, diode 92 can be manufactured by substantially the same process as that of FIGS.
  • 2-dot chain line portion of the SiO 2 film 32 32E (FIG. 10), similar to the two-dot chain line portion 31E of the SiO 2 film 31 (FIG. 4), shows a portion to be etched schematically.
  • the SiO 2 film 32 is provided with more than one opening OP. Thereby, the effect of suppressing the peeling of the protective structure 42 from the SiO 2 film 32 is enhanced.
  • FIG. 11 is a partial cross sectional view schematically showing a configuration of a diode 93 in the present embodiment.
  • the diode 93 has a protective structure 43 (structure) instead of the protective structure 41 (FIG. 1: Embodiment 1).
  • the protective structure 43 has an insulating film 43i and a metal film 43m.
  • the metal film 43 m reaches the Si substrate 10 at the opening OP of the SiO 2 film 31.
  • the metal film 43m preferably penetrates the opening OP. More preferably, the thickness dimension is larger than the depth dimension of the opening OP. Still more preferably, the metal film 43m has a T-shaped cross-sectional shape. Thus, the metal film 43m has a portion protruding from the opening OP on the SiO 2 film 31.
  • the insulating film 43i covers the metal film 43m.
  • the insulating film 43i is disposed on the SiO 2 film 31 provided with the metal film 43m, and extends over the end of the anode electrode film 21.
  • the insulating film 43i partially covers the anode electrode film 21.
  • the insulating film 43i covers the outer peripheral portion of the anode electrode film 21.
  • the portion of the protective structure 43 in contact with the anode electrode film 21 is made of the insulating film 43i.
  • the exposed surface (upper surface in the drawing) of the protective structure 43 is constituted by the insulating film 43i.
  • diode 93 can be manufactured by a process similar to the process of FIGS. 3 and 4 in the first embodiment.
  • the metal film 43m is formed before the insulating film 43i is formed.
  • the material of the metal film 43m may be the same as the material of the anode electrode film 21.
  • the metal film 43m can be formed simultaneously in the step of forming the anode electrode film 21 (FIG. 2: step S40). .
  • FIG. 14 is a partial cross sectional view schematically showing a configuration of a diode 94 in the present embodiment.
  • Diode 94, SiO 2 film 31 and the protective structure 43 instead each (FIG. 11 Embodiment 3 of) has SiO 2 film 32 and the protective structure 44 (structure).
  • the SiO 2 film 32 is the same as that in the second embodiment (FIG. 8), and more than one opening OP is provided.
  • the protective structure 44 includes an insulating film 44i and more than one metal film 44m. Each of the metal films 44m is similar to the metal film 43m.
  • diode 94 can be manufactured by substantially the same process as the process of FIGS. 12 and 13 in the third embodiment.
  • the SiO 2 film 32 is provided with more than one opening OP. Thereby, the effect of suppressing the peeling of the protective structure 44 from the SiO 2 film 32 is enhanced.
  • FIG. 17 is a partial cross sectional view schematically showing a configuration of a diode 95 in the present embodiment.
  • the diode 95 has a protective structure 45 (structure) instead of the protective structure 41 (FIG. 1: Embodiment 1).
  • the protective structure 45 has an outer insulating film 45i and an inner insulating film 45j.
  • the outer insulating film 45i is made of polyimide in the present embodiment.
  • the material of the internal insulating film 45j is different from the material of the external insulating film 45i, and may be the same as that of the insulating film 41i (FIG. 1: Embodiment 1).
  • the internal insulating film 45 j is disposed on the SiO 2 film 31 and extends onto the end of the anode electrode film 21.
  • the external insulating film 45i is disposed on the SiO 2 film 31 provided with the internal insulating film 45j, covers the internal insulating film 45j, and extends onto the end of the anode electrode film 21.
  • the outer insulating film 45i reaches the Si substrate 10 at the opening OP.
  • diode 95 can be manufactured by substantially the same process as that of FIGS. 3 and 4 in the first embodiment. Specifically, instead of the step of forming the insulating film 41i (FIG. 3) (step S50), the step of forming the internal insulating film 45j and the subsequent step of forming the external insulating film 45i are performed. The formation of the outer insulating film 45i can be performed by a coating method. In this case, the opening OP can be easily filled.
  • FIG. 20 is a partial cross sectional view schematically showing a configuration of a diode 96 in the present embodiment.
  • the diode 96 is replaced with the SiO 2 film 31 and the protective structure 45 (FIG. 17: Embodiment 5), and the SiO 2 film 32 (FIG. 8) described in Embodiment 2 and the protective structure 46 (structure) And.
  • the protective structure 46 has an external insulating film 46i instead of the external insulating film 45i (FIG. 17).
  • the outer insulating film 46i is provided on the SiO 2 film 32, and reaches the Si substrate 10 in each of the openings OP.
  • diode 96 can be manufactured by substantially the same process as that of FIGS. 18 and 19 in the fifth embodiment.
  • the SiO 2 film 32 is provided with more than one opening OP. Thereby, the effect of suppressing the peeling of the protective structure 46 from the SiO 2 film 32 is enhanced.
  • FIG. 23 is a partial cross sectional view schematically showing a configuration of a diode 97 in the present embodiment.
  • the diode 97 has a protective structure 47 (structure) instead of the protective structure 46 (FIG. 20: sixth embodiment).
  • the protective structure 47 has an outer insulating film 47i and a metal film 47m instead of the outer insulating film 46i (FIG. 20).
  • Each of the metal films 47m is the same as the metal film 43m (FIG. 11: Embodiment 3).
  • the metal film 47m is covered by the outer insulating film 47i.
  • diode 97 can be manufactured by a process similar to the process of FIGS. 21 and 22 in the sixth embodiment.
  • the metal film 47m is formed before the outer insulating film 47i is formed.
  • the material of the metal film 47m may be the same as the material of the anode electrode film 21.
  • the metal film 47m can be simultaneously formed in the step of forming the anode electrode film 21 (FIG. 2: step S40) .
  • FIG. 26 is a partial cross sectional view schematically showing a configuration of a diode 98 in the present embodiment.
  • the protective structure 48 includes an insulating film having an external insulating film 48i (first film) similar to the external insulating film 46i (FIG. 20) and an internal insulating film 48j (second film).
  • the material (first material) of the outer insulating film 48i is polyimide in the present embodiment.
  • the material (second material) of the inner insulating film 48j is different from the material of the outer insulating film 48i, and may be the same as the insulating film 41i (FIG. 1: Embodiment 1).
  • Each of the outer insulating film 48i and the inner insulating film 48j reaches the Si substrate 10 at the outer peripheral opening OQ and the inner peripheral opening OR.
  • An internal insulating film 48 j is disposed on the SiO 2 film 33 and extends onto the end of the anode electrode film 21.
  • the external insulating film 48i is disposed on the SiO 2 film 33 provided with the internal insulating film 48j, covers the internal insulating film 48j, and extends onto the end of the anode electrode film 21.
  • diode 98 can be manufactured by substantially the same process as that of FIGS. 21 and 22 in the sixth embodiment.
  • the two-dot chain line portion 33E (FIG. 28) of the SiO 2 film 33 schematically shows a portion to be etched in the same manner as the two-dot chain line portion 31E (FIG. 4) of the SiO 2 film 31.
  • FIG. 29 is a partial cross sectional view schematically showing a configuration of a diode 99 in the present embodiment.
  • the diode 99 has a protective structure 49 (structure) instead of the protective structure 48 (FIG. 26: eighth embodiment).
  • the protective structure 49 includes an insulating film having an outer insulating film 49i (first film) and an inner insulating film 49j (second film), an outer peripheral metal film 49m (first metal portion) and an inner peripheral metal film 49n. And a metal film having a (second metal portion).
  • the outer peripheral metal film 49m and the inner peripheral metal film 49n respectively reach the Si substrate 10 at the outer peripheral opening OQ and the inner peripheral opening OR.
  • Each of the outer peripheral metal film 49m and the inner peripheral metal film 49n is the same as the metal film 43m (FIG. 11: Embodiment 3).
  • the respective materials of the outer insulating film 49i and the inner insulating film 49j are the same as the materials of the outer insulating film 48i and the inner insulating film 48j (FIG. 26: eighth embodiment).
  • Each of the outer insulating film 49i and the inner insulating film 49j covers the outer peripheral metal film 49m and the inner peripheral metal film 49n.
  • An internal insulating film 49 j is disposed on the SiO 2 film 33 and extends onto the end of the anode electrode film 21.
  • the external insulating film 49i is disposed on the SiO 2 film 33 provided with the internal insulating film 49j, covers the internal insulating film 49j, and extends onto the end of the anode electrode film 21.
  • diode 99 can be manufactured by a process similar to the process of FIGS. 27 and 28 in the eighth embodiment.
  • the inner peripheral metal film 49n is formed before the inner insulating film 49j is formed, and the outer peripheral metal film 49m is formed before the outer insulating film 49i is formed.
  • the material of the outer peripheral metal film 49m and the inner peripheral metal film 49n may be the same as the material of the anode electrode film 21.
  • the outer peripheral metal film 49m and the inner peripheral metal film 49n form the anode electrode film 21. (FIG. 2: Step S40) It can form simultaneously.
  • the semiconductor device is not limited to the diodes, and may be, for example, a transistor.
  • the surface to be cleaned by wet etching is the opposite surface (the lower surface in FIG. 6) to the surface (the upper surface in FIG. 6) of the silicon substrate on which the silicon oxide film is disposed is described, the silicon substrate is cleaned
  • the relationship between the position to be formed and the position of the silicon oxide film can be appropriately selected depending on the structure of the manufactured semiconductor device.
  • the removal of the natural oxide film on the silicon substrate by wet etching has been described, the material to be removed by wet etching is not limited to the natural oxide film, and other foreign matter on the silicon substrate may be used.
  • each embodiment can be freely combined, or the embodiment can be appropriately modified or omitted.
  • the present invention has been described in detail, the above description is an exemplification in all aspects, and the present invention is not limited thereto. It is understood that countless variations not illustrated are conceivable without departing from the scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

シリコン基板（１０）上に、少なくとも１つの開口部ＯＰを有するＳｉＯ2膜３１が形成される。シリコン酸化膜（３１）上に設けられ、開口部（ＯＰ）においてシリコン基板（１０）に達し、シリコン酸化膜（３１）に比してフッ化水素酸にエッチングされにくい材料から作られた構造体（４１）が形成される。シリコン酸化膜（３１）および構造体（４１）が設けられたシリコン基板（１０）に対して、フッ化水素酸を用いたウェットエッチングが行われる。ウェットエッチングを行う工程において、シリコン酸化膜（３１）と構造体（４１）との界面がフッ化水素酸にさらされる。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関し、特に、ウェットエッチングを用いた半導体装置の製造方法に関するものである。
　半導体装置の製造方法において、Ｓｉ（シリコン）基板の表面を清浄化する必要がある場合がある。具体的には、Ｓｉ基板の表面から自然酸化膜または異物を除去する必要がある場合がある。たとえば、Ｓｉ表面上の異物は、不純物添加時の異常拡散の原因となり得る。
　たとえば特開平８－３３９９９６号公報（特許文献１）によれば、Ｓｉ基板上にＳｉＯ2膜（シリコン酸化膜）が形成される。そしてシリコン酸化膜上にＳｉＯx膜（ｘ＞２）が形成される。そしてシリコン酸化膜およびＳｉＯx膜の積層構造に開口部が形成される。開口部の形成工程にともなって、開口部においてＳｉ基板上に自然酸化膜が形成される。この自然酸化膜がフッ化水素酸を用いて除去される。これにより開口部において、水素終端化された清浄なＳｉ表面が得られる。
特開平８－３３９９９６号公報
　上記公報に記載の技術によれば、シリコン酸化膜の表面は、ＳｉＯx膜（ｘ＞２）に覆われていることで、フッ化水素酸によるエッチングから保護される。しかしながら上記公報の技術においては、シリコン酸化膜とＳｉＯx膜との界面に沿ってフッ化水素酸が侵入することで、ＳｉＯx膜がシリコン酸化膜から剥離し得る。
　より一般的に説明すると、次のようになる。まず、Ｓｉ基板上にシリコン酸化膜が設けられる。そしてシリコン酸化膜上に、シリコン酸化膜よりもフッ化水素酸によってエッチングされにくい材料から作られた構造体が設けられる。このようにして準備されたＳｉ基板に対してフッ化水素酸を用いたエッチングが行われる場合に、シリコン酸化膜と構造体との界面に沿ってフッ化水素酸が侵入することで、構造体がシリコン酸化膜から剥離し得る。この剥離は、それが半導体装置の製造時に生じれば歩留まりの低下につがなり、また製造後に生じれば製品寿命の低下につながる。
　本発明は以上のような課題を解決するためになされたものであり、その目的は、フッ化水素酸を用いたエッチングにおいて、シリコン酸化膜上に設けられた構造体の剥離を抑制することができる、半導体装置の製造方法を提供することである。
　本発明の半導体装置の製造方法は、次の工程を有する。シリコン基板上に、少なくとも１つの開口部を有するシリコン酸化膜が形成される。シリコン酸化膜上に設けられ、開口部においてシリコン基板に達し、シリコン酸化膜に比してフッ化水素酸にエッチングされにくい材料から作られた構造体が形成される。シリコン酸化膜および構造体が設けられたシリコン基板に対して、フッ化水素酸を用いたウェットエッチングが行われる。ウェットエッチングを行う工程において、シリコン酸化膜と構造体との界面がフッ化水素酸にさらされる。
　本発明の半導体装置の製造方法によれば、第１に、シリコン酸化膜上に設けられた構造体は、シリコン酸化膜の開口部においてシリコン基板に達している。これにより、構造体が設けられる面に開口部による凹凸が設けられる。第２に、シリコン酸化膜に比してフッ化水素酸にエッチングされにくい材料から作られた構造体がシリコン酸化膜の開口部内へ延びている。これにより、シリコン酸化膜と構造体との界面から侵入したフッ化水素酸の進行が、開口部内の構造体によって阻害される。以上により、シリコン酸化膜からの構造体の剥離が抑制される。
　この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の構成を概略的に示すフロー図である。 本発明の実施の形態１における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 比較例の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 比較例の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 比較例の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態６における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態６における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態６における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態７における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態７における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態７における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態８における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態８における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態８における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態９における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態９における半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態９における半導体装置の製造方法の一工程を概略的に示す部分断面図である。
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　＜実施の形態１＞
　図１は、本実施の形態におけるダイオード９１（半導体装置）の構成を概略的に示す部分断面図である。ダイオード９１は、具体的には、電力用半導体装置としてのｐｉｎダイオードである。ダイオード９１は、Ｓｉ基板１０（シリコン基板）と、アノード層１１と、カソード層１２と、アノード電極膜２１と、カソード電極膜２２と、ＳｉＯ2膜３１（シリコン酸化膜）と、保護構造体４１（構造体）とを有している。
　Ｓｉ基板１０は、Ｓｉから作られた単結晶基板である。アノード層１１は、Ｓｉ基板１０の上面（一方面）の中央部（図中、左側）上に設けられた、ｐ型の不純物拡散層である。カソード層１２は、Ｓｉ基板１０の下面（他方面）上に設けられた、ｎ型の不純物拡散層である。
　アノード電極膜２１は、アノード層１１上に設けられている。アノード電極膜２１の端部はＳｉ基板１０の端部（図中、右端）から離れている。カソード電極膜２２はカソード層１２上に設けられている。アノード電極膜２１およびカソード電極膜２２の材料は、Ｓｉに対して良好なオーミックコンタクト性を得られるものが好ましく、たとえば、Ａｌ（アルミニウム）、または、Ａｌ－Ｓｉなどのアルミニウム合金である。
　Ｓｉ基板１０の上面のうち、アノード層１１が設けられた中央部の周りの外周部上には、ＳｉＯ2膜３１が設けられている。ＳｉＯ2膜３１は開口部ＯＰを有している。開口部ＯＰは、線状に延びていてもよく、あるいは、局所的な穴によって構成されていてもよい。
　保護構造体４１は、ＳｉＯ2膜３１上に設けられており、アノード電極膜２１の端部上へ延びている。これにより保護構造体４１は、アノード電極膜２１を部分的に覆っており、具体的には、アノード電極膜２１の外周部を覆っている。保護構造体４１は開口部ＯＰにおいてＳｉ基板１０に達している。保護構造体４１のうち、アノード電極膜２１に接する部分は、絶縁体から作られていることが好ましい。また保護構造体４１の露出面（図中、上面）は、絶縁体から作られていることが好ましい。本実施の形態においては保護構造体４１の全体が一の絶縁膜４１ｉによって構成されている。
　図２は、ダイオード９１の製造方法の構成を概略的に示すフロー図である。図３および図４の各々は、ダイオード９１の製造方法の一工程を概略的に示す部分断面図である。
　図３を参照して、不純物が添加されることによってＳｉ基板１０の上面上にアノード層１１が形成される（図２：ステップＳ１０）。Ｓｉ基板１０上にＳｉＯ2膜３１が形成される（図２：ステップＳ２０）。ＳｉＯ2膜３１の形成方法は、たとえば、熱酸化法または堆積法を用い得る。熱酸化に代わり、自然酸化が利用されてもよい。次にＳｉＯ2膜３１に開口部ＯＰが形成される（図２：ステップＳ３０）。アノード層１１上にアノード電極膜２１が形成される（図２：ステップＳ４０）。
　保護構造体４１としての絶縁膜４１ｉが形成される（図２：ステップＳ５０）。保護構造体４１としての絶縁膜４１ｉは、ＳｉＯ2膜３１上に設けられ、開口部ＯＰにおいてＳｉ基板１０に達している。ＳｉＯ2膜３１と保護構造体４１との界面は、保護構造体４１の端部に位置する点ＰＡにおいて露出されている。保護構造体４１としての絶縁膜４１ｉは、ＳｉＯ2膜３１に比してフッ化水素酸にエッチングされにくい材料から作られており、たとえば、窒化珪素またはガラスから作られている。
　図４を参照して、ＳｉＯ2膜３１および保護構造体４１が設けられたＳｉ基板１０に対して、フッ化水素酸を用いたウェットエッチングが行われる（図２：ステップＳ６０）。ウェットエッチングにおいて、Ｓｉ基板１０の下面が清浄化される。具体的には、フッ化水素酸を含むエッチング液６０によってＳｉ基板１０の下面上の自然酸化膜５０が除去される。
　ウェットエッチングを行う工程において、フッ化水素酸にさらされることによってＳｉＯ2膜３１も、ある程度エッチングされる（図中、エッチングされる部分を２点鎖線部３１Ｅにより模式的に示す）。特に、ＳｉＯ2膜３１と絶縁膜４１ｉとの界面が点ＰＡにおいてフッ化水素酸にさらされることで、点ＰＡにおいてＳｉＯ2膜３１がエッチングされる。これにより、ＳｉＯ2膜３１と保護構造体４１との間に数オングストローム程度のギャップが生じる。その結果、点ＰＡから界面に沿ってフッ化水素酸が侵入する。フッ化水素酸の侵入は、図４に示すように、開口部ＯＰの縁に位置する点ＰＢで停止し得る。また、侵入が点ＰＢで停止せず、開口部ＯＰの深さ方向（図中、縦方向）に沿った侵入がさらに生じたとしても、開口部ＯＰの底部に位置する点ＰＣでさらなる侵入が阻害されるので、開口部ＯＰの反対側に位置する点ＰＤへの侵入は生じにくい。これは、開口部ＯＰの底部における界面を構成する保護構造体４１およびＳｉ基板１０が、共にフッ化水素酸によってエッチングされにくい材料から作られているためである。
　再び図１を参照して、不純物が添加されることによってＳｉ基板の下面上にカソード層１２が形成される（図２：ステップＳ７０）。カソード層１２上にカソード電極膜２２が形成される（図２：ステップＳ８０）。以上によりダイオード９１が得られる。
　次に、比較例の製造方法について説明する。図５を参照して、比較例のＳｉＯ2膜３０は、ＳｉＯ2膜３１（図３）と異なり、開口部ＯＰを有していない。よって保護構造体４０は、保護構造体４１（図３）と異なり、ＳｉＯ2膜３０の平坦な表面上に形成されている。図６を参照して、ＳｉＯ2膜３０と保護構造体４０との界面が点ＰＡにおいてフッ化水素酸にさらされる。点ＰＡにおいて、ＳｉＯ2膜３０がエッチングされることによって、ＳｉＯ2膜３０と保護構造体４０との間に数オングストローム程度のギャップが生じる。その結果、点ＰＡから界面に沿ってフッ化水素酸が侵入する。図６においては、フッ化水素酸が点ＰＺまで侵入した様子を示している。比較例においては、この侵入の進行を妨げる特段の構造が設けられておらず、よって点ＰＡから奥深くまでフッ化水素酸が侵入しやすい。図７を参照して、フッ化水素酸がＳｉＯ2膜３０と保護構造体４０との界面を奥深くまで侵入する結果、ＳｉＯ2膜３０と保護構造体４０との間の接合面積が減少する。これにより、ＳｉＯ2膜３０からの保護構造体４０の剥離（図中、矢印参照）が生じやすくなる。
　これに対して本実施の形態によれば、第１に、ＳｉＯ2膜３１上に設けられた保護構造体４１は、ＳｉＯ2膜３１の開口部ＯＰにおいてＳｉ基板１０に達している。これにより、保護構造体４１が設けられる面に開口部ＯＰによる凹凸が設けられる。よってＳｉＯ2膜３１からの保護構造体４１の剥離が抑制される。
　第２に、ＳｉＯ2膜３１に比してフッ化水素酸にエッチングされにくい材料から作られた保護構造体４１がＳｉＯ2膜３１の開口部ＯＰ内へ延びている。これにより、ＳｉＯ2膜３１と保護構造体４１との界面から侵入したフッ化水素酸の進行が、開口部ＯＰ内の保護構造体４１によって阻害される。すなわち、ＳｉＯ2膜３１と保護構造体４１との界面の分離の進行が阻害される。よってＳｉＯ2膜３１からの保護構造体４１の剥離がより抑制される。
　＜実施の形態２＞
　図８は、本実施の形態におけるダイオード９２の構成を概略的に示す部分断面図である。ダイオード９２は、ＳｉＯ2膜３１および保護構造体４１（図１：実施の形態１）のそれぞれに代わり、ＳｉＯ2膜３２（シリコン酸化膜）および保護構造体４２（構造体）を有している。本実施の形態においては、保護構造体４２は一の絶縁膜４２ｉによって構成されている。ＳｉＯ2膜３２は１つよりも多い開口部ＯＰを含んでいる。保護構造体４２としての絶縁膜４２ｉは、ＳｉＯ2膜３２上に設けられ、開口部ＯＰの各々においてＳｉ基板１０に達している。図９および図１０のそれぞれを参照して、ダイオード９２は、実施の形態１における図３および図４の工程とほぼ同様の工程によって製造し得る。なおＳｉＯ2膜３２の２点鎖線部３２Ｅ（図１０）は、ＳｉＯ2膜３１の２点鎖線部３１Ｅ（図４）と同様に、エッチングされる部分を模式的に示す。
　なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、ＳｉＯ2膜３２に、１つよりも多い開口部ＯＰが設けられる。これにより、ＳｉＯ2膜３２からの保護構造体４２の剥離を抑制する効果が高められる。
　＜実施の形態３＞
　図１１は、本実施の形態におけるダイオード９３の構成を概略的に示す部分断面図である。ダイオード９３は、保護構造体４１（図１：実施の形態１）に代わり、保護構造体４３（構造体）を有している。保護構造体４３は、絶縁膜４３ｉと、金属膜４３ｍとを有している。金属膜４３ｍは、ＳｉＯ2膜３１の開口部ＯＰにおいてＳｉ基板１０に達している。金属膜４３ｍは、好ましくは、開口部ＯＰを貫通している。より好ましくは、開口部ＯＰの深さ寸法よりも大きな厚さ寸法を有している。さらにより好ましくは、金属膜４３ｍはＴ字状の断面形状を有している。これにより金属膜４３ｍは、開口部ＯＰから張り出した部分をＳｉＯ2膜３１上に有している。
　絶縁膜４３ｉは金属膜４３ｍを被覆している。絶縁膜４３ｉは、金属膜４３ｍが設けられたＳｉＯ2膜３１上に配置されており、かつアノード電極膜２１の端部上に延びている。これにより絶縁膜４３ｉは、アノード電極膜２１を部分的に覆っており、具体的には、アノード電極膜２１の外周部を覆っている。保護構造体４３のうち、アノード電極膜２１に接する部分は、絶縁膜４３ｉによって構成されている。また保護構造体４３の露出面（図中、上面）は、絶縁膜４３ｉによって構成されている。
　図１２および図１３のそれぞれを参照して、ダイオード９３は、実施の形態１における図３および図４の工程と類似の工程によって製造し得る。本実施の形態においては、絶縁膜４３ｉが形成される前に、金属膜４３ｍが形成される。金属膜４３ｍの材料はアノード電極膜２１の材料と同じであってもよく、この場合、金属膜４３ｍは、アノード電極膜２１を形成する工程（図２：ステップＳ４０）において同時に形成することができる。
　なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　＜実施の形態４＞
　図１４は、本実施の形態におけるダイオード９４の構成を概略的に示す部分断面図である。ダイオード９４は、ＳｉＯ2膜３１および保護構造体４３（図１１：実施の形態３）のそれぞれに代わり、ＳｉＯ2膜３２および保護構造体４４（構造体）を有している。ＳｉＯ2膜３２は、実施の形態２におけるもの（図８）と同様のものであり、１つよりも多い開口部ＯＰが設けられている。保護構造体４４は、絶縁膜４４ｉと、１つよりも多い金属膜４４ｍとを含んでいる。金属膜４４ｍの各々は、金属膜４３ｍと同様のものである。
　図１５および図１６のそれぞれを参照して、ダイオード９４は、実施の形態３における図１２および図１３の工程とほぼ同様の工程によって製造し得る。
　なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、ＳｉＯ2膜３２に、１つよりも多い開口部ＯＰが設けられる。これにより、ＳｉＯ2膜３２からの保護構造体４４の剥離を抑制する効果が高められる。
　＜実施の形態５＞
　図１７は、本実施の形態におけるダイオード９５の構成を概略的に示す部分断面図である。ダイオード９５は、保護構造体４１（図１：実施の形態１）に代わり、保護構造体４５（構造体）を有している。保護構造体４５は、外部絶縁膜４５ｉと、内部絶縁膜４５ｊとを有している。外部絶縁膜４５ｉは、本実施の形態においてはポリイミドから作られている。内部絶縁膜４５ｊの材料は、外部絶縁膜４５ｉの材料と異なるものであり、絶縁膜４１ｉ（図１：実施の形態１）と同様のものであってもよい。内部絶縁膜４５ｊはＳｉＯ2膜３１上に配置されており、アノード電極膜２１の端部上へ延びている。外部絶縁膜４５ｉは、内部絶縁膜４５ｊが設けられたＳｉＯ2膜３１上に配置されており、内部絶縁膜４５ｊを覆っており、アノード電極膜２１の端部上へ延びている。外部絶縁膜４５ｉは開口部ＯＰにおいてＳｉ基板１０に達している。
　図１８および図１９のそれぞれを参照して、ダイオード９５は、実施の形態１における図３および図４の工程とほぼ同様の工程によって製造し得る。具体的には、絶縁膜４１ｉ（図３）を形成する工程（ステップＳ５０）に代わり、内部絶縁膜４５ｊを形成する工程と、それに続く外部絶縁膜４５ｉを形成する工程とが行われる。外部絶縁膜４５ｉの形成は、塗布法によって行われ得る。この場合、開口部ＯＰを容易に埋めることができる。
　なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　＜実施の形態６＞
　図２０は、本実施の形態におけるダイオード９６の構成を概略的に示す部分断面図である。ダイオード９６は、ＳｉＯ2膜３１および保護構造体４５（図１７：実施の形態５）に代わり、実施の形態２で説明したＳｉＯ2膜３２（図８）と、保護構造体４６（構造体）とを有している。保護構造体４６は、外部絶縁膜４５ｉ（図１７）に代わり、外部絶縁膜４６ｉを有している。外部絶縁膜４６ｉは、ＳｉＯ2膜３２上に設けられ、開口部ＯＰの各々においてＳｉ基板１０に達している。図２１および図２２のそれぞれを参照して、ダイオード９６は、実施の形態５における図１８および図１９の工程とほぼ同様の工程によって製造し得る。
　なお、上記以外の構成については、上述した実施の形態５の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、ＳｉＯ2膜３２に、１つよりも多い開口部ＯＰが設けられる。これにより、ＳｉＯ2膜３２からの保護構造体４６の剥離を抑制する効果が高められる。
　＜実施の形態７＞
　図２３は、本実施の形態におけるダイオード９７の構成を概略的に示す部分断面図である。ダイオード９７は、保護構造体４６（図２０：実施の形態６）に代わり、保護構造体４７（構造体）を有している。保護構造体４７は、外部絶縁膜４６ｉ（図２０）に代わり、外部絶縁膜４７ｉおよび金属膜４７ｍを有している。金属膜４７ｍの各々は、金属膜４３ｍ（図１１：実施の形態３）と同様のものである。金属膜４７ｍは外部絶縁膜４７ｉによって被覆されている。
　図２４および図２５のそれぞれを参照して、ダイオード９７は、実施の形態６における図２１および図２２の工程と類似の工程によって製造し得る。本実施の形態においては、外部絶縁膜４７ｉが形成される前に、金属膜４７ｍが形成される。金属膜４７ｍの材料はアノード電極膜２１の材料と同じであってもよく、この場合、金属膜４７ｍは、アノード電極膜２１を形成する工程（図２：ステップＳ４０）において同時に形成することができる。
　なお、上記以外の構成については、上述した実施の形態６の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　＜実施の形態８＞
　図２６は、本実施の形態におけるダイオード９８の構成を概略的に示す部分断面図である。ダイオード９８は、ＳｉＯ2膜３２および保護構造体４６（図２０：実施の形態６）に代わり、ＳｉＯ2膜３３（シリコン酸化膜）および保護構造体４８（構造体）を有している。
　ＳｉＯ2膜３３には、外周開口部ＯＱ（第１の開口部）と、外周開口部ＯＱよりも内側に配置された内周開口部ＯＲ（第２の開口部）とを含む複数の開口部が設けられている。保護構造体４８は、外部絶縁膜４６ｉ（図２０）と同様の外部絶縁膜４８ｉ（第１の膜）と、内部絶縁膜４８ｊ（第２の膜）とを有する絶縁膜を含んでいる。外部絶縁膜４８ｉの材料（第１の材料）は、本実施の形態においてはポリイミドである。内部絶縁膜４８ｊの材料（第２の材料）は、外部絶縁膜４８ｉの材料と異なっており、絶縁膜４１ｉ（図１：実施の形態１）と同様のものであってもよい。外部絶縁膜４８ｉおよび内部絶縁膜４８ｊのそれぞれは、外周開口部ＯＱおよび内周開口部ＯＲにおいてＳｉ基板１０に達している。内部絶縁膜４８ｊはＳｉＯ2膜３３上に配置されており、かつアノード電極膜２１の端部上へ延びている。外部絶縁膜４８ｉは、内部絶縁膜４８ｊが設けられたＳｉＯ2膜３３上に配置されており、内部絶縁膜４８ｊを覆っており、アノード電極膜２１の端部上へ延びている。
　図２７および図２８のそれぞれを参照して、ダイオード９８は、実施の形態６における図２１および図２２の工程とほぼ同様の工程によって製造し得る。なおＳｉＯ2膜３３の２点鎖線部３３Ｅ（図２８）は、ＳｉＯ2膜３１の２点鎖線部３１Ｅ（図４）と同様に、エッチングされる部分を模式的に示す。
　なお、上記以外の構成については、上述した実施の形態６の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　＜実施の形態９＞
　図２９は、本実施の形態におけるダイオード９９の構成を概略的に示す部分断面図である。ダイオード９９は、保護構造体４８（図２６：実施の形態８）に代わり、保護構造体４９（構造体）を有している。保護構造体４９は、外部絶縁膜４９ｉ（第１の膜）および内部絶縁膜４９ｊ（第２の膜）を有する絶縁膜と、外周金属膜４９ｍ（第１の金属部分）および内周金属膜４９ｎ（第２の金属部分）を有する金属膜とを含んでいる。外周金属膜４９ｍおよび内周金属膜４９ｎのそれぞれは、外周開口部ＯＱおよび内周開口部ＯＲにおいてＳｉ基板１０に達している。外周金属膜４９ｍおよび内周金属膜４９ｎの各々は、金属膜４３ｍ（図１１：実施の形態３）と同様のものである。
　外部絶縁膜４９ｉおよび内部絶縁膜４９ｊのそれぞれの材料は、外部絶縁膜４８ｉおよび内部絶縁膜４８ｊ（図２６：実施の形態８）の材料と同様である。外部絶縁膜４９ｉおよび内部絶縁膜４９ｊのそれぞれは、外周金属膜４９ｍおよび内周金属膜４９ｎを覆っている。内部絶縁膜４９ｊはＳｉＯ2膜３３上に配置されており、かつアノード電極膜２１の端部上へ延びている。外部絶縁膜４９ｉは、内部絶縁膜４９ｊが設けられたＳｉＯ2膜３３上に配置されており、内部絶縁膜４９ｊを覆っており、アノード電極膜２１の端部上へ延びている。
　図３０および図３１のそれぞれを参照して、ダイオード９９は、実施の形態８における図２７および図２８の工程と類似の工程によって製造し得る。本実施の形態においては、内部絶縁膜４９ｊが形成される前に内周金属膜４９ｎが形成され、外部絶縁膜４９ｉが形成される前に外周金属膜４９ｍが形成される。外周金属膜４９ｍおよび内周金属膜４９ｎの材料はアノード電極膜２１の材料と同じであってもよく、この場合、外周金属膜４９ｍおよび内周金属膜４９ｎは、アノード電極膜２１を形成する工程（図２：ステップＳ４０）において同時に形成することができる。
　なお、上記以外の構成については、上述した実施の形態８の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　上記各実施の形態においてはダイオード９１～９９について説明したが、半導体装置はダイオードに限定されるものではなく、たとえばトランジスタであってもよい。またウェットエッチングにより清浄化される面が、シリコン基板のシリコン酸化膜が配置された面（図６における上面）と反対の面（図６における下面）の場合について説明したが、シリコン基板が清浄化される位置と、シリコン酸化膜の位置との関係は、製造される半導体装置の構造によって適宜選択され得る。またウェットエッチングによるシリコン基板上の自然酸化膜の除去について説明したが、ウェットエッチングによって除去されるものは自然酸化膜に限定されるものではなく、シリコン基板上の他の異物であってもよい。
　本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　ＯＰ　開口部、ＯＱ　外周開口部（第１の開口部）、ＯＲ　内周開口部（第２の開口部）、１０　Ｓｉ基板（シリコン基板）、１１　アノード層、１２　カソード層、２１　アノード電極膜、２２　カソード電極膜、３１～３３　ＳｉＯ2膜（シリコン酸化膜）、４１～４９　保護構造体（構造体）、４１ｉ，４２ｉ，４３ｉ，４４ｉ　絶縁膜、４３ｍ，４４ｍ，４７ｍ　金属膜、４５ｉ，４６ｉ，４７ｉ　外部絶縁膜、４５ｊ　内部絶縁膜、４８ｉ，４９ｉ　外部絶縁膜（第１の膜）、４８ｊ，４９ｊ　内部絶縁膜（第２の膜）、４９ｍ　外周金属膜（第１の金属部分）、４９ｎ　内周金属膜（第２の金属部分）、５０　自然酸化膜、９１～９９　ダイオード（半導体装置）。

Claims (9)

  1. 　シリコン基板（１０）上に、少なくとも１つの開口部（ＯＰ，ＯＱ，ＯＲ）を有するシリコン酸化膜（３１～３３）を形成する工程と、
    　前記シリコン酸化膜上に設けられ、前記開口部において前記シリコン基板に達し、前記シリコン酸化膜に比してフッ化水素酸にエッチングされにくい材料から作られた構造体（４１～４９）を形成する工程と、
    　前記シリコン酸化膜および前記構造体が設けられた前記シリコン基板に対して、フッ化水素酸を用いたウェットエッチングを行う工程と、
    を備え、前記ウェットエッチングを行う工程において、前記シリコン酸化膜と前記構造体との界面がフッ化水素酸にさらされる、
    半導体装置（９１～９９）の製造方法。
  2. 　前記構造体は絶縁膜を含み、
    　前記ウェットエッチングを行う工程において、前記シリコン酸化膜と前記絶縁膜との界面がフッ化水素酸にさらされる、請求項１に記載の半導体装置（９１～９９）の製造方法。
  3. 　前記絶縁膜は前記開口部において前記シリコン基板に達している、請求項２に記載の半導体装置（９１，９２，９５，９６，９８）の製造方法。
  4. 　前記少なくとも１つの開口部は複数の開口部を含む、請求項３に記載の半導体装置（９２，９６，９８）の製造方法。
  5. 　前記絶縁膜は、第１の材料から作られた第１の膜（４８ｉ）と、前記第１の材料と異なる第２の材料から作られた第２の膜（４８ｊ）とを含み、
    　前記第１の膜および前記第２の膜のそれぞれは、前記複数の開口部に含まれる第１の開口部（ＯＱ）および第２の開口部（ＯＲ）において前記シリコン基板に達している、
    請求項４に記載の半導体装置（９８）の製造方法。
  6. 　前記構造体は、前記開口部において前記シリコン基板に達する金属膜を含む、請求項２に記載の半導体装置（９３，９４，９７，９９）の製造方法。
  7. 　前記少なくとも１つの開口部は複数の開口部を含む、請求項６に記載の半導体装置（９４，９７，９９）の製造方法。
  8. 　前記金属膜は、前記複数の開口部に含まれる第１の開口部（ＯＱ）および第２の開口部（ＯＲ）のそれぞれにおいて前記シリコン基板に達する第１の金属部分（４９ｍ）および第２の金属部分（４９ｎ）を含み、
    　前記絶縁膜は、第１の材料から作られ前記第１の金属部分を覆う第１の膜（４９ｉ）と、前記第１の材料と異なる第２の材料から作られ前記第２の金属部分を覆う第２の膜（４９ｊ）とを含む、
    請求項７に記載の半導体装置（９９）の製造方法。
  9. 　前記ウェットエッチングを行う工程は、前記シリコン基板を清浄化する工程を含む、請求項１から８のいずれか１項に記載の半導体装置（９１～９９）の製造方法。
PCT/JP2015/070234 2015-07-15 2015-07-15 半導体装置の製造方法 WO2017009964A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017528067A JP6289760B2 (ja) 2015-07-15 2015-07-15 半導体装置の製造方法
CN201580081702.XA CN107851574B (zh) 2015-07-15 2015-07-15 半导体装置的制造方法
PCT/JP2015/070234 WO2017009964A1 (ja) 2015-07-15 2015-07-15 半導体装置の製造方法
DE112015006705.1T DE112015006705B4 (de) 2015-07-15 2015-07-15 Verfahren zum Herstellen einer Halbleiteranordnung
US15/738,507 US10340133B2 (en) 2015-07-15 2015-07-15 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/070234 WO2017009964A1 (ja) 2015-07-15 2015-07-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/738,507 Continuation US10340133B2 (en) 2015-07-15 2015-07-15 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
WO2017009964A1 true WO2017009964A1 (ja) 2017-01-19

Family

ID=57757948

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/070234 WO2017009964A1 (ja) 2015-07-15 2015-07-15 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10340133B2 (ja)
JP (1) JP6289760B2 (ja)
CN (1) CN107851574B (ja)
DE (1) DE112015006705B4 (ja)
WO (1) WO2017009964A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335705A (ja) * 1995-06-06 1996-12-17 Nippondenso Co Ltd 半導体力学量センサの製造方法
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133161A (ja) 1989-10-19 1991-06-06 Toshiba Corp 半導体装置
JPH08339996A (ja) 1995-06-12 1996-12-24 Toshiba Corp 半導体装置の製造方法
JP2005101181A (ja) 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置のおよびその製造方法
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
JP2010147077A (ja) * 2008-12-16 2010-07-01 Renesas Electronics Corp 半導体装置
CN101826465B (zh) * 2009-03-04 2012-05-30 中芯国际集成电路制造(上海)有限公司 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法
CN101673682B (zh) * 2009-09-25 2012-07-04 上海宏力半导体制造有限公司 晶片刻蚀方法
KR101164575B1 (ko) * 2009-12-23 2012-07-11 주식회사 효성 붕소의 디플리션 현상을 이용한 선택적 에미터 형성방법 및 그 태양전지 제조방법
CN103021840B (zh) * 2011-09-23 2015-11-04 中国科学院微电子研究所 防止钝化层过刻蚀的方法
US8828839B2 (en) 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
CN103258733A (zh) * 2013-03-15 2013-08-21 上海华力微电子有限公司 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
KR102086365B1 (ko) 2013-04-19 2020-03-09 삼성전자주식회사 반도체 발광소자
US10170332B2 (en) * 2014-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET thermal protection methods and related structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335705A (ja) * 1995-06-06 1996-12-17 Nippondenso Co Ltd 半導体力学量センサの製造方法
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20180190508A1 (en) 2018-07-05
DE112015006705B4 (de) 2022-02-24
CN107851574A (zh) 2018-03-27
CN107851574B (zh) 2021-08-13
DE112015006705T5 (de) 2018-04-05
US10340133B2 (en) 2019-07-02
JPWO2017009964A1 (ja) 2017-11-09
JP6289760B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
CN102396051B (zh) 使绝缘体上硅衬底减薄的方法
TWI612563B (zh) 金屬閘極結構與其製作方法
JP4816278B2 (ja) 半導体装置の製造方法
JP2009010387A (ja) 垂直型シーモスイメージセンサーの製造方法
JP6787212B2 (ja) 半導体装置の製造方法
JP3676185B2 (ja) 半導体装置
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
TWI670845B (zh) 柔性顯示面板及其製作方法
JP2010003796A (ja) 半導体装置及びその製造方法
JP2007123548A (ja) 半導体装置の製造方法
WO2017009964A1 (ja) 半導体装置の製造方法
TWI689980B (zh) 切割晶圓的方法及晶粒
JP2009272530A (ja) 半導体装置とその製造方法
JP2006332180A (ja) 炭化珪素半導体装置の製造方法
CN107799386B (zh) 半导体装置及其制造方法
JP2008053559A (ja) 半導体装置およびその製造方法
US9793105B1 (en) Fabricating method of fin field effect transistor (FinFET)
JP5365179B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
WO2015027656A1 (zh) 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
WO2023286692A1 (ja) 半導体ウェハ
JP6905391B2 (ja) 半導体装置の製造方法および半導体装置
JP2004055665A (ja) 基板のマーキング方法
JP2008103458A (ja) 半導体装置の製造方法
JP2006319282A (ja) 半導体装置の製造方法
JP4786900B2 (ja) ショットキーバリアダイオードおよびそれを具備する半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15898276

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017528067

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015006705

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15898276

Country of ref document: EP

Kind code of ref document: A1