WO2007087982A1 - Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung - Google Patents

Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung Download PDF

Info

Publication number
WO2007087982A1
WO2007087982A1 PCT/EP2007/000319 EP2007000319W WO2007087982A1 WO 2007087982 A1 WO2007087982 A1 WO 2007087982A1 EP 2007000319 W EP2007000319 W EP 2007000319W WO 2007087982 A1 WO2007087982 A1 WO 2007087982A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
functional element
multifunctional
copper
Prior art date
Application number
PCT/EP2007/000319
Other languages
English (en)
French (fr)
Inventor
Rudolf Janesch
Erich Strummer
Johann Hackl
Original Assignee
Häusermann GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Häusermann GmbH filed Critical Häusermann GmbH
Priority to AT07702783T priority Critical patent/ATE453311T1/de
Priority to CN2007800044718A priority patent/CN101379894B/zh
Priority to DE502007002406T priority patent/DE502007002406D1/de
Priority to US12/223,476 priority patent/US20090314522A1/en
Priority to EP07702783A priority patent/EP1980143B1/de
Publication of WO2007087982A1 publication Critical patent/WO2007087982A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Definitions

  • the invention relates to a printed circuit board with additional functional elements, consisting of round or rectangular electrically conductive wiring elements, ie, additive pathways, which are arranged on the two surfaces or in an inner layer of a printed circuit board.
  • additional functional elements consisting of round or rectangular electrically conductive wiring elements, ie, additive pathways, which are arranged on the two surfaces or in an inner layer of a printed circuit board.
  • additional functional elements consisting of round or rectangular electrically conductive wiring elements, ie, additive pathways, which are arranged on the two surfaces or in an inner layer of a printed circuit board.
  • additional functional elements consisting of round or rectangular electrically conductive wiring elements, ie, additive pathways, which are arranged on the two surfaces or in an inner layer of a printed circuit board.
  • Conventional printed circuit boards are produced by means of etching technology, ie by means of a subtractive technique.
  • the respectively used copper foil thickness of typically 35 ⁇ m or half or twice the thickness and the structure width essentially limits the current carrying capacity of the printed conductors.
  • Modern complex standard and fine circuit boards to ultra-fine circuit boards are made in the state of the art subtractive by etching, with subsequent chemical or galvanic processes can cause vias or the reinforcement of conductive structures.
  • a copper-clad or even aluminum-clad substrate is masked photolithographically or by screen printing and this mask is cured such that the conductor structure can be produced by means of etching chemicals. Subsequently, the so-called etching mask is stripped.
  • additive patterning techniques in the form of application of electrically conductive pastes by screen printing are used. Even inkjet and laser-based additive techniques are possible, but only conditionally applicable, since only in special cases a cost compatibility compared to conventional etching technology is given and, moreover, the technically achievable parameters are much less favorable.
  • EP01004226B1 discloses a method for producing wire-printed circuit boards by partially filling a hardenable insulating compound into an open-topped mold, which is in no way necessary in the present invention.
  • a method for producing a M ultiwi reLeiterplatte is called, in which laid on one side of a thin surface element of electrically conductive material by means of spaced adhesive bonding wires and laid at predetermined contact points of the surface element electrically by means of welding, bonding, soldering, conductive adhesive o. like. be contacted.
  • a mechanical stabilizing element in the form of a prepreg or in the form of an applied by means of insulating foil, electrically conductive or insulating
  • the surface element is thereby structured from the other side in such a way that the contact points are separated from the remaining surface element.
  • Lead wires are routed defined by adhesive surfaces.
  • Copper plate can only be contacted point by point. This leads to high temperatures at the contact point and a corresponding heat load in the region of the printed circuit board, which leads to distortions in the area of the copper foil and also in the region of the surrounding plastic materials.
  • the circuit board therefore tends to warp. the sensed contact points, and with a later photolithographic processing of the plate is no longer a flat surface of the plate. This has the disadvantage that no fine structures on the error-free
  • the object of the present invention is the cost-effective production of multifunctional printed circuit boards for the wiring of highly complex conductor structures, in particular fine to ultra-fine structures, together with structures for conducting relatively high currents on a circuit board.
  • This goal is achieved by attaching functional elements by means of friction welding or ultrasound on one or both surfaces and / or in an inner layer of a not yet structured copper foil and / or an already structured circuit board and the subsequent planarizing process in the form of a coating and / or achieved a lamination.
  • the invention accordingly relates to a printed circuit board with additional functional elements.
  • a highly complex fine structure on a printed circuit board with the possibility of wiring high-current-carrying components is described on a circuit board.
  • electrically conductive wiring elements are preferably surface-mounted by means of friction welding or ultrasonic welding on an etched conductor structure produced thereunder and subsequently machined by means of appropriate resin systems.
  • electrically conductive wiring elements are fastened by means of friction welding or ultrasound in an insulating manner on a printed circuit board substrate.
  • the insulation layer over the entire surface or selectively on the corresponding Circuit board surface may be arranged or the electrically conductive wiring member may be provided on the corresponding side or enveloping with a corresponding resin. In this way, a separate wiring level is produced.
  • the subsequent leveling by means of suitable resin systems can be carried out as in the first embodiment.
  • flat wiring elements are used as selective heat-dissipating elements.
  • planar elements are positioned in an inner layer or on one of the two surfaces and, following the leveling or lamination, an opening is produced such that the respective component can be mounted in direct heat-conducting contact.
  • the preferably flat elements are arranged on or in a printed circuit board with subsequent leveling.
  • This at least one planar element is selectively exposed after a corresponding milling or scoring process by means of mechanical tools or by means of laser, that the element is bendable in the largely exposed area and a semiflexible circuit board or a bendable circuit board is given.
  • thermally highly conductive element these materials are used as well as electrically insulating materials.
  • electrically insulating materials In the case of Use of this element as a bending element, all materials mentioned and additionally easily processable, sheet materials can be used, which are sufficiently stable for each required bending cycle number. Such round or flat wires can also be performed insulating or passivating or adhesion-promoting coated.
  • the functional elements can be used as selective heat-dissipating elements.
  • Friction welding or ultrasound preferably contacted surface electrically and thermally well conductive and of course mechanically adhering. This process is preferably carried out flat, since as flat as possible surface is needed to perform a subsequent leveling can.
  • a contact can be made by means of electricity and it must be very carefully paid attention to the planarity, as at the relatively high currents are selectively high temperatures. This creates thermal stresses that create warping. However, a subsequent mechanical or thermomechanical embossing process can also remedy this situation.
  • planarizing process After the computer-aided laying of these reinforcing elements, usually a planarizing process will take place in the form of a doctor blade process or a screen printing process or a roller coating process or a computer-aided dispensing process.
  • the planarization process can be implemented in addition to or instead of a lamination process. In this case, appropriately trained prepregs or conformable deformable and also optionally already structured layers can be used. This is intended to achieve a surface that is as flat as possible.
  • the lamination typically takes place between press plates in a hot-cold transfer press with or without vacuum support or, less commonly, in an autoclave press. If the at least one additional functional element is only applied to the surface of a circuit board, the lamination process can be omitted.
  • the contacts for such current-conducting elements are best predefined by the electrically conductive structure, and geometrically much wider contact surfaces can certainly be formed. As a result, a very good contact of the circuit board is given.
  • the additional functional elements can also cause a kind of crossover of underlying tracks, in which case attention must be paid to a suitable isolation.
  • Components are to be attached, which generate a large power loss and a large heat.
  • the additional functional element can be superficially arranged on the printed circuit board and the corresponding component can then be arranged or mounted directly and with good thermal conductivity on the surface of this functional element.
  • the functional element may also be disposed inside a circuit board.
  • a cavity is milled or laser-machined or scribed, and the corresponding component is then mounted with good thermal contact on the exposed surface of this functional element.
  • the functional element is exposed at least elementally and requires - in the case of, for example copper - the passivation. It must be ensured that this passivation has good thermally conductive properties. This can be done by thermally highly conductive pastes, which can be made adhesive or solderable or detachable. It can also be a chemical Surface treatment or a preferably lead-free hot air tinning done.
  • FIG. 1 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) in a simple embodiment in section,
  • FIG. 2 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) in an inner layer in section,
  • FIG. 3 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with two functional elements (3) in section,
  • FIG. 4a shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with functional elements (3, 22, 23) in an oblique view
  • FIG. 4b shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with functional elements (3, 22, 23) in plan view
  • FIG. 5 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with functional elements (3, 22, 23) in section,
  • FIG. 6 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with mounted component (16) in section,
  • FIG. 7 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with cavity (15, 18) on both sides in section,
  • FIG. 8 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with one-sided cavity (18) in section,
  • FIG. 9 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with a component (16) and a cavity (18) with inserted heat sink (20) in section.
  • FIG. 1 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) in a simple embodiment in section.
  • a substrate (2) is made of a conventional circuit board material such as FR-2, FR-3, FR-4, FR-4-Low-Tg, CEM-1, CEM-x, PI, CE, aramid and the like
  • Substrate materials with both sides produced interconnect structure (4, 5) used and a functional element (3) is contacted areally by means of ultrasound or a friction welding on the at least two drawn interconnect structures (4).
  • the functional element (3) may consist of copper or aluminum, and an intermetallic compound is usually produced with the interconnect structure (4) consisting of copper.
  • Contact pairs (3, 4) may be chemically or galvanically coated or by means of hot tin plating (HAL).
  • HAL hot tin plating
  • the functional element (3) can be used as a piece element with the desired geometric dimension or the element (3) can be fed from a roll and optionally cut to length by a suitable design of the sonotrode during the contacting process.
  • FIG. 2 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) in an inner layer (7) in section.
  • the substrate (7) is used for the embedding during the lamination process, so that a largely equal and flat printed circuit board (1) is achieved.
  • only one functional element (3) is shown above an element of a wiring structure (10) with the intermetallic compound layer (6).
  • FIG. 10 shows schematically in FIG. 10
  • the functional element (3) can also cross over interconnect structures, and elements (3) can also be arranged in the substrate planes (2, 8, 9) or on the interconnect structures (4, 5, 10, 11, 12 ) can be arranged.
  • the contacting of such functional elements (3) can be done via through holes or blind holes on a contact surface (4, 12) or by free milling or laser.
  • FIG. 3 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with two functional elements (3) in section.
  • this multi-layer printed circuit board (1) two functional elements (3) are shown, which are embedded in the substrates (2, 8).
  • the elements (3) are contacted on the backside of a copper foil by means of ultrasound or friction welding.
  • the copper foils are pressed together by means of prepregs in a lamination process and then patterned by means of structuring processes customary in the printed circuit board industry.
  • the conductor track structures (4, 12) are produced, the elements (3) being arranged on the inside via intermetallic planar contacts (6).
  • the elements (3) are not on already structured interconnect elements (4, 12) by means of ultrasound or Friction welding contacted, but on full-surface copper foils, which after the lamination process with insulating intermediate layers (substrates (2, 8)) are structured.
  • a core layer (7) is used.
  • FIG. 4 a shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with functional elements (3, 22) in an oblique view.
  • the functional element (3) - as described in Figure 3 - executed on the inside. It is therefore initially on a not yet structured
  • a through hole (21) is shown, with which a further functional element (22) is contacted via a conductor track structure (10) and thus wired to the structure (4).
  • FIG. 4b shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with functional elements (3, 22) in plan view, with the elements (3, 10, 22) drawn in dashed lines lying on the inside.
  • the element (3) is usually led to the terminal contact surfaces of the conductor track structure (4), since only in this way correspondingly high currents without substantial heating of the electrically conductive wiring structures is possible.
  • FIG. 5 shows a schematic illustration of a multifunctional printed circuit board (1) according to the invention with functional elements (3, 22, 23) in section. In this view, the manifold arrangement possibilities of functional elements (3, 22, 23) are presented.
  • round wires 22, 23 are mutually touching, electrically conductively connected via an intermetallic compound.
  • FIG. 6 shows a schematic illustration of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with mounted component (16) in section.
  • FIG. 6 shows the contacting of a component (16) via a thermal contact surface (17) with the surface of a functional element (3).
  • a cavity (15) is produced by means of milling or laser in the circuit board (1).
  • the cavity is made completely to the element (3).
  • the thermally highly conductive contact (17) may be formed electrically conductive or insulating. It can be made detachable by means of thermal conductive pastes or difficult to be made by means of thermal conductive adhesive or a solder paste medium soldering process.
  • the exposed surface of the element (3) can also be covered by means of chemical or galvanic processes or by means of pastes or by means of hot-air tinning and then the component (16) can be mounted with the optimum contacting method.
  • the electrical connections of the component (16) are not shown. These may be performed by SMT (Surface Mount Technology) or wire bonding techniques and the like technologies.
  • SMT Surface Mount Technology
  • wire bonding techniques and the like technologies may be performed by SMT (Surface Mount Technology) or wire bonding techniques and the like technologies.
  • a potting compound (19) is shown schematically, wherein the potting compound (19) can be arranged completely over the component (16) and in the case of an optoelectronic function can be performed largely transparent.
  • the functional element (3) can also be formed substantially larger than the component (16) and thereby cause a good heat dissipation.
  • the circuit board (1) is provided in this embodiment according to the prior art with a solder mask (13, 14).
  • the functional element 3 has a double function. First, it serves to conduct high currents, which is conducted over the entire cross-section of this functional element 3, and second, it serves as internal, so to speak
  • Cooling surface that absorbs the heat of this seated there component 16 particularly well and distributed.
  • this functional component 3 serves only and exclusively for the thermal absorption of the thermal power of the component 16 and does not exert any additional function of the increased power line.
  • FIG. 7 shows a schematic illustration of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with a cavity (15, 18) on both sides in section.
  • an internal functional element (3) is embedded in the substrate layer (7), which has intermetallic contact surfaces (6). is connected to the conductor structure (10). From above and from below, cavities (15, 16) are produced in this case. In principle, an attempt is made to produce a good thermal and / or electrical contact with the element (3). This can be done by at least one piecewise exposure of the surfaces of the element (3). In the schematic figure 7 is still a covering of the surfaces of the element (3) shown, but this does not give a typical embodiment.
  • a heat sink element can be mounted on the opposite side.
  • the element (3) can also be chosen so large that a heat sink can be mounted on the same side.
  • the functional element 3 serves as a rigid-flexible bending element, which allows one or a few bending cycles to make the two connected by this functional element circuit board portion at an angle against each other and so to leave.
  • FIG. 8 shows a schematic illustration of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with a one-sided cavity (18) in section.
  • This embodiment with the cavity (18) is a two-sided printed circuit board (1), wherein the surfaces with solder masks (13, 14) are provided.
  • the cavity (18) is usually formed to the surface of the element (3), so that the best possible thermal contact is possible.
  • 9 shows a schematic representation of a multifunctional printed circuit board (1) according to the invention with a functional element (3) with a component (16) and a cavity (18) with inserted heat sink (20) in section.
  • a component (16) and a heat sink (20) via a thermal bonding surface (17) on the element (3) are attached.
  • the component (16) can also be arranged in the cavity (18) and the heat sink (20) on the upper side of the element (3).
  • the cavity (18) is also formed in this case usually and at least piecewise to the element (3), so that the best possible thermal contact is given.
  • Multifunctional printed circuit board with at least one functional element 2 Substrate: Base material e.g. FR-2, FR-3, FR-4, FR-4-Low-Tg, CEM-1, CEM-x, PI, CE, aramid, etc., and prepreg, respectively
  • 3 functional element round or rectangular or band-shaped; Copper or aluminum or electrically and / or thermally well conductive
  • Substrate 2 e.g. Inner layer or core layer
  • Substrate 3 e.g. Inner layer or core layer
  • Substrate 4 e.g. Outer layer or prepreg 10 conductor track structure inside

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Insulated Conductors (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

Die Erfindung betrifft eine multifunktionelle Leiterplatte mit zumindest einem zusätzlichen funktionellen Element in Form eines runden oder rechteckigen elektrischen Leiters, welcher zumindest stückweise auf einer elektrisch leitfähigen Leiterbahnstruktur mittels Ultraschall oder Reibschweißen mechanisch und elektrisch und thermisch leitend und flächig derart befestigt ist, dass eine intermetallische Verbindung gegeben ist. Es wird ein Verfahren zur Herstellung angegeben und es wird die Anwendung als Verdrahtungselement für komplexe Strukturen mit der Möglichkeit der Leitung hoher Ströme genannt und es werden Anwendungen für ein spezielles Thermomanagement genannt.

Description

Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung
Gegenstand der Erfindung ist eine Leiterplatte mit zusätzlichen funktionalen Elementen, bestehend aus runden oder rechteckigen elektrisch leitfähigen Verdrahtungselementen, also additiven Leitungsbahnen, die auf den beiden Oberflächen oder in einer inneren Lage einer Leiterplatte angeordnet sind. Neben einer üblicherweise feinstrukturierten Verdrahtung ist eine Integration sowohl von strombelastbaren Verdrahtungselementen als auch von thermisch gut leitfähigen flächigen Elementen oder flächigen gut biegbaren Elementen vorgesehen.
Übliche Leiterplatten werden mittels Ätztechnik, also mittels einer Subtraktivtechnik, hergestellt. Dabei begrenzt im Wesentlichen die jeweils verwendete Kupferfolienstärke von typisch 35 μm oder der halben beziehungsweise der doppelten Dicke und die Strukturbreite die Strombelastbarkeit der Leiterbahnen. Durch die Kombination einer herkömmlichen, ätztechnisch strukturierten Verdrahtungsebene mit üblicherweise wenigen additiven Verdrahtungselementen kann eine sehr kostengünstig herstellbare, multifunktionale Leiterplatte gestaltet werden, die zusätzlich zu der üblicherweise komplexen Schaltungslogik eine entsprechend stromführende Verdrahtung integriert.
Moderne komplexe Standard- und Feinleiterplatten bis zu Feinstleiterplatten werden nach dem Stand der Technik subtraktiv mittels Ätztechnik hergestellt, wobei nachfolgende chemische beziehungsweise galvanische Prozesse Durchkontaktierungen beziehungsweise die Verstärkung von leitenden Strukturen bewirken können. Dabei wird ein kupferkaschiertes oder auch aluminiumkaschiertes Substrat fotolithografisch oder per Siebdruck maskiert und diese Maske wird derart gehärtet, dass mittels Ätzchemikalien die Leiterstruktur hergestellt werden kann. Anschließend wird die sogenannte Ätzmaske gestrippt. Alternativ werden additive Strukturierungstechniken in Form der Aufbringung elektrisch leitfähiger Pasten mittels Siebdruck verwendet. Auch InkJet- und Laser- basierende Additivtechniken sind möglich, allerdings nur bedingt einsetzbar, da nur in Spezialfällen eine Kostenkompatibilität gegenüber herkömmlicher Ätztechnik gegeben ist und überdies die technischen erzielbaren Parameter wesentlich ungünstiger sind.
Bei einer üblichen Leiterplattentechnik werden kupferkaschierte Substrate mit einer Kupferstärke von typisch 36 μm oder der halben oder doppelten Dicke verwendet. Oftmals wird auch eine galvanische Kupferabscheidung verwendet. Damit können sehr gut leitende Verdrahtungsstrukturen hergestellt werden.
Bei hochkomplexen Schaltungen werden Leiterbahnbreiten von unter 100 μm und Leiterbahnabstände von ebenfalls im Bereich 100 μm realisiert. Neben dieser hochkomplexen Verdrahtung werden jedoch bei bestimmten Applikationen im Automobilbereich oder in der Industrieelektronik und dergleichen Industriezweigen Verdrahtungselemente gewünscht, die nicht nur Signale und Schaltströme leiten können, sondern auch Ströme mit mehreren Ampere bis zu einigen 50 und 100 Ampere und darüber leiten können. Für derartige Anforderungen werden dann einzelne Verdrahtungselemente aus Drähten oder Stanzteilen gefertigt oder es wird die sogenannte Dickkupfertechnik mit Platinen mit Kupferfolien bis zu 400 μm Dicke verwendet.
Die ätztechnische Strukturierung derartiger dicker Kupferfolien ist sehr aufwendig und kostenmäßig ineffizient, da doch der überwiegende Kupferanteil weg geätzt werden muss.
In der EP01004226B1 wird ein Verfahren zur Herstellung von drahtgeschriebenen Leiterplatten durch partielles Einfüllen einer härtbaren Isoliermasse in eine oben offene Gießform genannt, was in der vorliegenden Erfindung in keiner Weise vonnöten ist. In der WO02067642A1 wird ein Verfahren zur Herstellung einer M ultiwi reLeiterplatte genannt, bei dem auf einer Seite eines dünnen Flächenelementes aus elektrisch leitendem Material mittels voneinander beabstandeter Klebeflächen Leitungsdrähte definiert verlegt und an vorgegebenen Kontaktstellen des Flächenelementes elektrisch mittels Schweißen, Bonden, Löten, Leitkleben o.dgl. kontaktiert werden.
Auf den fixierten Leitungsdrähten wird ein mechanisches Stabilisierungselement in Form eines Prepregs oder in Form eines mittels Isolierfolie aufgebrachten, elektrisch leitenden oder isolierenden
Flächenelementes vorgesehen. Das Flächenelement wird dabei von der anderen Seite her derart strukturiert, dass die Kontaktstellen vom übrigen Flächenelement getrennt werden. Es werden Leitungsdrähte mittels Klebeflächen definiert verlegt.
Bei der genannten Druckschrift besteht der Nachteil, dass die an sich rund profilierten Leitungsdrähte mit Hilfe einer Verschweißung oder einer Bondverbindung elektrisch leitfähig mit den übrigen Teilen der Leiterplatte verbunden sind. Damit besteht jedoch der Nachteil, dass ein relativ dünner und runder Drahtquerschnitt auf einer großflächigen, metallisierten
Kupferplatte nur punktweise kontaktiert werden kann. Dies führt zu hohen Temperaturen an der Kontaktstelle und einer entsprechenden Wärmebelastung im Bereich der Leiterplatte, was zu Verwerfungen im Bereich der Kupferfolie und auch im Bereich der umliegenden Kunststoff- Materialien führt.
Die Leiterplatte neigt deshalb zur Verwerfung an. den genahnten Kontaktstellen, und bei einerspäteren fotolithografischen Bearbeitung der Platte ist eine ebene Oberfläche der Platte nicht mehr gegeben. Damit besteht der Nachteil, dass keine feinen Strukturen fehlerfrei auf die
Oberfläche der Leiterplatte aufgebracht werden können. Damit wird die Ausschussquote sehr hoch. Aufgabe der vorliegenden Erfindung ist die kostengünstige Herstellung von multifunktionellen Leiterplatten zur Verdrahtung von hochkomplexen Leiterstrukturen, insbesondere Fein- bis Feinstleiterstrukturen, gemeinsam mit Strukturen zur Leitung relativ hoher Ströme auf einer Platine.
Dieses Ziel wird durch das Anbringen von funktionellen Elemente mittels Reibschweißen beziehungsweise Ultraschall auf eine oder auf beide Oberflächen und/oder in einer inneren Lage einer noch nicht strukturierten Kupferfolie und/oder einer bereits strukturierten Leiterplatte und dem anschließenden einebnenden Prozess in Form einer Beschichtung und/oder einer Lamination erreicht.
Die Erfindung bezieht sich demnach auf eine Leiterplatte mit zusätzlichen funktionalen Elementen. Dabei wird eine hochkomplexe feine Struktur auf einer Leiterplatte mit der Möglichkeit der Verdrahtung von Hochstrom führenden Bauteilen auf einer Platine beschrieben.
Es wird weiters die Wärmeableitung durch die Ausbildung derartiger zusätzlicher Elemente auf und/oder in einer Leiterplatte beschrieben und deren Anwendung für die Kontaktierung von Bauteilen zwecks Wärmeableitung.
In einer ersten Ausführungsvariante werden elektrisch leitfähige Verdrahtungselemente mittels Reibschweißverfahren oder Ultraschallschweißverfahren bevorzugt flächig auf eine darunter befindlichen ätztechnisch hergestellten Leiterstruktur befestigt und anschließend mittels entsprechender Harzsysteme einebnend bearbeitet.
In einer zweiten Ausführungsvariante werden elektrisch leitfähige Verdrahtungselemente mittels Reibschweißen beziehungsweise Ultraschall isolierend auf einem Leiterplattensubstrat befestigt. Dabei kann die Isolationsschicht vollflächig oder selektiv auf der entsprechenden Leiterplattenoberfläche angeordnet sein oder es kann das elektrisch leitfähige Verdrahtungselement auf der entsprechenden Seite oder umhüllend mit einem entsprechenden Harz versehen sein. Auf diese Weise wird eine eigenständige Verdrahtungsebene hergestellt. Die anschließende Einebnung mittels geeigneter Harzsysteme kann wie in der ersten Ausführungsvariante erfolgen.
In einer weiteren Ausbildung der vorliegenden Erfindung werden insbesondere flache Verdrahtungselemente als selektive wärmeableitende Elemente verwendet. Dabei sind flächige Elemente in eine Innenlage oder auf einer der beiden Oberflächen positioniert und es wird im Anschluss an die Einebnung beziehungsweise Lamination eine Öffnung derart hergestellt, dass der jeweilige Bauteil in direktem wärmeleitenden Kontakt montiert werden kann.
In einer weiteren Ausführungsform werden die bevorzugt flächigen Elemente auf beziehungsweise in einer Leiterplatte mit anschließender Einebnung angeordnet. Dieses zumindest eine flächige Element wird nach einem entsprechenden Fräs- oder Ritzvorgang mittels mechanischer Werkzeuge oder mittels Laser derart selektiv freigelegt, dass das Element im weitgehend freigelegten Bereich biegbar ist und eine semiflexible Leiterplatte beziehungsweise eine biegbare Leiterplatte gegeben ist.
Unter einem elektrisch leitfähigen Verdrahtungselement - beziehungsweise unter einem thermisch gut leitfähigen flächigen Element - beziehungsweise einem flächigen gut biegbaren Element - werden stückweise Elemente in Form von Runddraht oder Flachdraht verstanden, wobei als Material Kupfer oder Aluminium oder eine elektrisch gut leitfähige, biegbare und kontaktierbare Legierung verwendet werden kann.
Im Fall eines thermisch gut leitfähigen Elementes werden diese Materialien wie auch elektrisch isolierende Materialien verwendet. Im Fall der Verwendung dieses Elementes als Biegeelement können alle genannten Materialien und zusätzlich gut verarbeitbare, flächige Materialien verwendet werden, die ausreichend stabil für die jeweils geforderte Biegewechselzahl sind. Derartige Rund- oder Flachdrähte können überdies isolierend oder passivierend oder haftvermittelnd beschichtet ausgeführt werden.
Es wird damit ein kostengünstiges Verfahren zur Herstellung einer Leiterplatte mit zusätzlichen funktionalen Elementen beschrieben. Dabei werden insbesondere runde oder rechteckige elektrisch leitfähige Verdrahtungselemente oder thermisch gut leitfähige flächige Elemente oder flächige und gut biegbare Elemente mittels Reibschweißen oder Ultraschall oder Thermokompression auf eine oder beide Oberflächen und/oder in einer inneren Lage einer Leiterplatte angeordnet und es wird anschließend ein einebnender Prozess in Form einer Beschichtung und/oder einer Lamination ausgeführt.
Es wird die Anwendung einer derartigen Leiterplatte mit zusätzlichen funktionalen Elementen als multifunktionelle Leiterplatte beschrieben. Dabei wird sowohl die Integration einer hochkomplexen feinstrukturierten Leiterplatte mit der Möglichkeit der Verdrahtung von Hochstrom führenden Bauteilen in einer Platine als auch die Wärmeableitung durch die Ausbildung derartiger zusätzlicher Elemente auf und/oder in einer Leiterplatte beschrieben. Ferner wird die Anwendung derartiger zusätzlicher Elemente für die Herstellung von semiflexiblen bis starr- flexiblen Leiterplatten beschrieben.
In einer Weiterbildung der Erfindung können die funktionellen Elemente als selektive wärmeableitende Elemente verwendet werden.
In der vorliegenden Erfindung wurde nunmehr gefunden, dass mit wenig aufwendigen Anlagen auf einer bereits ätztechnisch nach dem Stand der Technik hergestellten Kupferstruktur oder auf einer noch nicht geätzten Kupferfolie verstärkende Drähte oder rechteckförmige Bahnen, insbesondere in Form von Flachdrahtelementen, aufgebracht werden können. Dabei werden die ätztechnischen Strukturen oder die noch nicht geätzte Kupferoberfläche als Haftelemente verwendet und die zusätzlichen Elemente werden mittels
Reibschweißen oder Ultraschall bevorzugt flächig elektrisch und thermisch gut leitend und natürlich mechanisch haftend kontaktiert. Dieser Vorgang wird bevorzugt flächig ausgeführt, da eine möglichst plane Oberfläche benötigt wird, um eine nachträgliche Einebnung durchführen zu können.
Grundsätzlich kann auch eine Kontaktierung mittels Strom erfolgen und es muss dabei sehr sorgfältig auf die Planität geachtet werden, da bei den relativ hohen Strömen punktuell hohe Temperaturen gegeben sind. Dadurch entstehen Thermospannungen die Verwölbungen erzeugen. Ein nachträglicher mechanischer oder thermomechanischer Prägevorgang kann jedoch auch hier Abhilfe schaffen.
Nach der rechnergestützten Verlegung dieser verstärkenden Elemente wird üblicherweise ein einebnender Prozess in Form eines Rakelprozesses oder eines Siebdruckprozesses oder eines Rollercoatingprozesses oder eines rechnergestützten Dispenserprozesse erfolgen. Der Einebnungsvorgang kann zusätzlich oder anstelle eines Laminiervorgangs realisiert werden. Dabei können entsprechend ausgebildete Prepregs oder konformierende verformbare und auch gegebenenfalls bereits strukturierte Lagen verwendet werden. Damit soll damit eine möglichst plane Oberfläche erzielt werden. Die Lamination erfolgt dabei typischerweise zwischen Pressblechen in einer Heiß-Kalt- Transferpresse mit oder ohne Vakuumunterstützung oder - weniger üblich - in einer Autoklavpresse. Falls das zumindest eine zusätzliche, funktionale Element nur auf der Oberfläche einer Leiterplatte angebracht wird, kann der Laminationsprozess entfallen.
Erfindungsgemäß wurde nunmehr festgestellt, dass die Kontakte für derartige stromleitfähigen Elemente bestens durch die elektrisch leitfähige Struktur vorgegeben sind und durchaus geometrisch wesentlich breitere Kontaktflächen ausgebildet werden können. Dadurch ist eine sehr gute Kontaktierung der Leiterplatte gegeben. Die zusätzlichen funktionalen Elemente können überdies eine Art Überkreuzung von darunter befindlichen Leiterbahnen bewirken, wobei in diesen Fällen auf eine entsprechende Isolation geachtet werden muss.
In einer weiteren Ausbildung der vorliegenden Erfindung wurde festgestellt, dass derartige zusätzliche Elemente sehr gute wärmeleitfähige selektive Eigenschaften aufweisen und örtlich dort angebracht werden können, wo
Komponenten befestigt werden sollen, die eine große Verlustleistung und eine große Wärme erzeugen. Das zusätzliche funktionale Element kann oberflächig auf der Leiterplatte angeordnet werden und die entsprechende Komponente kann dann direkt und gut wärmeleitend auf der Oberfläche dieses funktionalen Elementes angeordnet oder montiert werden.
Das funktionale Element kann jedoch ebenso im Inneren einer Leiterplatte angeordnet werden. In diesem Fall wird eine Kavität gefräst oder lasertechnisch oder ritztechnisch hergestellt und die entsprechende Komponente wird dann mit gutem thermischem Kontakt auf die frei gelegte Oberfläche dieses funktionalen Elementes montiert. Je nach Ausführungsform wird das funktionelle Element zumindest elementweise freigelegt und bedarf - im Falle von beispielsweise Kupfer - der Passivierung. Es muss darauf geachtet werden, dass diese Passivierung gute thermisch leitfähige Eigenschaften aufweist. Dies kann durch thermisch gut leitfähige Pasten erfolgen, wobei diese klebend oder lötbar oder lösbar ausgeführt sein können. Es kann auch eine chemische Oberflächenbehandlung oder eine bevorzugt bleifreie Heißluftverzinnung erfolgen.
Alle in den Unterlagen, einschließlich der Zusammenfassung offenbarten Angaben und Merkmale, insbesondere die in den Zeichnungen dargestellte Ausbildung, werden als erfindungswesentlich beansprucht, soweit sie einzeln oder in Kombination gegenüber dem Stand der Technik neu sind.
Die Erfindung wird nun anhand mehrerer Ausführungsbeispiele näher beschrieben. Hierbei gehen aus den Zeichnungen und ihrer Beschreibung weitere Vorteile und Merkmale hervor.
Dabei zeigen:
Figur 1 : eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) in einer einfachen Ausführungsform im Schnitt,
Figur 2: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) in einer Innenlage im Schnitt,
Figur 3: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1 ) mit zwei funktionellen Elementen (3) im Schnitt,
Figur 4a: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit funktionellen Elementen (3, 22, 23) in Schrägansicht, Figur 4b: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit funktionellen Elementen (3, 22, 23) in Draufsicht,
Figur 5: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit funktionellen Elementen (3, 22, 23) im Schnitt,
Figur 6: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit montiertem Bauteil (16) im Schnitt,
Figur 7: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit beidseitiger Kavität (15, 18) im Schnitt,
Figur 8: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit einseitiger Kavität (18) im Schnitt,
Figur 9: eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit einem Bauteil (16) und einer Kavität (18) mit eingesetztem Kühlkörper (20) im Schnitt.
In Figur 1 wird eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) in einer einfachen Ausführungsform im Schnitt aufgezeigt. In dieser einfachen Ausführungsform wird ein Substrat (2) aus einem üblichen Leiterplattenmaterial wie FR-2, FR-3, FR-4, FR-4-Low-Tg, CEM-1 , CEM-x, PI, CE, Aramid und dergleichen Substratmaterialien mit beidseitig hergestellter Leiterbahnstruktur (4, 5) verwendet und ein funktionelles Element (3) wird flächig mittels Ultraschall beziehungsweise einem Reibschweißvorgang auf die zumindest zwei gezeichneten Leiterbahnstrukturen (4) kontaktiert.
In einer ersten Ausführungsform kann dabei das funktionelle Element (3) aus Kupfer oder Aluminium bestehen und es wird dabei üblicherweise mit der aus Kupfer bestehende Leiterbahnstruktur (4) eine intermetallische Verbindung hergestellt.
In weiteren Ausbildungen der vorliegenden Erfindung können die
Oberflächen der Kontaktpaare (3, 4) chemisch oder galvanisch oder mittels Heißverzinnung (HAL) beschichtet sein. Bei entsprechender Materialpaarung wird bei einem üblichen Frequenzbereich von einigen kHz bis über 30 kHz Ultraschallenergie und bei entsprechender Sonotrodenausbildung und bei entsprechendem Anpressdruck eine flächige intermetallische Verbindung hergestellt.
Lediglich in einem wenige μm-Tiefe umfassenden Kontaktbereich wird eine für die Ausbildung des intermetallischen Kontaktes erforderliche hohe Temperatur erreicht und insgesamt erfährt das gesamte System örtlich keine große Erwärmung, sodass gegenüber Punktschweiß-Verbindungen nahezu keine Thermospannungen auftreten und die Verbindungspartner auch nach dem Verbindungsvorgang eine plane Lage aufweisen. Bei Verwendung von lackisolierten, funktionellen Elementen (3) kann bei spezieller Ausbildung der Kontaktpartner (3, 4) und bei entsprechender Ausbildung der Lackschicht eine intermetallische Kontaktschicht (6) erreicht werden. Es können jedoch auch die Kontaktflächen mechanisch und/oder chemisch von einer allfälligen Isolationsschicht befreit werden. Dabei können Schleifverfahren, Bürstverfahren, Fräsverfahren oder ein Ätzverfahren oder ein Plasmaverfahren oder ein UV-Laserverfahren verwendet werden.
In der vorliegenden Figur 1 wird das funktionelle Element (3) als
Verbindungselement zwischen zwei Elementen der Leiterbahnstruktur (4) dargestellt. Grundsätzlich können noch weitere Leiterbahnstrukturen (4) kontaktiert und/oder es können auch weitere Leiterbahnstrukturen (4) unterhalb des funktionellen Elementes (3) angeordnet werden. Dabei können derartige Elemente mit einer isolierenden, polymeren Schicht abgedeckt werden oder es kann das funktionelle Element (3) in Bereichen isolierend ausgebildet werden. Dadurch können Überkreuzungen ausgebildet werden.
In einer weiteren Ausbildung der Erfindung kann das funktionelle Element (3) als Stückelement mit der gewünschten geometrischen Abmessung verwendet oder es kann das Element (3) von einer Rolle zugeführt und gegebenenfalls durch eine geeignete Ausbildung der Sonotrode beim Kontaktiervorgang abgelängt werden.
Wahlweise kann im Anschluss an den Kontaktier- und Verlegevorgang noch ein Kalandriervorgang in Form von Kalander-Rollen oder einer Flachpressvorgang ausgeführt werden, sodass dadurch die Planlage bei kritischen Produkten erhöht wird. In Figur 2 ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) in einer Innenlage (7) im Schnitt aufgezeigt. Das Substrat (7) wird für die Einbettung beim Laminiervorgang verwendet, sodass eine weitgehend gleich dicke und ebene Leiterplatte (1) erreicht ist. In dieser Figur 2 wird lediglich ein funktionelles Element (3) über einem Element einer Verdrahtungsstruktur (10) mit der intermetallischen Verbindungsschicht (6) dargestellt. Ähnlich wie in Figur 1 schematisch dargestellt, kann das funktionelle Element (3) auch Leiterbahnstrukturen überkreuzen und es können Elemente (3) auch in den Substratebenen (2, 8, 9) beziehungsweise auf den Leiterbahnstrukturen (4, 5, 10, 11 , 12) angeordnet sein. Die Kontaktierung derartiger funktionaler Elemente (3) kann über Durchsteigelöcher beziehungsweise Sacklöcher auf eine Kontaktfläche (4, 12) oder durch Freifräsung oder Laserung erfolgen.
In Figur 3 wird eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit zwei funktionellen Elementen (3) im Schnitt aufgezeigt. In dieser Mehrlagenleiterplatte (1) werden zwei funktionelle Elemente (3) dargestellt, die in die Substrate (2, 8) eingebettet sind. In dieser speziellen Ausführungsform werden die Elemente (3) auf die Rückseite einer Kupferfolie mittels Ultraschall beziehungsweise Reibschweißen kontaktiert.
Die Kupferfolien werden mittels Prepregs in einem Laminierprozess miteinander verpresst und anschließend mittels in der Leiterplattenindustrie üblicher Strukturierungsprozesse strukturiert. Dadurch werden die Leiterbahnstrukturen (4, 12) hergestellt, wobei innenliegend die Elemente (3) über intermetallische flächige Kontakte (6) angeordnet sind.
In diesem Verfahren werden die Elemente (3) nicht auf bereits strukturierte Leiterbahnelemente (4, 12) mittels Ultraschall beziehungsweise Reibschweißen kontaktiert, sondern auf vollflächige Kupferfolien, die nach dem Laminiervorgang mit isolierenden Zwischenlagen (Substraten (2, 8)) strukturiert werden. Zusätzlich wird in dieser Ausführung eine Kernlage (7) verwendet.
In Figur 4a wird eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit funktionellen Elementen (3, 22) in Schrägansicht aufgezeigt. In dieser Ausführungsvariante wird das funktionelle Element (3) - wie in Figur 3 beschrieben - innenliegend ausgeführt. Es wird also zunächst auf eine noch nicht strukturierte
Kupferfolie mittels Ultraschall über intermetallische Flächen (6) kontaktiert und dann laminiert und anschließend strukturiert und so die Leiterbahnstrukturen (4) erzeugt.
In dieser Darstellung wird ein Durchsteigeloch (21) gezeigt, mit dem ein weiteres funktionelles Element (22) über eine Leiterbahnstruktur (10) kontaktiert und so mit der Struktur (4) verdrahtet wird.
In Figur 4b ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1 ) mit funktionellen Elementen (3, 22) in Draufsicht aufgezeigt, wobei die strichliert gezeichneten Elemente (3, 10, 22) innenliegend sind. Das Element (3) wird üblicherweise bis zu den Anschlusskontaktflächen der Leiterbahnstruktur (4) geführt, da nur dadurch entsprechend hohe Ströme ohne wesentliche Erwärmung der elektrisch leitenden Verdrahtungsstrukturen möglich ist.
Es können jedoch auch dicke Elemente (3) mit lateral breiten Leiterbahnstrukturen (4) kombiniert werden, wobei der aktive Kupferquerschnitt für beide Strukturen (3, 4) ähnlich sein soll und so eine ähnlich gute Strombelastbarkeit gewährleistet ist. Es handelt sich hierbei um eine innenliegende, elektrische Verbindung, die hohe Stromflüsse ermöglicht und kreuzend ausgeführt ist. Es kann daher der relativ hohe Stromfluss an verschiedene Stellen der Leiterplatte mit geringen Verlustleistungen und geringer Wärmebelastung geführt werden. Weil die sich kreuzenden, hoch stromführenden Leiterbahnabschnitte verdeckt und in Innenlagen eingebaut sind, sind sie gegen jegliche äußere Einflüsse geschützt und dadurch beschädigungsfrei verlegt.
Damit wird auf den anderen Ebenen, insbesondere den darüber liegenden Ebenen, Platz für eine Feinverdrahtung geschaffen, die andernfalls nicht möglich wäre.
In Figur 5 ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit funktionellen Elementen (3, 22, 23) im Schnitt gezeigt. In dieser Ansicht sollen die vielfältigen Anordnungsmöglichkeiten von funktionellen Elementen (3, 22, 23) dargestellt werden.
Hier sind in zwei Höhen versetzt zueinander angeordnete, in zusätzlichen Lagen angeordnete Elemente in Form von stromführenden Runddrähten 22, 23 verlegt. Die Runddrähte 22, 23 sind sich gegenseitig berührend, elektrisch leitfähig über eine intermetallische Verbindung verbunden.
Diese Elemente (22) sind über intermetallische Flächen (6) mit den
Leiterbahnstrukturen (10, 11 ) und über ein Durchsteigeloch (21 ) mit den Leiterbahnstrukturen (4, 12) verbunden und so im oberen Bereich der Leiterplatte (1) über eine intermetallische Fläche (6) mit den funktionellen Elementen (3, 23) verbunden. Man kann deshalb die Hochstrom führenden Elemente auch in mehreren voneinander getrennten Lagen im Leiterplattenaufbau führen. Dies ermöglicht eine hohe Komplexität des Leiterplattenaufbaus bei geringerer Anzahl von Lagen.
In Figur 6 ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit montiertem Bauteil (16) im Schnitt aufgezeigt. In der Figur 6 ist die Kontaktierung eines Bauteils (16) über eine thermische Kontaktierfläche (17) mit der Oberfläche eines funktionellen Elementes (3) gezeigt.
Dabei wird in die Leiterplatte (1) eine Kavität (15) mittels Fräsen oder Laserung hergestellt. Im gezeichneten Fall wird die Kavität komplett bis zum Element (3) hergestellt. Sie kann jedoch auch nur stückweise hergestellt werden. Die thermisch gut leitfähige Kontaktierung (17) kann elektrisch leitfähig oder isolierend ausgebildet sein. Sie kann lösbar mittels thermischer Leitpasten hergestellt oder schwer lösbar mittels thermischem Leitkleber oder einer Lötpaste mittel Lötprozess hergestellt werden.
Die freigelegte Oberfläche des Elementes (3) kann auch mittels chemischer oder galvanischer Prozesse oder mittels Pasten oder mittels Heißluftverzinnung bedeckt werden und es kann dann das Bauteil (16) mit dem jeweils optimalen Kontaktierverfahren montiert werden.
Die elektrischen Anschlüsse des Bauteils (16) sind nicht eingezeichnet. Diese können mittels SMT (Surface-Mount-Technology) oder Drahtbondtechniken und dergleichen Technologien ausgeführt werden. In dieser Ausbildung wird des Weiteren eine Vergussmasse (19) schematisch dargestellt, wobei die Vergussmasse (19) auch komplett über das Bauelement (16) angeordnet werden kann und im Falle einer optoelektronischen Funktion weitgehend transparent ausgeführt werden kann.
Das funktionelle Element (3) kann auch wesentlich größer ausgebildet sein als das Bauelement (16) und dadurch eine gute Wärmeabfuhr bewirken. Die Leiterplatte (1) wird in dieser Ausführung nach dem Stand der Technik mit einer Lötstoppmaske (13, 14) versehen.
In Figur 6 ist erkennbar, dass das funktionelle Element 3 eine Doppelfunktion hat. Einmal dient es zur Leitung von hohen Strömen, der über den gesamten Querschnitt dieses funktionellen Elements 3 geleitet wird und zum anderen dient es gleichzeitig sozusagen als innere
Kühlfläche, die die Wärme dieses dort aufsitzenden Bauteils 16 besonders gut aufnimmt und verteilt.
In einer anderen Ausgestaltung dieser Ausführung kann es auch vorgesehen sein, dass dieses funktionelle Bauteil 3 nur und ausschließlich zur thermischen Aufnahme der Wärmeleistung des Bauteils 16 dient und keine zusätzliche Funktion der erhöhten Stromleitung ausübt.
In Figur 7 ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1 ) mit einem funktionellen Element (3) mit beidseitiger Kavität (15, 18) im Schnitt aufgezeigt.
In dieser Ausführung ist ein innenliegendes funktionelles Element (3) in der Substratlage (7) eingebettet, das über intermetallische Kontaktflächen (6) mit der Leiterbahnstrukturierung (10) verbunden ist. Von oben und von unten werden in diesem Fall Kavitäten (15,16) hergestellt. Grundsätzlich wird versucht, einen guten thermischen und/oder elektrischen Kontakt zu dem Element (3) herzustellen. Dies kann durch zumindest ein stückweises Freilegen der Oberflächen des Elementes (3) erfolgen. In der schematischen Figur 7 wird noch eine Bedeckung der Oberflächen des Elementes (3) dargestellt, was jedoch keine typische Ausführungsform ergibt.
Je nach Art der zu verwendenden Bauteile können diese auf die obere oder die untere Fläche des funktionellen Elementes (3) montiert werden und es kann zusätzlich oder alternativ ein Kühlkörperelement auf die entgegengesetzte Seite montiert werden. Grundsätzlich kann das Element (3) auch so groß gewählt werden, dass auf der gleichen Seite ein Kühlkörper montiert werden kann.
In dem gezeigten Ausführungsbeispiel dient das funktionelle Element 3 als starr-flexibles Biegeelement, welches einmalig oder mit wenigen Biegezyklen erlaubt, die beiden durch dieses funktionelle Element verbundenen Leiterplattenabschnitt im Winkel gegeneinander anzustellen und so zu belassen.
In Figur 8 ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit einseitiger Kavität (18) im Schnitt aufgezeigt. Diese Ausführung mit der Kavität (18) stellt eine zweiseitige Leiterplatte (1) dar, wobei die Oberflächen mit Lötstoppmasken (13, 14) versehen sind. Die Kavität (18) wird üblicherweise bis auf die Oberfläche des Elementes (3) ausgebildet, so dass eine möglichst gute thermische Kontaktierung möglich ist. In Figur 9 ist eine schematische Darstellung einer erfindungsgemäßen multifunktionellen Leiterplatte (1) mit einem funktionellen Element (3) mit einem Bauteil (16) und einer Kavität (18) mit eingesetztem Kühlkörper (20) im Schnitt aufgezeigt.
In dieser Ausbildung sind ein Bauteil (16) und ein Kühlkörper (20) über eine thermische Kontaktierfläche (17) auf dem Element (3) befestigt. Grundsätzlich kann das Bauteil (16) auch in der Kavität (18) angeordnet werden und der Kühlkörper (20) auf der oberen Seite des Elementes (3). Die Kavität (18) wird auch in diesem Fall üblicherweise und zumindest stückweise bis zum Element (3) ausgebildet, so dass ein möglichst guter thermischer Kontakt gegeben ist.
Bezugszeichenliste
I Multifunktionelle Leiterplatte mit zumindest einem funktionalen Element 2 Substrat: Basismaterial z.B. FR-2, FR-3, FR-4, FR-4-Low-Tg, CEM-1 , CEM-x, PI, CE, Aramid, usw. bzw. Prepreg
3 Funktionales Element: rund oder rechteckig bzw. bandförmig; Kupfer oder Aluminium oder elektrisch u/o thermisch gut leitfähig
4 Leiterbahnstruktur: z.B. geätztes Kupfer 5 Leiterbahnstruktur Unterseite
6 Intermetallische Verbindung: US- bzw. Reibschweißen
7 Substrat 2: z.B. Innenlage bzw. Kernlage
8 Substrat 3: z.B. Innenlage bzw. Kernlage
9 Substrat 4: z.B. Außenlage bzw. Prepreg 10 Leiterbahnstruktur innenliegend
I I Leiterbahnstruktur innenliegend
12 Leiterbahnstruktur außenliegend
13 Soldermaske bzw. Lötstoppmaske oben
14 Soldermaske bzw. Lötstoppmaske unten 15 Kavität oben
16 Bauteil
17 Thermische Kontaktierung (inkl. mechanischer Befestigung/Montage)
18 Kavität unten
19 Vergußmasse 20 Kühlkörper Durchkontaktierung bzw. Durchsteigeloch Funktionales Element gekreuzt auf Kernlage Funktionales Element gekreuzt auf Kupferfolie

Claims

Patentansprüche
1. Multifunktionelle Leiterplatte (1) mit einer elektrisch leitfähigen Struktur (4, 5, 10, 11 , 12), dadurch gekennzeichnet, dass das ein oder mehrere Hochstrom führende Elemente (3, 22, 23) zumindest stückweise auf der elektrisch leitfähigen Struktur (4, 5, 10, 11 , 12) mittels Ultraschall beziehungsweise Reibschweißen mechanisch und elektrisch leitend befestigt ist.
2. Multifunktionelle Leiterplatte (1) nach Anspruch 1 , dadurch gekennzeichnet, dass der stückweise Kontakt (6) zwischen dem Element (3, 22, 23) und der Struktur (4, 10, 11 , 12) intermetallisch ist.
3. Multifunktionelle Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) aus Kupfer oder Aluminium ist und runden oder rechteckigen beziehungsweise abgerundeten Querschnitt aufweist.
4. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) aus Kupfer oder Aluminium ist und mit einer elektrisch leitenden und/oder isolierenden Oberflächenbeschichtung versehen ist.
5. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) aus Kupfer oder Aluminium ist und die Oberfläche galvanisch oder chemisch mit zumindest einer zusätzlichen dünnen Schicht versehen ist.
6. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) aus Kupfer oder Aluminium ist und die Oberfläche zumindest stückweise lackisoliert ist.
7. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) aus Kupfer oder Aluminium ist und die Oberfläche zumindest stückweise lackisoliert ist und derart elektrisch leitfähige Strukturen (4, 5, 10, 11 , 12) ohne elektrische Kontaktierung kreuzen können beziehungsweise dass die funktionellen Elemente (3, 22, 23) miteinander gekreuzt werden können ohne elektrische Kontaktierung.
8. Multifunktionelle Leiterplatte (1) nach Anspruch 7, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) aus Kupfer oder Aluminium ist und die Lackisolation zumindest im Bereich der Verbindungen (6) mechanisch oder thermisch oder chemisch mittels Schleifen oder Bürsten oder Flammen oder Plasmabehandlung oder UV- Laserbestrahlung oder Behandlung mit einem Lösemittel entfernt ist.
9. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) in der Lage ist Ströme bis zu 100 Ampere zu leiten.
10. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Leiterplatte (1) als starre oder semiflexible oder starr-flexible Leiterplatte ausgebildet ist.
11. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Leiterplatte (1) als einseitige oder zweiseitige Leiterplatte oder als Multilayer-Leiterplatte ausgebildet ist.
12. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) als thermisches Kontaktelement für ein Bauteil (16) ausgebildet ist.
13. Multifunktionelle Leiterplatte (1) nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das funktionelle Element (3, 22, 23) als thermisches Kontaktelement für einen Bauteil (16) ausgebildet ist und von der Unterseite oder der Oberseite oder von beiden Seiten freigefräst ist und auf einer Seite das Bauteil (16) und auf der anderen Seite der Kühlkörper (20) thermisch gut leitend kontaktiert ist und die entsprechende Kavität (15, 18) zumindest punktuell bis zu dem zumindest einen funktionellen Element (3, 22, 23) gefertigt ist.
14. Verfahren zur Herstellung einer multifunktionellen Leiterplatte (1) nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass zuerst eine ätztechnische Leiterbahnstruktur (4, 5, 10, 11 , 12) hergestellt wird und anschließend zumindest ein funktionelles Element (3, 22, 23) mittels Reibschweißen beziehungsweise Ultraschallschweißen (US-Schweißen) zumindest stückweise mit der Oberfläche eines Leiterbahnelementes (4, 5, 10, 11 , 12) elektrisch leitfähig flächig kontaktiert wird.
15. Verfahren zur Herstellung einer multifunktionellen Leiterplatte (1) nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass zumindest ein funktionelles Element (3, 22, 23) mittels Reibschweißen beziehungsweise Ultraschallschweißen (US-Schweißen) zumindest stückweise auf der Oberfläche einer noch nicht strukturierten Kupferfolie elektrisch leitfähig flächig kontaktiert wird und anschließend in einer Laminierpresse nach dem Stand der Technik zu einer Leiterplatte beziehungsweise zu einem Prepreg verpresst wird und die Kupferfolie anschließend mit Strukturen (4, 5, 10, 11 , 12) versehen wird.
16. Verfahren zur Herstellung einer multifunktionellen Leiterplatte (1 ) nach Anspruch 14 und 15, dadurch gekennzeichnet, dass durch geeignete Materialwahl der Oberflächen (3, 22, 23, 4, 5, 10, 11 , 12) und geeigneter Reibschweiß- beziehungsweise Ultraschall-Vverbindungsparameter eine intermetallische Verbindung mit guter elektrisch und thermisch leitfähiger und mechanisch stabiler flächiger Kontaktstelle (6) hergestellt wird.
17. Anwendung einer multifunktionellen Leiterplatte (1) nach einem der Ansprüche 1 bis 16 als Verdrahtungselement, das auf zumindest einer Verdrahtungsebene eine hochkomplexe Schaltung mit der Möglichkeit der Leitung hoher Ströme vereint.
18. Anwendung einer multifunktionellen Leiterplatte (1) nach einem der Ansprüche 1 bis 16 als Verdrahtungselement, das durch die Integration von zumindest einem funktionellen Element (3, 22, 23) die Wärmeableitung eines darauf montierten Bauelementes (16) wesentlich erhöht.
PCT/EP2007/000319 2006-01-31 2007-01-16 Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung WO2007087982A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AT07702783T ATE453311T1 (de) 2006-01-31 2007-01-16 Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung
CN2007800044718A CN101379894B (zh) 2006-01-31 2007-01-16 带附加功能性元件的印刷电路板及其制造方法与应用
DE502007002406T DE502007002406D1 (de) 2006-01-31 2007-01-16 Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung
US12/223,476 US20090314522A1 (en) 2006-01-31 2007-01-16 Printed Circuit Board With Additional Functional Elements, Method of Production and Use
EP07702783A EP1980143B1 (de) 2006-01-31 2007-01-16 Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006004322.7 2006-01-31
DE102006004322A DE102006004322A1 (de) 2006-01-31 2006-01-31 Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung

Publications (1)

Publication Number Publication Date
WO2007087982A1 true WO2007087982A1 (de) 2007-08-09

Family

ID=37906981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/000319 WO2007087982A1 (de) 2006-01-31 2007-01-16 Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung

Country Status (6)

Country Link
US (1) US20090314522A1 (de)
EP (1) EP1980143B1 (de)
CN (1) CN101379894B (de)
AT (1) ATE453311T1 (de)
DE (2) DE102006004322A1 (de)
WO (1) WO2007087982A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2200408A1 (de) 2008-12-17 2010-06-23 Autoliv Development AB Platinenvorrichtung, insbesondere für eine stromverbrauchende Vorrichtung in einem Kraftfahrzeug
DE202012004258U1 (de) 2012-05-02 2012-08-01 Erni Electronics Gmbh Leiterplatte mit hochbelastbarem Strompfad
DE102012008514A1 (de) 2012-05-02 2013-11-07 Erni Electronics Gmbh Leiterplatte mit hochbelastbarem Strompfad
WO2013178957A1 (fr) * 2012-06-01 2013-12-05 Hispano-Suiza Circuit electrique pour l'interconnexion d'un composant electrique, tel qu'un composant de puissance
AT13430U1 (de) * 2010-11-19 2013-12-15 Austria Tech & System Tech Verfahren zum festlegen eines bauteils in bzw. an einer leiterplatte sowie leiterplatte
WO2016074792A1 (de) * 2014-11-13 2016-05-19 Häusermann GmbH Mehrlagen-leiterplatte mit integriertem, plastisch biegbarem dickkupfer-profil
EP2716143B1 (de) * 2011-05-24 2019-09-04 JUMATECH GmbH Leiterplatte mit formteil und verfahren zu dessen herstellung
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010043077A1 (de) * 2010-10-28 2011-11-17 Continental Automotive Gmbh Mehrlagiger Schaltungsträger
DE102011103828B4 (de) * 2011-06-01 2017-04-06 Heraeus Sensor Technology Gmbh Massenproduktion kleiner Temepratursensoren mit Flip-Chips
DE102011103827B4 (de) * 2011-06-01 2014-12-24 Heraeus Sensor Technology Gmbh Verfahren zur Herstellung eines Temperatursensors
DE102012007074A1 (de) 2012-04-11 2013-10-17 Johnson Electric Germany GmbH & Co. KG Elektrisches Bauteil mit wenigstens einem flexiblen Trägermaterial und Verfahren zur Anordnung einzelner Metallkörper auf den Leiterbahnen eines flexiblen Trägermaterials
DE102012010560B4 (de) * 2012-05-29 2020-07-09 Mühlbauer Gmbh & Co. Kg Transponder, Verfahren zur Herstellung eines Transponders und Vorrichtungzum Herstellen des Transponders
EP3072370B1 (de) * 2013-11-21 2017-10-18 ZF Friedrichshafen AG Mehrfunktionale hochstromleiterplatte
DE102013226549B4 (de) * 2013-12-19 2022-03-31 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer Leiterplatte
DE102014013375A1 (de) * 2014-09-09 2016-03-10 Häusermann GmbH Leiterplatte mit thermischen Kontaktierungselementen
US9490188B2 (en) * 2014-09-12 2016-11-08 International Business Machines Corporation Compute intensive module packaging
US9496194B2 (en) * 2014-11-07 2016-11-15 International Business Machines Corporation Customized module lid
DE102016001810A1 (de) * 2016-02-17 2017-08-17 Häusermann GmbH Verfahren zur Herstellung einer Leiterplatte mit verstärkter Kupferstruktur
DE202018102765U1 (de) 2018-03-28 2018-06-12 DEHN + SÖHNE GmbH + Co. KG. Oberflächenmontierbares elektronisches Bauelement mit mindestens zwei elektrischen Anschlusselementen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0369919A1 (de) * 1988-11-14 1990-05-23 International Business Machines Corporation Leiterplatten mit selbsttragender Verbindung zwischen den Seiten
US5493076A (en) * 1993-10-15 1996-02-20 International Business Machines Corporation Structure for repairing semiconductor substrates
US6062903A (en) * 1998-06-08 2000-05-16 Delco Electronics Corporation High power surface mount interconnect apparatus for electrical power control module
WO2001075964A1 (de) * 2000-03-30 2001-10-11 Infineon Technologies Ag Halbleiter-bauelement mit einem chip und anordnung mit einem chip
US20040246662A1 (en) * 2003-06-06 2004-12-09 Electronic Theatre Controls, Inc. Power module package for high frequency switching system
US20050253233A1 (en) * 2004-04-28 2005-11-17 Takayuki Murai Power module and electric transportation apparatus incorporating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533787A (en) * 1981-11-26 1985-08-06 Autophon Ag. Printed circuit assembly
DE3147790A1 (de) * 1981-12-03 1983-06-09 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungsmodul und verfahren zu seiner herstellung
EP0152189A3 (de) * 1984-01-25 1987-12-09 Luc Technologies Limited Verbindung mit elektrischen Leitern und damit verbundene Bausteine
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
US4967201A (en) * 1987-10-22 1990-10-30 Westinghouse Electric Corp. Multi-layer single substrate microwave transmit/receive module
EP0399161B1 (de) * 1989-04-17 1995-01-11 International Business Machines Corporation Mehrschichtleiterplattenstruktur
DE4123911C1 (de) * 1991-07-18 1993-01-14 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
US5201454A (en) * 1991-09-30 1993-04-13 Texas Instruments Incorporated Process for enhanced intermetallic growth in IC interconnections
US5172301A (en) * 1991-10-08 1992-12-15 Lsi Logic Corporation Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same
US5298715A (en) * 1992-04-27 1994-03-29 International Business Machines Corporation Lasersonic soldering of fine insulated wires to heat-sensitive substrates
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
WO2000074138A1 (de) * 1999-05-31 2000-12-07 Siemens Aktiengesellschaft Vorrichtung zur kühlung eines elektrischen bauteils
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
DE202005001161U1 (de) * 2005-01-24 2005-03-31 Juma Leiterplattentechologie M Drahtgeschriebene Leiterplatte oder Platine mit Leiterdrähten mit rechteckigem oder quadratischem Querschnitt

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0369919A1 (de) * 1988-11-14 1990-05-23 International Business Machines Corporation Leiterplatten mit selbsttragender Verbindung zwischen den Seiten
US5493076A (en) * 1993-10-15 1996-02-20 International Business Machines Corporation Structure for repairing semiconductor substrates
US6062903A (en) * 1998-06-08 2000-05-16 Delco Electronics Corporation High power surface mount interconnect apparatus for electrical power control module
WO2001075964A1 (de) * 2000-03-30 2001-10-11 Infineon Technologies Ag Halbleiter-bauelement mit einem chip und anordnung mit einem chip
US20040246662A1 (en) * 2003-06-06 2004-12-09 Electronic Theatre Controls, Inc. Power module package for high frequency switching system
US20050253233A1 (en) * 2004-04-28 2005-11-17 Takayuki Murai Power module and electric transportation apparatus incorporating the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2200408A1 (de) 2008-12-17 2010-06-23 Autoliv Development AB Platinenvorrichtung, insbesondere für eine stromverbrauchende Vorrichtung in einem Kraftfahrzeug
AT13430U1 (de) * 2010-11-19 2013-12-15 Austria Tech & System Tech Verfahren zum festlegen eines bauteils in bzw. an einer leiterplatte sowie leiterplatte
US9462701B2 (en) 2010-11-19 2016-10-04 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for mounting a component in or on a circuit board, and circuit board
EP2716143B1 (de) * 2011-05-24 2019-09-04 JUMATECH GmbH Leiterplatte mit formteil und verfahren zu dessen herstellung
US10736214B2 (en) 2011-05-24 2020-08-04 Jumatech Gmbh Printed circuit board having a molded part and method for the production thereof
DE202012004258U1 (de) 2012-05-02 2012-08-01 Erni Electronics Gmbh Leiterplatte mit hochbelastbarem Strompfad
DE102012008514A1 (de) 2012-05-02 2013-11-07 Erni Electronics Gmbh Leiterplatte mit hochbelastbarem Strompfad
WO2013178957A1 (fr) * 2012-06-01 2013-12-05 Hispano-Suiza Circuit electrique pour l'interconnexion d'un composant electrique, tel qu'un composant de puissance
US9350094B2 (en) 2012-06-01 2016-05-24 Labinal Power Systems Electrical circuit for the interconnection of an electrical component, such as a power component
RU2631263C2 (ru) * 2012-06-01 2017-09-20 Лабиналь Пауэр Системз Электрическая цепь для соединения с электрическим компонентом, таким как силовой компонент
WO2016074792A1 (de) * 2014-11-13 2016-05-19 Häusermann GmbH Mehrlagen-leiterplatte mit integriertem, plastisch biegbarem dickkupfer-profil
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Also Published As

Publication number Publication date
US20090314522A1 (en) 2009-12-24
EP1980143B1 (de) 2009-12-23
DE102006004322A1 (de) 2007-08-16
ATE453311T1 (de) 2010-01-15
EP1980143A1 (de) 2008-10-15
CN101379894B (zh) 2011-04-06
CN101379894A (zh) 2009-03-04
DE502007002406D1 (de) 2010-02-04

Similar Documents

Publication Publication Date Title
EP1980143B1 (de) Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung
EP1985163B1 (de) Biegbare leiterplatte mit zusätzlichem funktionalem element und einer kerbfräsung und herstellverfahren und anwendung
DE69708879T2 (de) Z-achsenzwischenverbindungsverfahren und schaltung
DE112016005794B4 (de) Schaltungsanordnung und elektrischer Anschlusskasten
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
DE112016005766B4 (de) Schaltungsanordnung und elektrischer anschlusskasten
WO2009132922A2 (de) Substrat-schaltungsmodul mit bauteilen in mehreren kontaktierungsebenen
EP1841299A2 (de) Verbindungseinrichtung für elektronishche Bauelemente
DE102014203309A1 (de) Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
EP2649864A1 (de) Leiterplatte
EP1980142B1 (de) Leiterplatte mit funktionalen elementen und selektiv gefüllten und thermisch leitfähigen durchsteigelöchern sowie herstellverfahren und anwendung
EP2188839B1 (de) Verfahren zum herstellen einer kühlanordnung für eine elektronische schaltungsanordnung mit wärme erzeugenden leistungshalbleitern
EP3338302B1 (de) Schaltungsträger, leistungselektronikanordnung mit einem schaltungsträger
DE112012002829T5 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
WO1995031883A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
EP2092811B1 (de) Drahtbeschriebene leiterplatte
WO2007080027A1 (de) Anordnung zur kühlung von leistungsbauelementen auf leiterplatten und verfahren zur herstellung derselben
DE102015216417B4 (de) Leiterplatte und Verfahren zur Herstellung solch einer Leiterplatte
EP3503694B1 (de) Verfahren zum herstellen einer wärmeleitenden verbindung zwischen einem leistungsbauteil und einer metallischen schicht eines schaltungsträgers
DE102011077469A1 (de) Solarzellenmodul und Verfahren zu dessen Herstellung
DE102019215792A1 (de) Schaltungssubstrat für ein Halbleitermodul, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleitermoduls
WO2024061724A1 (de) Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen

Legal Events

Date Code Title Description
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007702783

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200780004471.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12223476

Country of ref document: US