WO2002080573A1 - Quantization apparatus, quantization method, quantization program, and recording medium - Google Patents

Quantization apparatus, quantization method, quantization program, and recording medium Download PDF

Info

Publication number
WO2002080573A1
WO2002080573A1 PCT/JP2002/003061 JP0203061W WO02080573A1 WO 2002080573 A1 WO2002080573 A1 WO 2002080573A1 JP 0203061 W JP0203061 W JP 0203061W WO 02080573 A1 WO02080573 A1 WO 02080573A1
Authority
WO
WIPO (PCT)
Prior art keywords
quantization
value
scale value
rounding
circuit
Prior art date
Application number
PCT/JP2002/003061
Other languages
English (en)
French (fr)
Other versions
WO2002080573A9 (en
Inventor
Haruo Togashi
Akira Sugiyama
Takuya Kitamura
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to JP2002577444A priority Critical patent/JPWO2002080573A1/ja
Priority to US10/473,029 priority patent/US7286715B2/en
Priority to EP02707218A priority patent/EP1377070A4/en
Priority to KR10-2003-7012664A priority patent/KR20030086331A/ko
Publication of WO2002080573A1 publication Critical patent/WO2002080573A1/ja
Publication of WO2002080573A9 publication Critical patent/WO2002080573A9/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/15—Data rate or code amount at the encoder output by monitoring actual compressed data size at the memory before deciding storage at the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Definitions

  • Quantizer quantization method, quantization program, and recording medium
  • the present invention relates to a quantization device, a quantization method, a quantization program, and a recording medium for quantizing and compressing and encoding an image signal.
  • a data recording / reproducing apparatus which records a digital video signal and a digital audio signal on a recording medium and reproduces the data from the recording medium is known. Since the data capacity of a digital video signal is enormous, it is general that the digital video signal is compressed and encoded by a predetermined method and recorded on a recording medium. In recent years, the MPEG2 (Moving Picture Experts Group 2) method is known as a standard method of compression encoding.
  • Compression encoding using DCT is performed in frame units. For example, an input digital video signal is divided into blocks of a predetermined size, a DCT operation is performed on the divided blocks, and coefficients obtained by the DCT operation are quantized. The quantized representative value is subjected to variable length coding and compression coding. Conventionally, as a quantization rounding precision used in quantization in a DCT operation, a predetermined one such as, for example, rounding off, rounding off, rounding down, or rounding down has been fixedly used.
  • the amplitude of the DCT coefficient is A method of changing the quantization rounding accuracy depending on the frequency, and a method of changing the quantization rounding accuracy depending on the frequency component of the DCT coefficient, as disclosed in Japanese Patent Application Laid-Open No. H10-304003.
  • a method has been proposed. However, even with such a method, there is a problem that image quality degradation due to certain coding noise is inevitable.
  • an object of the present invention is to provide a quantization apparatus capable of dynamically changing the rounding precision at the time of quantization with a simple configuration, effectively suppressing coding noise, and preventing image quality degradation.
  • a method, a quantization program, and a recording medium are provided. Disclosure of the invention
  • the present invention provides a rounding accuracy setting unit that sets a quantization threshold value according to a set quantization scale value, and a set quantization scale value and a rounding accuracy setting unit.
  • the present invention provides a rounding accuracy setting step of setting a quantization threshold value according to a set quantization scale value, and a quantization threshold value set by the set quantization scale value and the rounding accuracy setting step. And a quantization step for quantizing the image signal based on the quantization method.
  • the present invention also relates to a computer-readable storage medium storing a quantization method for quantizing an image signal.
  • the quantization method includes a step of setting a rounding precision for setting a quantization threshold according to the set quantization scale value, and a step of setting the quantization scale value and the rounding precision setting. And a quantization step for quantizing the image signal based on the quantization threshold set in the step (a).
  • the present invention also relates to a recording medium storing a quantization program for causing a computer device to execute a quantization method for quantizing an image signal, wherein the quantization method comprises a quantization step according to a set quantization scale value.
  • It is a recording medium characterized by the following.
  • the image signal is quantized based on the quantization threshold set according to the set quantization scale value and the set quantization scale value.
  • the quantization rounding accuracy is controlled according to the image characteristics.
  • FIGS. 1A and 1B are block diagrams showing an example of a configuration of a digital VTR to which an embodiment of the present invention is applied
  • FIG. 2 is a schematic diagram showing an example of a configuration of an MPEG encoder
  • FIG. 5 is a schematic diagram showing a rounding process in the case of 5 rounding and 6 rounding
  • FIG. The figure is a schematic diagram showing an example of weighting factors for each coefficient in the DCT block.
  • 3 is a schematic diagram illustrating a configuration of an example of a quantization circuit.
  • video data is divided into blocks, DCT is performed for each block, and DCT coefficients obtained by (Discrete Cosine Transform) are quantized to obtain video data.
  • DCT Discrete Cosine Transform
  • the rounding accuracy of quantization is controlled according to the quantization scale value, that is, the value to be divided at the time of quantization.
  • FIGS. 1A and 1B show an example of the configuration of a digital VTR to which an embodiment of the present invention is applied.
  • This digital VTR allows a digital video signal compression-encoded by the MPEG system to be directly recorded on a recording medium.
  • the externally input signals to this recording system are two types of serial digital input and output signals, a serial data interface (SDI) signal and a serial data transport interface (SDTI) signal.
  • SDI serial data interface
  • SDTI serial data transport interface
  • SDI is an interface specified by SMPTE for transmitting (4: 2: 2) component video signals, digital audio signals, and additional data.
  • the SDTI transmits an MPEG elementary stream (hereinafter referred to as MP EGES), which is a stream in which a digital video signal is compression-coded by the MPEG method.
  • the ES is a 4: 2: 2 component.
  • SDT I-CP Content Package
  • MP EGES is separated into access units and packed in frames. SDT I-CP requires sufficient transmission bandwidth (27 MHz or 36 M at clock rate)
  • the SDI signal transmitted by the SDI is input to the SDI input unit 101.
  • the SDI input unit 101 converts the supplied SDI signal from a serial signal to a parallel signal and outputs it.At the same time, it extracts the input synchronization signal, which is the phase reference of the input included in the SDI signal, and outputs a timing generator. Output to TG102.
  • the SDI input unit 101 separates a video signal and an audio signal from the converted parallel signal.
  • the separated video input signal and audio input signal are output to the MPEG encoder 103 and the delay circuit 104, respectively.
  • the evening timing generator TG102 extracts a reference synchronization signal from the input external reference signal REF.
  • the timing generator TG synchronizes the reference synchronizing signal and the input synchronizing signal supplied from the SDI input section 101 with a predetermined reference signal to generate the evening signal necessary for this digital VTR. Generate and supply to each block as timing pulse.
  • the MPEG encoder 103 converts the input video input signal into DCT by converting it into coefficient data, quantizing the coefficient data, and then using a variable-length code. Become The variable length coded (VLC) data output from the MPEG encoder 103 is an elementary stream (ES) compliant with MPEG2. This output is supplied to one input terminal of a recording-side multi-format converter (hereinafter, referred to as recording-side MFC) 106.
  • recording-side MFC recording-side multi-format converter
  • the delay circuit 104 functions as a delay line for adjusting the input audio input signal to the processing delay of the video signal in the MPEG encoder 103 without any compression. is there.
  • the audio signal delayed by the delay circuit 104 is output to the ECC encoder 107. This is because the audio signal is treated as an uncompressed signal in the digital VTR according to the embodiment.
  • the SDTI signal transmitted and supplied from the outside by the SDTI is input to the SDTI input unit 105.
  • the SDTI signal is synchronously detected by the SDTI input section 105. Then, it is temporarily stored in the buffer, and the elementary stream is extracted.
  • the extracted elementary stream is supplied to the other input terminal of the MFC 106 on the recording side.
  • the synchronization signal obtained by the synchronization detection is supplied to the above-described timing generator TG102 (not shown).
  • the SDTI input unit 105 further extracts a digital audio signal from the input SDTI signal.
  • the extracted digital audio signal is supplied to the ECC encoder 107.
  • the digital VTR according to the embodiment can directly input the MPEGES independently of the baseband video signal input from the SDI input unit 101.
  • the recording-side MFC circuit 106 has a stream converter and a selector, and the MFC circuit supplied from the SDI input unit 101 and the SDTI input unit 105 One of the PEGES is selected, and the DCT coefficients of the selected MPEGES are grouped for each frequency component through a plurality of DC blocks forming one macroblock, and the grouped frequency components are sequentially sorted from the low frequency component. Sort to The stream in which the MPEGES coefficients are rearranged is hereinafter referred to as a “conversion elementary stream”. By rearranging MPEGES in this way, as many DC coefficients and low-order AC coefficients as possible during search playback are picked up, contributing to the improvement of the quality of search images.
  • the conversion elementary stream is provided to £ ⁇ 3.
  • the ECC encoder 107 is connected to a large-capacity main memory (not shown), and has a packing and shuffling unit, an outer code encoder for audio, an outer code encoder for video, an inner code encoder, a shuffling unit for audio and Built-in video shuffling unit.
  • the ECC encoder 109 includes a circuit for adding an ID in sync block units and a circuit for adding a synchronization signal.
  • a product code is used as an error correction code for a video signal and an audio signal.
  • the product code encodes an outer code in the vertical direction of a two-dimensional array of video signals or audio signals, and encodes an inner code in the horizontal direction, thereby encoding the data symbol twice.
  • a Reed-Solomon code can be used as the outer code and inner code.
  • the ECC encoder 107 is supplied with the conversion elementary stream output from the MFC circuit 106 and the audio signal output from the SDTI input section 105 and the delay circuit 104. Is done.
  • the ECC encoder 107 performs shuffling and error correction coding on the supplied converted elementary stream and audio signal. An ID and synchronization signal are added to each sync block and output as recording data I do.
  • the recording data output from the ECC encoder 100 is converted to a recording RF signal by an equalizer EQ108 including a recording amplifier.
  • the recording RF signal is supplied to a rotating drum 109 provided with a rotating head in a predetermined manner, and is recorded on a magnetic tape 110.
  • a plurality of magnetic heads having different azimuths of the heads forming adjacent tracks are attached to the rotating drum 109.
  • the scramble processing may be performed on the recording data as needed. Also, digital modulation may be performed at the time of recording, and partial, response class 4 and Viterbi codes may be used. Note that the equalizer 108 includes both a configuration on the recording side and a configuration on the reproduction side.
  • a reproduction signal reproduced by the rotating drum 109 from the magnetic tape 110 is supplied to a reproduction-side configuration of an equalizer 108 including a reproduction amplifier and the like.
  • the equalizer 108 performs equalization and waveform shaping on the reproduced signal. Demodulation of digital modulation, video decoding, etc. are performed as necessary.
  • the output of the equalizer 108 is supplied to the ECC decoder 111.
  • the ECC decoder 111 performs processing reverse to that of the ECC encoder 107 described above, and includes a large-capacity main memory, an inner code decoder, a deshuffling unit for audio and video, and an outer code decoder. Including da. Further, the ECC decoder 111 includes a deshuffling and depacking unit and a data interpolation unit for video. Similarly, for audio, it includes an audio AUX separation unit and a data interpolation unit.
  • the ECC decoder 111 detects the synchronization of the playback data, detects the synchronization signal added to the head of the sync block, and detects the sync block. Cut out the clip. For the reproduced data, error correction of the inner code for each sync block is performed, and then ID interpolation processing is performed on the sync block. The playback data with the interpolated ID is separated into video data and audio data. Video data and audio data are each deshuffled, and the order of data shuffled during recording is restored. For the deshuffled data, error correction of the outer code is performed.
  • an error flag is set for data having an error that exceeds the error correction capability and cannot be corrected.
  • a signal ERR indicating the data including the error is output.
  • the error-corrected reproduced audio data is supplied to the SDT output section 115, and is also supplied with a predetermined delay by the delay circuit 114 to the SDI output section 116.
  • the delay circuit 114 is provided in order to absorb a delay caused by the video data processing in the MPEG decoder 113 described later.
  • the error-corrected video data is supplied to the reproduction-side MFC circuit 112 as a reproduction conversion elementary stream.
  • the above-mentioned signal ERR is also supplied to the reproduction side MFC circuit 112.
  • the reproduction-side MFC 112 performs the reverse processing of the recording-side MFC 106 described above, and includes a stream converter. In the stream converter, the reverse process is performed with the stream converter on the recording side. That is, the DCT coefficients arranged for each frequency component across the DCT blocks are rearranged for each DCT block. As a result, the reproduced signal is converted into an elementary stream conforming to MPEG2. At this time, if the signal ERR is supplied from the ECC decoder 111, the corresponding data is completely compliant with MPEG2. And output.
  • the MPEGES output from the reproduction side MFC circuit 112 is supplied to the MPEG decoder 113 and the SDTI output unit 115.
  • the MPEG decoder 113 decodes the supplied MPEGES and restores the original uncompressed video signal. That is, the MPEG decoder 113 performs an inverse quantization process and an inverse DCT process on the supplied MPEGES.
  • the decoded video signal is supplied to the SDI output section 116.
  • the audio data separated from the video data by the ECC decoder 111 is supplied to the output unit 111 via the delay 114.
  • the SDI output section 116 the supplied video data and audio data are mapped into an SDI format, and are converted into an SDI signal having a SDI format data structure. This SDI signal is output to the outside.
  • audio data separated from video data by the ECC decoder 111 is supplied to the output part 115 of the thirty-one units.
  • the video data and audio data as elementary streams are mapped to the SDTI format, and the SDTI signal, which is converted to an SDTI signal having a data structure of the SDTI format, is externally transmitted. Is output.
  • the system controller 117 (abbreviated as syscon 117 in FIGS. 4A and 4B) is composed of, for example, a microcomputer, and communicates with each block by a signal SY-I ⁇ . This controls the overall operation of this digital VTR.
  • the Servo 118 communicates with the system controller 117 via the signal SY-SV, while the signal SV-I ⁇ controls the running of the magnetic tape 110 and the drive of the rotating drum 109. And so on.
  • FIG. 2 schematically shows an example of the configuration of the MPEG encoder 103 in the digital VTR of FIG.
  • the MPEG encoder 103 is roughly composed of a blocking circuit 300, a delay circuit 301, a DCT mode selection circuit 302, a DCT circuit 303, a quantization circuit 304, and a variable circuit. And a long coding (VLC) circuit 305.
  • VLC long coding
  • the digitized video signal supplied to the MPEG encoder 103 is converted into a raster block by a blocking circuit 300, and is divided and output in units of DCT blocks for performing DCT.
  • the DCT block is configured in a matrix of, for example, 8 pixels ⁇ 8 pixels, and includes one DC component and 63 AC coefficients.
  • the data output from the blocking circuit 300 in units of DCT blocks is given a predetermined delay by the delay circuit 301 and supplied to the DCT circuit 303 and the DCT mode selection circuit 310 Supplied to The DCT mode selection circuit 302 switches between performing DCT in the DCT circuit 303 on a field basis or on a frame basis.
  • the mode selection signal output from the DCT mode selection circuit 302 is supplied to the DCT circuit 303.
  • the zero-throw circuit 303 performs DCT on the DCT block unit data output from the delay circuit 301 based on the DCT mode selected by the DCT mode selection circuit 302, and calculates the DCT coefficient. Generate. The generated DCT coefficient is supplied to the quantization circuit 304.
  • the DCT coefficient output from the DCT circuit 303 is quantized by the quantization circuit 304.
  • the quantization circuit 304 has a quantization scale value register (not shown) in which a quantization scale value (quantizer—scale) is stored (not shown).
  • the quantization scale value stored in the quantization scale value register is Quantize DCT coefficients using At this time, the precision of quantization rounding in the quantization operation Is changed according to the quantization scale value, and quantization is performed according to the properties of the image.
  • the output of the quantization circuit 304 is supplied to the VLC circuit 105, is subjected to variable-length encoding, is output as MPEGES, and is output.
  • the processing in the quantization circuit 304 will be described more specifically.
  • the basic processing in the quantization circuit 304 is performed after weighting each coefficient constituting the DCT block composed of 8 pixels ⁇ 8 pixels using a predetermined weighting coefficient (Intra_Quantiser_Matrix).
  • the DCT coefficients are quantized by dividing the coefficients based on a quantizer scale. At the time of this quantization, a rounding process with rounding accuracy according to the quantization scale value is applied by a process described later.
  • the sixth value is selected as the representative value from among the numerical values that are separated every 10 shown on the horizontal axis. For example, a representative value of a numerical value of 5 or more and 14 or less is set to 10. That is, numbers between 5 and 14 are rounded to 10.
  • the value is selected as the representative value. For example, a representative value of a numerical value of 6 or more and 15 or less is set to 10.
  • the fourth value is selected as a representative value from the numerical values delimited by 10 units shown on the horizontal axis. For example, a representative value of a numerical value of 7 or more and 16 or less is set to 10. That is, numbers between 7 and 16 are rounded to 10.
  • the rounding accuracy of FIG. 5 is greater than the rounding accuracy of FIG. It can be said that the precision is rounded more in the truncation direction. Also, the rounding accuracy can be said to be a threshold value for controlling rounding up and down when quantizing a certain value.
  • quantization is performed by setting the rounding accuracy in accordance with the above-described quantization scale value.
  • optimal quantization is performed according to the properties of the image, and deterioration of the image quality due to image compression is suppressed to a minimum. That is, the quantization scale value is small in an image that is easy to compress, and large in an image that is difficult to compress. Therefore, quantization is performed with optimal rounding accuracy based on this quantization scale value.
  • (v, u) represents the coordinates of each coefficient in the DCT block
  • W (v, u) represents a weighting coefficient (Intra_Quantizser) for each coefficient as shown in FIG. — Matrix).
  • This weighting coefficient is prepared as an initial value in MPEG2.
  • the operator "div” indicates the fractional truncation division operation. Numerical values [16] and [32] in Equations (1) and (2) are used for convenience for bit shifting (digit alignment) of each numerical value used in the above-described calculation.
  • the operator "sign” indicates that the following cases are to be classified. Note that here, for the convenience of description, It uses a C language expression.
  • the value M in Equation (2) is a parameter for setting the rounding accuracy that can be set for each quantizer-scale value.
  • the value M is set based on the following Equation (3).
  • Equation (3) the description of Expression (3) is expressed in C language, which is a programming language such as a computer.
  • the DCT coefficient F (v, u) is quantized by the above operation, and the quantized DCT coefficient QF (v, u) is obtained.
  • FIG. 7 shows an example of the configuration of the quantization circuit 304 described above.
  • equation (2) is transformed into the following equation (4) to correspond to the configuration of FIG.
  • the DCT coefficient F (v, u) output from the DCT circuit 303 is
  • the quantization of the DCT coefficient F (v, u) is performed by the above-described quantization matrix shown in FIG. 6 based on the above equation (1).
  • the result of quantization is shifted by 4 bits by a 4-bit shift circuit (not shown), and is multiplied by [16].
  • the value wF (v, u) thus obtained is converted into an absolute value by the absolute value circuit 31 and supplied to one input terminal of the multiplier 33.
  • the magnitude of [0] is determined for each of the calculated values wF (v, u), and the value sign ⁇ wF (v, u) ⁇ is determined based on the determination result as described above. Is required.
  • the obtained value sign ⁇ wF (v, u) ⁇ is Route 32 feeds.
  • a quantization scale quantiser_scale is supplied from a rate control unit 39 which is a configuration external to the quantization circuit 304.
  • This quantization scale is supplied to a reciprocal ROM (Read Only Memory) 37 and an M setting circuit 38.
  • the rate control unit 39 estimates the amount of generated code by quantization in advance, and based on the estimated amount of generated code, ensures that the amount of generated code per frame does not exceed a certain value.
  • the quantization scale is determined.
  • the reciprocal value corresponding to the quantization scale value is stored in advance, and by inputting the quantization scale value, the corresponding reciprocal value is output. I have.
  • a value M which is a parameter for setting the rounding accuracy is set based on the supplied quantization scale quantiser_scale.
  • the value M is set on the basis of the above equation (3) according to the quantization scale quantize and scale.
  • the value M set based on equation (3) above is used by dividing it by [32].
  • U) ⁇ is supplied at a predetermined timing.
  • the value 51 11 ⁇ ?, 11) ⁇ sets the sign of the value M according to the value wF (v, u).
  • the value M signed by the value sign ⁇ wF (v, u) ⁇ is supplied to one input of the adder 34.
  • the quantization scale quantiser_scale determined by the rate control unit 39 is inverted by the reciprocal ROM 37 to be l / quantiser_scale, and supplied to the other input terminal of the multiplier 33.
  • the multiplier 3 multiplied by the value supplied to the one and the other input terminal, the value wF (v, u) / quantiser- output c the multiplier 3 3 to obtain the scale, the other input of adder 34 Supplied to the end.
  • Adder At 34 the value wF (v, u) / quantiser-scale output from the multiplier 33 and the value M supplied from the M setting circuit 38 are added.
  • the output of the adder 34 is supplied to a 5-bit shift circuit 35, where it is shifted by 5 bits and the fractional part is discarded. Up to this point, the calculation by the above equation (4) has been performed.
  • fractional part is truncated from the output of the adder 34 by the 5-bit shift circuit 35, so that the representative value obtained by rounding the value obtained by quantizing the DCT coefficient by the weighting coefficient with the rounding precision based on the value M is obtained. Will be obtained.
  • the DCT coefficient QF (v, u) quantized with the rounding precision corresponding to the parameter M output from the 5-bit shift circuit 35 is supplied to the circuit (305).
  • the value sign ⁇ wF (v, u) ⁇ delayed by the processing time of the absolute value circuit 31, the multiplier 33, the adder 34, and the 5-bit shift circuit 35 is VL.
  • the DCT coefficient QF (v, u) is supplied to the C circuit 305.
  • the DCT coefficient QF (v, u) is subjected to variable-length coding using the value sign ⁇ wF (v, u) ⁇ in the ⁇ circuit 305.
  • Pixel shift processing is a method of evaluating the image quality degradation when the coded image data is decoded, dubbed, and re-encoded repeatedly. Evaluate the image degradation when dubbing by shifting the DCT block little by little in the DCT block.
  • the output DCT coefficients will be different
  • using a method called back search image data that has been quantized at a past quantization scale is generated in the current quantization process. Although it is possible to estimate the previously used quantization scale based on the generated decimal part, if encoding is performed by changing the way of cutting the DCT block, this back search uses the past quantization scale value. You can't guess.
  • the image shift process measures how much difference occurs between the original image and the image data coded by changing the way of cutting the DCT block. In this way, it is possible to evaluate the deterioration of image quality due to encoding.
  • the accuracy of quantization rounding is controlled according to the quantization scale quantiser-scale.
  • the quantization scale is controlled by the code amount control based on the estimation result of the generated code amount in the rate control unit 39, where the value is small for images that are easy to compress and large for images that are difficult to compress.
  • the rounding precision is controlled so as to work in a more truncated direction. That is, the value M is reduced as the quantization scale value is increased, and the value QF (v, u) is more truncated when the decimal part is truncated.
  • the rounding precision at the time of quantization is set appropriately according to the characteristics of the image, and the optimal quantization can be performed for each.Thus, it is possible to minimize the image quality deterioration due to the image compression processing. Become.
  • the above-described quantization circuit 304 can also be realized by software on a computer device.
  • the value M which is a parameter of the rounding accuracy set as in equation (3), is stored in a memory, and the above equations (1), (2), and (3) are implemented by software. Is easy.
  • This software is provided by being recorded on a recording medium such as a CD-ROM (Compact Disc-Read Only Memory), and can be executed on the computer by being installed in the computer in a predetermined manner. State. Since the configuration of the computer device is very well known, the description is omitted.
  • the MPEG2 scheme in which an image is subjected to DCT and encoded in block units is adopted as the image data encoding scheme, but this is not limited to this example.
  • the encoding method encodes the image data in block units, other encoding methods can be used.
  • the digital VTR is described as an example to which this embodiment is applied, but this is not limited to this example.
  • This embodiment can also be applied to other image processing devices that compress and encode image data using block coding, for example, image transmitting devices that compress and encode image data for transmission. is there.
  • the quantization rounding accuracy is controlled according to the quantization scale value. Therefore, the quantization rounding accuracy according to the characteristics of the image can be used, and the optimum quantization can be performed according to the characteristics of the image.
  • encoding noise can be effectively suppressed according to the characteristics of the image, and deterioration in image quality due to image compression processing can be suppressed to a minimum.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

明 細 書
量子化装置、 量子化方法、 量子化プログラムおよび記録媒体 技術分野
この発明は、 画像信号を量子化して圧縮符号化する量子化装置、 量子 化方法、 量子化プログラムおよび記録媒体に関する。 背景技術
ディジタル VT R (Video Tape Recorder) に代表されるように、 ディ ジ夕ルビデオ信号およびディジ夕ルオーディォ信号を記録媒体に記録し， また、 記録媒体から再生するようなデータ記録再生装置が知られている ディジタルビデオ信号は、 データ容量が膨大となるため、 所定の方式で 圧縮符号化されて記録媒体に記録されるのが一般的である。 近年では、 MP E G 2 (Moving Picture Experts Group 2)方式が圧縮符号化の標準 的な方式として知られている。
MP E G 2では、 動き検出を用いた予測符号化と D C T (Discrete Co sine Transform)とで得られたデータを量子化して圧縮符号化を行い、 さらに、 可変長符号化を用いて圧縮効率を高めている。
フレーム単位では D CTを用いた圧縮符号化が行われる。 例えば、 入 力されたディジ夕ルビデオ信号が所定サイズのプロック単位に分割され, その分割されたブロックに対して D C T演算が行われ、 D C T演算によ り得られた係数が量子化される。 量子化された代表値は、 可変長符号化 されて圧縮符号化される。 従来では、 D CT演算における量子化の際に 用いられる量子化丸め精度は、 例えば 4捨 5入、 5捨 6入、 切り捨てな どの、 予め決められたものが固定的に用られていた。
上述のように量子化の際の丸め精度を固定して量子化を行なう場合に は、 量子化が容易な画像と難しい画像の両方を効率良く圧縮符号化する ことが困難であるという問題点があった。
これに対し、 量子化時の丸め精度を動的に変化させる方法としては、 例えば特開平 1 0— 3 0 4 3 6 2号公報に開示されるように、 D C T係 数の振幅の大きさに依存して量子化丸め精度を変化させる方法や、 特開 平 1 0— 3 0 4 3 6 3号公報に開示されるように、 D C T係数の周波数 成分に依存して量子化丸め精度を変化させる方法が提案されている。 し かし、 このような方法によっても、 一定の符号化ノイズによる画質劣化 は免れないという問題点があつた。
したがって、 この発明の目的は、 簡単な構成によって量子化時の丸め 精度を動的に変化させ、 有効に符号化ノイズを抑制でき、 画質劣化を防 止することが可能な量子化装置、 量子化方法、 量子化プログラムおよび 記録媒体を提供することにある。 発明の開示
この発明は、 上述した課題を解決するために、 設定された量子化スケ —ル値に応じて量子化閾値を設定する丸め精度設定手段と、 設定された 量子化スケール値と丸め精度設定手段により設定された量子化閾値とに 基づき画像信号を量子化する量子化手段とを有することを特徴とする量 子化装置である。
また、 この発明は、 設定された量子化スケール値に応じて量子化閾値 を設定する丸め精度設定のステップと、 設定された量子化スケール値と 丸め精度設定のステップにより設定された量子化閾値とに基づき画像信 号を量子化する量子化のステップとを有することを特徴とする量子化方 法である。
また、 この発明は、 画像信号を量子化する量子化方法をコンピュータ 装置に実行させる量子化プログラムにおいて、 量子化方法は、 設定され た量子化スケール値に応じて量子化閾値を設定する丸め精度設定のステ ップと、 設定された量子化スケール値と丸め精度設定のステップにより 設定された量子化閾値とに基づき画像信号を量子化する量子化のステツ プとを有することを特徴とする量子化プログラムである。
また、 この発明は、 画像信号を量子化する量子化方法をコンピュータ 装置に実行させる量子化プログラムが記録された記録媒体において、 量 子化方法は、 設定された量子化スケール値に応じて量子化閾値を設定す る丸め精度設定のステップと、 設定された量子化スケール値と丸め精度 設定のステップにより設定された量子化閾値とに基づき画像信号を量子 化する量子化のステップとを有することを特徴とする記録媒体である。 上述したように、 この発明は、 設定された量子化スケール値に応じて 設定された量子化閾値と、 設定された量子化スケール値とに基づき画像 信号を量子化するようにしているため、 画像の性質に応じて量子化スケ —ル値を設定することで、 画像性質に応じて量子化丸め精度が制御され る。 図面の簡単な説明
第 1図 Aおよび第 1図 Bは、 この発明の実施の一形態が適用されたデ イジタル VTRの一例の構成を示すブロック図、 第 2図は、 MP EGェ ンコーダの一例の構成を概略的に示すブロック図、 第 3図は、 quantise r_scale = 1 0で丸め精度が 4捨 5入である場合の丸め処理を示す略線 図、 第 4図は、 quantiseし scale = 1 0で丸め精度が 5捨 6入である場 合の丸め処理を示す略線図、 第 5図は、 quantiser— scale = 1 0で丸め 精度が 6捨 7入である場合の丸め処理を示す略線図、 第 6図は、 D CT プロック内の各係数に対する一例の重み付け係数を示す略線図、 第 7図 は、 量子化回路の一例の構成を示す略線図である。 発明を実施するための最良の形態
以下、 この発明の実施の一形態について説明するこの発明では、 ビデ ォデ一夕をブロック化してブロック毎に D C Tを行い、 （Discrete Cosi ne Transform)により得られた D C T係数を量子化してビデオデータの 圧縮符号化を行う際に、 量子化スケール値、 すなわち、 量子化の際の割 る値に応じて量子化の丸め精度を制御する。
なお、 以下に説明する実施の一形態は、 この発明の好適な具体例であ り、 技術的に好ましい種々の限定が付されているが、 この発明の範囲は, 以下の説明において、 特にこの発明を限定する旨の記載がない限り、 こ れらの様態に限定されないものとする。
第 1図 Αおよび第 1図 Bは、 この発明の実施の一形態が適用されたデ イジタル VTRの一例の構成を示す。 このディジタル VTRは、 MP E G方式により圧縮符号化されたディジ夕ルビデオ信号を記録媒体に直接 的に記録することができるようにしたものである。
先ず、 このディジ夕ル VTRにおける記録系の構成および処理動作に ついて説明する。 この記録系に外部より入力される信号は、 SD I (Ser ial Data Interface)信号および S D T I (Serial Data Transport Inte rface)信号の 2種類のシリアルディジ夕ルイン夕一フェイス信号および 制御信号である外部基準信号 RE Fである。
なお、 SD Iは、 （4 ： 2 ： 2 ) コンポーネントビデオ信号とデイジ 夕ルオーディォ信号と付加的データとを伝送するために、 SMP T Eに よって規定されたインターフェイスである。 また、 S DT Iは、 デイジ タルビデオ信号が MP E G方式で圧縮符号化されたストリームである M P E Gエレメン夕リストリーム （以下、 MP E G E Sと称する） が伝 送されるインターフェイスである。 E Sは、 4 : 2 : 2のコンポーネン トであり、 また、 上述したように、 全て I ピクチャのストリームであり、 1 GO P = 1 ピクチャの関係を有する。 S DT I — C P (Content Packa ge)のフォーマットでは、 MP EG E Sがアクセスユニットへ分離さ れ、 また、 フレーム単位のパケッ トにパッキングされている。 S DT I - C Pでは、 十分な伝送帯域 （クロックレートで 2 7 MHzまたは 3 6 M
Hz、 ストリームビットレートで 2 7 0 M bpsまたは 3 6 0 M bps) を使 用しており、 1フレーム期間で、 バースト的に E Sを送ることが可能で ある。
S D Iにより伝送される S D I信号は、 S D I入力部 1 0 1に入力さ れる。 SD I入力部 1 0 1では、 供給された S D I信号をシリアル信号 からパラレル信号に変換して出力すると共に、 SD I信号に含まれる入 力の位相基準である入力同期信号を抽出し、 タイミングジェネレータ T G 1 02に出力する。
また、 SD I入力部 1 0 1は、 変換したパラレル信号からビデオ信号 とオーディォ信号とを分離する。 分離されたビデオ入力信号とオーディ ォ入力信号は、 それぞれ MP E Gエンコーダ 1 0 3とディレイ回路 1 0 4に出力される。
夕イミングジェネレータ TG 1 0 2は、 入力された外部基準信号 R E Fから基準同期信号を抽出する。 タイミングジェネレータ TGでは、 こ の基準同期信号と S D I入力部 1 0 1から供給された入力同期信号との うち、 所定に指定された基準信号に同期して、 このディジタル VTRで 必要な夕イミング信号を生成し、 タイミングパルスとして各プロックに 供給する。
MP E Gエンコーダ 1 0 3は、 入力されたビデオ入力信号を、 DCT 変換して係数データに変換し、 係数デ一夕を量子化した後、 可変長符号 化する。 MP EGエンコーダ 1 0 3から出力される可変長符号化 （VL C) データは、 MP E G 2に準拠したエレメン夕リストリーム （E S) である。 この出力は、 記録側のマルチフォーマットコンパ一夕 （以下、 記録側 MF Cと称する） 1 06の一方の入力端に供給される。
ディレイ回路 1 04は、 入力されたオーディオ入力信号を、 非圧縮デ 一夕のままで、 MP EGエンコーダ 1 0 3でのビデオ信号に対する処理 のディ レイに合わせるためのディレイラインの働きをするものである。 このディレイ回路 1 04で所定に遅延されたオーディオ信号は、 EC C エンコーダ 1 0 7に出力される。 これは、 この実施の一形態によるディ ジ夕ル VTRにおいて、 オーディオ信号が非圧縮信号として扱われるた めである。
外部から SDT Iにより伝送され供給された S DT I信号は、 SDT I入力部 1 0 5に入力される。 SDT I信号は、 SDT I入力部 1 0 5 で同期検出される。 そして、 バッファに一旦溜め込まれ、 エレメンタリ ストリームが抜き出される。 抜き出されたエレメンタリストリームは、 記録側 MF C 1 0 6の他方の入力端に供給される。 同期検出されて得ら れた同期信号は、 上述したタイミングジェネレータ TG 1 0 2に供給さ れる （図示しない） 。
なお、 S DT I入力部 1 0 5では、 さらに、 入力された SDT I信号 からディジタルオーディオ信号を抽出する。 抽出されたデイジ夕ルオー ディォ信号は、 E C Cエンコーダ 1 0 7に供給される。
このように、 この実施の一形態によるディジタル VTRは、 SD I入 力部 1 0 1から入力されるベースバンドのビデオ信号と独立して、 MP E G E Sを直接的に入力することができる。
記録側 MF C回路 1 0 6は、 ストリームコンバータとセレクタとを有 し、 SD I入力部 1 0 1および SDT I入力部 1 0 5から供給された M P E G E Sのうち、 何れかが選択され、 選択された M P E G E Sの D C T係数を、 1マクロブロックを構成する複数の D C Τブロックを通 して周波数成分毎にまとめ、 まとめた周波数成分を低周波数成分から順 に並び替える。 M P E G E Sの係数が並べ替えられたストリームを、 以下、 変換エレメンタリストリームと称する。 このように M P E G E Sを再配置することにより、 サーチ再生時にもなるベく多くの D C係数 と低次の A C係数を拾い、 サーチ画の品位向上に貢献している。 変換ェ レメンタリストリームは、 £ <3〇ェンコ一ダ1 0 7に供給される。
E C Cエンコーダ 1 0 7は、 大容量のメインメモリが接続され （図示 しない） 、 パッキングおよびシャフリング部、 オーディオ用外符号ェン コーダ、 ビデオ用外符号エンコーダ、 内符号エンコーダ、 オーディオ用 シャフリング部およびビデオ用シャフリング部などを内蔵する。 また、 E C Cエンコーダ 1 0 9は、 シンクブロック単位で I Dを付加する回路 や、 同期信号を付加する回路を含む。 なお、 実施の第 1の形態では、 ビ デォ信号およびオーディオ信号に対するエラー訂正符号としては、 積符 号が使用される。 積符号は、 ビデオ信号またはオーディオ信号の 2次元 配列の縦方向に外符号の符号化を行い、 その横方向に内符号の符号化を 行い、 データシンポルを 2重に符号化するものである。 外符号および内 符号としては、 リードソロモンコード（Reed-So l omon code) を使用でき る。
E C Cエンコーダ 1 0 7には、 M F C回路 1 0 6から出力された変換 エレメンタリストリ一ムが供給されると共に、 S D T I入力部 1 0 5お よびディレイ回路 1 0 4から出力されたオーディォ信号が供給される。 E C Cエンコーダ 1 0 7では、 供給された変換エレメンタリストリーム 及びオーディォ信号に対してシャフリング及びエラー訂正符号化を施し. シンクブロック毎に I Dおよび同期信号を付加し記録データとして出力 する。
E C Cエンコーダ 1 0 Ίから出力された記録データは、 記録アンプを 含むィコライザ E Q 1 0 8で記録 R F信号に変換される。 記録 R F信号 は、 回転ヘッ ドが所定に設けられた回転ドラム 1 0 9に供給され、 磁気 テープ 1 1 0上に記録される。 回転ドラム 1 0 9には、 実際には、 隣接 するトラックを形成するへッ ドのアジマスが互いに異なる複数の磁気へ ッ ドが取り付けられている。
記録データに対して必要に応じてスクランブル処理を行っても良い。 また、 記録時にディジタル変調を行っても良く、 さらに、 パーシャル， レスポンスクラス 4とビタビ符号を使用しても良い。 なお、 イコライザ 1 0 8は、 記録側の構成と再生側の構成とを共に含む。
次に、 このディジタル V T Rにおける再生系の構成および処理動作に ついて説明する。 再生時には、 磁気テープ 1 1 0から回転ドラム 1 0 9 で再生された再生信号が再生アンプなどを含むイコライザ 1 0 8の再生 側の構成に供給される。 イコライザ 1 0 8では、 再生信号に対して、 等 化や波形整形などがなされる。 また、 ディジタル変調の復調、 ビ夕ビ復 号等が必要に応じてなされる。 イコライザ 1 0 8の出力は、 E C Cデコ —ダ 1 1 1に供給される。
E C Cデコーダ 1 1 1は、 上述した E C Cエンコーダ 1 0 7と逆の処 理を行うもので、 大容量のメインメモリと、 内符号デコーダ、 オーディ ォ用およびビデオ用それぞれのデシャフリング部ならびに外符号デコ一 ダを含む。 さらに、 E C Cデコーダ 1 1 1は、 ビデオ用として、 デシャ フリングおよびデパッキング部、 データ補間部を含む。 同様に、 オーデ ィォ用として、 オーディォ A U X分離部とデータ補間部を含む。
E C Cデコーダ 1 1 1では、 再生データに対して同期検出を行い、 シ ンクブロックの先頭に付加されている同期信号を検出してシンクブロッ クを切り出す。 再生データは、 シンクブロック毎の内符号のエラ一訂正 がなされ、 その後、 シンクブロックに対して I D補間処理がなされる。 I Dが補間された再生データは、 ビデオデ一夕とオーディオデータとに 分離される。 ビデオデータおよびオーディオデータは、 それぞれデシャ フリング処理され、 記録時にシャフリングされたデータ順が元に戻され る。 デシャフリングされたデータは、 それぞれ外符号のエラ一訂正が行 われる。
E C Cデコーダ 1 1 1において、 エラー訂正能力を超え、 訂正できな いエラーがあるデータに関しては、 エラーフラグがセッ トされる。 ここ で、 ビデオデ一夕のエラ一に関しては、 エラーを含むデータを指し示す 信号 E R Rが出力される。
エラー訂正された再生オーディオデータは、 S D T I出力部 1 1 5に 供給されると共に、 ディ レイ回路 1 1 4で所定の遅延を与えられて S D I出力部 1 1 6に供給される。 ディ レイ回路 1 1 4は、 後述する M P E Gデコーダ 1 1 3でのビデオデ一夕の処理による遅延を吸収するために 設けられる。
一方、 エラー訂正されたビデオデータは、 再生変換エレメンタリスト リームとして再生側 M F C回路 1 1 2に供給される。 上述した信号 E R Rも、 再生側 M F C回路 1 1 2に供給される。 再生側 M F C 1 1 2は、 上述した記録側 M F C 1 0 6と逆の処理を行うものであって、 ストリー ムコンバータを含む。 ストリームコンバータでは、 記録側のストリーム コンバータと逆の処理がなされる。 すなわち、 D C Tブロックに跨がつ て周波数成分毎に並べられていた D C T係数を、 D C Tブロック毎に並 び替える。 これにより、 再生信号が M P E G 2に準拠したエレメンタリ ストリームに変換される。 このとき、 E C Cデコーダ 1 1 1から信号 E R Rが供給された場合は、 対応するデータを M P E G 2に完全に準拠す る信号に置き換えて出力する。
再生側 MF C回路 1 1 2から出力された MP E G E Sは、 MP E G デコーダ 1 1 3および S D T I出力部 1 1 5に供給される。 MP E Gデ コーダ 1 1 3は、 供給された MP E G E Sを復号し、 非圧縮の元のビ デォ信号に戻す。 すなわち、 MP E Gデコーダ 1 1 3は、 供給された M P EG E Sに対して逆量子化処理と、 逆 DC T処理とを施す。 復号さ れたビデオ信号は、 S D I出力部 1 1 6に供給される。
上述したように、 50 1出カ部 1 1 6には、 E C Cデコーダ 1 1 1で ビデオデータと分離されたオーディオデータがディレイ 1 1 4を介して 供給されている。 S D I出力部 1 1 6では、 供給されたビデオデータと オーディオデータとを、 S D Iのフォーマットにマッピングし、 S D I フォーマツトのデ一夕構造を有する S D I信号へ変換される。 この S D I信号が外部に出力される。
一方、 30丁 1出カ部1 1 5には、 上述したように、 E C Cデコーダ 1 1 1でビデオデータと分離されたオーディオデータが供給されている - S DT I出力部 1 1 5では、 供給された、 エレメンタリストリームとし てのビデオデータと、 オーディオデータとを S DT Iのフォーマットに マッピングし、 S DT I フォーマツトのデータ構造を有する S D T I信 号へ変換されるこの S DT I信号が外部に出力される。
なお、 システムコントローラ 1 1 7 (第 4図 Aおよび第 4図 B中では, シスコン 1 1 7と略記） は、 例えばマイクロコンピュー夕からなり、 信 号 S Y— I〇により各プロックと通信を行うことにより、 このディジ夕 ル VTRの全体の動作を制御する。 サーポ 1 1 8は、 信号 S Y— S Vに よりシステムコン卜ローラ 1 1 7と互いに通信を行いながら、 信号 S V — I〇により、 磁気テープ 1 1 0の走行制御や回転ドラム 1 0 9の駆動 制御などを行う。 第 2図は、 第 1図のディジタル VTRにおける MP EGエンコーダ 1 0 3の一例の構成を概略的に示す。 MP EGエンコーダ 1 0 3は、 概略 的には、 ブロック化回路 3 0 0、 ディレイ回路 3 0 1、 D C Tモ一ド選 択回路 3 02、 D CT回路 3 0 3、 量子化回路 3 04および可変長符号 化 （VL C) 回路 3 0 5とを有する。
MP E Gエンコーダ 1 0 3に供給されたディジ夕ルビデオ信号は、 ブ ロック化回路 3 0 0でラス夕ブロックに変換され、 DCTを行うための D C Tブロック単位に分割されて出力される。 なお、 DCTブロックは, 例えば 8画素 X 8画素のマトリクス状に構成され、 1つの D C成分と 6 3の AC係数で構成されている。
ブロック化回路 3 00から DC Tブロック単位で出力されたデ一夕は, ディレイ回路 3 0 1で所定の遅延を与えられ、 DC T回路 30 3に供給 されると共に、 D C Tモード選択回路 3 0 2に供給される。 DCTモ一 ド選択回路 302は、 DCT回路 3 0 3における DCTを、 フィールド 単位で行うか、 フレーム単位で行うかを切り換える。 DCTモード選択 回路 3 0 2から出力されたモード選択信号が D C T回路 3 03に供給さ れる。
0じ丁回路3 0 3では、 DCTモード選択回路 30 2によって選択さ れた DC Tモードに基づき、 ディレイ回路 3 0 1から出力された D C T ブロック単位のデータに対して D C Tを行い、 DCT係数を生成する。 生成された DCT係数は、 量子化回路 304に供給される。
DCT回路 3 0 3から出力された D C T係数は、 量子化回路 3 04で 量子化される。 この量子化回路 3 04は、 量子化スケール値（quantiser —scale)が格納された量子化スケール値レジス夕を有し （図示しない） ， 量子化スケール値レジス夕に格納された量子化スケール値を用いて D C T係数の量子化を行う。 このとき、 量子化演算の際の量子化丸めの精度 が量子化スケール値に応じて変更され、 画像の性質に応じた量子化が行 われる。
量子化回路 3 04の出力は、 VL C回路 3 0 5に供給され、 可変長符 号化され、 MP EG E Sとされ出力される。
量子化回路 3 04における処理を、 より具体的に説明する。 量子化回 路 3 04における基本的な処理は、 上述した 8画素 X 8画素からなる D CTプロックを構成する各係数に、 予め設定されている重み付け係数（I ntra_Quantiser_Matrix)を用いて重み付けをした後、 その係数に量子化 スケール値（quantiser— scale)に基づく除算を行ない、 D C T係数が量 子化される。 この量子化の際に、 後述するような処理により、 量子化ス ケール値に応じた丸め精度による丸め処理が適用される。
丸め精度について概略的に説明する。 第 3図は、 quantiser— scale = 1 0で丸め精度が 4捨 5入である場合の丸め処理を示す。 横軸に示す 1 0個毎に区切られた数値の中から、 それぞれ 6番目の値が代表値として 選択される。 例えば、 5以上 14以下の数値の代表値が 1 0とされる。 すなわち、 5以上 1 4以下の数値が 1 0に丸められる。 第 4図は、 quan tiseし scale = 1 0で丸め精度が 5捨 6入である場合の丸め処理を示す t 横軸に示す 1 0個毎に区切られた数値の中から、 それぞれ 5番目の値が 代表値として選択される。 例えば、 6以上 1 5以下の数値の代表値が 1 0とされる。 すなわち、 6以上 1 5以下の数値が 1 0に丸められる。 第 5図は、 quantiser_scale = 1 0で丸め精度が 5捨 6入である場合の丸 め処理を示している。 横軸に示す 1 0個毎に区切られた数値の中から、 それぞれ 4番目の値が代表値として選択される。 例えば、 7以上 1 6以 下の数値の代表値が 1 0とされる。 すなわち、 7以上 1 6以下の数値が 1 0に丸められる。
この第 3図〜第 5図によれば、 第 3図の丸め精度よりも第 5図の丸め 精度の方が、 より切り捨て方向に丸められているといえる。 また、 丸め 精度は、 ある値を量子化する際の切り捨て、 切り上げを制御する閾値で あるといえる。
量子化回路 3 04では、 上述した量子化スケール値に応じて丸め精度 を設定して量子化が行われる。 これにより、 画像の性質に応じて最適な 量子化が行われ、 画像圧縮による画質の劣化が最小限に抑制される。 す なわち、 量子化スケール値は、 圧縮が容易な画像では小さい値となり、 圧縮が難しい画像では大きい値となる。 そこで、 この量子化スケール値 に基づき、 最適な丸め精度で量子化を行なう。
次に、 上述した量子化スケール値に応じて丸め精度を変更する処理の 一例の演算について説明する。 この演算は、 0〇丁演算された0じ丁係 数の AC係数 F(v，u)に対し、 下記の式 （ 1 ) および式 （2) に示す演算 式を用いて量子化し、 量子化された D C T係数 QF(v，u)を求めるもので ある。
wF(v,u) = 16xF(v,u)/W(v,u) · · · ( 1 )
QF , u) = [wF , u) + is ign F , u) ) x (Mxquant i ser_scale) } d iv 32] div quant iser— scale · · · (2)
なお、 ここで（v,u)は、 D CTブロック内の各係数の座標を表してお り、 W(v，u)は、 第 6図に示すような、 各係数に対する重み付け係数（Int ra_Quantizser— Matrix)を表している。 この重み付け係数は、 MP EG 2において初期値として用意されたものである。 演算子 「div」 は、 小 数部切り捨て除算演算を示す。 式 （ 1 ) および （2) における数値 〔 1 6〕 および 〔 3 2〕 は、 上述した演算に用いる各数値のビッ トシフ ト (桁合わせ） のために、 便宜的に用いたものである。
演算子 「sign」 は、 以下のような場合分けを行なうことを示す。 なお. ここでは、 記載上の利便のために、 コンピュータなどのプログラミング 言語である C言語的な表現を用いている。
i f (X > 0) sign(x) = 1；
el se i f == 0) sign(x = 0;
else i f (x < 0) s ign (x) = -1；
すなわち、 wF(v,u)が 0より大きい場合は、 sign{wF(v,u)}を 〔 1〕 と し、 wF(v,u)が 〔0〕 の場合は、 sign{wF(v, u}を 〔0〕 とし、 wF(v,u)が 0より小さい場合は、 sign{wF(v，u)}を 〔一 1〕 として計算される。
また、 式 （2) における値 Mは、 量子化スケール（quantiser— scale) 値毎に設定可能な、 丸め精度を設定するためのパラメータであり、 例え ば次の式 （3) に基づき設定される。 なお、 ここでは、 記載上の利便の ために、 式 （3) の記述を、 コンピュータなどのプログラミング言語で ある C言語的な表現を用いている。
if (quant i ser_ .scale == 1) M=16
else if (quant iser. .scale == 2) M=15
else if (quant iser— .scale == 3) M=14
else if (quant iser. .scale == 4) M=13
else if (quant iser. .scale == 5) M=12
else if (quant iser— .scale == 6) M=ll
else M=10
(3) これによれば、 quantiser_scaleの値が 〔 1〕 の場合は、 値 Mが 〔 1 6〕 、 quantiser— scaleの値が 〔2〕 の場合は、 値 Mが 〔 1 5〕 、 quant iser_scaleの値が 〔 3〕 の場合は、 値 Mが 〔 1 4〕 、 · · · （以下同 様） · · · 、 とされ、 quantiser— scaleの値が 〔7〕 以上では、 値 Mが 〔 1 0〕 とされる。 このようなパラメ一夕 Mの変更により、 quantiser— scaleに対応して丸め精度を変更する演算が実現される。 すなわち、 qua ntiseし scale (量子化スケール） の値が小さいほど丸め精度が高くされ 細かい量子化が行われ、 量子化スケール値が大きくなると丸め精度が低 くされ、 より粗く量子化が行われることになる。 このように、 値 Mによ り丸め精度が設定される。
なお、 上述の量子化スケール値 quantiser— scaleと値 Mとの組み合わ せは一例であって、 この例に限定されるものではない。
以上のような演算によって D CT係数 F(v，u)を量子化し、 量子化後の DCT係数 QF(v,u)を求める。
第 7図は、 上述した量子化回路 3 0 4の一例の構成を示す。 先ず、 上 述した式 （2) を、 第 7図の構成に対応させるため以下に示す式 （4) のように変形する。
QF (,ν, u) =wF , u)/qu nt i ser_scale + s ign iwF , u) }xM/32 · · ·
(4)
なお、 実際には、 上述の式 （2) では、 除算において小数部切り捨てが 行われているので、 式 （4) で得られた QF(v,u)に対して、 さらに inUQ
F(v，u)}として小数部切り捨てを行う必要がある。
D CT回路 3 0 3から出力された D CT係数 F(v，u)は、 量子化回路 3
0に供給される。 量子化回路 3 0では、 上述の式 （ 1 ) に基づき、 例え ば上述の第 6図に示される量子化マトリクスによる D C T係数 F(v,u)の 量子化が行われる。 量子化の結果は、 図示されない 4ビットシフト回路 により 4ビットシフトされることで、 〔 1 6〕 が乗ぜられる。 こうして 得られた値 wF(v，u)が絶対値回路 3 1で絶対値化され、 乗算器 3 3の一 方の入力端に供給される。
また、 量子化回路 3 0では、 計算された値 wF(v,u)それぞれについて, 〔0〕 に対する大小が判断され、 判断結果に基づき上述のようにして値 sign{wF(v， u)}が求められる。 得られた値 sign{wF(v，u)}は、 ディレイ回 路 3 2に供給される。
一方、 量子化回路 3 04の外部の構成であるレートコントロール部 3 9から、 量子化スケール quantiser_scaleが供給される。 この量子化ス ケールは、 逆数 ROM (Read Only Memory) 3 7および M設定回路 3 8に 供給される。 レートコントロール部 3 9は、 実際の量子化に先立って、 . 予め量子化による発生符号量を見積もり、 見積もられた発生符号量に基 づき、 1フレームの発生符号量が一定値を越えないように量子化スケー ル quant iser一 scaleを決定するものである。
なお、 逆数 ROM 3 7は、 量子化スケールの値に対応した逆数値が予 め記憶されており、 量子化スケールの値を入力することにより、 対応す る逆数値が出力されるようになっている。
M設定回路 3 8では、 供給された量子化スケール quantiser_scaleに 基づき、 丸め精度を設定するパラメ一夕である値 Mが設定される。 値 M は、 量子化スケール quantiseし scaleに応じて、 上述した式 （ 3 ) に基 づき設定される。 この例では、 式 （4) に従い、 上述の式 （ 3) に基づ き設定された値 Mを 〔3 2〕 で除して用いられる。
なお、 M設定回路 3 8に対して、 ディ レイ回路 3 2から値 sign{wF(v，
U)}が所定にタイミングを制御されて供給される。 この値51 11{¥? ，11)} により、 値 Mの符号が値 wF(v，u)に応じて設定される。 値 sign{wF(v,u)} により符号が設定された値 Mは、 加算器 34の一方の入力端に供給され る。
レートコントロール部 3 9で決定された量子化スケール quant iser— sc aleは、 逆数 ROM 3 7で逆数化されて l/quantiser_scaleとされ、 乗算 器 3 3の他方の入力端に供給される。 乗算器 3 3では、 一方および他方 の入力端に供給された値を乗算し、 値 wF(v,u)/quantiser— scaleを得る c 乗算器 3 3の出力は、 加算器 34の他方の入力端に供給される。 加算器 3 4では、 乗算器 3 3から出力された値 wF(v,u)/quantiser— scaleと M 設定回路 3 8から供給された値 Mとが加算される。 加算器 3 4の出力は、 5ビットシフト回路 3 5に供給され、 5ビットシフトされて小数部が切 り捨てられる。 ここまでで、 上述の式 （4) による演算が行われたこと になる。
なお、 5ビットシフト回路 3 5により加算器 34の出力から小数部が 切り捨てられることで、 D C T係数が重み付け係数で量子化された値の， 値 Mに基づく丸め精度で丸め処理された代表値が得られることになる。
5ビットシフト回路 3 5から出力された、 パラメ一夕 Mに対応した丸 め精度で量子化された D C T係数 QF(v,u)は、 し（：回路3 0 5に供給 される。 また、 ディレイ回路 3 2で、 上述の絶対値回路 3 1、 乗算器 3 3、 加算器 34および 5ビットシフト回路 3 5による処理時間だけ遅延 を与えられた値 sign{wF(v,u)}が VL C回路 3 0 5に供給される。 D C T係数 QF(v，u)は、 し〇回路3 0 5で、 値 sign{wF(v，u)}を用いて可変 長符号化される。
上述のような構成によれば、 D CT係数の振幅を増大させないように 量子化することが可能となる。 この結果、 符号化ノイズを押さえ、 特に 画素シフ卜処理を考慮したダビング時に有効である。
画素シフト処理は、 符号化された画像データを復号化し、 ダビングし， 再び符号化する処理を繰り返したときの画質劣化を評価する方法である ( 画像シフト処理では、 D C Tブロックの切り方を画素単位で少しずつず らしてダビングしていく際の画像劣化を評価する。 画像シフト処理にお いては、 DCTブロックの切り方を変えていくと、 D CTブロックの構 成要素が変わるため、 D C Tにより出力された D CT係数が異なるもの になる。 ここで、 バックサーチと称される方法を用いて、 過去にある量 子化スケールで量子化された画像データに対し、 今回の量子化過程で発 生する小数部分に基づき前回用いられた量子化スケールを推測すること が可能であるが、 D CTブロックの切り方を変えて符号化した場合には、 このバックサーチでは過去の量子化スケール値を推測できなくなる。 画 像シフト処理は、 この D C Tブロックの切り方を変えて符号化された画 像データを、 画像全体に対して繋げたときに、 どれだけオリジナルの画 像に対して差異が生じるかを測定することで、 符号化による画質の劣化 を評価することができるものである。
さらに、 この実施の形態では、 量子化スケール quantiser— scaleに応 じて量子化丸めの精度が制御される。 一方、 量子化スケールは、 レート コントロール部 3 9での発生符号量の見積もり結果に基づく符号量制御 により、 圧縮が容易な画像では値が小さく、 圧縮が難しい画像では値が 大きく、 それぞれ制御される。 この実施の形態では、 量子化スケール値 が大きくなるのにしたがって、 より切り捨て方向にはたらくように、 丸 め精度が制御される。 すなわち、 量子化スケール値が大きくなるのに従 い値 Mが小さくされ、 値 QF(v,u)の小数部の切り捨ての際に、 より切り 捨てられるようにはたらく。
したがって、 画像の性質に応じて量子化の際の丸め精度が適切に設定 され、 それぞれ最適な量子化を行うことができるため、 画像圧縮処理に 伴う画質劣化を最小限に抑制することが可能となる。
上述した量子化回路 3 04は、 コンピュータ装置上のソフトウェアに よっても実現可能である。 式 （3) のようにして設定された丸め精度の パラメ一夕である値 Mをメモリに保持し、 上述の式 （ 1 ) 、 式 （ 2) お よび式 （3) をソフトウェアにより実現することは、 容易である。 この ソフトウエアは、 例えば C D— R OM (Compact Disc-Read Only Memor y)といった記録媒体に記録されて提供され、 コンピュータ装置に所定に インストールされることで、 当該コンピュータ装置上において実行可能 な状態とされる。 なお、 コンピュータ装置の構成は極めて周知であるた め、 説明は省略する。
なお、 上述では、 画像データの符号化方式として画像をブロック単位 で D C Tして符号化する M P E G 2方式を採用しているが、 これはこの 例に限定されない。 画像データをブロック単位で符号化する符号化方式 であれば、 他の符号化方式を用いることも可能である。
また、 上述では、 この実施の形態の適用される例として、 ディジタル V T Rを説明しているが、 これはこの例に限定されない。 この実施の形 態は、 画像データをブロック符号化を用いて圧縮符号化する他の画像処 理装置、 例えば伝送のために画像データを圧縮符号化する画像伝送装置 にも適用することが可能である。
以上説明したように、 この実施の形態では、 D C T係数を量子化する 際に、 その量子化スケール値に応じて量子化丸め精度を制御している。 そのため、 画像の性質に応じた量子化丸め精度を用いることができ、 画 質の性質におうじて最適な量子化を行うことができる。
したがって、 画像の性質に応じて有効に符号化ノイズを抑制でき、 画 像圧縮処理に伴う画質の劣化を最小限に抑制することができる。

Claims

請 求 の 範 囲
1 . 設定された量子化スケール値に応じて量子化閾値を設定する丸め精 度設定手段と、
上記設定された量子化スケール値と上記丸め精度設定手段により設定 された上記量子化閾値とに基づき画像信号を量子化する量子化手段と を有することを特徴とする量子化装置。
2 . 請求の範囲第 1項に記載の量子化装置において、
上記丸め精度設定手段は、 上記量子化スケール値が大きくなるのに従 つて、 上記量子化闕がより切り捨てられる確率が高くなるようにするこ とを特徴とする量子化装置。
3 . 請求の範囲第 1項に記載の量子化装置において、
画像信号をブロック単位に分割するブロック分割手段と、
上記ブロック変換手段により分割された上記画像信号の各プロックに 対して変換処理を行い変換係数を出力する変換手段と、
上記変換手段から出力された上記変換係数を量子化するための量子化 スケール値を設定する量子化スケール値設定手段と
をさらに有し、
上記量子化手段は、 上記量子化スケール値設定手段で設定された上記 量子化スケール値を用いて量子化を行うようにしたことを特徴とする量 子化装置。
4 . 請求の範囲第 1項に記載の量子化装置において、
上記量子化手段により量子化された代表値を可変長符号化する符号化 手段をさらに有することを特徴とする量子化装置。
5 . 設定された量子化スケール値に応じて量子化闞値を設定する丸め精 度設定のステップと、
上記設定された量子化スケール値と上記丸め精度設定のステップによ り設定された上記量子化閾値とに基づき画像信号を量子化する量子化の ステップと
を有することを特徴とする量子化方法。
6 . 画像信号を量子化する量子化方法をコンピュータ装置に実行させる 量子化プログラムにおいて、
上記量子化方法は、
設定された量子化スケール値に応じて量子化閾値を設定する丸め精度 設定のステップと、
上記設定された量子化スケール値と上記丸め精度設定のステツプによ り設定された上記量子化閾値とに基づき画像信号を量子化する量子化の ステップと
を有することを特徴とする量子化プログラム。
7 . 画像信号を量子化する量子化方法をコンピュータ装置に実行させる 量子化プログラムが記録された記録媒体において、
上記量子化方法は、
設定された量子化スケール値に応じて量子化閾値を設定する丸め精度 設定のステップと、
上記設定された量子化スケール値と上記丸め精度設定のステツプによ り設定された上記量子化閾値とに基づき画像信号を量子化する量子化の ステップと
を有することを特徴とする記録媒体。
PCT/JP2002/003061 2001-03-28 2002-03-28 Quantization apparatus, quantization method, quantization program, and recording medium WO2002080573A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002577444A JPWO2002080573A1 (ja) 2001-03-28 2002-03-28 量子化装置、量子化方法、量子化プログラムおよび記録媒体
US10/473,029 US7286715B2 (en) 2001-03-28 2002-03-28 Quantization apparatus, quantization method, quantization program, and recording medium
EP02707218A EP1377070A4 (en) 2001-03-28 2002-03-28 QUANTIZATION DEVICE, QUANTIZATION PROCESS, QUANTIZATION PROGRAM AND RECORDING MEDIUM
KR10-2003-7012664A KR20030086331A (ko) 2001-03-28 2002-03-28 양자화 장치, 양자화 방법, 양자화 프로그램 및 기록 매체

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001091757 2001-03-28
JP2001-91757 2001-03-28

Publications (2)

Publication Number Publication Date
WO2002080573A1 true WO2002080573A1 (en) 2002-10-10
WO2002080573A9 WO2002080573A9 (en) 2003-07-24

Family

ID=18946324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/003061 WO2002080573A1 (en) 2001-03-28 2002-03-28 Quantization apparatus, quantization method, quantization program, and recording medium

Country Status (5)

Country Link
US (1) US7286715B2 (ja)
EP (1) EP1377070A4 (ja)
JP (1) JPWO2002080573A1 (ja)
KR (1) KR20030086331A (ja)
WO (1) WO2002080573A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813193B1 (ko) * 2004-02-13 2008-03-13 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 정보 신호의 양자화 방법 및 장치
KR100852481B1 (ko) * 2004-03-01 2008-08-18 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 양자화 스텝 사이즈 결정 장치 및 방법
KR101334949B1 (ko) * 2007-08-01 2013-11-29 삼성전자주식회사 보안 기능을 지원하는 영상 처리 장치 및 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155472B2 (en) * 2003-02-11 2006-12-26 Texas Instruments Incorporated Fixed-point quantizer for video coding
KR100708118B1 (ko) * 2005-01-07 2007-04-16 삼성전자주식회사 복수개의 변형 곱셈 테이블을 이용한 동영상 부호화 및복호화 장치와 그 방법, 및 이를 구현하기 위한프로그램이 기록된 기록 매체
JP4569840B2 (ja) * 2007-09-12 2010-10-27 ソニー株式会社 画像符号化装置、画像符号化方法
TWI410139B (zh) 2007-09-12 2013-09-21 Sony Corp Image processing apparatus and image processing method
JP5365518B2 (ja) * 2007-09-12 2013-12-11 ソニー株式会社 画像処理装置及び方法
EP2187648A4 (en) * 2007-09-12 2012-07-11 Sony Corp IMAGE PROCESSING DEVICE AND IMAGE PROCESSING METHOD
CN101779468B (zh) * 2008-06-27 2012-07-04 索尼公司 图像处理装置和图像处理方法
US8270744B2 (en) * 2008-06-27 2012-09-18 Sony Corporation Image processing apparatus and image processing method
RU2479942C2 (ru) * 2008-06-27 2013-04-20 Сони Корпорейшн Устройство обработки изображения и способ обработки изображения
RU2479935C2 (ru) * 2008-06-27 2013-04-20 Сони Корпорейшн Устройство для обработки изображения и способ обработки изображения
CN103686173B (zh) * 2014-01-09 2017-03-01 英特尔公司 变换与反变换电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622292A (ja) * 1992-06-30 1994-01-28 Sony Corp ディジタル画像信号の伝送装置
WO1998038800A1 (en) 1997-02-25 1998-09-03 British Broadcasting Corporation Digital signal compression encoding with improved quantisation
JPH10304362A (ja) * 1997-05-01 1998-11-13 Canon Inc 画像信号処理装置及び方法
EP0993947A1 (de) 1998-10-15 2000-04-19 Eltromat Gesellschaft Fur Industrie-Elektronik Mbh Vorrichtung und Verfahren zur optischen Erfassung einer Druckposition und/oder des Registerfehlers zwischen den einzelnen Farben beim Mehrfarbendruck in einer Druckmaschine
US6275527B1 (en) 1998-01-14 2001-08-14 Conexant Systems, Inc. Pre-quantization in motion compensated video coding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754699A (en) * 1994-11-24 1998-05-19 Victor Company Of Japan, Ltd. Method of reducing mosquito noise generated during decoding process of image data and device for decoding image data using the same
US6560371B1 (en) * 1997-12-31 2003-05-06 Sarnoff Corporation Apparatus and method for employing M-ary pyramids with N-scale tiling
US6208692B1 (en) * 1997-12-31 2001-03-27 Sarnoff Corporation Apparatus and method for performing scalable hierarchical motion estimation
US6252994B1 (en) * 1998-01-26 2001-06-26 Xerox Corporation Adaptive quantization compatible with the JPEG baseline sequential mode
US6434196B1 (en) * 1998-04-03 2002-08-13 Sarnoff Corporation Method and apparatus for encoding video information

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622292A (ja) * 1992-06-30 1994-01-28 Sony Corp ディジタル画像信号の伝送装置
US5374958A (en) 1992-06-30 1994-12-20 Sony Corporation Image compression based on pattern fineness and edge presence
WO1998038800A1 (en) 1997-02-25 1998-09-03 British Broadcasting Corporation Digital signal compression encoding with improved quantisation
JPH10304362A (ja) * 1997-05-01 1998-11-13 Canon Inc 画像信号処理装置及び方法
US6275527B1 (en) 1998-01-14 2001-08-14 Conexant Systems, Inc. Pre-quantization in motion compensated video coding
EP0993947A1 (de) 1998-10-15 2000-04-19 Eltromat Gesellschaft Fur Industrie-Elektronik Mbh Vorrichtung und Verfahren zur optischen Erfassung einer Druckposition und/oder des Registerfehlers zwischen den einzelnen Farben beim Mehrfarbendruck in einer Druckmaschine

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1377070A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813193B1 (ko) * 2004-02-13 2008-03-13 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 정보 신호의 양자화 방법 및 장치
KR100852481B1 (ko) * 2004-03-01 2008-08-18 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 양자화 스텝 사이즈 결정 장치 및 방법
KR101334949B1 (ko) * 2007-08-01 2013-11-29 삼성전자주식회사 보안 기능을 지원하는 영상 처리 장치 및 방법

Also Published As

Publication number Publication date
KR20030086331A (ko) 2003-11-07
JPWO2002080573A1 (ja) 2004-07-22
EP1377070A1 (en) 2004-01-02
WO2002080573A9 (en) 2003-07-24
US7286715B2 (en) 2007-10-23
US20040086192A1 (en) 2004-05-06
EP1377070A4 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
KR960002730B1 (ko) 고능률 부호화 신호 처리 장치
US5570197A (en) Apparatus for further compressing and recording encoded digital video data streams
US6516034B2 (en) Stream processing apparatus and method
US8411741B2 (en) Picture processing apparatus, picture processing method, picture processing program and recording medium
US7035337B2 (en) Stream processing apparatus
US7536080B2 (en) Signal processing apparatus
WO2002080573A1 (en) Quantization apparatus, quantization method, quantization program, and recording medium
JP2000125262A (ja) 信号処理装置および方法、ならびに、記録装置、再生装置および記録再生装置
JP2002359853A (ja) 画像処理装置、画像処理方法、画像処理プログラムおよび記録媒体
US6804457B1 (en) Digital video signal recorder/reproducer and transmitter
WO2002080572A1 (en) Image processing apparatus, image processing method, image processing program, and recording medium
JP3166501B2 (ja) 画像再圧縮方法及び画像再圧縮装置
JP2003116135A (ja) 画像処理装置および方法、ならびに、画像処理プログラム
US7127156B1 (en) Recording apparatus and method
JP3763276B2 (ja) 信号処理装置および方法、記録装置および方法、ならびに、記録再生装置および方法
JP4281396B2 (ja) 画像圧縮符号化装置及び方法
JP2003169330A (ja) 信号処理装置および方法、記録装置および方法、ならびに、記録再生装置および方法
JPH10136362A (ja) データ圧縮装置およびディジタルビデオ信号処理装置
WO2002089491A1 (en) Image processing device and image processing method
JP2003009087A (ja) 記録装置および方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002577444

Country of ref document: JP

COP Corrected version of pamphlet

Free format text: PAGE 1/7, DRAWINGS, ADDED; PAGES 1/6-6/6 RENUMBERED AS 2/7-7/7

WWE Wipo information: entry into national phase

Ref document number: 2002707218

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10473029

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037012664

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002707218

Country of ref document: EP