WO1988002112A1 - Method and apparatus for ultrasonic flaw detection - Google Patents

Method and apparatus for ultrasonic flaw detection Download PDF

Info

Publication number
WO1988002112A1
WO1988002112A1 PCT/JP1987/000664 JP8700664W WO8802112A1 WO 1988002112 A1 WO1988002112 A1 WO 1988002112A1 JP 8700664 W JP8700664 W JP 8700664W WO 8802112 A1 WO8802112 A1 WO 8802112A1
Authority
WO
WIPO (PCT)
Prior art keywords
pulse
delay
gate
generated
circuit
Prior art date
Application number
PCT/JP1987/000664
Other languages
English (en)
French (fr)
Inventor
Sakae Takeda
Original Assignee
Hitachi Construction Machinery Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co., Ltd. filed Critical Hitachi Construction Machinery Co., Ltd.
Publication of WO1988002112A1 publication Critical patent/WO1988002112A1/ja
Priority to KR1019880700509A priority Critical patent/KR880701883A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/36—Detecting the response signal, e.g. electronic circuits specially adapted therefor
    • G01N29/38—Detecting the response signal, e.g. electronic circuits specially adapted therefor by time filtering, e.g. using time gates

Definitions

  • the present invention relates to an ultrasonic flaw detection method and apparatus for inspecting an internal defect of a material or a product, and particularly relates to a defect existing near the surface of a subject and a defect existing close to the thickness direction of the subject.
  • the present invention relates to a flaw detection method and apparatus suitable for inspecting a plurality of fine defects.
  • the subject to be subjected to the present invention is a material or a product capable of transmitting ultrasonic waves, such as a metal material, a nonmetallic material such as ceramics glass, or an electronic component such as IC or LSI.
  • FIG. Fig. 1 is an explanatory diagram of the structure of the flaw detector, where 1 is a water tank filled with water 2 and 3 is the bottom inside water tank 1. 4 is a probe immersed in water 2.
  • FIG. 5 is a pulse oscillating circuit that causes the probe 4 to oscillate an ultrasonic pulse
  • 6 is a receiving circuit that receives and amplifies reflected waves reflected from the surface, defect, and bottom surface of the subject 3 via the probe 4
  • Reference numeral 7 denotes a peak detector that detects the beak value of the reflected wave amplified by the receiving circuit 6 and outputs a DC voltage proportional to the detected value as defect information
  • 8 receives a signal output from the peak detector 7.
  • an oscilloscope that displays the waveform of the output signal from the peak detector 7 is used.
  • FIG. 12 is a main block circuit diagram of the peak detector 7, and
  • FIG. 13 is a diagram showing an example of details of a main city in FIG.
  • Reference numeral 9 denotes an input circuit to which the RF signal of the reflected wave received by the receiving circuit 6 is input
  • 10 denotes a threshold setting circuit that sets a signal level threshold
  • 11 denotes an output signal of the input circuit 9.
  • the comparison circuit compares the threshold value set by the threshold value setting circuit 10 with the threshold value.
  • the output signal of the input circuit 9, which is compared with the threshold value in the comparison circuit 11, represents the threshold value.
  • the trigger circuit 13 triggers when it exceeds the threshold, and outputs the trigger signal.
  • the trigger circuit 13 outputs the trigger signal from the trigger circuit 12 when the level of the transmission pulse T of the probe 4 exceeds the threshold value.
  • the delay trigger circuit 14 is operated by the trigger signal to set the delay trigger pulse ⁇ , and 14 is the trigger signal from the trigger circuit 12, the pulse signal from the delay trigger circuit 13 and the pulse signal of the pulse signal.
  • Three signals of the signal through the flip zip are input and the logical product of An AND circuit that outputs a pulse
  • 15 is a delay circuit that receives the output pulse of the AND circuit 14 and sets the delay pulse
  • IS is a gate circuit that outputs a gate pulse to an arbitrary position.
  • Gate circuits 17 and 18 are a monitor circuit for outputting the output pulse of the gate circuit 16 to the oscilloscope 8 and a monitor sink-mouth circuit.
  • Reference numeral 19 denotes a detection input circuit that matches and matches the RF signal of the reflected wave amplified by the reception circuit 6 with an output pulse of the gate circuit 16, and 20 denotes an RF detection circuit that detects the RF signal transmitted through the detection input circuit 19.
  • 21 is a peak detection circuit that converts the output signal of the RF detection circuit 20 into a DC voltage proportional to that value and holds that value until the gate pulse output from the gate circuit 16 closes
  • 22 is a peak detection circuit.
  • An output circuit that outputs the DC voltage as fault information.
  • FIG. 14 is a characteristic diagram of a pulse obtained when an inspection is performed using the flaw detector.
  • (a) is an example of the echo pattern of the reflected wave from the subject 3, where T indicates a transmission pulse, S indicates a surface echo, F indicates a defect echo, and B indicates a bottom echo.
  • L is a line indicating a transmission pulse T and a threshold value of each echo level.
  • (B) is a delay trigger pulse with a pulse width Pt set by the delay trigger circuit 13
  • (c) is an AND circuit 14 that rises when the surface echo S exceeds a threshold value L.
  • (D) is a delay pulse with a pulse width P ⁇ i set by the delay circuit 15, and (e) is a pulse with a pulse ⁇ P g set by the gate circuit 16.
  • the pulse characteristic diagram shown in Fig. 14 above shows the operation described below, that is, when the level of the transmission pulse emitted from the probe 4 exceeds the set threshold L, the trigger circuit 1
  • the delay trigger circuit 13 is activated by the trigger signal from 2 and the delay trigger pulse width Pt
  • the AND circuit 14 is activated, then the delay circuit 15 and the gate circuit 16 are activated to start the sequence, and the delay pulse is output. It can be obtained by opening the gate almost at the same time when the width Pd is closed and closing it after the set pulse width Pg has elapsed.
  • a delay blanking circuit ensures that the gate pulse always follows the surface echo during the flaw detection, so that the delay trigger and the gate are open during the ON state.
  • the sequence of each circuit is controlled so as not to start.
  • the delay trigger circuit 13, the delay circuit 15, the gate circuit 16 and the like all have monostable multivibrators 13a, 15a, ISa, and these multivibrators 13a, 15a, 16a is accompanied by the operation time from the input of the pulse to the output, that is, the internal propagation delay time tPLH .
  • the delayed pulse does not rise when the level of the surface echo S exceeds the threshold value L, and actually rises with a delay of the propagation delay time t PLH.
  • the gate pulse shown in (e) of the figure does not open at the same time as the fall of the delay pulse, but actually opens with a delay of the propagation delay time t PLH.
  • the Den ⁇ delay time t PL H is said by Ri differ approximately 20ns ⁇ 70ns circuit ⁇ of the multivibrator, typically about 30ns at 25 3 - way, the delay circuit 15 having a multi-vibrator Contact
  • the minimum value of the pulses , P d and P g that can be set by the gate circuit 16 is limited to about S: 0 ns to 80 ns based on the W capacity of the circuit capacity.
  • the threshold of surface echo S It takes at least (2 t PLH + P d ) 120 ns to 140 ns from the point when the value exceeds the small value L.
  • This time corresponds to a pulse transmission distance of, for example, about 350 / i in to 400 Am for iron material, and about 200 A ⁇ for gold. It corresponds to a pulse transduction distance of ⁇ 230! ⁇ . Also, even if the propagation delay time t PLH of the multipibrator is set to zero, the minimum pulse widths Pd and Pg that can be set as described above are about 60 ns to 80 ns, respectively. The propagation distance of the corresponding pulse is about in the case of iron material.
  • the depth from the surface of the subject is about 350 m or more (even if the propagation delay time t PLH is not considered).
  • Defects that exist at a distance of 200 n or more can be inspected, but surface defects that exist within that distance.
  • each defect is about 350 m or more (about not more than considering the propagation delay time t PLH ) If there are no gaps between them, each defect cannot be isolated and gated, making inspection impossible.
  • An object of the present invention is to provide an ultrasonic flaw detection method and apparatus capable of reliably flaw-detecting a fine internal defect of a surface layer defect thin material by overcoming the above-mentioned problems of the prior art. Basic purpose.
  • Another object of the present invention is to provide an ultrasonic flaw detection method and an ultrasonic flaw detection method capable of arbitrarily dividing and detecting a plurality of fine defects existing in the thickness direction of a body to be lysed.
  • the purpose is to provide.
  • the ultrasonic flaw detection method and apparatus of the present invention generate a trigger signal that triggers when the level of a surface echo from a subject immersed in a liquid exceeds a preset threshold value. Generates a first pulse that is delayed by a predetermined time from the trigger signal generation position via the first delay line, and opens a gate pulse that inspects for a defective echo at the rising edge of the first pulse.
  • a second pulse is generated via the second delay line with a predetermined time delay from the rising position of the first pulse, and the gate pulse is closed simultaneously with the occurrence of the second pulse. It is characterized by flaw detection using a given gate pulse.
  • the above-described feature of the present invention utilizes a 'relationship between two sets of delay lines provided in a peak detector described below.
  • the use of two sets of delay lines that can arbitrarily delay the pulse generation position by a predetermined time allows the level of the surface echo of the object to be measured by the first delay line.
  • the rising position of the first pulse which is generated after a predetermined time delay from the position of the trigger signal generated when the threshold value is exceeded, is set as the opening position of the gate pulse for inspecting the defect echo.
  • the generation position of the second pulse generated with a predetermined time delay from the rising position of the first pulse is set to the closing position of the gate pulse.
  • the time between the opening and closing positions of the gate pulse is equal to the predetermined delay time by the second delay line, and at the same time, So Of the gate pulse This is to use the relation that will be matched to one of the defects to be inspected.
  • the time to be delayed by the first and second delay lines is determined by the properties (material, dimensions, shape, etc.) of the subject, the depth from the surface to be tested, and the usage. In addition to being different depending on the flaw detection conditions such as frequency, it may be different even when the properties of the subject and the depth to be examined, such as IC, are almost the same.
  • the delay line has a configuration in which the delay time can be switched stepwise, so that the delay line can normally be handled within the switchable range, and the first and second delay lines are each Suffice with a single delay line.
  • the first delay line is changed to a plurality of delay lines to delay until a predetermined time.
  • the total delay time is set to a predetermined time, and also in the second delay line, the difference between the width of the defect echo and the delay time of the delay line to be used.
  • the delay echo may have a longer time than the delay time, or a plurality of delay lines may be used in the same manner as the first delay line depending on the relationship with the flaw detection conditions.
  • FIG. 1 is an explanatory diagram of the correlation between two sets of delay lines
  • FIG. 2 is a characteristic diagram obtained from the relationship of FIG.
  • the trigger is triggered.
  • the signal sets a delayed trigger pulse with a width Pt, and subsequently, when the surface echo S exceeds the threshold L, a trigger signal shown in FIG. Entered in 31.
  • the L-th delay line 31 as shown in FIG. 3D, a first pulse which is delayed by a predetermined time t dl from the generation position of the input trigger signal is generated.
  • the first pulse is output to the second delay line 32 and also to the gate pulse output device 33.
  • the input first pulse is delayed by a predetermined time td2 from the position where the first pulse is generated, as shown in FIG. And outputs the second pulse to the gate pulse output device 33.
  • the gate pulse output device 33 is composed of a logic circuit and an inverter, performs a logical operation on the input first and second pulses, and corresponds to the width of the defect echo F as shown in FIG. gain one concert, the width P G. Output Luz. Game ⁇ PG of Toparusu is rather equal to the delay time t d2 of the second Delay line 32 Remind as in FIG. 2 (e), shortening the delay time 2 to narrow the straightforward Chi gate Toparusu Lou PG This
  • the predetermined delay times t dl and t d2 set by the first and second delay lines 31 and 32 differ depending on the flaw detection conditions, the type of the test object, and the like as described above. Since the first and second delay lines 31 and 32 are configured so that the delay times t dl and t d2 can be switched in a stepwise manner, the delay lines can be arbitrarily selected by selecting the type of delay line. The desired delay time can be selected, and the positions of the first and second pulses can be set arbitrarily and easily. At the same time, the delay time t d 2 can be shortened according to ⁇ of the defect echo F.
  • the rising position of the first pulse can be set to the opening position of the gate pulse corresponding to the ⁇ ⁇ ⁇ of the defect echo F, and the generation position of the second pulse can be set to the closing position of the gate pulse. It is possible to obtain a gate pulse PG which is shortened as described above.
  • the flaw detection method and apparatus of the present invention use a peak detector in which one or more first and second delay lines are provided in an inconvenient manner, and exceed the threshold value of the surface echo.
  • the first and second pulses are generated by delaying each delay line for a predetermined time from the position as a base point, and the positions of the generated first and second pulses are to be inspected. It takes advantage of the relationship between the opening and the position of the gate pulse corresponding to the echo return and the relationship that the width of the obtained gate pulse is equal to the delay time due to the second delay line.
  • FIG. 1 is a diagram for explaining the principle of the flaw detection method and the apparatus therefor according to the present invention, illustrating the correlation between two sets of delay lines
  • FIG. 2 is a characteristic diagram obtained from the relationship shown in FIG. is there.
  • FIG. 3 is an explanatory view of an embodiment of a flaw detection method and apparatus according to the present invention.
  • FIG. 4 is a block diagram of a main block of a peak detector, and FIG. 4 is a detailed block diagram of a main part of FIG. Fig. 5 is a characteristic diagram when the peak detector shown in Fig. 3 is used, Fig. 6 is a diagram showing the outline of the delay line configuration, and Fig. 7 is an echo of multiple defects.
  • FIG. 4 is a diagram illustrating an example of a pattern and a gate pulse corresponding to the pattern.
  • FIG. 8 to FIG. 10 are explanatory drawings of another embodiment of the flaw detection method and apparatus according to the present invention
  • FIG. 8 is a main block circuit diagram of a peak detector similar to FIG.
  • FIG. 9 is a detailed block circuit diagram of the main part of FIG. 8
  • FIG. 10 is a characteristic diagram when the peak detector shown in FIG. 8 is used.
  • FIG. 11 is a diagram showing an outline of the configuration of the ultrasonic flaw detector.
  • Fig. 12 to Fig. 14 are explanatory diagrams of the conventional general flaw detection method and its device.
  • Fig. 12 is the main block circuit diagram of the peak detector in the flaw detection device.
  • Fig. 13 is Fig. 12.
  • FIG. 14 is a diagram showing an example of a detailed block circuit of a main part of the present invention, and FIG. 14 is a characteristic diagram of a pulse when the peak detector shown in FIG. 12 is used.
  • reference numeral 31 denotes a first delay line.
  • a plurality of delay terminals for gradually changing the inductance are provided inside, and these terminals are connected to external terminals. Installation Switching is performed by a changeover switch, whereby the force pulse from the AND circuit 14 input to the IN terminal is delayed by an arbitrary time to increase the force by m.
  • the setting range of the delay time is seconds X 10_ i Z
  • P sec to second X lip 3 (M sec)
  • M sec can be set arbitrarily by selecting the delay line, but usually a suitable setting range is selected according to the type of subject Then, within the setting range, a plurality of steps, for example, about 10 steps can be switched by the above-mentioned switching switch.
  • Reference numeral 32 denotes a second delay line, which has a plurality of delay terminals having different inductances in a stepwise manner similarly to the first delay line 31, and arbitrarily selects these terminals by a switching switch to perform a game. In this configuration, the output pulse from the Q terminal of the multivibrator 16a in the gate circuit 16 is output with a desired time delay.
  • the first delay line 31 and the second delay line 32 are singular because they have a delay time suitable for the flaw detection conditions.
  • Reference numeral 23 denotes an NA "D circuit which outputs the inverted pulse of its logical product when the rain output pulse of the multivibrator 16a of the gate circuit 16 and the second delay line 32 is applied, and 24 denotes an output pulse of the NAND circuit 23.
  • the gate pulse is output to a monitor circuit 17, a monitor sync circuit 18 and a detection input circuit 19, respectively.
  • FIG. Figure (a) shows an example of the echo pattern of the reflected wave from the subject.
  • the surface echo s and the defect echo F appear close to each other and appear as a surface deposition defect or a defect embedded in an extremely thin material.
  • L is a line showing the transmission pulse and the threshold of each echo level.
  • the output signal of the input circuit 9 is input to the trigger circuit 12 via the comparison circuit 11, and when the signal level exceeds the threshold L, a trigger signal is output.
  • the trigger signal is input to the AND circuit 14, and the delay trigger pulse and the noise of the delay trigger pulse via the D flip-flop of the delay trigger pulse are input to the AND circuit 14.
  • the logical product is output together with.
  • This output pulse is the output pulse of the AND circuit shown in FIG. 4C that rises when the surface echo S exceeds the threshold L.
  • the operation up to this point is the same as that of the conventional flaw detection method and the conventional apparatus, but in this embodiment, the AND circuit output pulse is input to the first delay line 31 unlike the conventional one. .
  • a plurality of delay terminals can be arbitrarily selected by a switching switch, so that the input pulse is switched to a desired time t dl
  • the delayed pulse is output as the first pulse shown in FIG.
  • the output first pulse enters the gate circuit 16 and is set to a constant value by the multivibrator 16a of the circuit, a resistor and a capacitor, and the gate circuit basic output pulse shown in FIG. Is applied to the NAMD circuit 23 of the gate pulse output device 3 from the Q terminal of the multivibrator 16a.
  • an inverted gate circuit basic output pulse is output from the terminal of the multivibrator 16 a and input to the second delay line 32.
  • the input pulse is delayed for a desired time td2 by selecting the delay terminal arbitrarily with a switch in the second delay line 32. Then, the output pulse is output as a second pulse shown in FIG. 7A, and the output pulse is applied to the NAND circuit 23.
  • the NAND shown in FIG. Circuit output pulse is output. The output pulse is inverted by the inverter 24, and an inverter output pulse having a pulse width PG shown in FIG.
  • the delay times t dl and 2 differ depending on the flaw detection conditions and the type of the subject as described above, but selection of a delay line suitable for them and a setting range of the delay time, switching of the delay time, etc.
  • the delay time td i depends on the relative time position where the surface echo S and the defect echo F appear, while the delay time t d 2 depends on the time the defect echo F appears.
  • Each can be set arbitrarily and easily.
  • the delay time t dl is set to a time including the above-described propagation delay time t PLH inside the multivibrator or the like.
  • the opening position of the gate pulse is determined from the time when the surface echo S exceeds the threshold value L (e).
  • Gate circuit basic shown in The time until the output pulse rises, that is, the position where the first pulse is generated by delaying the time t dl by the first delay line 31 in FIG. 11D, and the closing of the gate pulse.
  • the position is the generation position of the second pulse delayed by the time t d2 in the second delay line 32 in FIG. (I) from the rising position of the gate circuit basic output pulse.
  • Gate ⁇ P G of Toparusu is rather equal to the delay time between t d2 from the above relationship, and because stretch in proportion to the delay time t d2, the peak value of the defect echo F Remind as in FIG. 5 It is possible to arbitrarily and easily set a width corresponding to the appearance time before and after that including.
  • the delay times t dl and t d2 and the width PG of the gate pulse are affected by the accuracy of the delay time set in the delay line, causing an error accordingly.
  • the error of the line delay time is as small as about 5 ns or less, although there is a slight difference depending on the length of the delay time to be set, and therefore, the influence is small.
  • the accuracy of the delay line depends on the rise time of the basic output pulse of the gate circuit shown in Fig. 5 (e), which depends on the delay time of the internal transmission of the multivibrator in the gate circuit 16 and the temperature change. Due to the influence of output fluctuation, etc., the delay start position of the second pulse in FIG. (F), that is, the rising position of the gate pulse in (h) of FIG.
  • the delay times t dl and t d2 are not affected at all, so that the gate pulse can be arbitrarily set at a desired position, e.g. is
  • the conventional minimum limit value of about S0ns to 80ns can be reduced to, for example, about 30ris.
  • FIG. 7 (a) to indicate like object in the thickness direction into a plurality of defect echo Fi, E co F 2, F 3 are inherent in proximity - are exhibited in the case of the pattern You. That is, when the first defect E co one Ft ⁇ F 3 to s following flaw detection, first, through the course of the same course as shown in the FIG. 5 with respect Ketsu ⁇ echo F t (b) ⁇ (g ) applying a gate one concert pulse P G1 shown in FIG. 7 (b).
  • Toparusu P G1 its to after this gate one Toparusu P G1 has passed, the circuit since the welfare in the state before the trigger is generated by Ketsu ⁇ E co one FX, upon receiving the next defect echo F 2 defects Eco chromatography Fi can apply gate Topa Noresu P shown in FIG. 7 (c) against defects echo F 2 similarly to come to have received the receives the defect echo F 3 to be al deleted ⁇ echo Fi, it is a child of the flaw detection over gate Toparusu P G3 shown in FIG. 7 for the case of F 2 similarly to the defect echo F 3 (. then defect echo F ⁇ F 3 sac Chiizure one defect or, if you ⁇ only Ketsu ⁇ echo F 2 for example, Ri by the course of the show in the FIG.
  • FIG. 8 and 9 the configuration from the input circuit 9 to the end circuit 14 is the same as that in FIGS. 3 and 4 in the above embodiment, but from the end of the AND circuit 14,
  • the output is input to the i-th delay line 31 via the gate circuit 16, and the input pulse is delayed by a desired time in the first delay line 31, and then the second pulse is output.
  • the signal is output to an AND circuit 26 that constitutes the delay line 32 and the gate pulse output device 33.
  • the input pulse is delayed by a desired time and the gate is output together with the AND circuit 26.
  • the output is output to an AND circuit 26 via an inverter 25 constituting a pulse output device 33.
  • the output pulse of the AND circuit 26, that is, the re-pulse is output to the monitor circuit 17, the monitor sink circuit 18 and the detection input circuit 19. This is the same as in the figure.
  • the characteristic diagram of the pulse obtained by the present kiyoshi will be described with reference to FIG.
  • the operation up to the generation of the AND circuit output pulse in (a) and (c) is the same as that in FIG. 5 in the above embodiment.
  • the AND circuit output pulse of (c) is input to the first delay line 1 after passing through the gate circuit 16
  • the AND circuit of (c) Almost simultaneously with the generation of the output pulse
  • the gate circuit basic output pulse shown in (d) rises
  • the first pulse shown in (e) which is delayed by a desired time t dl from the rising position, is output from the first delay line 31.
  • the first pulse is directly input to the second delay line 32 and, like the first delay line 31, the desired time t d is determined from the position where the first pulse is generated in the second delay line 32. 2. Generate and output the second pulse shown in (f) with a delay. The output second pulse is sent to the inverter 25 and becomes an inverter output pulse indicated by ( £ ), which is applied to the AND circuit 26. The first pulse of) is also applied to the AND circuit 26, and the logical AND of the rain pulse is obtained, and a gate pulse, that is, an AND circuit output pulse having a pulse width PG shown in (h) is output.
  • the opening position of the gate pulse shown in FIG. 10 (h) is as described above; Since the configuration is determined by the delay time of the ray line 31), it can be obtained particularly accurately and stably, and has an effect that the depth position of a fine defect can be detected with high accuracy.
  • the gate pulse opens after a delay time t dl from the time when the surface echo S exceeds the threshold value L, and furthermore, the delay time t d 2 elapsed after has a gate Toparusu close relationship, rather equal to the delay time is also t d 2 for ⁇ P & of the Ranige one Toparusu, a relationship that stretch in proportion to the delay time t d 2 Have.
  • the gate is reliably separated from surface defects directly under the surface of the test object, internal defects in the ultra-thin material, and multiple defects existing close to the test object in the thickness direction. Since it can be applied, it has the effect of enabling highly accurate flaw detection.
  • the flaw detection method and the flaw detection device according to the present invention are not limited to the above-described embodiment, but may be variously modified within the technical idea of the present invention. Of course.

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Acoustics & Sound (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

明 細 超音波探蕩方法およびその装置 技 術 分 野
本発明は、 材料または製品の内部欠陥を検査する超音波探 傷方法およびその装置に係わ り、 特に被検体の表面近傍に内 在する欠陥や被検体の厚さ方向に近接して内在する複数の微 細欠陥を検査するのに好適な探傷方法およびその装置に関す る。
本発明の対象とする被検体は、 金属材料， セラ ミ ッ ク スゃ ガラス等の非金属材料， I Cや L S I 等の電子部品等の超音 波を伝搬し得る材料または製品である。
背 景 技 術
材料または工業製品において、 厚さの薄いいわゆる薄材の 内部欠陥や、 厚さがそれほど薄く な く てもその被検体の表面 付近に内在する欠陥 （以下表層欠陥という） を探傷する こ と は、 従来からいろいろな技術分野でかな リ実施されている。 そ して前記探傷は、 新しい素材や電子製品等に対し従来と比 較して袼段に高い性能、 機能を発揮せしめるため、 一層表面 に近い表層欠陥や微細な欠陥をも確実に検出する こ と が要求 されてきている。 従来の一般的な探傷方法およびその装置を 第 i i図ない し第 14図について説明する。 第 1 1図は探傷装置の 構成説明図で、 1 は水 2 を満た した水槽、 3 は水槽 1 内の底 に設置された薄材の被検体、 4は水 2 に浸漬された探触子で ある。 5 は探触子 4に超音波パルスを発振させるパルス発振 回路、 6 は被検体 3 の表面， 欠陷および底面から反射する反 射波を探触子 4 を介して受信し増幅する受信回路、 7 は受信 回路 6で増辐された反射波のビーク値を検波してその値に比 例する D C電圧を欠陥情報と して出力するピークディ テクタ、 8 はピークディテクタ 7 から出力された信号を受信し処理す る処理装置.で、 本図の場合はピークディ テク タ 7 からの出力 信号を波形表示するオシ ロ スコープを使用 している。 第 12図 は前記ピークディ テクタ 7 の主要ブロッ ク回路図、 第 13図は 第 12図の主要都の詳細の一例を示す図である。 9 は前記受信 回路 6で增播された反射波の R F信号が入力される入力回路、 10は信号レベルの しきい値を設定する しきい値設定回路、 11 は入力回路 9 の出力信号と しきい値設定回路 10によ り設定さ れたしきい値と を比較する比較回路、 12は比較回路 11におい て前記しきい-値と比較された入力回路 9 の出力信号が、 しき い値を超えたときに 卜 リ ガしその ト リガ信号を出力する ト リ ガ回路、 13は前記探触子 4の送信パルス Tの レベルが前記し きい値を超えたとき ト リ ガ回路 12からの ト リガ信号によ り作 動して遅延ト リガパルスの辐を設定する遅延 ト リガ回路、 14 は ト リガ回路 12からの ト リ ガ信号， 遅延卜リ ガ回路 13からの パルス信号および該バルス信号のフ リ ップフ口 ジプを介した 信号の 3信号が入力されその論理積のパルスを出力するア ン ド回路、 15はア ン ド回路 14の出力パルスを受け遅延パルスの を設定する遅廷回路、 I Sはゲ一 トパルスを任意の位置と镊 に設定できるゲ一 ト回路、 17および 18はゲ一 ト回路 16の出力 パルスをオシロスコープ 8 に出力するモニタ 回路およびモニ タ シ ン ク-口回路である。 19は前記受信回路 6 で増幅された反 射波の R F信号とゲー ト回路 16の出力パルスと をマッチング - する検波入力回路、 20は検波入力回路 19を介した R F信号を 検波する R F検波回路、 21は R F検波回路 20の出力信号をそ の値に比例する D C電圧に変換し、 ゲー ト回路 16よ り出力す るゲー トパルスが閉じるまでその値を保持する ピーク検波回 路、 22は欠陷情報と しての前記 D C電圧を出力する出力回路 であ る。
第 14図は上記探傷装置を使用 して検査した場合に得られる パルスの特性線図である。 図において（a )は被検体 3 からの 反射波のエコーパターンの一例で、 Tは送信パルス、 S は表 面エコー、 Fは欠陥エコー、 B は底面ェコ 一をそれぞれ示す。 Lは送信パルス Tおよび前記各エコーの レベルの しきい値を 示す線である。 （b )は遅延 ト リガ回路 13で設定されるパルス 幅 P tの遅延 ト リ ガパルス、 （c )は表面ェコ一 S が し きい値 L を超えたと き立ち上がるよ う にアン ド回路 14よ り出力される アン ド回路出力パルス、 （d )は遅延回路 15で設定されるパル ス幅 P <iの遅延パルス、 （e )はゲー ト回路 16で設定されるパル ス檑 P gのゲ一 ト ノヽ。ルスである。
上記第 14図に示すパルスの特性線図は次に述べる作用、 す なわち探触子 4 から発射された送信パルス丁の レベルが設定 された し きい値 L を超すと， ト リ ガ回路 1 2からの ト リ ガ信号 によ り遅延 ト リ ガ回路 13が作動し遅延 ト リ ガパルスの幅 P t が設定され、 続いて表面エコー Sの レベルがしきい値 L を超 えるとアン ド回路 14が勤き、 ついで遅延回珞 15およびゲー ト 回路 16が作動してシーケンスが始ま り 、 遅延パルスの幅 P d が閉じるとほぼ同時にゲー 卜が開き設定されたパルス幅 P g 経過後に閉じる こと によ り得られる。 この場合、 図示しない 遅延ブランキング回路によ り、 探傷中、 常にゲー トパルスが 表面エコーに追随して出力されるよ う に、 遅延ト リ ガパルス が開いている O N状態の間は遅延およびゲー トの各回路のシ —ケンスが開始されないよ う に制御されるよう になつている。
と ころで、 前記遅延ト リ ガ回路 13， 遅延回路 15， ゲー ト回 路 16等はいずれも 1安定形のマルチバイブレータ 13a， 15a, ISaを有しており、 これら各マルチバイブレータ 13a， 15a , 16aはパルスが入力されて出力するまでの作動時間、 つま り 内部の伝搬遅延時間 t PLHを伴う。 このこ とは具体的には第 14図（d)において遅延パルスは表面エコー Sのレベルがしき い値 L を超えた時点では立ち上がらず実際には伝搬遅延時間 t PLHだけ遅れて立ち上がり、 同様に同図（e)に示すゲ一 トパ ルスは遅延パルスの立ち下がり と同時には開かず実際には伝 搬遅延時間 t PLHだけ遅れて開く こ と になる。 この伝粱遅延 時間 t PL Hは、 マルチバイブレータ の回路搆成によ り異なる がほぼ 20ns〜70nsといわれ、 一般的には 25 において約 30ns である 3 —方、 マルチバイブレータ を有する遅延回路 15およ びゲ一 ト回路 16で設定できるパルス樁 P d， P gの最小値は、 現状では回路容量の W係から約 S:0ns〜 80nsが限界であ り、 図 (e)に示すゲ一 トパルスを開く までには表面エコー S の しき い値 L を超えた時点から少な く と も （ 2 t PLH + P d) = 120ns 〜 140nsの時間がかかる こ と になる。 （但し、 t pLHを 30nsと した場合） この時間は例えば鉄鑲材の場合約 350 /i in〜 400 A m のパルス伝攮距離に相当 し、 金の場合は約 200 A π！〜 230 !πの パルス伝瘢距離に相当する。 また饭リ に、 前記マルチパイブ レータ の伝搬遅延時間 t PLHを零と した場合でも、 前記のよ う に設定できる最小のパルス幅 P d， P gはそれぞれ約 60ns〜 80nsであるから、 この時間に相当するパルスの伝擻距-離は鉄 銪材の場合で約 となる。
従って鉄鑼材を例にとれば、 被検体の表面から深さ約 350 m以上 （前記伝濂遅延時間 t PLHを考慮しない場合でも約
200 n以上） の距離に存在する欠陥は検査可能であるが、 そ の距離以内に存在する表層欠陷ゃ被検体の厚さ が約 350 ίί πι以 下の極薄材に内在する欠陷等については、 表面エコー S と欠 陷ェコ一 F と が重畳も し く は極めて接近して出現する こ と に なるため、 前記ゲー ト回路 16でゲー トパルスを任意の位匱と 幅に設定できる とは云え上記制限を受ける こ と によ り 、 ゲ— トパルスの檑 Pg内に欠陥エコー Fのみを出現させる こ と が できず検査は不可能になる。 こ の不具合点は、 被検体の表面 直下の厚さ方向に複数の微細欠陷が近接して存在している場 合にも同じ理由で検査は不可能である。 また被検体の厚さ寸 法が十分に厚く 、 微細欠陥が被検体表面よ り 十分に深い位匱 の厚さ方向に複数近接して存在している場合の複数の欠陥の 検査においても、 上記と同一の理由から各欠陥は約 350 m以 上 （伝 遅延時間 t PLHを考盧しない場合は約 以上） の間隔を有していなければ、 それぞれの欠陷を分離してゲー トにかけることができず検査は不可能である。 さ らに上述の 表面エコー S の レベルがしきい値 L を超えた時点よ リゲー ト パルスを開く までの時間を I O O II S (但し t P L H = 20 nsと した場 合） ない し 1 20n sの最小時間に しょう と しても、 実際には前 記各回路の構成上のばらつき， 温度変化に伴う内部変化など からゲ一卜の立ち上がり が一定せず不安定にな り， 従って該 ゲー ト位置における検査は不正確なものとならざる を得ない。
このよう に従来の超音波採傷方法およびその装置において は、 表層欠陥や槿薄材の内部欠陷については欠陥が存在して いるにもかかわらず検出する ことができない場合があ り、 ま た被検体の厚さ方向に複数の近接して存在している微細な内 部欠陥については、 各欠陥を分離して検出する ことができな い場合が多く 、 いずれも従来の探傷上の大きい問題点となつ ていた。
本発明は、 上記した従来技術の問題点を鬅消して、 表層欠 陷ゃ搔薄材の微細な内部欠陥を確実に探傷する ことができる 超音波探傷方法おょぴその装置を提供する こと を基本的な目 的とする。
また、 本発明の他の目的は、 被渙体の厚さ方向に近接して 内在している複数の微細な欠陥を、 任意に分雜して検出する ことができる超音波探傷方法およびその装置を提供すること を 目的とする。
さ らに本発明の他の目的は、 以下の記述および図面の参照 によ り明ら力、になるであろう。 発 明 の 開 示
本発明の超音波探傷方法およびその装置は、 液に浸渍され た被検体からの表面エコーの レベルが予め設定されたし きい 値を超えたと き ト リ ガする ト リ ガ信号を発生させ、 その ト リ ガ信号の発生位置よ り第 1 のディ レイ ラインを介して所定の 時間だけ遅らせた第 1 のパルスを発生させ、 この第 1 のパル スの立ち上がりで欠陥エコーを検査するゲー トパルスを開き、
- 同時に第 2のディ レイ ライ ンを介して前記第 1 のパルスの立 ち上がり位置よ リ所定の時間遅らせて第 2 のパルスを発生さ せ、 その発生と同時に前記ゲー トパルスを閉じさせて得られ るゲー トパルスを使用 して探傷する こ と を特徵とする。
本発明の上記特徴は、 つぎに説明する ピークディ テク タ に 設けた 2組のディ レ イ ライ ンの関係'を利用するものである。 すなわち、 パルスの発生位置を任意に所定の時間遅延させら れるディ レイ ライ ンを頫に 2組使用 したこ と によ り、 第 1 の ディ レイ ライ ンによ り被検体の表面エコーの レベルがしきい 値を超えたと きに発生する ト リ ガ信号の発生位置よ り所定の 時間遅らせて発生させた第 1 のパルスの立ち上がり位置を、 欠陥エコーを検査するゲー トパルスの開き位置とする こ と が でき、 同時に第 2 のディ レイ ライ ンにおいて、 前記第 1 のパ ルスの立ち上がり位置よ り所定の時間遅らせて発生させた第 2 のパルスの発生位置を前記ゲー 卜パルスの閉 じ位置にする こ と ができ、 ゲー 卜パルスの開きおよび閉 じの両位置間の時 間、 つま りゲー トパルスの幅が第 2 のディ レイ ライ ンによ る 前記所定の遅延時間に等し く 、 同時にそのゲー トパルスの檑 を検査すベき欠陷ェコ一の辐に一致させられる ことになる闋 係を利用するものである。
ここで上記第 1 および第 2のディ レイ ライ ンによ り遅延さ せるべき時間は、 被検体の性状 （材質， 寸法， 形状等） ， 検 查すべき被検钵表面からの深さ， 使用周波数等の探傷条件に よ り異なるほか、 例えば I Cのよう に被検体の性状や検査す べき深さ等がほぼ同一の被検体の場合でも異なることがある。 これに対しディ レイ ライ ンは遅延時間を段階的に切換えられ る構成になっているため、 通常はその切換可能な範囲内で対 応することができ第 1および第 2 のディ レイライ ンとも各単 数のディ レイ ラインで足リ る。 しかし前記探傷条件のうち、 たとえば検査すべき深さが深く表面エコーと欠陥エコーとの 時間間隔が大きい場合 は、 所定の時間まで遅延させるのに 第 1 のディ レイラインを複数のディ レイライ ンにして煩に遅 延させその合計の遅延時間を所定の時間とする場合があ り、 また一方、 第 2のディ レイラインにおいても、 欠陥エコーの 幅と使用するディ レイ ライ ンの遅延時間との闋係たとえば欠 陷エコーの椿が遅延時間よ り長い場合や、 前記探傷条件との 関係等によっては第 1のディ レイライ ンと同様に複数のディ レイ ラインを使甩する場合もある。
つぎに第 1 図および第 2図を参照して前記 2組のディ レイ ライ ンの関係をさ らに具体的に説明する。 第 1図は 2組のデ ィ レイ ラインの相関関係説明図、 第 2 図は第 1図の関係よ り 得られる特性線図である。 まず第 2図（b )に示すよ う に送信 パルス T の レベルが設定されたしきい値 L を超すと ト リ ガ 信号によ り遅延 ト リ ガパルスが幅 P tで設定され、 続いて表 面エコー S がしきい値 L を超える と同図（c)に示す ト リガ信 号が発生 し第 1 のディ レイ ライ ン 31に入力される。 第 L のデ ィ レイ'ライ ン 31においては同図（d )に示すよ う に入力 した ト リ ガ信号の発生位置よ り所定の時間 tdl遅らせた第 1 のパル スを発生させ、 該第 1 のパルスを第 2 のディ レイ ライ ン 32に 出力する と ともにゲー トパルス出力装置 33にも出力する。 第 2 のディ レイ ライ ン 32においては同図（e)に示すよ う に入力 された前記第 1 のパルスを第 1 のパルスの発生位置よ リ所定 の時間 td2遅らせて第 2 のパルスを発生させ、 該第 2 のパル スをゲ一 トパルス出力装置 33に出力する。 ゲー トパルス出力 装置 33は論理回路およびイ ンバータで構成されており、 入力 した上記第 1 および第 2 のパルスの論理演算を行い同図（f) に示すよ う に欠陥エコー Fの幅に対応する幅 P Gのゲ一 トノ、。 ルスを出力する。 ゲー トパルスの檑 P Gは第 2 図（e)に示すよ う に第 2 のディ レイ ライ ン 32による遅延時間 td2に等し く 、 遅延時間 2の短縮はすなおちゲー トパルス樓 P Gを狭くする こ と になる
上記第 1 および第 2のディ レイ ライ ン 31， 32によ り設定さ れる所定の遅延時間 tdl， td2は、 前述の如 く探傷条件ゃ被検 体の種類等によ り異なるが、 第 1 および第 2 のディ レイ ライ ン 31， 32が遅延時間 tdl， td2を段階的に切換えられる構成に なっ ているため、 ディ レイ ライ ンの種類を選定する こ とによ リ任意に所望の遅延時間を選択する こ と ができ、 第 1 および 第 2 のパルスの発生位置を任意にかつ容易に設定する こ と が 可能になる と ともに、 遅延時間 td 2も欠陷エコー Fの檑に応 じて短縮した時間にするこ とができる。 従って第 1 のパルス の立ち上がり位置を欠陥エコー Fの檑に^応するゲー トパル スの開き位置に、 また第 2のパルスの発生位置を同じ くゲー トパルスの閉じ位置にすることができ、 しかも所望の樁に短 縮されたゲー トパルス辐 P Gを得ることができる。
前述の如く本発明の探傷方法およびその装置は、 単数また は複数の第 1 および第 2のディ レイ ラインを煩に設けたピー クディ テクタ を使用 し、 表面ェコ一の しきい値を超えた位置 を基点と して各ディ レイライ ンで所定の時間遅延させて第 1 および第 2 のパルスを発生させるよう に し、 その発生させた 第 1 および第 2 のパルスの発生位置が検査すべき欠陷エコー に対応するゲー トパルスの開きおよび ί!じの位置になる関係、 および得られたゲー トパルスの幅が第 2のディ レイライ ンに よる遅延時間に等しい関係と を利甩するものであるから、 例 えばオシロスコープの C R T上に表示されるエコーおよびパ ルス波形を観察しながら、 被検体の表面直卞の表層欠陷ゃ搔 薄材の内部欠陷はもちろん、 被検体の厚さ方向に近接して存 在している複数の微細欠陥に对しても確実に所望の欠陷に対 して分離してゲ一 ト をかけることが可能にな リ、 精度の良い 探傷を行なう ことができる。
図面の簡単な説明
第 1 図は本発明の探傷方法およびその装置の原理説明図で あって 2組のディ レイ ラインの相関関係を説明する図、 第 2 図は第丄 図の関係よ リ得られる特性線図である。 第 3 図は本発明の係わる探傷方法およびその装置の実施例 の説明図で、 ピークディ テク タ の主要ブロ ッ ク回路図、 第 4 図は第 3 図の主要部の詳細ブ.ロ ッ ク回絡図、 第 5 図は第 3 図 に示すピークディ テク タ を使用 した場合における特性線図、 第 6 図はディ レイ ライ ンの構成の概要を示す図、 第 7 図は複 数の欠陥のエコーパターン とそれに対応するゲー トパルスの 一例を示す図である。
第 8 図ない し第 10図は本発明に係わる探傷方法およびその 装置の他の実施例の説明酒で、 第 8 図は第 3 図と同様の ピ一 クディ テク タ の主要ブロ ック回路図、 第 9 図は第 8 図の主要 部の詳細ブロ ッ ク回路図、 第 10図は第 8図に示すピークディ テク タ を使用 した場合における特性線図である。
第 1 1図は超音波探傷装置' ¾構成の概要を示す図である。 第 1 2図ない し第 14図は従来の一般的な探傷方法およびその 装置の説明図で、 第 12図は探傷装置における ピークディ テク タの主要ブロ ッ ク回路図、 第 13図は第 12図の主要部の詳細ブ ロ ッ ク回路の一例を示す図、 第 14図は第 1 2図に示すピークデ ィ テク タ を使用 した場合におけるパルスの特性線図である。
発明を実施するための最良の形態
本発明の好ま しい実施例について第 3 図ない し第 7 図を参 照しながら説明する。 図中前記第 1 図および第 2 図， 第 Π図 ない し第 14図と同符号のものは同じものまたは同璣能のもの を示す。 図において 31は第 1 ディ レイライ ンで、 1例と して 第 6 図に示すよ う に内部に段階的にイ ンダク タ ンスを変化さ せる複数のディ レイ端子を設け、 それらの端子を外部設置の 切換スィ ッチで切換え、 それによ リ I N端子に入力されるァ ン ド回路 14からの 力パルスを任意の時間遅延させて m力さ せるよ うにな-つている。 遅延時間の設定範囲は、 秒 X 10_i Z
( P sec)〜秒 X lip3 ( M sec ) の幅広い範囲からディ レイ ライ ンの選択によ り任意に設定可能であるが、 通常は被検体の種 類に応じて適合する設定範囲を選択し、 その設定範囲内を前 記切換スイ ッチによ り複数のステップ、 1例と して約 10ステ ップに切換えられるようにしている。 32は第 2ディ レイライ ンで、 上記第 1 ディ レイライン 31と同様に階段的にイ ンダク タンスの異なる複数のディ レイ端子を有し、 それら端子を切 換えスィ ツチで任意に選択してゲー ト回路 16におけるマルチ バイブレータ 16aの Q端子からの出力パルスを所望の時間遅 延させて出- する構成になっている。 第 1ディ レイライン 31 および第 2ディ レイライン 32は、 本実施例の場合探傷条件に 適合する遅延時間のものを使用 したことによ リいずれも単数 である。 23はゲ一ト回路 16のマルチバイブレータ 16aおよび 第 2ディ レイライン 32の雨出力パルスが印加されてその論理 積の反転パルスを出力する N A " D回路、 24は N A N D回路 23の出力パルスを反転させゲー トパルスと して出力するィン バータ で、 該ゲー トパルスはモニタ 回路 17 , モニタ シンク ロ 回路 18および検波入力回路 19へそれぞれ出力される。
つぎに第 5図によ り上記構成の実施例により得られるパル スの特性線図を説明する。 同図（a)は被検体からの反射波の エコーパタ ーンの一例で、 表面エコー s と欠陷エコー Fが接 近して出現しており表着欠陥またば極薄材に内材する欠陥に 相当する。 Lは送信パルスおよび各エコー レベルの し きい値 を示す線である。 いま前記第 1 1図に示す探触子 4 よ り発射さ れた送信パルス Tの レベルがしきい値 L を超すと、 遅延 卜 リ ガ回路 13が作動して第 5 図（b )に示すよ う に遅延 ト リ ガパル スが設定され、 同時に受信回路 6で受信された同図（a )に示 す被検体 3 からのエコーが入力回路 9 に入力される。 入力回 路 9 の出力信号は比較回路 1 1を経て 卜 リ ガ回路 1 2に入力され、 その信号レベルがしきい値 L を超えたと き ト リ ガ信号が出力 される。 この ト リ ガ信号はアン ド回路 14に入力され、 同 じ く アン ド回路 14に入力される前記遅延 ト リガパルスおよび遅延 ト リ ガパルスの D フ リ ッ プフ ロ ップを介したノヽ °ルスと と もに その論理積を と リ出力される。 この出力パルスは、 表面ェコ 一 S がしきい値 L を超えたと き立ち上がる同図（c )に示すァ ン ド回路出力パルスである。 こ こ までの作用は前記従来の探 傷方法およびその装置と同 じであるが、 本実施例においては 上記アン ド回路出力パルスが従来と異な り第 1 ディ レイ ライ ン 3 1に入力される。 第 1 ディ レイ ライ ン 31においては複数の ディ レイ端子を切換スィ ッチによ り任意に選択する こ と が可 能であるから、 前記入力パルスをその切換えによ り所望の時 間 td l遅延させた同図（d )に示す第 1 のパルスと して出力する。 出力された第 1 のパルスはゲー 卜回路 16に入 り 、 同回路のマ ルチバイ ブレータ 16a， 抵抗およびコ ンデンサで一定檑に設 定されている同図（e )に示すゲー ト回路基本出力パルスを、 マルチバイ ブレータ 16aの Q端子よ りゲ一 トパルス出力装置 3の N A M D回路 23に印加する。 一方、 Q端子の出力と同時 に同マルチバイブレータ 16aの 端子からは反転したゲー ト 回路基本出力パルスが出力され、 第 2ディ レイライン 32に入 力さ_れる。 該入力パルスは前記第 1ディ レイ ライ ン 31と同様 に、 第 2ディ レイライ ン 32においてディ レイ端子を切換えス イ ッチで任意に選択することによ り、 所望の時間 td 2遅延さ せた同図（ί)に示す第 2のパルスと して出力され、 該出カパ ルスは N A N D回路 23に印加される。 前記ゲー ト回路 16の Q 端子よ りの ffi力パルスおよび第 2ディ レイ ライン 32の出力パ ルスが印加された N A N D回路 23においては、 その論理積の 反転した第 5 図（g)に示す N A N D回路出力パルスが出力さ れる。 該出力パルスはイ ンバータ 24によ リ反転させられ同図 (h)に示すパルス幅 P Gのインバ一タ出力パルスすなおちゲー 卜パルスが ¾力される。
こ こで上記遅延時間 td lおよび 2は、 前述の如く探傷条件 や被検体の種鑌によって異なるが、 それらに適合するディ レ イ ラインおよびその遅延時間の設定範囲の選定， 遅延時間の 切換え等が任意に行えるから、 遅延時間 td iは表面エコー S と欠陥エコー Fの出現している相対時間位置に応じて、 一方、 遅延時間 td 2は欠陥エコー Fの出現している時間に応じてそ れぞれ任意かつ容易に設定することが可能になる。 そしてこ の場合遅延時間 td l は、 前述のマルチバイブレータ等の内部 の伝脔遅延時間 t P L Hを含んだ時間に設定される。
つぎに遅延時間 t d l， td 2とゲー トパルスとの闋係を第 5 図 についてみると、 ゲー トパルスの開き位置は表面エコー S が しきい値 Lを超した時点よ リ同図（e)に示すゲー ト回路基本 出力パルスが立ち上がる までの時間、 すなわち同図（d)にお ける第 1 ディ レイ ライ ン 31で時間 tdl遅延させた第 1 のパル スの発生位置であ リ 、 またゲー 卜パルスの閉 じ位置はゲー 卜 回路基本出力パルスの立ち上がり位置よ り 同図（ί)における 第 2 ディ レイ ラ イ ン 32で時間 td2遅延させた第 2 のパルスの 発生位置である。 つま り表面エコー S がしきい値 L を超えた ときから遅延時間 t<n経過後にゲ一 トパルスが開き、 さ らに それよ リ遅延時間 td2経過後にゲー 卜パルスが閉じる関係に - なる。 一方、 ゲー トパルスの辐 PGは、 上記関係から遅延時 間 td2に等し く 、 また遅延時間 td2に比例して伸縮するから、 第 5 図に示すよ う に欠陥エコー Fのピーク値を含むその前後 の出現時間に相当する幅に、 任意かつ容易に設定する こ と が 可能になる。 もっ とも上記遅延時間 tdl， td2およびゲー トパ ルスの幅 P Gは、 ディ レイ ライ ンにおいて設定される遅延時 間の精度の影響を受けその分誤差を生ずる こ と になるが、 デ ィ レイ ライ ンの遅延時間の誤差は、 設定する遅延時間の長さ によ リ多少の差はあるものの約 5 ns以下と小さ く 、 従って影 響も僅少である。 そ してこのディ レイ ライ ンの精度は、 第 5 図（e )に示すゲー ト回路基本出力パルスの立ち上がり位置が、 ゲー ト回路 16におけるマルチバイ ブレータ の内部伝菊遅延時 間， 温度変化に伴う 出力変動等の影響を受け、 その分だけ同 図（f)の第 2 のパルスの遅延開始位置、 つま り 同図（h)のゲー トパルスの立ち上が り位置がぶれる こ と になつても、 上記の よ う に遅延時間の誤差は小さいため遅延時間 tdl , td2は何等 影響を受けず、 従っ てゲー トパルスを任意に所望の位置、 例 is
えば表面ェコ一 S がしきい値 Lを超した位置よ リ約 50ns (例 えば鑌材の場合で表面よ り約 の深さ になる） 経過後に 出現させられると ともに、 ゲー トパルス檑 P Gを従来の最小 限界値であつた約 S0ns~80nsを例えば約 30risに短縮する こと が可能になっ た。
上記の効果は第 7図（a)に示すよう な被検体の厚さ方向に 複数の欠陥エコー Fi， F2， F3が近接して内在しているェ コ —パターンの場合にも発揮される。 すなわち、 まず欠陥ェ コ一 Ft〜 F3を類次探傷する場合は、 はじめに、 欠陷エコー Ft に対して前記第 5 図の（b)〜（g)に示す経過と同一の経過 を経て第 7図（b)に示すゲ一トノ ルス P G1 をかける。 そ して このゲ一 トパルス PG1が経過した後は、 回路は欠陷ェコ一 F X による ト リガが発生する以前の状態に復しているので、 次の欠陥エコ ー F2を受信すると欠陥エ コ ー Fi を受信したと きと同様に欠陥エコ ー F 2に対して第 7図（c)に示すゲー トパ ノレス P をかけることができ、 さ らに欠陥エコー F 3を受信 する と欠陷エコー Fi ， F2の場合と同様に欠陥エコー F3に 対して第 7図（ に示すゲー トパルス P G3をかけて探傷する こ とができる。 つぎに欠陥エコー F 〜 F3のう ちいずれか 1 つの欠陥、 たとえば欠陷エコー F2のみを滦蕩する場合は、 前記第 5 図に示す（き）〜（g)の経過を欠陷エコ ー F2に対して 行なう こ と によ り 、 欠陥エコ ー F t， F 3に関係なく ゲー トノ、。 ルス P G2を得るこ とができる。 従って単数の表層欠陷につい てはもちろん、 かかる複数の近接した欠陥 （例えば銷材の場 合欠諮と欠陥の距離約 90 μ ) に対しても確実に分離してゲ 一卜 をかける こ と ができるため、 精度のよい探傷を可能にす る効果がある。
つぎに本発明の他の実施例について第 8 図ない し第 10図を 参照して説明する。 図中前記第 3 図ない し第 5 図と同符号の ものは同じものを示す。 第 8 図および第 9 図において、 入力 回路 9 よ リ アン ド回路 14までは前記実施例における第 3 図お よび第 4図の場合と同 じ構成であるが、 ア ン ド回路 14以降は、 その出力をゲー ト回路 16を介して第 i ディ レイ ライ ン 31に入 力するよ う に し、 入力 したパルスを第 1 ディ レイ ライ ン 3 1に おいて所望の時間遅延させたのち第 2 ディ レイ ラ イ ン 32およ びゲー 卜パルス出力装置 33を構成する A N D回路 26に出力 し、 第 2ディ レイライン 32においては、 入力されたパルスを所望 の時間遅延させ A N D回路 26と ともにゲー トパルス出力装置 33を構成するイ ンバータ 25を介して A N D回路 26に出力する 構成になっている。 A N D回路 26の出力パルスつま リ ゲ一 ト パルスはモニタ回路 17、 モニタ シンク 口回路 18および検波入 力回路 19に出力されるが、 これらの各回路および出力回路 22 までの搆成は前記第 3 図の場合と同 じである。
本実施洌によ リ得られるパルスの特性線図を第 10図によ リ 説明する。 同図において（a )のエコ ーよ リ （c )のア ン ド回路出 力パルス発生までの作用は前記実施例における第 5 図の場合 と同 じである。 し かし本実施例においては（c )のア ン ド回路 出力パルスはゲ一 ト回路 16を介したのち第 1 ディ レ イ ラ イ ン 1に入力するから、 （c )のア ン ド回路出力パルスの発生とほ ぼ同時に（d )に示すゲー ト回路基本出力パルスが立ち上がり 、 その立ち上がり位置よ リ所望の時間 td l遅延させた（e )に示す 第 1 のパルスが第 1ディ レイ ライ ン 31よ り出力される。 この 第 1パルスは直接第 2ディ レイ ライ ン 32に入力 し、 第 1ディ レイ ライ ン 31におけると同様に第 2ディ レイライ ン 32におい て第 1 のパルスの発生位置よ リ所望の時間 td 2遅延させた（f ) に示す第 2のパルスを発生させ出力する。 出力 した第 2のパ ルスはイ ンバータ 25に送られ（£)に示すィ ンバ一タ出カパル スとな り A N D回路 26に印加される。 A N D回路26には ) の第 1 のパルスも印加されておリ雨パルスの論理積がと られ (h)に示すパルス幅 P Gの A N D回路出力パルスすなおちゲー トパルスが出力される。
上記第 10図およびその説明から判るよう に本実施例の場合 は、 第 10図（h)に示すゲートパルスの開き位置が、 前述した ； 高精度で作用するディ レイライ ン （この場合第 1ディ レイ ラ イン 31 ) の遅延時間によって決定される構成であるため、 特 に正確かつ安定して得られ、 微細欠陥の深さ位置を精度よ く 検出することができる効果を有する。 そ して上記遅延時間 td l , t d 2の設定は、 前記実旅例において説明した如く本実旌 例においても同様に任意かつ容易に可能でぁ リ、 遅延時間 td l , td 2とゲー トパルス と の関係もまた前記実施例と同様に、 表面ェコ一 S がしきい値 L を超えたと きから遅延時間 td l経 過後にゲー トパルスが開き、 さ らにそれよ り遅延時間 t d 2経 過後にゲー トパルスが閉じる関係を有しており、 さ らにゲ一 トパルスの檑 P &についても遅延時間 td 2に等し く 、 遅延時間 td 2に比例して伸縮する関係を有している。 従って本実旛例 の場合においても被検体表面直下の表層欠陥や極薄材の内部 欠陥のほか、 被検体の厚さ方向に近接して内在している複数 の欠陥に対しても確実に分離してゲー ト をかける こ ができ るから、 精度の高い探傷を可能にする効果がある。
なお、 当然のこ とであるが、 本発明に係わる探傷方法およ びその装置は、 前記実施例にのみ限定されるものではな く ， 本発明の技術的思想の範囲内において種々変更し得る こ とは もちろんである。

Claims

請 求 の 範 囲 . 液に浸潢された被検体の内部欠陥を探傷する超音波探傷 方法であって、 前記被検体の表面エコーのレベルが設定さ れたしきい値を超えたとき ト リガする ト リガ信号を発生さ せ、 該ト リ ガ信号の発生位置よ リディ レイラインを介して
" 所定の時閭遅らせて第 1のパルスを発生させ、 該第 1 のパ ルスの立ち上がりでゲ一 卜パルスを開き、 かつ同時に第 1 のパルスの立ち上がり位置よ り他のディ レイラインを介し て所定の時間遅らせて第 2 のパルスを発生させ、 該第 2の パルスの発生と同時に前記ゲー トパルスを閉じさせて得ら れるゲー トパルスを使用 して探傷する超音波探傷方法。 . 請求の範囲 1 に従う超音波探傷方法であって、 被検体の 表面エコーの レベルが設定されたしきい値を超えたとき ト リ ガする ト リガ信号を発生させ、 該ト リガ信号の発生位置 よ りディ レイ端子の選択によ リ任意に遅延時間を設定可能 なディ レイライ ンを介して所定の時間遅らせて第 1 のパル スを発生させ、 該第 1 のパルスの立ち上がりでゲー トパル スを開き、 かつ同時に第 1 のパルスの立ち上がり位置よ リ ディ レイ端子の選択にょ リ遅延時間を任意に設定可能なデ ィ レイ ラインを介して所定の時間遅らせて第 2のパルスを 発生させ.、 前記第 1 および第 2 の雨パルスの論理演算によ リ前記第 2 のパルスの発生と同時に前記ゲー トパルスを閉 じさせて得られるゲー トパルスを使 ¾ して探傷する超音波 深傷方法。
. 探触子に超音波パルスを印加するパルス発振回路と、 被 検体からの反射波信号を-受信しかつ増幅する受信回路と、 該受信回路よ リ出力される反射波のピーク値を検波してそ の値に比例する D C電圧を出力する ピークディ テク タ と を 備え、 液に浸漬された被検体の内部欠陥を探傷する超音波 探傷装置であって、 被検体の表面エコーの レベルが設定さ れた しきい値を超えたと き ト リ ガして ト リガ信号を発生す る ト リ ガ回路と、 前記 ト リ ガ信号の発生位置よ り所定の時 間遅らせて第 1 のパルスを発生させその発生位置をゲ一 ト パルスの所定の開き位置に合おせられる第 1 のディ レ イ ラ イ ン と 、 前記第 1 のパルスの発生位置よ り所定の時間遅ら せて第 2 のパルスを発生させその発生位置を前記ゲ一 トパ ルスの所定の閉じ位置に合おせられる第 2 のディ レイ ライ ンと、 前記第 1 および第 2 のディ レイ ライ ンで遅延させて 出力されたパルスを入力 し第 2 のディ レイ ライ ンにおける 遅延時間と同辐のゲ一トパルスを出力するゲ一 トパルス出 力装置と を有する ピークディ テク タ を具備した超音波探傷 . 請求の範囲 3 に従う超音波探傷装置であって、 被検体の 表面エコーの レベルが設定された し きい値を超えたと き 卜 リ ガして ト リ ガ信号を発生する ト リ ガ回路と、 前記 ト リ ガ 信号の発生位置よ り所定の時間遅らせて第 1 のパルスを発 生させその発生位置をゲー トパルスの所定の開き位置に合 わせられる第 1 のディ レイ ライ ンと、 前記第 1 のパルスを 入力し入力 した第 1 のパルスの発生と同時に立ち上がるゲ 一 卜の基本パルスを出力するゲー ト回路を介し、 該ゲー ト 回路の出力 ルスを前記第 1 のバルスの発生位置よ リ所定 の時間遅らせて第 2のパルスを発生させその発生位置を前 記ゲ一 トパルスの所定の閉じ位置に合わせられる第 2 のデ ィ レイラインと、 前記第 1 および第 2のディ レイライ ンで 遅延させて出力されたパルスを入力 し第 2のディ レイ ライ ンにおける遅延時間と同耰のゲー トパルスを出力するゲー 卜パルス出力装置と を有する ピークディ テクタ を具備した 超音波探傷装置。
. 請求の範囲 3 に従う超音波探傷装置であって、 被検体の 表面エコーの レベルが設定されたしきい値を超えたとき ト リガして f リ ガ信号を発生する ト リガ回路と、 前記 ト リガ 信号の発生位置と同位置で立ち上がるゲートの基本パルス を出力するゲー ト回路を介し、 該ゲー ト回路の出力パルス の発生位置よ り所定の時間遅らせて第丄のパルスを発生さ せその発生位置をゲー トパルスの所定の開き位置に合おせ られる第 1 のディ レイラインと、 前記第 1 のパルスの発生 位置よ リ所定の時間遅らせて第 2 のパルスを発生させその 凳生位置を前記ゲー トパルスの所定の閉じ位置に合わせら れる第 2のディ レイ ラインと、 前記第 1 および第 2のディ レイ ライ ンで遅延させて迅力されたパルスを入力し第 2 の ディ レイ ライ ンにおける遅延時間と同檑のゲー トパルスを 出力するゲー トパルス出力装置と を有するピークディ テク タ を具備した超音波探傷装置。
PCT/JP1987/000664 1986-09-08 1987-09-07 Method and apparatus for ultrasonic flaw detection WO1988002112A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880700509A KR880701883A (ko) 1986-09-08 1988-05-07 초음파 탐상방법 및 그 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20946786 1986-09-08
JP61/209467 1986-09-08
JP61/209464 1986-09-08
JP20946486 1986-09-08

Publications (1)

Publication Number Publication Date
WO1988002112A1 true WO1988002112A1 (en) 1988-03-24

Family

ID=26517468

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1987/000664 WO1988002112A1 (en) 1986-09-08 1987-09-07 Method and apparatus for ultrasonic flaw detection

Country Status (3)

Country Link
EP (1) EP0324855A1 (ja)
KR (1) KR880701883A (ja)
WO (1) WO1988002112A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679082B1 (ko) * 1999-09-08 2007-02-05 주식회사 포스코 레이저 초음파를 이용한 내부결함 검출 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2697638B1 (fr) * 1992-11-02 1994-12-23 Asulab Sa Appareil de mesure par ultrasons minimisant le nombre de valeurs numériques traitées par les moyens de traitement.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3262306A (en) * 1962-09-19 1966-07-26 Branson Instr Ultrasonic testing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3262306A (en) * 1962-09-19 1966-07-26 Branson Instr Ultrasonic testing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679082B1 (ko) * 1999-09-08 2007-02-05 주식회사 포스코 레이저 초음파를 이용한 내부결함 검출 장치

Also Published As

Publication number Publication date
KR880701883A (ko) 1988-11-05
EP0324855A1 (en) 1989-07-26

Similar Documents

Publication Publication Date Title
US2612772A (en) Supersonic test device
US3995212A (en) Apparatus and method for sensing a liquid with a single wire transmission line
US3169393A (en) Means and techniques for inspecting metal
JPH02248856A (ja) 超音波走行時間の測定装置
JP2003525443A (ja) 基材上へのコーティング層の付着性を測定する方法
US4134081A (en) Clock circuit for use in pulse-echo ultrasonic defect testing
WO1988002112A1 (en) Method and apparatus for ultrasonic flaw detection
US3009353A (en) Ultrasonic measurement apparatus
EP0121690A2 (en) Acoustic microscope
US5046363A (en) Apparatus for rapid non-destructive measurement of die attach quality in packaged integrated circuits
US3624712A (en) Ultrasonic pulse echo thickness-measuring device
JP3597182B2 (ja) 超音波音速測定方法及びこれらに基づいてヤング率及びポアソン比を求める方法
US2448399A (en) Supersonic inspection
US3832887A (en) Ultrasonic inspection apparatus
Wan et al. Direct measurement of ultrasonic velocity of thin elastic layers
WO1999027374A1 (en) Remote resistivity measurement
US3538752A (en) Ultrasonic thickness measuring apparatus
RU2034236C1 (ru) Ультразвуковой эхо-импульсный толщиномер
JP2728265B2 (ja) 塗膜付き被測定物の板厚測定装置
JPH0569382B2 (ja)
Gust et al. Material characterization with the ultrasonic microscope
US3166931A (en) Ultrasonic inspection apparatus using short elastic pulses
Junck et al. A High Resolution Pulse Transmission Technique for Determining Ultrasonic Velocities
SU1206690A1 (ru) Способ ультразвукового контрол качества издели
JP2812688B2 (ja) コーティング付被測定物の厚さ測定方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1987905793

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1987905793

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1987905793

Country of ref document: EP