TWI824591B - Led電路基板結構、led測試封裝方法及led畫素封裝體 - Google Patents
Led電路基板結構、led測試封裝方法及led畫素封裝體 Download PDFInfo
- Publication number
- TWI824591B TWI824591B TW111124308A TW111124308A TWI824591B TW I824591 B TWI824591 B TW I824591B TW 111124308 A TW111124308 A TW 111124308A TW 111124308 A TW111124308 A TW 111124308A TW I824591 B TWI824591 B TW I824591B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- led
- color
- color leds
- lines
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 138
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 19
- 238000005520 cutting process Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 59
- 238000009434 installation Methods 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000523 sample Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0693—Calibration of display systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一種LED電路基板結構包含第一色LED、第二色LED、第三色LED、載板、第一測試線、第一連接線、第二測試線以及第二連接線。各第一測試線位於載板且電性並聯位於同一畫素正面圖案區的二第一色LED。第一連接線電性連接相鄰之二畫素正面圖案區的二第一測試線。各第二測試線位於載板且電性並聯位於同一畫素正面圖案區的二第二色LED。第二連接線電性連接相鄰之二畫素正面圖案區的二第二測試線。藉此,可以在切割封裝前即測試LED,並能找出失效之LED。
Description
本揭示內容在於提供一種電路基板結構、測試封裝方法及畫素封裝體,尤其是一種LED電路基板結構、LED測試封裝方法及LED畫素封裝體。
隨著個人化顯示裝置的普及,LED結構的微型化成為業界的趨勢。LED的尺寸微縮,會使LED畫素封裝體的尺寸隨之縮小。一般來說,在顯示器的製程中,會將LED畫素封裝體逐一打件至顯示器基板上。為了節省打件成本,將多個畫素合併於一個LED畫素封裝體的結構被發展出來且逐漸成為主流。
為確保良率,需對LED畫素封裝體進行測試。在習知的LED畫素封裝測試技術中,會在封膠完成後逐一點測LED畫素封裝體。然而,LED畫素封裝體的尺寸微小而數目龐大造成點測不易且耗時。此外,在封膠完成後發現故障,只能將整個LED畫素封裝體淘汰而造成成本的浪費。因此,如何提升LED畫素封裝體的測試效率並且節省成本,是相關領域中欲達到的目標。
本揭示內容提供一種LED電路基板結構、LED測試封裝方法及LED畫素封裝體,藉由第一測試線、第一連接線、第二測試線及第二連接線的結構,使同一畫素正面圖案區中的第一色LED彼此並聯,且相鄰畫素正面圖案區的第一色LED彼此並聯,且同一畫素正面圖案區中的第二色LED彼此並聯,且相鄰畫素正面圖案區的第二色LED彼此並聯,提升測試第一色LED及測試第二色LED的效率。此外,藉由在LED測試步驟後進行載板切割步驟及畫素封裝步驟,可提升LED畫素封裝體的測試效率並且節省成本。
依據本揭示內容一實施方式提供一種LED電路基板結構,其包含複數第一色LED、複數第二色LED、複數第三色LED、載板、複數第一測試線、複數第一連接線、複數第二測試線以及複數第二連接線。各第一色LED包含第一P型電極及第一N型電極。各第二色LED包含第二P型電極及第二N型電極。各第三色LED包含第三P型電極及第三N型電極。載板包含彼此相對的承載面及底面,承載面包含複數畫素正面圖案區間隔設置,底面包含複數畫素反面圖案區分別對應那些畫素正面圖案區。一畫素正面圖案區設置有至少二第一色LED、至少二第二色LED及至少二第三色LED,且一畫素正面圖案區內的一第一色LED、一第二色LED及一第三色LED組成一子畫素。複數第一測試線位於載板,且各第一測試線電性並聯位於同一畫素正面圖案區的至少二第一色LED。複數第一連接線電性連接相鄰之二畫素正面圖案區的二第一測試線。複數第二測試線位於載板,且各第二測試線電性並聯位於同一畫素正面圖案區的至少二第二色LED。複數第二連接線電性連接相鄰之二畫素正面圖案區的二第二測試線。
依據前述實施方式的LED電路基板結構,更可包含複數第三測試線以及複數第三連接線。複數第三測試線位於載板的底面,且各第三測試線電性並聯位於同一畫素正面圖案區的至少二第三色LED。複數第三連接線電性連接相鄰的二畫素反面圖案區的二第三測試線。
依據前述實施方式的LED電路基板結構,更可包含複數正面電極接墊、複數導電孔以及複數第四連接線。複數正面電極接墊位於載板的承載面,至少一正面電極接墊位於各畫素正面圖案區,一畫素正面圖案區中的至少一正面電極接墊電性連接一畫素正面圖案區的一子畫素中的第一色LED、第二色LED及第三色LED。複數導電孔貫穿載板,至少一導電孔的上端位於各畫素正面圖案區且電性連接各畫素正面圖案區的至少一正面電極接墊,至少一導電孔的下端位於各畫素反面圖案區。複數第四連接線位於載板的底面,電性連接相鄰之二畫素反面圖案區的至少一導電孔的下端。
依據前述實施方式的LED電路基板結構,更可包含複數切割道,位於載板,且位於各畫素正面圖案區之間,其中那些第一連接線、那些第二連接線、那些第三連接線及那些第四連接線位於那些切割道。
依據前述實施方式的LED電路基板結構,其中切割道的寬度與畫素正面圖案區的寬度的和定義節距,切割道的寬度與節距的比值界於0.11至0.155的範圍。
依據前述實施方式的LED電路基板結構,更包含複數第一訊號線、複數第二訊號線、複數第三訊號線以及複數第四訊號線,分別電性連接複數第一連接線、複數第二連接線、複數第三連接線以及複數第四連接線,其中各第一訊號線及各第二訊號線各沿一第一方向延伸至載板的二相對邊緣,且沿一第二方向間隔排列於那些畫素正面圖案區之間,各第三訊號線及各第四訊號線沿第二方向延伸至載板的另二相對邊緣,且沿第一方向間隔排列於那些畫素反面圖案區之間。
依據前述實施方式的LED電路基板結構,其中各第一訊號線、各第二訊號線、各第三訊號線以及各第四訊號線的線寬界於25μm至40μm的範圍,相鄰的一第一訊號線與一第二訊號線之間的線距以及相鄰的第三訊號線與一第四訊號線之間的線距界於40μm至50μm的範圍。
依據前述實施方式的LED電路基板結構,更包含複數第一反面電極墊、複數第二反面電極墊、複數第三反
面電極墊以及複數反面電極接墊,位於載板的底面,其中至少一第一反面電極墊、至少一第二反面電極墊、至少一第三反面電極墊以及至少一反面電極接墊位於各畫素反面圖案區,一畫素反面圖案區的至少一第一反面電極墊電性連接位於一畫素正面圖案區的至少二第一色LED,一畫素反面圖案區的至少一第二反面電極墊電性連接位於一畫素正面圖案區的至少二第二色LED,一畫素反面圖案區的至少一第三反面電極墊電性連接位於一畫素正面圖案區的至少二第三色LED,一畫素反面圖案區的至少一反面電極接墊電性連接位於一畫素正面圖案區的至少二第一色LED、至少二第二色LED以及至少二第三色LED。
依據本揭示內容一實施方式提供一種LED測試封裝方法,其包含LED打件步驟、LED測試步驟以及載板切割步驟。在LED打件步驟中,將複數第一色LED、複數第二色LED及複數第三色LED打件至電路基板,其中電路基板包含載板、複數第一組接線、複數第二組接線及複數切割道。載板包含彼此相對的承載面及底面,承載面包含複數畫素正面圖案區間隔設置,底面包含複數畫素反面圖案區分別對應那些畫素正面圖案區,其中一畫素正面圖案區設置有至少二第一色LED裝設墊、至少二第二色LED裝設墊及至少二第三色LED裝設墊,各第一色LED裝設墊、各第二色LED裝設墊及各第三色LED裝設墊適於裝設各第一色LED、各第二色LED及各第三色LED的同一電性的電極。那些第一組接線電性並聯設置於那些畫素正面圖案區的那些第一色LED裝設墊。那些第二組接線電性並聯設置於那些畫素正面圖案區的那些第二色LED裝設墊。那些切割道位於載板,且位於各畫素正面圖案區之間,其中那些第一組接線的部份及那些第二組接線的部份位於那些切割道。在LED測試步驟中,使那些第一組接線通電以測試各第一色LED,及使那些第二組接線通電以測試各第二色LED。在載板切割步驟中,沿那些切割道切割載板,使那些畫素正面圖案區彼此分離,並切斷那些第一組接線以及第二組接線,以形成複數待封裝畫素。
依據前述實施方式的LED測試封裝方法,可更包含畫素封裝步驟,在畫素封裝步驟中,將彼此分離的那些待封裝畫素區域進行封膠,以形成複數個LED畫素封裝體。
依據本揭示內容一實施方式提供一種LED畫素封裝體,其包含載板、複數第一色LED、複數第二色LED、複數第三色LED、封裝層以及第一組接線。載板包含承載面。那些第一色LED設置於承載面上。那些第二色LED,設置於承載面上。那些第三色LED設置於承載面上。封裝層覆蓋那些第一色LED、那些第二色LED及那些第三色LED。第一組接線設置於承載面且電性連接至少部分那些第一色LED,第一組接線的一部分延伸至一載板的邊緣,且那一部分的頂面高於載板的承載面以於邊緣處形成一金屬斷面。
請參照第1圖至第3圖。第1圖係繪示依照本揭示內容一實施例的LED電路基板結構1000的上視透視圖。第2圖係繪示依照第1圖實施例的LED電路基板結構1000的畫素正面圖案區1111。第3圖係繪示依照第1圖實施例的LED電路基板結構1000的畫素反面圖案區1121。由第1圖至第3圖可知,LED電路基板結構1000包含載板1100、複數第一色LED1200、複數第二色LED1300、複數第三色LED1400、複數第一測試線1510、複數第一連接線1520、複數第二測試線1610以及複數第二連接線1620。載板1100包含彼此相對的承載面1110及底面1120,承載面1110包含複數畫素正面圖案區1111間隔設置,底面1120包含複數畫素反面圖案區1121分別對應那些畫素正面圖案區1111。一畫素正面圖案區1111設置有至少二第一色LED1200、至少二第二色LED1300及至少二第三色LED1400,且一畫素正面圖案區1111內的一第一色LED1200、一第二色LED1300及一第三色LED1400組成一子畫素。在本實施例中,一個畫素正面圖案區1111設置有四個第一色LED1200、四個第二色LED1300及四個第三色LED1400,且一畫素正面圖案區1111內共有四個子畫素。
本揭示內容的第一色LED1200、第二色LED1300及第三色LED1400的結構可為覆晶式、垂直式等結構。在第1圖至第3圖的實施例中,第一色LED1200、第二色LED1300及第三色LED1400的結構以垂直式結構為例。各第一色LED1200包含第一P型電極及第一N型電極。舉例而言,在第1圖至第3圖中的第一色LED1200中,貼近載板1100承載面1110而銲接於載板1100的電極可以是第一P型電極,而遠離載板1100承載面1110而藉由導線1201連接於載板1100的電極可以是第一N型電極,並藉由導線1201將第一N型電極電性連接至載板1100。類似地,各第二色LED1300包含第二P型電極及第二N型電極,且各第三色LED1400包含第三P型電極及第三N型電極,且藉由導線1301及1401將第二N型電極及第三N型電極連接至載板1100。
請參照第1圖中繪示的局部放大圖及第2圖,以說明第一測試線1510、第一連接線1520與第一色LED1200之間的關係,以及第二測試線1610、第二連接線1620與第二色LED1300之間的關係。在LED電路基板結構1000的其餘重複區域中,上述元件之間的關係可依此類推。為了有助於說明,以下進一步將第一色LED1200分為第一色LED1210、1220、1230、1240,將第二色LED1300分為第二色LED1310、1320、1330、1340,將第一測試線1510分為第一測試線1511、1512,將第二測試線1610分為第二測試線1611、1612。第一測試線1511電性並聯位於同一畫素正面圖案區1111的二第一色LED1210、1220,第一測試線1512電性並聯位於同一畫素正面圖案區1111的二第一色LED1230、1240。第一連接線1520電性連接相鄰之二畫素正面圖案區1111的二第一測試線1511、1512。第二測試線1611電性並聯位於同一畫素正面圖案區1111的二第二色LED1310、1320,第二測試線1612電性並聯位於同一畫素正面圖案區1111的二第二色LED1330、1340。第二連接線1620電性連接相鄰之二畫素正面圖案區1111的二第二測試線1611、1612。
詳細而言,在第1圖至第3圖的實施例中,有二第一測試線1511、1512、二第二測試線1611、1612設置於一畫素正面圖案區1111。第一連接線1520可進一步分為二第一連接線1521、1522分別將二第一測試線1511、1512連接至右側相鄰的畫素正面圖案區1111中的第一測試線1512以及左側相鄰的畫素正面圖案區1111中的第一測試線1511。第二連接線1620可進一步分為二第二連接線1621、1622分別將二第二測試線1611、1612連接至右側相鄰的畫素正面圖案區1111中的第二測試線1612以及左側相鄰的畫素正面圖案區1111中的第二測試線1611。此外,LED電路基板結構1000還包含複數第一訊號線1530以及複數第二訊號線1630。這些第一連接線1521、1522各連接至相同的第一訊號線1530,而將載板1100上沿第一方向X排列的同一排畫素正面圖案區1111中的複數第一色LED1200並聯在一起。第二色LED1300也是以類似的方式並聯在一起。
藉由第一測試線1510、第一連接線1520、第二測試線1610及第二連接線1620的結構,使同一畫素正面圖案區1111中的第一色LED1200彼此並聯,且相鄰畫素正面圖案區1111的第一色LED1200彼此並聯,且同一畫素正面圖案區1111中的第二色LED1300彼此並聯,且相鄰畫素正面圖案區1111的第二色LED1300彼此並聯,因此,可以同時施加電壓於LED電路基板結構1000中的多個第一色LED1200的第一P/N型電極或多個第二色LED1300的第二P/N型電極,且當其中一個第一色LED1200或第二色LED1300故障時,也不會影響輸入到其餘第一色LED1200或第二色LED1300的電壓。換句話說,由於第一色LED1210、1220、1230、1240為並聯,因此當第一色LED1210故障而第一色LED1220、1230、1240未故障時,會僅有第一色LED1210不發光,而第一色LED1220、1230、1240仍發光。藉此,提升測試第一色LED1200及測試第二色LED1300的效率。
請繼續參照第1圖中繪示的局部放大圖、第2圖及第3圖。進一步而言,LED電路基板結構1000可更包含複數第三測試線1710以及複數第三連接線1720,複數第三測試線1710位於載板1100的底面1120,且位於畫素反面圖案區1121。類似地,為了有助於說明,以下進一步將第三測試線1710分為第三測試線1711、1712,將第三色LED1400分為第三色LED1410、1420、1430、1440,而第三測試線1711電性並聯位於同一畫素正面圖案區1111的二第三色LED1410、1420,第三測試線1712電性並聯位於同一畫素正面圖案區1111的二第三色LED1430、1440。第三連接線1720電性連接相鄰的二畫素反面圖案區1121的二第三測試線1711、1712。
詳細而言,在第1圖至第3圖的實施例中,有二第三測試線1711、1712設置於一畫素反面圖案區1121。載板1100上沿第二方向Y排列的同一排畫素反面圖案區1121的第三測試線1711、1712分別藉由第三連接線1720電性連接至第三訊號線1730,而將載板1100上沿第二方向Y排列的一排畫素正面圖案區1111中的複數第三色LED1400並聯在一起。
藉由第三測試線1710及第三連接線1720的結構,使同一畫素正面圖案區1111中的第三色LED1400彼此並聯,且相鄰畫素正面圖案區1111的第三色LED1400彼此並聯,因此,可以同時施加電壓於LED電路基板結構1000中多個第三色LED1400的第三P/N型電極,且當其中一個第三色LED1400故障時,也不會影響輸入到其餘第三色LED1400的電壓,提升測試第三色LED1400的效率。
請繼續參照第1圖至第3圖。在本實施例中,LED電路基板結構1000可更包含複數正面電極接墊1910、複數導電孔2100以及複數第四連接線1810。複數正面電極接墊1910位於載板的承載面1110,至少一正面電極接墊1910位於各畫素正面圖案區1111,一畫素正面圖案區1111中的至少一正面電極接墊1910電性連接這個畫素正面圖案區1111的一子畫素中的第一色LED1200、第二色LED1300及第三色LED1400。複數導電孔2100貫穿載板1100,至少一導電孔2100的上端2110位於各畫素正面圖案區1111且電性連接各畫素正面圖案區1111的至少一正面電極接墊1910,至少一導電孔2100的下端2120位於各畫素反面圖案區1121。複數第四連接線1810位於載板1100的底面1120,電性連接相鄰之二畫素反面圖案區1121的至少一導電孔2100的下端2120。
為了有助於說明,以下進一步將正面電極接墊1910分為正面電極接墊1911、1912、1913。如第1圖至第3圖所示,正面電極接墊1911、1912、1913位於各畫素正面圖案區1111,在第一色LED1210、1220、1230、1240、第二色LED1310、1320、1330、1340及第三色LED1410、1420、1430、1440的結構為垂直式結構的實施例中,第一色LED1210、1220、1230、1240的第一P型電極、第二色LED1310、1320、1330、1340的第二P型電極及第三色LED1410、1420、1430、1440的第三P型電極是直接銲於位於畫素正面圖案區1111的第一色LED裝設墊1212、第二色LED裝設墊1312及第三色LED裝設墊1412,第一色LED1210的第一N型電極、第二色LED1310的第二N型電極及第三色LED1410的第三N型電極是分別透過導線1201、1301、1401跨接至正面電極接墊1913;第一色LED1220、1240的第一N型電極、第二色LED1320、1340的第二N型電極及第三色LED1420、1440的第三N型電極是分別透過導線1201、1301、1401跨接至正面電極接墊1912;第一色LED1230的第一N型電極、第二色LED1330的第二N型電極及第三色LED1430的第三N型電極是分別透過導線1201、1301、1401跨接至正面電極接墊1911。第一色LED裝設墊1212電性連接第一測試線1510,第二色LED裝設墊1312電性連接第二測試線1610,第三色LED裝設墊1412電性連接第三測試線1710。
更詳細地,LED電路基板結構1000還包含複數第一反面電極墊2310、複數第二反面電極墊2320、複數第三反面電極墊2330以及複數反面電極接墊1920,位於載板1100的底面1120,其中至少一第一反面電極墊2310、至少一第二反面電極墊2320、至少一第三反面電極墊2330以及至少一反面電極接墊1920位於各畫素反面圖案區1121,一畫素反面圖案區1121的至少一第一反面電極墊2310電性連接位於一畫素正面圖案區1111的至少二第一色LED1200,一畫素反面圖案區1121的至少一第二反面電極墊2320電性連接位於一畫素正面圖案區1111的至少二第二色LED1300,一畫素反面圖案區1121的至少一第三反面電極墊2330電性連接位於一畫素正面圖案區1111的至少二第三色LED1400,一畫素反面圖案區1121的至少一反面電極接墊1920電性連接位於一畫素正面圖案區1111的至少二第一色LED1200、
至少二第二色LED1300以及至少二第三色LED1400。
進一步而言,第一反面電極墊2310分為第一反面電極墊2311、2312,第二反面電極墊2320分為第二反面電極墊2321、2322,第三反面電極墊2330分為第三反面電極墊2331、2332,反面電極接墊1920分為反面電極接墊1921、1922。如第1圖至第3圖所示,第一反面電極墊2311連接第一色LED1210、1220,第一反面電極墊2312連接第一色LED1230、1240,第二反面電極墊2321連接第二色LED1310、1320,第二反面電極墊2322連接第二色LED1330、1340,第三反面電極墊2331連接第三色LED1410、1420,第三反面電極墊2332連接第三色LED1430、1440,且同一畫素反面圖案區1121的第三反面電極墊2331、2332藉由第三連接線1720而連接,正面電極接墊1911、1913藉由導電孔2100而連接反面電極接墊1921,且正面電極接墊1912藉由導電孔而連接反面電極接墊1922,第四連接線1810連接相鄰二畫素反面圖案區1121的反面電極接墊1921、1922。
藉由第一反面電極墊2310、第二反面電極墊2320、第三反面電極墊2330以及反面電極接墊1920的配置,使切割封裝後的LED畫素封裝體可具有獨立的數個電源輸入位置,以控制不同子畫素中的第一色LED1200、第二色LED1300及第三色LED1400。
透過本揭示之配置,相鄰兩畫素正面圖案區1111
中的子畫素的第一色LED1200、第二色LED1300及第三色LED1400分別電性並聯。如此一來,可易於同時施加電壓於LED電路基板結構1000的各第一色LED1200、第二色LED1300及第三色LED1400,以便快速檢測各第一色LED1200、第二色LED1300及第三色LED1400為正常或故障。例如,同時分別施加正、負電壓於同一排(於第一方向X上排列)的各第一色LED1200,觀察各第一色LED1200的發光狀態,若是有發光則為正常,若是不發光則為故障,可依此結果將故障的第一色LED1200移除並替換,而保留正常的第一色LED1200,減少浪費,節省成本。且因為同一排的各第一色LED1200為電性並聯,故障的第一色LED1200不會影響到正常第一色LED1200的發光情況,可達到良好的檢測效率。類似的方式可用於檢測第二色LED1300及第三色LED1400。
以下進一步說明本實施例的LED電路基板結構1000的走線分布。請參照第1圖至第5圖。第4圖係繪示依照第1圖實施例的LED電路基板結構1000的承載面1110。第5圖係繪示依照第1圖實施例的LED電路基板結構1000的底面1120。在本實施例中,LED電路基板結構1000更包含複數第四訊號線1820,電性連接複數第四連接線1810,其中各第一訊號線1530及各第二訊號線1630各沿第一方向X延伸至載板1100的二相對邊緣,且沿第二方向Y間隔排列於畫素正面圖案區1111之間,各第三訊號線1730及各第四訊號線1820沿第二方向Y
延伸至載板1100的另二相對邊緣,且沿第一方向X間隔排列於那些畫素反面圖案區1121之間。
藉此,可於載板1100的邊緣,以具有數個訊號探針的治具夾住載板1100,同時使各訊號探針分別電連接各第一訊號線1530、各第二訊號線1630、各第三訊號線1730及各第四訊號線1820,並將訊號由訊號探針輸入至第一色LED1200、第二色LED1300及第三色LED1400。例如,可將輸入訊號配置以同時施加電壓至同一排(於第一方向X排列)的第一色LED1200,若這一排的第一色LED1200為全部正常,則這一排的第一色LED1200全部被點亮而發出第一色光,若這一排之中有未被點亮的第一色LED1200,則可判斷為故障的第一色LED1200,且據此移除並替換為新的一顆第一色LED1200。或者,也可將輸入訊號配置以輪流施加電壓至同一排的第一色LED1200,並搭配自動光學檢查系統,配合輸入訊號變化的時點而快速取像,記錄各第一色LED1200被施加電壓的時點所對應的LED電路基板結構1000的光學影像,經分析而判斷這一排的第n個第一色LED1200被施加電壓時,是否有發光,可達到更精準的檢測結果。類似的方式可用於檢測第二色LED1300及第三色LED1400。
進一步而言,LED電路基板結構1000還包含複數切割道2200,位於載板1100,且位於各畫素正面圖案區1111之間,其中那些第一連接線1520、那些第二連接線1620、那些第三連接線1720及那些第四連接線1810
位於這些切割道2200。藉此,可沿切割道2200切割測試完畢的LED電路基板結構1000,使第一連接線1520、第二連接線1620、第三連接線1720及第四連接線1810被切斷,移除不同畫素正面圖案區1111的第一色LED1200、第二色LED1300及第三色LED1400之間的並聯關係,使不同畫素正面圖案區1111回到獨立狀態。藉由本實施例的第一連接線1520、第二連接線1620、第三連接線1720及第四連接線1810佈線方式,在切割載板1100後,連接線會被完整切斷,可避免產生短路問題。定義節距為切割道2200的寬度與畫素正面圖案區1111的寬度的和。為有效利用載板1100的空間,可設計切割道2200的寬度與節距的比值界於0.11至0.155的範圍。
為達上述的功效,在LED電路基板結構1000中,各走線可依需求進行線寬與線距的調整。在本實施例中,各第一訊號線1530、各第二訊號線1630、各第三訊號線1730以及各第四訊號線1820的線寬界於25μm至40μm的範圍,相鄰的第一訊號線1530與第二訊號線1630之間的線距以及相鄰的第三訊號線1730與第四訊號線1820之間的線距界於40μm至50μm的範圍。在上述的範圍內,可確保LED電路基板結構1000在通以工作電流時可正常運作,且避免於走線之間產生橫向電場,造成突發性的短路,與此同時,適當的線寬與線距使各第一訊號線1530、各第二訊號線1630、各第三訊號線1730以
及各第四訊號線1820容納於切割製程所需的切割道2200內,不額外佔據佈線空間,可保持單位載板1100可製造的LED畫素封裝體數,使載板1100的空間達到最佳利用率。
請參照第6圖至第8圖,並一併參閱第1圖至第3圖。第6圖係繪示依照本揭示內容另一實施例的LED測試封裝方法3000的方塊流程圖。第7圖係繪示第6圖實施例的LED測試步驟302的細部流程圖。第8圖係繪示依照第6圖實施例的LED測試封裝方法3000中,載板1100被切割後形成的一待封裝畫素2000的上視透視圖。由第6圖可知,LED測試封裝方法3000包含LED打件步驟301、LED測試步驟302、載板切割步驟303以及畫素封裝步驟304。在LED打件步驟301中,將複數LED打件至電路基板。例如,將第1圖實施例的LED電路基板結構1000區分為第一色LED1200、第二色LED1300、第三色LED1400以及第一色LED1200、第二色LED1300及第三色LED1400以外的其餘部分(即可視為本實施例的電路基板)。電路基板包含載板1100、複數第一組接線、複數第二組接線及複數切割道2200。載板1100包含彼此相對的承載面1110及底面1120,承載面1110包含複數畫素正面圖案區1111間隔設置,底面1120包含複數畫素反面圖案區1121分別對應那些畫素正面圖案區1111,其中一畫素正面圖案區1111設置有至少二第一色LED裝設墊1212、至少二第二色LED裝設墊1312及至少二第
三色LED裝設墊1412,至少二第一色LED裝設墊1212、至少二第二色LED裝設墊1312及至少二第三色LED裝設墊1412適於裝設第一色LED1200、第二色LED1300、第三色LED1400的同一電性的電極。那些第一組接線電性並聯設置於那些畫素正面圖案區1111的那些第一色LED裝設墊1212。那些第二組接線電性並聯設置於那些畫素正面圖案區1111的那些第二色LED裝設墊1312。在本實施例中,各第一組接線包含複數第一測試線1510及複數第一連接線1520,各第二組接線包含複數第二測試線1610及複數第二連接線1620。複數第一測試線1510位於載板1100,且各第一測試線1510電性連接位於同一畫素正面圖案區1111的至少二第一色LED裝設墊1212。複數第一連接線1520電性連接相鄰之二畫素正面圖案區1111的二第一測試線1510。複數第二測試線1610位於載板1100,且各第二測試線1610電性連接位於同一畫素正面圖案區1111的至少二第二色LED裝設墊1312。複數第二連接線1620電性連接相鄰之二畫素正面圖案區1111的二第二測試線1610。複數切割道2200位於載板1100,且位於各畫素正面圖案區1111之間,第一組接線的部份及第二組接線的部份可位於切割道2200,特別是第一連接線1520及第二連接線1620位於那些切割道2200。電路基板更包含第三組接線電性連接第三色LED1400,且第三組接線包含第三測試線1710及第三連接線1720,細節同上而不再贅述。
在LED測試步驟302中,使那些第一測試線1510及那些第一連接線1520通電以測試各第一色LED1200,及使那些第二測試線1610及那些第二連接線1620通電以測試各第二色LED1300。詳細而言,LED測試步驟302的細部流程圖可如第7圖所示。在步驟S01中,逐一測試第一色LED1200。在步驟S02中,判斷是否有故障的第一色LED1200,若有故障的第一色LED1200,則執行步驟S03,更換故障的第一色LED1200;若沒有故障的第一色LED1200,則執行步驟S04,逐一測試第二色LED1300。在步驟S05中,判斷是否有故障的第二色LED1300,若有故障的第二色LED1300,則執行步驟S06,更換故障的第二色LED1300;若沒有故障的第二色LED1300,則執行步驟S07,逐一測試第三色LED1400。在步驟S08中,判斷是否有故障的第三色LED1400,若有故障的第三色LED1400,則執行步驟S09,更換故障的第三色LED1400;若沒有故障的第三色LED1400,則進入步驟S10,結束LED測試步驟302。在本實施例的LED測試步驟302中,逐一測試第一色LED1200、第二色LED1300及第三色LED1400,但在其他實施例中,亦可逐行/列進行測試。
在載板切割步驟303中,沿那些切割道2200切割載板1100,使那些畫素正面圖案區1111彼此分離,且切斷那些第一連接線1520以及第二連接線1620,以形成
複數待封裝畫素2000(第8圖繪示其中的一個待封裝畫素2000)。在畫素封裝步驟304中,將彼此分離的那些待封裝畫素2000進行封膠,以形成複數個LED畫素封裝體。
在LED測試封裝方法3000中,藉由在電路基板上設置第一測試線1510、第一連接線1520、第二測試線1610及第二連接線1620,並且在LED測試步驟302後進行載板切割步驟303,可輕鬆地藉由將製具夾設於載板1100上,使訊號探針與LED的電極電性連接,而無須靠人工辛苦地對準點測,且可以透過輸入訊號的控制迅速地逐一測試或逐行測試第一色LED1200、第二色LED1300及第三色LED1400,節省人工逐一點測所耗費的時間與精力,提升LED畫素封裝體的測試效率。此外,在LED測試步驟302後進行畫素封裝步驟304,可在封裝前即時發現故障的第一色LED1200、第二色LED1300及第三色LED1400並且將其替換,避免故障的第一色LED1200、第二色LED1300及第三色LED1400因封裝後無法從LED畫素封裝體中取出,而需要將正常的第一色LED1200、第二色LED1300及第三色LED1400也一起丟棄,因此可以節省成本。
請參照第9圖。第9圖係繪示依照本揭示內容再一實施例的LED畫素封裝體4000的側視圖。由於LED畫素封裝體4000的線路結構和第1圖至第3圖中單一畫素正面圖案區1111及畫素反面圖案區1121內的線路結構相同,其亦相同於第8圖所繪示的待封裝畫素2000,
故僅繪示出側面。由第9圖可知,LED畫素封裝體4000包含載板4100、複數第一色LED4200、複數第二色LED4300以及複數第三色LED4400。第一色LED4200、第二色LED4300及第三色LED4400設置於載板4100的承載面4110上。第一組接線4610(對應於第1圖的第一測試線1510及第一連接線1520),設置於承載面4110且電性連接至少部分第一色LED4200,第一組接線4610的一部分延伸至載板4100的邊緣。第二組接線4620(對應於第1圖的第二測試線1610及第二連接線1620),設置於承載面4110且電性連接至少部分第一色LED4200,第二組接線4620的一部分延伸至載板4100的邊緣。與第1圖至第3圖實施例的不同處在於,LED畫素封裝體4000包含封裝層4500覆蓋第一色LED4200、第二色LED4300及第三色LED4400,且切割後的LED畫素封裝體4000中,第一組接線4610及第二組接線4620被切斷而在載板4100的邊緣的側面上形成金屬斷面。由側面觀之,第一組接線4610延伸至載板4100邊緣的那一部分(特別是對應如第1圖至第3圖中第一連接線1520的部分)的頂面4611高於載板4100的承載面4110,且第二組接線4620延伸至載板4100邊緣的那一部分(特別是對應如第1圖至第3圖中第二連接線1620的部分)的頂面4621高於載板4100的承載面4110,故均能形成金屬斷面。第三組接線亦類似,而能於其載板4100的其他邊緣處形成金屬斷面,細節不再贅述。
換句話說,如第1圖至第3圖所示及第9圖所示,第一連接線1520會連接相鄰畫素正面圖案區的第一色LED1200,因此切割後的第一連接線1520僅會被切斷而不會被整個移除,故最後形成LED畫素封裝體4000時,會保留金屬斷面於LED畫素封裝體4000的載板4100的邊緣處,但不影響LED畫素封裝體4000應用時的電性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000:LED電路基板結構
1100,4100:載板
1110,4110:承載面
1111:畫素正面圖案區
1120:底面
1121:畫素反面圖案區
1200,1210,1220,1230,1240,4200:第一色LED
1201,1301,1401:導線
1212:第一色LED裝設墊
1300,1310,1320,1330,1340,4300:第二色LED
1312:第二色LED裝設墊
1400,1410,1420,1430,1440,4400:第三色LED
1412:第三色LED裝設墊
1510,1511,1512:第一測試線
1520,1521,1522:第一連接線
1530:第一訊號線
1610,1611,1612:第二測試線
1620,1621,1622:第二連接線
1630:第二訊號線
1710,1711,1712:第三測試線
1720:第三連接線
1730:第三訊號線
1810:第四連接線
1820:第四訊號線
1910,1911,1912,1913:正面電極接墊
1920,1921,1922:反面電極接墊
2000:待封裝畫素
2100:導電孔
2110:上端
2120:下端
2200:切割道
2310,2311,2312:第一反面電極墊
2320,2321,2322:第二反面電極墊
2330,2331,2332:第三反面電極墊
3000:LED測試封裝方法
301:LED打件步驟
302:LED測試步驟
303:載板切割步驟
304:畫素封裝步驟
4500:封裝層
4610:第一組接線
4611,4621:頂面
4620:第二組接線
S01,S02,S03,S04,S05,S06,S07,S08,S09,S10:步驟
X:第一方向
Y:第二方向
第1圖係繪示依照本揭示內容一實施例的LED電路基板結構的上視透視圖;
第2圖係繪示依照第1圖實施例的LED電路基板結構的畫素正面圖案區;
第3圖係繪示依照第1圖實施例的LED電路基板結構的畫素反面圖案區;
第4圖係繪示依照第1圖實施例的LED電路基板結構的承載面;
第5圖係繪示依照第1圖實施例的LED電路基板結構的底面;
第6圖係繪示依照本揭示內容另一實施例的LED測試封裝方法的方塊流程圖;
第7圖係繪示第6圖實施例的LED測試封裝方法的LED測試步驟的細部流程圖;
第8圖係繪示依照第6圖實施例的LED測試封裝方法中,載板被切割後形成的一待封裝畫素的上視透視圖;以及
第9圖係繪示依照本揭示內容再一實施例的LED畫素封裝體的側視圖。
1110:承載面
1111:畫素正面圖案區
1200,1210,1220,1230,1240:第一色LED
1201,1301,1401:導線
1300,1310,1320,1330,1340:第二色LED
1400,1410,1420,1430,1440:第三色LED
1510,1511,1512:第一測試線
1520,1521,1522:第一連接線
1530:第一訊號線
1610,1611,1612:第二測試線
1620,1621,1622:第二連接線
1630:第二訊號線
1910,1911,1912,1913:正面電極接墊
2100:導電孔
2110:上端
Claims (10)
- 一種LED電路基板結構,用以被切割以形成複數待封裝畫素,該LED電路基板結構包含:複數第一色LED,各該第一色LED包含一第一P型電極及一第一N型電極;複數第二色LED,各該第二色LED包含一第二P型電極及一第二N型電極;複數第三色LED,各該第三色LED包含一第三P型電極及一第三N型電極;一載板,包含彼此相對的一承載面及一底面,該承載面包含複數畫素正面圖案區間隔設置,該底面包含複數畫素反面圖案區分別對應該些畫素正面圖案區,其中一該畫素正面圖案區設置有至少二該第一色LED、至少二該第二色LED及至少二該第三色LED,且該一畫素正面圖案區內的一該第一色LED、一該第二色LED及一該第三色LED組成一子畫素;一第一組接線,包含:複數第一測試線,位於該載板,且各該第一測試線電性並聯位於同一該畫素正面圖案區的該至少二第一色LED;及複數第一連接線,電性連接相鄰之二該畫素正面圖案區的二該第一測試線;一第二組接線,包含:複數第二測試線,位於該載板,且各該第二測試線電 性並聯位於同一該畫素正面圖案區的該至少二第二色LED;及複數第二連接線,電性連接相鄰之二該畫素正面圖案區的二該第二測試線;以及一第三組接線,包含:複數第三測試線,位於該載板的該底面,且各該第三測試線電性並聯位於同一該畫素正面圖案區的該至少二第三色LED;及複數第三連接線,電性連接相鄰的二該畫素反面圖案區的二該第三測試線。
- 如請求項1所述之LED電路基板結構,更包含:複數正面電極接墊,位於該載板的該承載面,至少一該正面電極接墊位於各該畫素正面圖案區,一該畫素正面圖案區中的該至少一正面電極接墊電性連接該一畫素正面圖案區的一該子畫素中的該第一色LED、該第二色LED及該第三色LED;複數導電孔,貫穿該載板,至少一該導電孔的一上端位於各該畫素正面圖案區且電性連接各該畫素正面圖案區的該至少一正面電極接墊,至少一該導電孔的一下端位於各該畫素反面圖案區;以及複數第四連接線,位於該載板的該底面,電性連接相鄰之二該畫素反面圖案區的至少一該導電孔的該下端。
- 如請求項2所述之LED電路基板結構,更包含複數切割道,位於該載板,且位於各該畫素正面圖案區之間,其中該些第一連接線、該些第二連接線、該些第三連接線及該些第四連接線位於該些切割道。
- 如請求項3所述之LED電路基板結構,其中一該切割道的寬度與一該畫素正面圖案區的寬度的和定義一節距,一該切割道的寬度與該節距的比值界於0.11至0.155的範圍。
- 如請求項2所述之LED電路基板結構,更包含複數第一訊號線、複數第二訊號線、複數第三訊號線以及複數第四訊號線,分別電性連接該些第一連接線、該些第二連接線、該些第三連接線以及該些第四連接線,其中各該第一訊號線及各該第二訊號線各沿一第一方向延伸至該載板的二相對邊緣,且沿一第二方向間隔排列於該些畫素正面圖案區之間,各該第三訊號線及各該第四訊號線沿該第二方向延伸至該載板的另二相對邊緣,且沿該第一方向間隔排列於該些畫素反面圖案區之間。
- 如請求項5所述之LED電路基板結構,其中各該第一訊號線、各該第二訊號線、各該第三訊號線以及各該第四訊號線的線寬界於25μm至40μm的範圍,相鄰的一該第一訊號線與一該第二訊號線之間的線距以及 相鄰的一該第三訊號線與一該第四訊號線之間的線距界於40μm至50μm的範圍。
- 如請求項1所述之LED電路基板結構,更包含複數第一反面電極墊、複數第二反面電極墊、複數第三反面電極墊以及複數反面電極接墊,位於該載板的該底面,其中至少一該第一反面電極墊、至少一該第二反面電極墊、至少一該第三反面電極墊以及至少一該反面電極接墊位於各該畫素反面圖案區,一該畫素反面圖案區的該至少一第一反面電極墊電性連接位於該一畫素正面圖案區的該至少二第一色LED,一該畫素反面圖案區的該至少一第二反面電極墊電性連接位於該一畫素正面圖案區的該至少二第二色LED,一該畫素反面圖案區的該至少一第三反面電極墊電性連接位於該一畫素正面圖案區的該至少二第三色LED,一該畫素反面圖案區的該至少一反面電極接墊電性連接位於該一畫素正面圖案區的該至少二第一色LED、該至少二第二色LED以及該至少二第三色LED。
- 一種LED測試封裝方法,包含:一LED打件步驟,將複數第一色LED、複數第二色LED及複數第三色LED打件至一電路基板,其中該電路基板包含:一載板,包含彼此相對的一承載面及一底面,該承載面包含複數畫素正面圖案區間隔設置,該底面包含複數 畫素反面圖案區分別對應該些畫素正面圖案區,其中一該畫素正面圖案區設置有至少二第一色LED裝設墊、至少二第二色LED裝設墊及至少二第三色LED裝設墊,各該第一色LED裝設墊、各該第二色LED裝設墊及各該第三色LED裝設墊適於裝設各該些第一色LED、各該些第二色LED及各該些第三色LED的同一電性的電極;複數第一組接線,電性並聯設置於該些畫素正面圖案區的該些第一色LED裝設墊;複數第二組接線,電性並聯設置於該些畫素正面圖案區的該些第二色LED裝設墊;及複數切割道,位於該載板,且位於各該畫素正面圖案區之間,其中該些第一組接線的部份及該些第二組接線的部份位於該些切割道;一LED測試步驟,使該些第一組接線通電以測試各該第一色LED,及使該些第二組接線通電以測試各該第二色LED;以及一載板切割步驟,沿該些切割道切割該載板,使該些畫素正面圖案區彼此分離,並切斷該些第一組接線以及第二組接線,以形成複數待封裝畫素。
- 如請求項8所述之LED測試封裝方法,更包含:一畫素封裝步驟,將彼此分離的該些待封裝畫素區域進 行封膠,以形成複數個LED畫素封裝體。
- 一種LED畫素封裝體,包含:一載板,包含一承載面;複數第一色LED,設置於該承載面上;複數第二色LED,設置於該承載面上;複數第三色LED,設置於該承載面上;一封裝層,覆蓋該些第一色LED、該些第二色LED及該些第三色LED;以及一第一組接線,設置於該承載面且電性連接至少部分該些第一色LED,該第一組接線的一部分延伸至該載板的一邊緣,該LED畫素封裝體被自一LED電路基板結構分離前,其透過該第一組接線與相鄰之一畫素正面圖案區產生一電性連接,該LED畫素封裝體被自該LED電路基板結構分離後,該部分被切斷以切斷該電性連接,且使該部分的一頂面高於該載板的該承載面以於該邊緣處形成一金屬斷面。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111124308A TWI824591B (zh) | 2022-06-29 | 2022-06-29 | Led電路基板結構、led測試封裝方法及led畫素封裝體 |
CN202210906009.3A CN117374057A (zh) | 2022-06-29 | 2022-07-29 | Led电路基板结构、led测试封装方法及led像素封装体 |
US17/932,673 US20240008170A1 (en) | 2022-06-29 | 2022-09-16 | Led circuit board structure, led testing and packaging method and led pixel package |
JP2023106401A JP7526520B2 (ja) | 2022-06-29 | 2023-06-28 | Led回路基板構造、ledテスト・パッケージ方法、及びled画素パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111124308A TWI824591B (zh) | 2022-06-29 | 2022-06-29 | Led電路基板結構、led測試封裝方法及led畫素封裝體 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI824591B true TWI824591B (zh) | 2023-12-01 |
TW202401036A TW202401036A (zh) | 2024-01-01 |
Family
ID=89389867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111124308A TWI824591B (zh) | 2022-06-29 | 2022-06-29 | Led電路基板結構、led測試封裝方法及led畫素封裝體 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240008170A1 (zh) |
CN (1) | CN117374057A (zh) |
TW (1) | TWI824591B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200052033A1 (en) * | 2018-08-10 | 2020-02-13 | Sharp Kabushiki Kaisha | Image display device |
US20210257572A1 (en) * | 2013-03-15 | 2021-08-19 | Apple Inc. | Light emitting diode display with redundancy scheme |
TWM627099U (zh) * | 2022-01-24 | 2022-05-11 | 晶呈科技股份有限公司 | 畫素封裝模組及其顯示裝置 |
CN114678453A (zh) * | 2017-09-15 | 2022-06-28 | 厦门市三安光电科技有限公司 | 微型发光二极管及其制作方法 |
-
2022
- 2022-06-29 TW TW111124308A patent/TWI824591B/zh active
- 2022-07-29 CN CN202210906009.3A patent/CN117374057A/zh active Pending
- 2022-09-16 US US17/932,673 patent/US20240008170A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210257572A1 (en) * | 2013-03-15 | 2021-08-19 | Apple Inc. | Light emitting diode display with redundancy scheme |
CN114678453A (zh) * | 2017-09-15 | 2022-06-28 | 厦门市三安光电科技有限公司 | 微型发光二极管及其制作方法 |
US20200052033A1 (en) * | 2018-08-10 | 2020-02-13 | Sharp Kabushiki Kaisha | Image display device |
CN110867158A (zh) * | 2018-08-10 | 2020-03-06 | 夏普株式会社 | 图像显示元件及其制造方法 |
TWM627099U (zh) * | 2022-01-24 | 2022-05-11 | 晶呈科技股份有限公司 | 畫素封裝模組及其顯示裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202401036A (zh) | 2024-01-01 |
JP2024007453A (ja) | 2024-01-18 |
US20240008170A1 (en) | 2024-01-04 |
CN117374057A (zh) | 2024-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210398954A1 (en) | Led display unit group and display panel | |
KR102002495B1 (ko) | 유기 발광 표시 패널 | |
KR101040115B1 (ko) | 유기발광 다이오드 표시소자의 기판 배선 구조 및 방법 | |
CN109166877B (zh) | 显示面板及发光组件基板的检测方法 | |
CN111430339A (zh) | 一种led显示单元组及显示面板 | |
CN102683326A (zh) | 半导体发光二极管芯片、其制造方法及其质量控制方法 | |
US20150200138A1 (en) | Method for producing optoelectronic semiconductor components, leadframe assembly and optoelectronic semiconductor component | |
CN113396450A (zh) | 显示基板的侧边走线电阻检测方法及显示基板 | |
US7851986B2 (en) | Light emitting display module incorporating a plurality of panels and method for manufacturing the same | |
US20230091748A1 (en) | Detection device and detection method | |
US5565767A (en) | Base substrate of multichip module and method for inspecting the same | |
US20070252940A1 (en) | Display device module | |
TWI824591B (zh) | Led電路基板結構、led測試封裝方法及led畫素封裝體 | |
US7982317B2 (en) | Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module | |
CN212725367U (zh) | 显示背板 | |
JP7526520B2 (ja) | Led回路基板構造、ledテスト・パッケージ方法、及びled画素パッケージ | |
TWI813359B (zh) | Led電路基板結構、led測試封裝方法及led畫素封裝體 | |
US11817054B2 (en) | Pixel structure having repairing light emitting diode die and extending conductor and display having pixel structure | |
KR100870615B1 (ko) | 유기 el 패널 및 그의 결함 검사방법 | |
CN113485578B (zh) | 触控显示面板及其检测方法和制备方法、显示装置 | |
CN114446187B (zh) | 驱动背板、显示面板及其制备方法 | |
JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
CN113748514B (zh) | 显示面板及显示装置 | |
KR102429258B1 (ko) | 디스플레이 장치 | |
US7538345B2 (en) | Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied |