TWI655696B - 半導體晶片的封裝方法以及封裝結構 - Google Patents

半導體晶片的封裝方法以及封裝結構 Download PDF

Info

Publication number
TWI655696B
TWI655696B TW106117060A TW106117060A TWI655696B TW I655696 B TWI655696 B TW I655696B TW 106117060 A TW106117060 A TW 106117060A TW 106117060 A TW106117060 A TW 106117060A TW I655696 B TWI655696 B TW I655696B
Authority
TW
Taiwan
Prior art keywords
wafer
metal wiring
layer
semiconductor wafer
solder resist
Prior art date
Application number
TW106117060A
Other languages
English (en)
Other versions
TW201810465A (zh
Inventor
王之奇
謝國梁
胡漢青
王文斌
Original Assignee
蘇州晶方半導體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201610351803.0A external-priority patent/CN106057763B/zh
Priority claimed from CN201620483572.4U external-priority patent/CN205984968U/zh
Application filed by 蘇州晶方半導體科技股份有限公司 filed Critical 蘇州晶方半導體科技股份有限公司
Publication of TW201810465A publication Critical patent/TW201810465A/zh
Application granted granted Critical
Publication of TWI655696B publication Critical patent/TWI655696B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體晶片的封裝方法以及封裝結構，所述封裝方法包括：提供晶圓，所述晶圓具有位於第一表面側的功能區以及焊墊；於所述晶圓的第二表面形成通孔，所述通孔底部暴露所述焊墊；於所述通孔的底部以及側壁形成金屬佈線層，所述金屬佈線層延伸至所述晶圓的第二表面，所述金屬佈線層與所述焊墊電連接；於所述晶圓的第二表面以及所述通孔中形成阻焊層；於所述阻焊層對應通孔的位置形成凹槽，所述凹槽的深度與所述通孔的深度之間的差值為0-20微米，通過減少阻焊層在通孔中的填充量，有效降低了阻焊層在後續的信賴性測試中產生的作用於金屬佈線層的應力，避免了金屬佈線層與焊墊分層脫離的情況。

Description

半導體晶片的封裝方法以及封裝結構
本發明涉及半導體技術領域，尤其涉及晶圓級半導體晶片的封裝技術。
現今主流的半導體晶片封裝技術是晶圓級晶片尺寸封裝技術(Wafer Level Chip Size Packaging，WLCSP)，是對整片晶圓進行封裝並測試後再切割得到單個成品晶片的技術。利用此種封裝技術封裝後的單個成品晶片尺寸與單個晶粒尺寸差不多，順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。晶圓級晶片尺寸封裝技術是當前封裝領域的熱點和未來發展的趨勢。
請參考圖1，公開一種晶圓級半導體晶片的封裝結構，晶圓1與保護基板2對位元壓合，支撐單元3位於晶圓1與保護基板2之間使兩者之間形成間隙，避免保護基板2與晶圓1直接接觸，晶圓1包括多顆網格狀排布的半導體晶片10，半導體晶片10包括功能區11以及焊墊12，多個支撐單元3網格狀排布於保護基板2上且與半導體晶片10對應，當保護基板2與晶圓1對位壓合後，功能區11位於支撐單元3包圍形成的密封腔13內，晶圓1具有彼此相對的第一表面以及第二表面，功能區11以及焊墊12位於晶圓的第一表面側。
為了實現焊墊12與其他電路電連接，在晶圓1的第二表面側設置有朝向第一表面延伸的通孔22，通孔22與焊墊12對應且通孔22的底部暴露出焊墊12，在通孔22的側壁以及晶圓的第二表面上設置有絕緣層23，絕緣層23上以及通孔22的底部設置有金屬佈線層24，金屬佈線層24與焊墊12電連接，在晶圓的第二表面上設置焊球25，焊球25與金屬佈線層24電連接，通過焊球25電連接其他電路實現在焊墊12與其他電路之間形成電連接。
為了便於將封裝完成的晶片切割下來，於晶圓1的第二表面設置有朝向 第一表面延伸的切割槽21。
在向晶圓1的第二表面設置焊球25之前，需要在晶圓的第二表面上以及通孔中設置阻焊層26，此處阻焊層的材質為感光膠，通過對感光膠進行曝光顯影工藝可以在感光膠上形成開口，開口底部暴露金屬佈線層24，焊球25設置於開口中並與金屬佈線層24電連接，通常，感光膠幾乎填滿通孔22以及切割槽21。
然而，由於感光膠填滿通孔22，在後續的信賴性測試中，通孔22中的感光膠熱脹冷縮形成作用於金屬佈線層24的應力，在此種應力的拉扯下，金屬佈線層24容易與焊墊12脫離，導致金屬佈線層24與焊墊12接觸不良，成為本領域技術人員極待解決的技術問題。
本發明解決的問題是通過本發明提供的晶圓級半導體晶片封裝方法以及半導體晶片封裝結構，消除金屬佈線層與焊墊分層脫離的情況，解決金屬佈線層與焊墊接觸不良，提高半導體晶片封裝結構的品質以及信賴性。
為解決上述問題，本發明提供一種半導體晶片的封裝方法，包括：提供晶圓，所述晶圓具有彼此相對的第一表面以及第二表面，所述晶圓具有多顆網格排布的半導體晶片，半導體晶片具有位於所述第一表面側的功能區以及焊墊；於所述晶圓的第二表面形成朝向所述第一表面延伸的通孔，所述通孔底部暴露所述焊墊；於所述通孔的底部以及側壁形成金屬佈線層，所述金屬佈線層延伸至所述晶圓的第二表面，所述金屬佈線層與所述焊墊電連接；於所述晶圓的第二表面以及所述通孔中形成阻焊層，所述阻焊層覆蓋所述金屬佈線層；在所述阻焊層上對應所述晶圓的第二表面的位置設置開口，所述開口底部暴露所述金屬佈線層；於所述開口中形成焊接凸起，所述焊接凸起與所述金屬佈線層電連接；於所述阻焊層對應通孔的位置形成凹槽，所述凹槽的深度與所述通孔的深度之間的差值為0-20微米。
優選地，所述阻焊層均勻覆蓋所述通孔的側壁、通孔的底部以及所述晶圓的第二表面。
優選地，採用噴塗工藝形成所述阻焊層。
優選地，採用旋塗工藝於所述晶圓的第二表面以及所述通孔中形成阻 焊層；採用蝕刻工藝或者雷射打孔工藝在所述阻焊層上對應通孔的位置形成所述凹槽。
優選地，所述阻焊層的厚度範圍是5-20微米。
優選地，在形成所述通孔之前還包括：提供保護基板，所述保護基板上設置有網格排布的支撐單元，每一支撐單元對應一個半導體晶片；將所述晶圓的第一表面與所述保護基板對位壓合，所述支撐單元位於所述晶圓與所述保護基板之間，所述功能區位於所述支撐單元包圍形成的密封腔內。
優選地，所述半導體晶片為影像傳感晶片，所述功能區具有影像傳感功能。
優選地，在所述通孔的底部以及側壁形成金屬佈線層之前，於所述晶圓的第二表面、所述通孔的側壁形成絕緣層，所述金屬佈線層形成在所述晶圓的第二表面和所述通孔的側壁的絕緣層上以及所述通孔的底部上。
優選地，所述絕緣層為有機絕緣材料，通過噴塗或者旋塗工藝在所述晶圓的第二表面、所述通孔的側壁和底部形成絕緣層，然後通過雷射或者曝光顯影的方式暴露所述通孔底部的焊墊。
優選地，所述絕緣層為無機絕緣材料，通過沉積工藝在所述晶圓的第二表面、所述通孔的側壁和底部形成絕緣層，然後通過蝕刻工藝蝕掉所述通孔底部的絕緣層暴露所述通孔底部的焊墊，所述金屬佈線層與所述絕緣層之間對應焊接凸起的位置設置有緩衝層。
本發明還提供一種半導體晶片封裝結構，包括：基底，具有彼此相對的第一表面以及第二表面；位於所述基底第一表面側的功能區以及焊墊；位於所述第二表面並向所述第一表面延伸的通孔，所述通孔底部暴露所述焊墊；設置於所述通孔的底部以及側壁的金屬佈線層，所述金屬佈線層延伸至所述基底的第二表面，所述金屬佈線層與所述焊墊電連接；設置於所述基底的第二表面以及所述通孔中的阻焊層，所述阻焊層覆蓋所述金屬佈線層；所述阻焊層上對應所述基底的第二表面的位置設置有開口，所述開口底部暴露所述金屬佈線層；所述開口中設置有焊接凸起，所述焊接凸起與所述金屬佈線層電連接；所述阻焊層對應通孔的位置具有凹槽，所述凹槽的深度與所述通孔的深度之間的差值為0-20微米。
優選地，所述封裝結構還包括：與所述基底第一表面對位壓合的保護 基板；位於所述保護基板與所述基底之間的支撐單元，所述功能區位於所述支撐單元包圍形成的密封腔內。
優選地，所述阻焊層均勻覆蓋所述通孔的側壁、通孔的底部以及所述基底的第二表面。
優選地，所述阻焊層的厚度範圍是5-20微米。
優選地，所述阻焊層材質為感光膠。
優選地，所述半導體晶片為影像傳感晶片，所述功能區具有影像傳感功能。
優選地，所述封裝結構還包括：設置於所述晶圓的第二表面、所述通孔的側壁的絕緣層，所述金屬佈線層形成在所述晶圓的第二表面和所述通孔的側壁的絕緣層上以及所述通孔的底部上。
優選地，所述絕緣層為有機絕緣材料。
優選地，所述絕緣層為無機絕緣材料。
優選地，所述封裝結構還包括：設置於所述金屬佈線層與所述絕緣層之間對應焊接凸起的位置的緩衝層。
本發明的有益效果是通過減少阻焊層在通孔中的填充量，有效降低了阻焊層在後續的信賴性測試中作用於金屬佈線層上的應力，避免了金屬佈線層與焊墊分層脫離的情況，提升了半導體晶片的封裝良率，提高了半導體晶片封裝結構的品質和信賴性。
1‧‧‧晶圓
2‧‧‧保護基板
3‧‧‧支撐單元
10‧‧‧半導體晶片
11‧‧‧功能區
12‧‧‧焊墊
13‧‧‧密封腔
21‧‧‧切割槽
22‧‧‧通孔
23‧‧‧絕緣層
24‧‧‧金屬佈線層
25‧‧‧焊球
100‧‧‧晶圓
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧切割槽
110‧‧‧半導體晶片
111‧‧‧功能區
112‧‧‧焊墊
113‧‧‧通孔
114、114’‧‧‧絕緣層
115‧‧‧金屬佈線層
116‧‧‧焊接凸起
117、117’‧‧‧阻焊層
118、118’‧‧‧凹槽
200‧‧‧保護基板
210‧‧‧支撐單元
220‧‧‧密封腔
301‧‧‧第一表面
302‧‧‧第二表面
1170‧‧‧開口
d‧‧‧減薄後晶圓的厚度
D‧‧‧減薄前晶圓的厚度
h‧‧‧凹槽的深度
圖1為現有技術中晶圓級半導體晶片的封裝結構示意圖；圖2晶圓級半導體晶片的結構示意圖；圖3為本發明優選實施例晶圓級半導體晶片封裝結構的剖面示意圖；圖4至圖11為本發明優選實施例晶圓級半導體晶片封裝方法的示意圖；圖12為本發明優選實施例單顆半導體晶片封裝結構示意圖。
以下將結合附圖對本發明的具體實施方式進行詳細描述。但這些實施方式並不限制本發明，本領域的通常技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護範圍內。
現有技術中阻焊層幾乎填滿通孔，導致在後續的信賴性測試中，阻焊層的收縮膨脹形成的應力拉扯金屬佈線層，容易使金屬佈線層與焊墊分層脫離。
為解決上述問題，本發明通過減少通孔中阻焊層的填充量，有效降低了阻焊層在後續的信賴性測試中產生的應力，避免了金屬佈線層與焊墊分層脫離的情況，提升了半導體晶片的封裝良率，提高了半導體晶片封裝結構的信賴性。
請參考圖2，為晶圓級半導體晶片的結構示意圖，晶圓100具有多顆網格排布的半導體晶片110，在半導體晶片110之間預留有空隙，後續完成封裝工藝以及測試之後，沿空隙分離半導體晶片。
每一半導體晶片110具有功能區111以及多個焊墊112，焊墊112位於功能區111的側邊且與功能區111位於晶圓100的同一表面側。
請參考圖3，為本發明優選實施例晶圓級半導體晶片封裝結構的剖面示意圖。保護基板200的其中一面設置有網格排布的多個支撐單元210，當晶圓100與保護基板200對位壓合後，支撐單元210位於晶圓100與保護基板200之間使兩者之間形成間隙，且支撐單元210與半導體晶片110一一對應，功能區111位於支撐單元210包圍形成的密封腔220。
晶圓100具有彼此相對的第一表面101以及第二表面102，功能區111以及焊墊112位於第一表面101側，在晶圓的第二表面102具有朝向第一表面101延伸的切割槽103以及通孔113，每一通孔113與每一焊墊112的位置對應，且通孔113的底部暴露出焊墊112。
利用金屬佈線層115以及焊接凸起116實現焊墊112與外部線路連通，具體地，通孔113的側壁以及晶圓100的第二表面102具有絕緣層114，於本實施例中，絕緣層114的材質是二氧化矽，其厚度範圍是2-5微米，在通孔113的底部以及側壁形成與焊墊112電連接的金屬佈線層115，金屬佈線層115延伸至晶圓100的第二表面102，金屬佈線層115位於絕緣層114上方，在晶圓100的第二表面102上設置有焊接凸起116，焊接凸起116與金屬佈線層115電連接，通過焊接凸起116電連接外部電路實現焊墊112與外部電路的連通。
阻焊層117覆蓋晶圓100的第二表面102、切割槽103側壁以及底部、通孔113的側壁以及底部，阻焊層117位於金屬佈線層115的上方，阻焊層117 上對應晶圓100的第二表面102的位置設置有開口，開口底部暴露出金屬佈線層115，焊接凸起116位於開口內並與金屬佈線層115電連接。
在阻焊層117對應通孔113的位置形成凹槽118，從而降低了通孔113內的阻焊層117材料的填充量，降低了阻焊層117在後續的信賴性測試中作用於金屬佈線層115上的應力，避免金屬佈線層115與焊墊112分層脫離的情況。
凹槽118的深度h與通孔的深度H大致相等，通孔113的深度H可以大於凹槽118的深度，兩者之間的差值範圍在0-20微米之間，能有效消除金屬佈線層115與焊墊112分層脫離的情況。
對應地，為了在阻焊層117上形成凹槽118，具體的封裝工藝如下。
提供晶圓100，晶圓100的結構示意圖請參考圖2；提供保護基板200，在保護基板200的其中一面有網格排布的多個支撐單元210，於本實施例中，支撐單元210的材質為感光膠。通過整面塗布感光膠然後採用曝光顯影工藝將支撐單元210形成於保護基板200的其中一面。或者，通過絲網印刷工藝將網格排布的支撐單元210形成於保護基板200的其中一面。
請參考圖4，將晶圓100與保護基板200對位壓合，利用黏合膠將晶圓100與保護基板200黏合，支撐單元210位於晶圓100與保護基板200之間，每一支撐單元210對應一個半導體晶片110，半導體晶片110的功能區111位於支撐單元210包圍形成的密封腔220內。
請參考圖5，對晶圓100的第二表面102進行研磨減薄。減薄前晶圓100的厚度為D(請參考圖4)，減薄後晶圓100的厚度為d。
請參考圖6，利用蝕刻工藝在晶圓100的第二表面102蝕刻出朝向晶圓100第一表面101延伸的通孔113。通孔的深度為H。利用切割工藝在晶圓100的第二表面102切割出朝向晶圓100第一表面101延伸的切割槽103。於本發明的另一實施例中，也可以先切割出切割槽103然後蝕刻出通孔113。
請參考圖7，在晶圓100的第二表面102、通孔113的側壁和底部以及切割槽103的側壁和底部形成絕緣層114，於本實施例中，絕緣層114為有機絕緣材料，具有絕緣以及一定的柔性，採用噴塗或者旋塗工藝形成絕緣層114，然後通過雷射或者曝光顯影的方式暴露出焊墊112。
於本發明的另一實施例中，絕緣層114的材質為無機材料，在晶圓100的第二表面102、通孔113的側壁和底部以及切割槽103的內壁和底部沉積絕緣層114，通常為二氧化矽。優選地，由於二氧化矽抗衝擊能力不如有機絕緣材料，通過曝光顯影工藝在晶圓100的第二表面對應焊接凸起的位置形成緩衝層。可以採用蝕刻工藝蝕刻掉通孔113底部的絕緣層露出焊墊112。
請參考圖8，在絕緣層114上形成金屬佈線層115，金屬佈線層115位於通孔113的側壁以及底部並延伸至晶圓100的第二表面102，金屬佈線層115與焊墊112電連接。優選地，金屬佈線層115的厚度範圍是1-5微米。
請參考圖9(a)，採用噴塗工藝在切割槽103的側壁和底部、通孔113的側壁和底部以及晶圓100的第二表面102形成厚度均勻的阻焊層117，方便後續上焊球工藝，起阻焊、保護晶片的作用。
本實施例中，阻焊層117的材質為半導體技術領域常用的感光膠。
因阻焊層117厚度均勻，因此，在阻焊層117對應通孔113的位置形成了凹槽118，凹槽118的深度為h，於此實施例中，凹槽118的深度h幾乎與通孔的深度H大致相等。
因阻焊層117均勻覆蓋通孔113的側壁、通孔113的底部以及晶圓100的第二表面102，從而降低了通孔113內的阻焊層117材料的填充量，降低了阻焊層117在後續的信賴性測試中作用於金屬佈線層115上的應力，避免金屬佈線層115與焊墊112分層脫離的情況。
優選地，阻焊層117的厚度範圍是5-20微米。
請參考圖9(b)為在阻焊層對應通孔的位置形成凹槽的另一種方式。採用旋塗工藝在切割槽103、通孔113以及晶圓100的第二表面102上形成阻焊層117’，切割槽103以及通孔113中幾乎充滿阻焊層材料，然後採用蝕刻工藝或者雷射打孔工藝在阻焊層117’上對應通孔113的位置形成凹槽118’。
凹槽118(或者凹槽118’)的深度h與通孔113的深度H大致相等，通孔113的深度H可以大於凹槽118的深度(或者凹槽118’)，兩者之間的差值範圍在0-20微米之間，能有效消除金屬佈線層115與焊墊112分層脫離的情況。
請參考圖10，為了方便後續形成焊接凸起，需要在阻焊層上對應晶圓的第二表面的位置形成開口，具體地，在阻焊層117上(或者阻焊層117’上)通過曝光顯影工藝形成開口1170，開口1170底部暴露金屬佈線層115。
請參考圖11，採用植球工藝，在開口1170中形成焊接凸起116使焊接凸 起116與金屬佈線層115電連接。
最後，沿切割槽103從晶圓100的第二表面102朝向晶圓100的第一表面101切割晶圓100以及保護基板200，得到單顆的半導體晶片封裝結構。
請參考圖12，單顆半導體晶片封裝結構300包括從晶圓100上切割得到的基底310，其具有彼此相對的第一表面301以及第二表面302，功能區111以及焊墊112位於第一表面301，通孔113以及焊接凸起116位於第二表面302，基底310的側壁被阻焊層117包覆。
當絕緣層114為有機絕緣材料時，金屬佈線層115與絕緣層114之間對應焊接凸起116的位置可以不設置緩衝層。
當絕緣層114’為無機材料時，金屬佈線層115與絕緣層114之間對應焊接凸起116的位置設置有緩衝層，緩衝層可以為感光膠，可以採用曝光顯影工藝形成。
阻焊層117覆蓋晶圓100的第二表面102、切割槽103側壁以及底部、通孔113的側壁以及底部，阻焊層117位於金屬佈線層115的上方，阻焊層117上對應晶圓100的第二表面102的位置設置有開口，開口底部暴露出金屬佈線層115，焊接凸起116位於開口內並與金屬佈線層115電連接。
在阻焊層117對應通孔113的位置形成凹槽118，從而降低了通孔113內的阻焊層117材料的填充量，降低了阻焊層117在後續的信賴性測試中作用於金屬佈線層115上的應力，避免金屬佈線層115與焊墊112分層脫離的情況。
凹槽118的深度h與通孔的深度H大致相等，通孔113的深度H可以大於凹槽118的深度，兩者之間的差值範圍在0-20微米之間，能有效消除金屬佈線層115與焊墊112分層脫離的情況。
本實施例中的半導體晶片為影像傳感晶片，功能區為影像傳感區。當然，本發明不限定為影像傳感晶片。
應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
上文所列出的一系列的詳細說明僅僅是針對本發明的可行性實施方式的具體說明，它們並非用以限制本發明的保護範圍，凡未脫離本發明技藝 精神所作的均等實施方式或變更均應包含在本發明的保護範圍之內。
本申請要求於2016年5月25日提交中國專利局、申請號為201610351803.0、發明名稱為“半導體晶片的封裝方法以及封裝結構”以及2016年5月25日提交到中國專利局、申請號為201620483572.4、實用新型名稱為“半導體晶片的封裝結構”的中國專利申請的優先權，其全部內容通過引用結合在本申請中。

Claims (21)

  1. 一種半導體晶片的封裝方法，包括：提供晶圓，所述晶圓具有彼此相對的第一表面以及第二表面，所述晶圓具有多顆網格排布的半導體晶片，半導體晶片具有位於所述第一表面側的功能區以及焊墊；於所述晶圓的第二表面形成朝向所述第一表面延伸的通孔，所述通孔底部暴露所述焊墊；於所述通孔的底部以及側壁上形成金屬佈線層，所述金屬佈線層延伸至所述晶圓的第二表面，所述金屬佈線層與所述焊墊電連接；於所述晶圓的第二表面以及所述通孔中形成阻焊層，所述阻焊層覆蓋所述金屬佈線層；在所述阻焊層上對應所述晶圓的第二表面的位置設置開口，所述開口底部暴露所述金屬佈線層；於所述開口中形成焊接凸起，所述焊接凸起與所述金屬佈線層電連接；其中，於所述阻焊層對應通孔的位置形成凹槽，所述凹槽的深度與所述通孔的深度之間的差值為0-20微米。
  2. 如請求項1所述的半導體晶片封裝方法，其中，所述阻焊層均勻覆蓋所述通孔的側壁、通孔的底部以及所述晶圓的第二表面。
  3. 如請求項2所述的半導體晶片封裝方法，其中，所述阻焊層的厚度範圍是5-20微米。
  4. 如請求項2所述的半導體晶片封裝方法，其中，採用噴塗工藝形成所述阻焊層。
  5. 如請求項1所述的半導體晶片封裝方法，其中，採用旋塗工藝於所述晶圓的第二表面以及所述通孔中形成阻焊層；採用蝕刻工藝或者雷射打孔工藝在所述阻焊層上對應通孔的位置形成所述凹槽。
  6. 如請求項1所述的半導體晶片封裝方法，其中，在形成所述通孔之前還包括：提供保護基板，所述保護基板上設置有網格排布的支撐單元，每一支撐單元對應一個半導體晶片； 將所述晶圓的第一表面與所述保護基板對位壓合，所述支撐單元位於所述晶圓與所述保護基板之間，所述功能區位於所述支撐單元包圍形成的密封腔內。
  7. 如請求項1所述的半導體晶片封裝方法，其中，所述半導體晶片為影像傳感晶片，所述功能區具有影像傳感功能。
  8. 如請求項1所述的半導體晶片封裝方法，其中，在所述通孔的底部以及側壁上形成金屬佈線層之前，於所述晶圓的第二表面、所述通孔的側壁形成絕緣層，所述金屬佈線層形成在所述晶圓的第二表面和所述通孔的側壁的絕緣層上以及所述通孔的底部上。
  9. 如請求項8所述的半導體晶片封裝方法，其中，所述絕緣層為有機絕緣材料，通過噴塗或者旋塗工藝在所述晶圓的第二表面以及所述通孔的側壁和底部形成絕緣層，然後通過雷射或者曝光顯影的方式去除所述通孔底部的絕緣層而暴露所述通孔底部的焊墊。
  10. 如請求項8所述的半導體晶片封裝方法，其中，所述絕緣層為無機絕緣材料，通過沉積工藝在所述晶圓的第二表面、所述通孔的側壁和底部形成絕緣層，然後通過蝕刻工藝蝕掉所述通孔底部的絕緣層暴露所述通孔底部的焊墊。
  11. 如請求項10所述的半導體晶片封裝方法，其中，所述金屬佈線層與所述絕緣層之間對應焊接凸起的位置設置有緩衝層。
  12. 一種半導體晶片封裝結構，包括：基底，具有彼此相對的第一表面以及第二表面；位於所述基底第一表面側的功能區以及焊墊；位於所述第二表面並向所述第一表面延伸的通孔，所述通孔底部暴露所述焊墊；設置於所述通孔的底部以及側壁上的金屬佈線層，所述金屬佈線層延伸至所述基底的第二表面，所述金屬佈線層與所述焊墊電連接；設置於所述基底的第二表面以及所述通孔中的阻焊層，所述阻焊層覆蓋所述金屬佈線層；所述阻焊層上對應所述基底的第二表面的位置設置有開口，所述開口底部暴露所述金屬佈線層； 所述開口中設置有焊接凸起，所述焊接凸起與所述金屬佈線層電連接；其特徵在於，所述阻焊層對應通孔的位置具有凹槽，所述凹槽的深度與所述通孔的深度之間的差值為0-20微米。
  13. 如請求項12所述的半導體晶片封裝結構，其中，所述封裝結構還包括：與所述基底第一表面對位壓合的保護基板；位於所述保護基板與所述基底之間的支撐單元，所述功能區位於所述支撐單元包圍形成的密封腔內。
  14. 如請求項12所述的半導體晶片封裝結構，其中，所述阻焊層均勻覆蓋所述通孔的側壁、通孔的底部以及所述基底的第二表面。
  15. 如請求項14所述的半導體晶片封裝結構，其中，所述阻焊層的厚度範圍是5-20微米。
  16. 如請求項12所述的半導體晶片封裝結構，其中，所述阻焊層材質為感光膠。
  17. 如請求項12所述的半導體晶片封裝結構，其中，所述半導體晶片為影像傳感晶片，所述功能區具有影像傳感功能。
  18. 如請求項12所述的半導體晶片封裝結構，其中，所述封裝結構還包括：設置於所述晶圓的第二表面、所述通孔的側壁的絕緣層，所述金屬佈線層形成在所述晶圓的第二表面和所述通孔的側壁的絕緣層上以及所述通孔的底部上。
  19. 如請求項18所述的半導體晶片封裝結構，其中，所述絕緣層為有機絕緣材料。
  20. 如請求項18所述的半導體晶片封裝結構，其中，所述絕緣層為無機絕緣材料。
  21. 如請求項20所述的半導體晶片封裝結構，其中，所述封裝結構還包括：設置於所述金屬佈線層與所述絕緣層之間對應焊接凸起的位置的緩衝層。
TW106117060A 2016-05-25 2017-05-23 半導體晶片的封裝方法以及封裝結構 TWI655696B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
??201610351803.0 2016-05-25
CN201610351803.0A CN106057763B (zh) 2016-05-25 2016-05-25 半导体芯片的封装方法以及封装结构
CN201620483572.4U CN205984968U (zh) 2016-05-25 2016-05-25 半导体芯片的封装结构
??201620483572.4 2016-05-25

Publications (2)

Publication Number Publication Date
TW201810465A TW201810465A (zh) 2018-03-16
TWI655696B true TWI655696B (zh) 2019-04-01

Family

ID=60412130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117060A TWI655696B (zh) 2016-05-25 2017-05-23 半導體晶片的封裝方法以及封裝結構

Country Status (3)

Country Link
US (1) US20200395399A1 (zh)
TW (1) TWI655696B (zh)
WO (1) WO2017202288A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197835A (zh) * 2019-07-05 2019-09-03 中国电子科技集团公司第五十八研究所 一种光电器件封装方法及封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947659A (en) * 2008-01-09 2009-11-16 Sony Corp Semiconductor apparatus and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
CN103779245B (zh) * 2014-01-28 2016-09-28 苏州晶方半导体科技股份有限公司 芯片封装方法及封装结构
CN206116374U (zh) * 2016-05-25 2017-04-19 苏州晶方半导体科技股份有限公司 半导体芯片封装结构
CN106057763B (zh) * 2016-05-25 2019-11-15 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
CN106409771B (zh) * 2016-05-25 2019-09-17 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
CN106098668A (zh) * 2016-08-15 2016-11-09 苏州晶方半导体科技股份有限公司 半导体芯片封装结构以及封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947659A (en) * 2008-01-09 2009-11-16 Sony Corp Semiconductor apparatus and method for manufacturing the same

Also Published As

Publication number Publication date
US20200395399A1 (en) 2020-12-17
TW201810465A (zh) 2018-03-16
WO2017202288A1 (zh) 2017-11-30

Similar Documents

Publication Publication Date Title
TWI631676B (zh) 電子封裝件及其製法
US8883613B2 (en) Manufacturing method of semiconductor device, processing method of semiconductor wafer, semiconductor wafer
TWI497687B (zh) 半導體裝置及其製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI698989B (zh) 影像傳感晶片的封裝方法以及封裝結構
KR20070112646A (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
TWI636536B (zh) 半導體封裝
JP2013030537A (ja) 半導体装置の製造方法
JP2008159948A (ja) 半導体装置
TWI645478B (zh) 半導體晶片的封裝方法以及封裝結構
CN106409771A (zh) 半导体芯片的封装方法以及封装结构
TWI655696B (zh) 半導體晶片的封裝方法以及封裝結構
TWI645553B (zh) 影像傳感晶片的封裝方法以及封裝結構
TWI565011B (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
JP4764710B2 (ja) 半導体装置とその製造方法
JP2005243763A (ja) 配線基板およびその製造方法および半導体装置
CN103762202B (zh) 芯片封装方法及封装结构
JP2008166352A (ja) 半導体装置
TWI667734B (zh) 半導體晶片封裝結構及其封裝方法
JP2008166353A (ja) 半導体装置
JP2005175304A (ja) 電子部品実装構造及びその製造方法