TWI634377B - 場效型電晶體及其製造方法、顯示元件、顯示裝置及系統 - Google Patents

場效型電晶體及其製造方法、顯示元件、顯示裝置及系統 Download PDF

Info

Publication number
TWI634377B
TWI634377B TW106102167A TW106102167A TWI634377B TW I634377 B TWI634377 B TW I634377B TW 106102167 A TW106102167 A TW 106102167A TW 106102167 A TW106102167 A TW 106102167A TW I634377 B TWI634377 B TW I634377B
Authority
TW
Taiwan
Prior art keywords
conductive film
etching
film
effect transistor
metal film
Prior art date
Application number
TW106102167A
Other languages
English (en)
Other versions
TW201809841A (zh
Inventor
新江定憲
植田尚之
中村有希
安部由希子
松本真二
曾根雄司
早乙女遼一
草柳嶺秀
Original Assignee
日商理光股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商理光股份有限公司 filed Critical 日商理光股份有限公司
Publication of TW201809841A publication Critical patent/TW201809841A/zh
Application granted granted Critical
Publication of TWI634377B publication Critical patent/TWI634377B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明的場效型電晶體的製造方法係具有閘極絕緣層和電極之場效型電晶體的製造方法，前述電極包含依序積層於前述閘極絕緣層之既定面的第1導電膜及第2導電膜，該製造方法具有：將包含屬於鹼土類金屬的第A元素、和屬於Ga、Sc、Y及鑭系元素之至少任一者的第B元素的氧化物膜成膜作為前述閘極絕緣層的步驟；在前述氧化物膜上成膜以有機鹼溶液溶解的第1導電膜的步驟；在第1導電膜上成膜第2導電膜的步驟；使用第2導電膜的蝕刻率比第1導電膜還高的蝕刻液蝕刻第2導電膜的步驟；及使用前述有機鹼溶液，以前述第2導電膜作為遮罩蝕刻前述第1導電膜的步驟。

Description

場效型電晶體及其製造方法、顯示元件、顯示裝置及系統
本發明係關於場效型電晶體及其製造方法、顯示元件、顯示裝置及系統。
場效型電晶體(Field Effect Transistor；FET)除了閘極電流低外，其構造是平面的，所以與雙極電晶體(bipolar transistor)相比較之下，容易製作及積體化。因此，FET在目前的電子機器所使用的積體電路中是絕對不可缺少的元件。
場效型電晶體的閘極絕緣層，以往係廣泛使用矽系絕緣膜。然而，近年來，場效型電晶體進一步高積體化、低耗電化的需求增加，有關於閘極絕緣層是使用比矽系絕緣膜具有更高相對介電常數之所謂high-k絕緣膜的技術的探討研究。例如有提出一種場效型電晶體，其使用含有稀土類元素的氧化物、稀土類元素的矽酸鹽或稀土類元素的鋁酸鹽，或者稀土類元素、鋁及矽之氧化物膜來作為閘極絕緣層(例如，參照專利文獻1)。
另一方面，並沒有揭示關於在使用氧化物膜作為閘極絕緣層之情況下，於作為閘極絕緣層上層之電極的蝕刻步驟中對閘極絕緣層造成損害。此時，一旦在閘極絕緣層有膜變薄等的損害，便會產生漏電流等，而對場效型電晶體的電氣特性造成不良影響。
先前技術文獻 專利文獻
專利文獻1：日本專利第4538636號
本發明的目的在於：在具有藉由氧化物膜所形成的閘極絕緣層之場效型電晶體的製造方法中，於將閘極絕緣層上的導電膜進行圖案化時，可抑制對閘極絕緣層造成的蝕刻損害。
本發明之場效型電晶體的製造方法係具有閘極絕緣層和電極之場效型電晶體的製造方法，前述電極包含依序積層於前述閘極絕緣層的既定面之第1導電膜及第2導電膜，該場效型電晶體的製造方法具有以下要件：成膜氧化物膜作為前述閘極絕緣層的步驟，該氧化物膜包含屬於鹼土類金屬的第A元素、和屬於Ga、Sc、Y及鑭系元素的至少任一者的第B元素；在前述氧化物膜上成膜以有機鹼溶液溶解的第1導電膜的步驟；在前述第1導電膜上成膜第2導電膜的步驟；使用前述第2導電膜的蝕刻率比前述第1導電膜還高的蝕刻液，蝕刻前述第2導電膜的步驟；以及使用前述有機鹼溶液，以前述第2導電膜作為遮罩的蝕刻前述第1導電膜的步驟。
根據本發明揭示的技術，在具有藉由氧化物膜形成的閘極絕緣層之場效型電晶體的製造方法中，於將閘極絕緣層上的導電膜進行圖案化時，可抑制對閘極絕緣層造成的蝕刻損害。
10、10A、10B、10C、10D、10E、10F、10G‧‧‧場效電晶體
11‧‧‧基材
12‧‧‧源極電極
13‧‧‧汲極電極
14‧‧‧活性層
15‧‧‧閘極絕緣層
16‧‧‧閘極電極
121、122、123、131、132、133、161、162、163‧‧‧金屬膜
300‧‧‧阻劑層
500‧‧‧電視裝置
501‧‧‧主控制裝置
503‧‧‧調諧器
504‧‧‧AD轉換器(ADC)
505‧‧‧解調電路
506‧‧‧TS解碼器
511‧‧‧聲音解碼器
512‧‧‧DA轉換器(DAC)
513‧‧‧聲音輸出電路
514‧‧‧揚聲器
521‧‧‧影像解碼器
522‧‧‧影像‧OSD合成電路
523‧‧‧影像輸出電路
524‧‧‧影像顯示裝置
525‧‧‧OSD描繪電路
531‧‧‧記憶體
532‧‧‧操作裝置
541‧‧‧驅動器界面
542‧‧‧硬碟裝置
543‧‧‧光碟裝置
551‧‧‧IR光接收器
552‧‧‧通訊控制裝置
610‧‧‧天線
620‧‧‧遙控傳送機
700‧‧‧顯示器
702、703‧‧‧顯示元件
710‧‧‧顯示器
712‧‧‧陰極
714‧‧‧陽極
720、730‧‧‧驅動器電路
740‧‧‧有機EL薄膜層
742‧‧‧電子輸送層
744‧‧‧發光層
746‧‧‧電洞輸送層
750‧‧‧有機EL元件
760‧‧‧電容器
762、772‧‧‧對向電極
770‧‧‧液晶元件
780‧‧‧顯示控制裝置
782‧‧‧影像資料處理電路
784‧‧‧掃描線驅動電路
786‧‧‧資料線驅動電路
810、820、840‧‧‧場效型晶管體
830‧‧‧電容器
G‧‧‧閘極電極
S‧‧‧源極電極
D‧‧‧汲極電極
X0、X1、X2、X3、‧‧‧‧、Xn-2、Xn-1‧‧‧掃描線
Y0、Y1、Y2、Y3、‧‧‧‧‧、Ym-1‧‧‧資料線
Y0i、Y1i、Y2i、Y3i、‧‧‧‧‧、Ym-1i‧‧‧電流供給線
圖1係例示第1實施形態之場效型電晶體的剖面圖；圖2係例示第1實施形態之場效型電晶體的製造步驟的圖(其1)； 圖3係例示第1實施形態之場效型電晶體的製造步驟的圖(其2)；圖4係例示第1實施形態之場效型電晶體的製造步驟的圖(其3)；圖5係例示第1實施形態之場效型電晶體的製造步驟的圖(其4)；圖6係例示第1實施形態之場效型電晶體的製造步驟的圖(其5)；圖7係例示第1實施形態之場效型電晶體的製造步驟的圖(其6)；圖8係例示第1實施形態之場效型電晶體的製造步驟的圖(其7)；圖9係例示第1實施形態之變形例的場效型電晶體的剖面圖(其1)；圖10係例示第1實施形態之變形例的場效型電晶體的剖面圖(其2)；圖11係例示第1實施形態之變形例的場效型電晶體的剖面圖(其3)；圖12係例示第2實施形態之場效型電晶體的剖面圖；圖13係例示第2實施形態之場效型電晶體的製造步驟的圖(其1)；圖14係例示第2實施形態之場效型電晶體的製造步驟的圖(其2)；圖15係例示第2實施形態之場效型電晶體的製造步驟的圖(其3)；圖16係例示第2實施形態之場效型電晶體的製造步驟的圖(其4)；圖17係例示第2實施形態之變形例的場效型電晶體的剖面圖(其1)；圖18係例示第2實施形態之變形例的場效型電晶體的剖面圖(其2)；圖19係例示第2實施形態之變形例的場效型電晶體的剖面圖(其3)；圖20係表示在實施例1所製成之場效型電晶體的特性的圖；圖21係表示第4實施形態之電視裝置的構成的方塊圖；圖22係第4實施形態之電視裝置的說明圖(其1)；圖23係第4實施形態之電視裝置的說明圖(其2)；圖24係第4實施形態之電視裝置的說明圖(其3)；圖25係第4實施形態之顯示元件的說明圖；圖26係第4實施形態之有機EL的說明圖；圖27係第4實施形態之電視裝置的說明圖(其4)；圖28係第4實施形態之其他顯示元件的說明圖(其1)；以及圖29係第4實施形態之其他顯示元件的說明圖(其2)。
[用以實施發明的形態]
以下，參照圖式，說明用以實施發明的形態。在各圖式中，有在相同構成部分附註相同符號，並省略重複說明的情況。
<第1實施形態> [場效型電晶體的構造]
圖1係例示第1實施形態之場效型電晶體的剖面圖。參照圖1，場效型電晶體10係具有基材11、源極電極12、汲極電極13、活性層14、閘極絕緣層15和閘極電極16的頂部閘極(top gate)/底部接觸(bottom contact)型場效型電晶體。此外，場效型電晶體10係本發明的半導體裝置的代表例。
在場效型電晶體10中，在絕緣性基材11上形成有源極電極12及汲極電極13，以覆蓋源極電極12及汲極電極13的一部分之方式形成有活性層14。再者，以覆蓋源極電極12、汲極電極13及活性層14之方式形成有閘極絕緣層15，在閘極絕緣層15上形成有閘極電極16。以下，詳細說明場效型電晶體10的各構成要件。
此外，本實施形態中，權宜上，將閘極電極16側設為上側或其中一側，將基材11側設為下側或其中另一側。又，將各部位之閘極電極16側的面設為上面或其中一面，將基材11側的面設為下面或其中另一面。惟，場效型電晶體10可在上下顛倒的狀態下使用，或者可以任意的角度配置。又，俯視係指：從基材11的上面的法線方向觀看對象物；俯視形狀係指：從基材11的上面的法線方向觀看對象物的形狀。
基材11的形狀、構造及大小並無特別限制，可依目的適當地選擇。基材11的材料並無特別限制，可依目的適當地選擇，例如，可使用玻璃基材、陶瓷基材、塑膠基材、膜基材等。
玻璃基材並無特別限制，可依目的適當地選擇，可舉出例如：無鹼玻璃、二氧化矽玻璃等。又，塑膠基材或膜基材並無特別限制，可依目的適當地選擇，可舉出例如：聚碳酸酯(PC)、聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)等。
源極電極12及汲極電極13係形成於基材11上。源極電極12及汲極電極13係用於因應閘極電壓對閘極電極16的施加而取出電流的電極。此外，與源極電極12及汲極電極13連接的配線，亦可與源極電極12及汲極電極13形成在同一層。
作為源極電極12及汲極電極13的材料，並無特別限制，可依目的適當地選擇，例如，可使用鋁(Al)、白金(Pt)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)、鋅(Zn)、鎳(Ni)、鉻(Cr)、鉭(Ta)、鉬(Mo)、鈦(Ti)等金屬、此等的合金、此等金屬的混合物等。
又，亦可使用氧化銦、氧化鋅、氧化錫、氧化鎵、氧化鈮等導電性氧化物、此等的複合化合物、此等的混合物等的源極電極12及汲極電極13的平均膜厚，並無特別限制，可依目的適當地選擇，較佳為10nm~1μm，更佳為50nm~300nm。
活性層14係以覆蓋源極電極12及汲極電極13的一部分之方式形成於基材11上。位於源極電極12和汲極電極13之間的活性層14係成為通道區域。活性層14的平均膜厚，並無特別限制，可依目的適當地選擇，較佳為5nm~1μm，更佳為10nm~0.5μm。
活性層14的材料，並無特別限制，可依目的適當地選擇，可舉出例如：多晶矽(p-Si)、非晶矽(a-Si)、氧化物半導體、稠五苯(pentacene)等的有機半導體等。在此等之中，由與閘極絕緣層15的界面之穩定性觀點來看，以使用氧化物半導體較佳。
作為構成活性層14的氧化物半導體，係可使用例如n型氧化物半導體。n型氧化物半導體並無特別限制，可依目的適當地選擇，以含有銦(In)、鋅(Zn)，錫(Sn)，及鈦(Ti)的至少任一者與鹼土類元素或稀土類元素較佳，以含有In和鹼土類元素或稀土類元素更佳。
以鹼土類元素而言，可列舉：鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)。
以稀土類元素而言，可列舉：鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉅(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)。
氧化銦的電子載體濃度係因氧缺乏量而變化至1018cm-3~1020cm-3左右。然而，氧化銦具有容易發生氧缺乏的性質，在氧化物半導體膜形成後的後步驟中，會有發生不想要的氧缺乏的情況。以銦、和比銦容易與氧結合的鹼土類元素或稀土類元素為主之兩種金屬形成氧化物的情況，在關於防止不想要的氧缺乏、並且組成的控制變容易且容易適當地控制電子載體濃度方面，是特別理想的。
又，構成活性層14的n型氧化物半導體，係以2價的陽離子、3價的陽離子、4價的陽離子、5價的陽離子、6價的陽離子、7價的陽離子及8價的陽離子之至少任一者摻雜劑來進行取代摻雜，摻雜劑的價數係大於構成n型氧化物半導體之金屬離子(其中，摻雜劑除外)的價數較佳。此外，取代摻雜亦稱為n型摻雜。
閘極絕緣層15係以在活性層14與閘極電極16之間覆蓋源極電極12及汲極電極13的方式設置。閘極絕緣層15係用於將源極電極12及汲極電極13與閘極電極16加以絕緣的層。閘極絕緣層15的平均膜厚並無特別限制，可依目的適當地選擇，較佳為50nm~1000nm，更佳為100nm~500nm。
閘極絕緣層15係氧化物膜。氧化物膜至少含有屬於鹼土類金屬的第A元素、和屬於鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素之至少任一者的第B元素，較佳含有Zr(鋯)及Hf(鉿)之至少任一者的第C元素，又，根據需要，含有其他成分。包含於氧化物膜的鹼土類金屬可為1種，也可為2種以上。
以鑭系元素而言，可列舉：鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉅(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)。
氧化物膜係以含有順電體(paraelectric)非晶氧化物或以順電體非晶氧化物本身形成較佳。順電體非晶氧化物在大氣中是穩定的，且可 以較廣的組成範圍穩定地形成非晶質構造。然而，亦可在氧化物膜的一部分含有結晶。
鹼土類氧化物容易與大氣中的水分或二氧化碳反應，容易變成氫氧化物或碳酸鹽，不適合單獨應用於電子裝置。又，除了Ga、Sc、Y及Ce之外的鑭系元素等的單純氧化物容易結晶化，會有漏電流的問題。然而，鹼土類金屬、與Ga、Sc、Y及除了Ce以外的鑭系元素的複合氧化物系，在大氣中穩定且可在廣範的組成區域形成非晶膜。Ce由於在鑭系元素中特殊地成為4價且在與鹼土類金屬之間形成鈣鈦礦(perovskite)構造的結晶，所以為了獲得非晶相，以Ce除外的鑭系元素較佳。
鹼土類金屬與Ga氧化物之間存在尖晶石構造等的結晶相，此等結晶與鈣鈦礦構造結晶相比，若不是非常高溫就不會析出(一般為100℃以上)。又，尚未有在鹼土類金屬氧化物、和由Sc、Y及除了Ce以外的鑭系元素所構成的氧化物之間，存在穩定的結晶相的研究報告，即便經過高溫的後步驟，來自非晶相的結晶析出也很稀少。又，當以3種以上的金屬元素構成鹼土類金屬、和Ga、Sc、Y及Ce除外之鑭系元素的複合氧化物時，非晶相更加穩定。
包含於氧化物膜之各元素的含量並無特別限制，惟以成為可取得穩定的非晶形態之組成的方式，含有選自各元素群的金屬元素較佳。
由製作高介電常數膜的觀點考量，較佳為提高Ba、Sr、Lu、La等元素的組成比。
本實施形態的氧化物膜，由於可在廣泛的組成範圍形成非晶膜，所以物性也可廣泛地控制。例如，相對介電常數大概為6~20左右，比SiO2充分高，藉由選擇組成，可配合用途調整成適當的值。
再者，熱膨脹係數係與為10-6~10-5之一般的配線材料或半導體材料相等，熱膨脹係數係與10-7左右的SiO2相比較下，即使反覆進行加熱步驟，膜剝離等的不良情況也很少。尤其，與a-IGZO等的氧化物半導體形成良好的界面。
因此，藉由將本實施形態的氧化物膜使用於閘極絕緣層15，可獲得高性能的半導體裝置。
閘極電極16係形成於閘極絕緣層15上的既定區域。閘極電極16係用以施加閘極電壓的電極。閘極電極16係作成在金屬膜161上積層有金屬膜162的積層膜。
以金屬膜161的材料而言，只要是可以有機鹼溶液的蝕刻液蝕刻的金屬、合金、複數個金屬的混合物即可，無特別限制，可依目的適當地選擇，可舉出例如：鋁(Al)、Al合金(以Al為主的合金)等。惟，只要可以有機鹼溶液的蝕刻液蝕刻，亦可使用金屬膜以外的導電膜(例如，具有導電性的氧化物膜等)來取代金屬膜161。
以有機鹼溶液而言，可舉出例如：氫氧化四甲銨(TMAH系)、羥基化2-烴乙基三甲基銨(hydroxyethyl trimethyl ammonium)(CHOLINE系)、單乙醇胺等的強鹼溶液。
以金屬膜162的材料而言，只要是對有機鹼溶液具有耐蝕刻性、且對於既定蝕刻液的蝕刻率比金屬膜161還高的金屬、合金、複數個金屬的混合物即可，並無特別限制，可依目的適當地選擇，可舉出例如：鉬(Mo)、鎢(W)、鈦(Ti)、鉭(Ta)、鉻(Cr)、銅(Cu)及鎳(Ni)等的金屬、此等的合金、此等金屬的混合物等。惟，只要對有機鹼溶液具有耐蝕刻性且對於既定蝕刻液的蝕刻率比金屬膜161(或者，取代其之導電膜)高，則亦可使用金屬膜以外的導電膜(例如，具有導電性的氧化物膜等)來取代金屬膜162。
金屬膜161的平均膜厚並無特別限制，可依目的適當地選擇，惟以10nm~200nm較佳，以50nm~100nm更佳。金屬膜162的平均膜厚並無特別限制，可依目的適當地選擇，惟以10nm~200nm較佳，以50nm~100nm更佳。
[場效型電晶體的製造方法]
其次，說明關於圖1所示之場效型電晶體的製造方法。圖2~圖8係例示第1實施形態之場效型電晶體的製造步驟的圖。
首先，在圖2所示步驟中，準備由玻璃基材等所構成的基材11，在基材11上形成源極電極12及汲極電極13。基材11的材料、厚度，係如上述可適當地選擇。又，從提升基材11的表面的潔淨化及密接性之觀點來看，以進行氧等電漿、UV臭氧、UV照射洗淨等的前處理較佳。
形成源極電極12及汲極電極13的方法，並無特別限制，可依目的適當地選擇，例如，藉由濺鍍法、真空蒸鍍法、浸塗法(dip coating method)、旋轉塗覆法、模塗覆法等成膜後，藉由光微影圖案化的方法。作為其他例，可列舉：藉由噴墨、奈米壓印(nanoimprint)、凹版等的印刷製程，直接成膜所期望的形狀的方法。
接著，在圖3所示之步驟中，於源極電極12及汲極電極13上形成活性層14。形成活性層14的方法，並無特別限制，可依目的適當地選擇，可舉出例如：藉由濺鍍法、脈衝雷射沉積(PLD)法、化學氣相蒸鍍(CVD)法、原子層蒸鍍(ALD)法等的真空製程，或者浸塗法、旋轉塗覆法、模塗覆法等的溶液製程進行成膜後，藉由光微影圖案化的方法。以其他例而言，可列舉：藉由噴墨、奈米壓印、凹版等的印刷製程，直接成膜所期望的形狀的方法。
接著，在圖4所示的步驟中，於基材11上，形成被覆源極電極12、汲極電極13及活性層14的閘極絕緣層15。形成閘極絕緣層15的方法，並無特別限制，可依目的適當地選擇，可舉出例如：藉由濺鍍法、脈衝雷射沉積(PLD)法、化學氣相蒸鍍(CVD)法、原子層蒸鍍(ALD)法等的真空製程、浸塗法、旋轉塗覆法、模塗覆法等的溶液製程所進行的成膜步驟。以其他例而言，可列舉：藉由噴墨、奈米壓印、凹版等的印刷製程，直接成膜所期望的形狀的步驟。閘極絕緣層15的材料、厚度係如上述可適當地選擇。
接著，在圖5所示的步驟中，於閘極絕緣層15上，依序積層金屬膜161及162。形成金屬膜161及162的方法，並無特別限制，可依目的適當地選擇，可舉出例如：濺鍍法、脈衝雷射沉積(PLD)法、化學氣相蒸鍍(CVD)法、原子層蒸鍍(ALD)法等的真空製程、浸塗法、旋轉塗覆法、模塗 覆法等的溶液製程。以其他例而言，可列舉：噴墨、奈米壓印、凹版等的印刷製程。金屬膜161及162的材料、厚度係如上述可適當地選擇。
在圖6所示之步驟中，於金屬膜162上形成由感光性樹脂所構成的阻劑(resist)，進行曝光及顯影(光微影步驟)，而形成阻劑層(resist layer)300，該阻劑層300係被覆金屬膜162上之欲形成閘極電極16的區域。
在圖7所示之步驟中，以阻劑層300作為蝕刻遮罩，將沒有被阻劑層300被覆之區域的金屬膜162藉由蝕刻去除。藉由以金屬膜162的蝕刻率相對於金屬膜161較高的蝕刻液進行蝕刻，在沒有被阻劑層300被覆的區域中，金屬膜161幾乎沒有被蝕刻，可僅將金屬膜162蝕刻去除。金屬膜161及金屬膜162的蝕刻率比係以設為1：10以上較佳。此外，阻劑層300對於此步驟中使用的蝕刻液具有耐蝕刻性。
接著，在圖8所示的步驟中，將沒有被金屬膜162被覆之區域的金屬膜161藉由蝕刻去除。在此步驟中，使用有機鹼溶液作為蝕刻液，但阻劑層300係可溶於有機鹼溶液。相對地，金屬膜162對有機鹼溶液具有耐蝕刻性。因此，即使阻劑層300溶解，也能以金屬膜162作為遮罩，將金屬膜161蝕刻成所期望的形狀。
藉此步驟，可形成由在金屬膜161上積層有金屬膜162的積層膜所構成的閘極電極16，而完成頂部閘極/底部接觸型的場效型電晶體10(參照圖1)。
如此，在第1實施形態中，形成於由氧化物膜所構成的閘極絕緣層15的既定面的電極係設為金屬膜161上形成有金屬膜162的積層膜。而且，由可以有機鹼溶液的蝕刻液蝕刻的金屬、合金、複數種金屬的混合物來形成金屬膜161。又，使金屬膜162對於有機鹼溶液具有耐蝕刻性，且使其由對既定蝕刻液的蝕刻率比金屬膜161還高的金屬、合金、複數種金屬的混合物來形成。
藉此，在以有機鹼溶液蝕刻金屬膜161時金屬膜162係發揮作為遮罩的功能，故可將金屬膜161蝕刻成所期望的形狀。
又，由於有機鹼溶液係對包含屬於構成閘極絕緣層15的鹼土類金屬的第A元素、和屬於Ga、Sc、Y及鑭系元素之至少任一者的第B元素的氧化物膜，選擇性地蝕刻金屬膜161，所以可抑制對閘極絕緣層15的蝕刻損害，閘極絕緣層15的膜厚不會變薄，可維持良好的絕緣性。其結果，可實現具備良好的電氣特性的場效型電晶體。
<第1實施形態的變形例>
第1實施形態的變形例中，係顯示頂部閘極/底部接觸型以外的場效型電晶體的例子。此外，在第1實施形態的變形例中，有省略對與已說明之實施形態相同的構成部作說明的情況。
圖9~圖11係例示第1實施形態的變形例之場效型電晶體的剖面圖。圖9~圖11所示之各場效型電晶體係本發明之半導體裝置的代表例。
圖9所示之場效型電晶體10A係頂部閘極/頂部接觸型的場效型電晶體。在場效型電晶體10A中，於絕緣性的基材11上形成活性層14，在活性層14上，源極電極12及汲極電極13係隔著會成為活性層14的通道區域的既定間隔形成。再者，以覆蓋源極電極12、汲極電極13及活性層14的方式形成有閘極絕緣層15，在閘極絕緣層15上形成有閘極電極16。閘極電極16係在金屬膜161上積層有金屬膜162的積層膜，這點與場效型電晶體10(參照圖1)相同。
場效型電晶體10A係可藉由改變圖2所示步驟和圖3所示步驟的順序來製造。
圖10所示之場效型電晶體10B係底部閘極/底部接觸型的場效型電晶體。在場效型電晶體10B中，於絕緣性的基材11上形成有閘極電極16，以覆蓋閘極電極16的方式形成有閘極絕緣層15。又，在閘極絕緣層15上形成有源極電極12及汲極電極13，以覆蓋源極電極12及汲極電極13的一部分的方式形成有活性層14。源極電極12及汲極電極13係隔著會成為活性層14的通道區域之既定間隔而形成。
在場效型電晶體10B中，源極電極12係可設成在金屬膜121上積層有金屬膜122的積層膜。又，汲極電極13係可設成在金屬膜131上積 層有金屬膜132的積層膜。金屬膜121及131的材料和形成方法，係可與例如金屬膜161的材料和形成方法同樣。又，金屬膜122及132的材料和形成方法係可設為與例如金屬膜162的材料和形成方法同樣。
圖11所示之場效型電晶體10C係底部閘極/頂部接觸型的場效型電晶體。在場效型電晶體10C中，於絕緣性的基材11上形成有閘極電極16，以覆蓋閘極電極16的方式形成有閘極絕緣層15。又，在閘極絕緣層15上形成有活性層14，在活性層14上，源極電極12及汲極電極13係隔著會成為活性層14的通道區域之既定間隔而形成。
在場效型電晶體10C中，源極電極12係可設成在金屬膜121上積層有金屬膜122的積層膜。又，汲極電極13係可設成在金屬膜131上積層有金屬膜132的積層膜。金屬膜121及131的材料和形成方法，係可與例如金屬膜161的材料和形成方法同樣。又，金屬膜122及132的材料和形成方法，係可與例如與金屬膜162的材料和形成方法同樣。
如此，本發明之場效型電晶體的層構造，並無特別限制，可依目的適當地選擇圖1或圖9~圖11所示之構造。關於圖9~圖11所示之場效型電晶體10A、10B及10C，亦可發揮與場效型電晶體10同樣的效果。
<第2實施形態>
第2實施形態中，係顯示將閘極電極作成積層有3層金屬膜之積層膜的例子。此外，第2實施形態中，有省略對與已說明的實施形態相同的構成部作說明的情況。
[場效型電晶體的構造]
圖12係例示第2實施形態之場效型電晶體的剖面圖。參照圖12，場效型電晶體10D的閘極電極16是在金屬膜161上依序積層有金屬膜162及金屬膜163而成的積層膜這點，與場效型電晶體10(參照圖1等)不同。
關於金屬膜161的材料，係可使用與第1實施形態所例示的材料同樣的材料。
關於金屬膜162的材料，只要是對有機鹼溶液具有耐蝕刻性、且對於既定蝕刻液的蝕刻率比金屬膜161還高的金屬、合金、複數種金 屬的混合物即可，並無特別限制，可依目的適當地選擇，可舉出例如：鉬(Mo)、鎢(W)、鉭(Ta)、鉻(Cr)、金(Au)、銅(Cu)及鎳(Ni)等的金屬、此等的合金、此等金屬的混合物等。
其中，只要對有機鹼溶液具有耐蝕刻性且對於既定蝕刻液的蝕刻率比金屬膜161(或者，取代其之導電膜)高，則亦可使用金屬膜以外的導電膜(例如，具有導電性的氧化物膜等)來取代金屬膜162。
關於金屬膜163的材料，只要是對有機鹼溶液具有耐蝕刻性、且對於既定蝕刻液的蝕刻率比金屬膜162還高的金屬、合金、複數種金屬的混合物即可，並無特別限制，可依目的適當地選擇，可舉出例如：鈦(Ti)等的金屬、此等的合金、此等金屬的混合物等。
惟，只要對有機鹼溶液具有耐蝕刻性且對於既定蝕刻液的蝕刻率比金屬膜162(或者，取代其之導電膜)高的話，則亦可使用金屬膜以外的導電膜(例如，具有導電性的氧化物膜等)來取代金屬膜163。
又，金屬膜163係以藉由耐熱性比金屬膜162還高的金屬形成較佳。
金屬膜161的平均膜厚並無特別限制，可依目的適當地選擇，惟以10nm~200nm較佳，以50nm~100nm更佳。金屬膜162的平均膜厚並無特別限制，可依目的適當地選擇，惟以10nm~200nm較佳，以50nm~100nm更佳。金屬膜163的平均膜厚並無特別限制，可依目的適當地選擇，以10nm~200nm較佳，以50nm~100nm更佳。
[場效型電晶體的製造方法]
其次，說明關於圖12所示之場效型電晶體的製造方法。圖13~圖16係例示第2實施形態之場效型電晶體的製造步驟的圖。
首先，執行與第1實施形態的圖2~圖4同樣的步驟。其次，在圖13所示的步驟中，於閘極絕緣層15上依序積層金屬膜161、162及163。形成金屬膜161、162及163的方法，並無特別限制，可依目的適當地選擇，可舉出例如：濺鍍法、脈衝雷射沉積(PLD)法、化學氣相蒸鍍(CVD)法、原子層蒸鍍(ALD)法等的真空製程、浸塗法、旋轉塗覆法、模塗覆法等的溶液製 程。以其他例而言，例如有：噴墨、奈米壓印、凹版等的印刷製程。金屬膜161、162及163的材料、厚度係如上述可適當地選擇。
其次，在圖14所示的步驟中，於金屬膜163上形成由感光性樹脂所構成的阻劑(resist)，進行曝光及顯影(光微影步驟)，形成阻劑層300，該阻劑層300係被覆金屬膜163上之欲形成閘極電極16的區域。
接著，以阻劑層300作為蝕刻遮罩，將沒有被阻劑層300被覆之區域的金屬膜163藉由蝕刻去除。藉由以金屬膜163的蝕刻率相對於金屬膜162較高的蝕刻液進行蝕刻，在沒有被阻劑層300被覆的區域，金屬膜162幾乎沒有被蝕刻，可僅將金屬膜163蝕刻去除。金屬膜162及金屬膜163的蝕刻率比係以設為1：10以上較佳。此外，阻劑層300對於此步驟中使用的蝕刻液具有耐蝕刻性。
其次，在圖15所示的步驟中，以阻劑層300作為蝕刻遮罩，將沒有被阻劑層300被覆之區域的金屬膜162藉由蝕刻去除。藉由以金屬膜162的蝕刻率相對於金屬膜161較高的蝕刻液進行蝕刻，在沒有被阻劑層300被覆的區域中，金屬膜161幾乎沒有被蝕刻，可僅將金屬膜162蝕刻去除。金屬膜161及金屬膜162的蝕刻率比係以設為1：10以上較佳。此外，阻劑層300對於此步驟中使用的蝕刻液具有耐蝕刻性。
接著，在圖16所示的步驟中，將沒有被金屬膜162及163被覆之區域的金屬膜161藉由蝕刻去除。在此步驟中，使用有機鹼溶液作為蝕刻液，惟阻劑層300可溶於有機鹼溶液。相對地，金屬膜162及163對有機鹼溶液具有耐蝕刻性。因此，即使阻劑層300溶解，也能以金屬膜162及163作為遮罩，將金屬膜161蝕刻成所期望的形狀。此外，阻劑層300會逐漸溶解，惟在圖16中係顯示阻劑層300已完全溶解的狀態的圖。
如此，根據第2實施形態之場效型電晶體10D的製造步驟，由於在圖16所示的步驟中阻劑層300完全溶解，所以不需要另外設置去除阻劑層300的步驟。因此，可將場效型電晶體10D的製造步驟簡單化，可減少場效型電晶體10D的製造成本。
其中，在圖16所示的步驟中，金屬膜162及163係發揮作為蝕刻遮罩的功能，所以亦可設成例如：在圖15所示的步驟後，先將阻劑層300去除，然後，以金屬膜162及163作為蝕刻遮罩來蝕刻金屬膜161的步驟。
藉由以上的步驟，可形成由在金屬膜161上依序積層有金屬膜162及163之積層膜所構成的閘極電極16，而完成頂部閘極/底部接觸型的場效型電晶體10D(參照圖16)。
此外，在圖16的步驟後(也有不是緊接在圖16的步驟後的情況)，為了提升由氧化物半導體所構成之活性層14的可靠性，也有對場效型電晶體10D進行退火(例如，300℃~400℃左右)的情況。於此情況，一旦閘極電極16的表面因退火而變粗糙，便無法發揮作為電極的功能。在第2實施形態中，因為是利用耐熱性比金屬膜162(例如Mo)高的金屬(例如Ti)來形成作為閘極電極16最上層的金屬膜163，所以可防止閘極電極16的表面因退火而變粗糙的情形。
如此，在第2實施形態中，將形成於由氧化物膜所構成的閘極絕緣層15的既定面的電極設為在金屬膜161上依序積層有金屬膜162及163的積層膜。而且，由能以有機鹼溶液的蝕刻液蝕刻之金屬、合金、複數種金屬的混合物，來形成金屬膜161。
又，金屬膜162由對有機鹼溶液具有耐蝕刻性、且對既定蝕刻液的蝕刻率比金屬膜161還高之金屬、合金、複數種金屬的混合物來形成。並且，金屬膜163由對有機鹼溶液具有耐蝕刻性、且對既定蝕刻液的蝕刻率比金屬膜162還高之金屬、合金、複數種金屬的混合物來形成。
藉此，在以有機鹼溶液蝕刻金屬膜161時，金屬膜162及163係發揮作為遮罩的功能，故可將金屬膜161蝕刻成所期望的形狀。
又，由於有機鹼溶液可對包含屬於構成閘極絕緣層15的鹼土類金屬的第A元素、和屬於Ga、Sc、Y及鑭系元素之至少任一者的第B元素的氧化物膜，選擇性地蝕刻金屬膜161，所以可抑制對閘極絕緣層15的蝕刻損害，閘極絕緣層15的膜厚不會變薄，可維持良好的絕緣性。其結果，能實現具備良好的電氣特性的場效型電晶體。
<第2實施形態的變形例>
第2實施形態的變形例中，係顯示頂部閘極/底部接觸型以外的場效型電晶體的例子。此外，在第2實施形態的變形例中，省略了對與已說明之實施形態相同的構成部作說明的情況。
圖17~圖19係例示第2實施形態的變形例之場效型電晶體的剖面圖。圖17~圖19所示之各場效型電晶體係本發明之半導體裝置的代表例。
圖17所示之場效型電晶體10E係頂部閘極/頂部接觸型的場效型電晶體。場效型電晶體10E的閘極電極16係在金屬膜161上依序積層有金屬膜162及163的積層膜，這點與第1實施形態的變形例的場效型電晶體10A(參照圖9)不同。
場效型電晶體10E係可藉由改變圖2所示步驟和圖3所示步驟的順序來製造。
圖18所示之場效型電晶體10F係底部閘極/底部接觸型的場效型電晶體。在場效型電晶體10F中源極電極12係在金屬膜121上依序積層有金屬膜122及123的積層膜、且汲極電極13係在金屬膜131上依序積層有金屬膜132及133的積層膜，場效型電晶體10F的這兩點係與第1實施形態的變形例的場效型電晶體10B(參照圖10)不同。金屬膜123及133的材料和形成方法，係可與例如金屬膜163的材料和形成方法同樣。
圖19所示之場效型電晶體10G係底部閘極/頂部接觸型的場效型電晶體。場效型電晶體10G的源極電極12係在金屬膜121上依序積層有金屬膜122及123的積層膜，且汲極電極13係在金屬膜131上依序積層有金屬膜132及133的積層膜，場效型電晶體10G的這兩點係與第1實施形態的變形例的場效型電晶體10C(參照圖11)不同。金屬膜123及133的材料和形成方法，係可與例如金屬膜163的材料和形成方法同樣。
如此，本發明之場效型電晶體的層構造，並無特別限制，可依目的適當地選擇圖12、圖17~圖19所示之構造。關於圖17~圖19所示之場效型電晶體10E、10F及10G，也可發揮與場效型電晶體10D同樣的效果。
<第3實施形態>
第3實施形態中，係表示在第2實施形態中，於第1導電膜上成膜以有機鹼溶液溶解的第2導電膜的例子。此外，第3實施形態中，省略了對與已說明之實施形態相同的構成部作說明的情況。
第3實施形態的場效型電晶體的構造，係與圖12所示之場效型電晶體10D同樣。在第3實施形態中，關於金屬膜162的材料，只要是可以有機鹼溶液的蝕刻液蝕刻的金屬、合金、複數種金屬的混合物即可，無特別限制，可依目的適當地選擇，可舉出例如：以銅(Cu)、Cu合金(以Cu為主的合金)等。
其中，只要可以有機鹼溶液的蝕刻液進行蝕刻，則亦可使用金屬膜以外的導電膜(例如，具有導電性的氧化物膜等)來取代金屬膜162。
又，金屬膜163係以由耐熱性比金屬膜162還高的金屬形成較佳。此乃因對場效型電晶體10D進行退火時，得以防止閘極電極16的上面(金屬膜163的上面)粗糙化之故。例如，若金屬膜162為Cu，則使用Ti作為金屬膜163。
第3實施形態的場效型電晶體10D的製造方法中，不需要圖15所示的步驟。
亦即，在圖14所示的步驟後，將沒有被金屬膜163被覆之區域的金屬膜161及162藉由蝕刻同時去除。在此步驟中，使用有機鹼溶液作為蝕刻液，惟阻劑層300可溶於有機鹼溶液。相對地，金屬膜163對有機鹼溶液具有耐蝕刻性。因此，即使阻劑層300溶解，也能以金屬膜163作為遮罩，將金屬膜161及162同時蝕刻成所期望的形狀(圖16)。此外，阻劑層300會逐漸溶解，惟在圖16中係顯示阻劑層300已完全溶解的狀態的圖。
如此，根據第3實施形態之場效型電晶體10D的製造步驟，由於在圖16所示的步驟中阻劑層300完全溶解，所以不需要另外設置去除阻劑層300的步驟。因此，可將場效型電晶體10D的製造步驟簡單化，可減少場效型電晶體10D的製造成本。
其中，在圖16所示的步驟中金屬膜163係發揮作為蝕刻遮罩的功能，所以亦可設成例如：在圖14所示的步驟後，先將阻劑層300去除，然後，以金屬膜163作為蝕刻遮罩來同時蝕刻金屬膜161及162的步驟。
藉由以上的步驟，可形成由在金屬膜161上依序積層有金屬膜162及163之積層膜所構成的閘極電極16，而完成頂部閘極/底部接觸型的場效型電晶體10D(參照圖12)。
此外，在圖16的步驟後(也有不是緊接在圖16的步驟後的情況)，為了提升由氧化物半導體所構成之活性層14的可靠性，也有對場效型電晶體10D進行退火(例如，300℃~400℃左右)的情況。於此情況，一旦閘極電極16的表面因退火而變粗糙，便無法發揮作為電極的功能。在第3實施形態中，因為是利用耐熱性比金屬膜162(例如Cu)高的金屬(例如Ti)來形成作為閘極電極16最上層的金屬膜163，所以可防止閘極電極16的表面因退火而變粗糙的情形。
如此，在第3實施形態中，將形成在由氧化物膜所構成的閘極絕緣層15之既定面的電極設為在金屬膜161上依序積層有金屬膜162及16的積層膜。而且，藉由能以有機鹼溶液的蝕刻液蝕刻之金屬、合金、複數種金屬的混合物，形成金屬膜161及162。
又，金屬膜163由對有機鹼溶液具有耐蝕刻性且對既定蝕刻液的蝕刻率比金屬膜162還高的金屬、合金、複數種金屬的混合物來形成。
藉此，在以有機鹼溶液蝕刻金屬膜161及162時，金屬膜163係發揮作為遮罩的功能，故可將金屬膜161及162同時蝕刻成所期望的形狀。
又，由於有機鹼溶液可對包含屬於構成閘極絕緣層15的鹼土類金屬的第A元素、和屬於Ga、Sc、Y及鑭系元素之至少任一者的第B元素的氧化物膜，選擇性地蝕刻金屬膜161及162，所以可抑制對閘極絕緣層15的蝕刻損害，閘極絕緣層15的膜厚不會變薄，可維持良好的絕緣性。其結果，能實現具備良好的電氣特性的場效型電晶體。
<實施例1-4>
在實施例1-4中，製作圖1所示之頂部閘極/底部接觸型的場效型電晶體10。
首先，在由玻璃所構成的基材11上成膜金屬膜(Au)，將金屬膜藉由光微影步驟及溼式蝕刻圖案化，形成源極電極12及汲極電極13。然後，在源極電極12及汲極電極13上成膜氧化物半導體膜(MgIn2O4)，將氧化物半導體膜藉由光微影步驟及溼式蝕刻圖案化，而形成活性層14。
其次，在基材11上，將會成為被覆源極電極12、汲極電極13及活性層14之氧化物膜的塗佈液進行旋轉塗覆，然後，進行乾燥處理、燒成及退火，而形成閘極絕緣層15(LaSrO)。
然後，在閘極絕緣層15上，藉由濺鍍法成膜以Al為主成分的Al合金(靶材料：SA-HT2 Kobelco ResearchInstitute,Inc.製)作為金屬膜161。接著，在金屬膜161上，藉由濺鍍法成膜作為金屬膜162的Mo(實施例1、2)或Cu(實施例3、4)。然後，利用光微影步驟，在金屬膜162上的既定區域形成有阻劑層300。
其次，進行蝕刻步驟1及蝕刻步驟2以形成由金屬膜161及金屬膜162所構成的閘極電極16，而完成了場效型電晶體10。此時，蝕刻步驟1及蝕刻步驟2的條件係設成如表1所示而作成實施例1~4。
具體而言，在實施例1中，於蝕刻步驟1，係以金屬膜161及金屬膜162的蝕刻率分別為1.6nm/min及437.7nm/min的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
在實施例2中，於蝕刻步驟1，係以金屬膜161及金屬膜162的蝕刻率分別為21nm/min及200nm/min的蝕刻液對金屬膜162進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
在實施例3中，於蝕刻步驟1，係以金屬膜161及金屬膜162的蝕刻率分別為1nm/min及400nm/min的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
在實施例4中，於蝕刻步驟1，係以金屬膜161及金屬膜162的蝕刻率分別為1.6nm/min及407nm/mn的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
(外觀檢查)
針對實施例1~4，檢查已進行蝕刻步驟2後之閘極絕緣層15的蝕刻損害(確認閘極絕緣層15的膜厚是否有變薄)，將結果顯示於表1。
如表1所示，可確認：於蝕刻步驟1中蝕刻金屬膜162，於蝕刻步驟2中以金屬膜162作為遮罩來蝕刻金屬膜161，藉此可抑制蝕刻液對構成閘極絕緣層15的氧化物膜所造成的損害(閘極絕緣層15膜厚的變薄)。
(電氣特性)
針對在實施例1獲得的場效型電晶體，使用半導體參數‧分析裝置(安捷倫科技公司製，半導體參數‧分析儀B1500)，實施電晶體性能評價。具體而言，將源極/汲極電壓Vds設為10V，使閘極電壓從Vg=-15V變化至+15V而測定源極/汲極電流Ids及閘極電流|Ig|，並評價電流-電壓特性。
電晶體性能評價的結果，如圖20所示，可維持絕緣性，獲得良好的電晶體特性。
<實施例5~8>
在實施例5~8中，製作圖12所示之頂部閘極/底部接觸型的場效型電晶體10D。
首先，與實施例1同樣，在由玻璃所構成的基材11上，形成源極電極12(Au)及汲極電極13(Au)、活性層14(MgIn2O4)、閘極絕緣層15(LaSrO)。
然後，在閘極絕緣層15上，藉由濺鍍法成膜以Al為主成分的Al合金(靶材料：SA-HT2 Kobelco ResearchInstitute,Inc.製)作為金屬膜161。接著，在金屬膜161上，藉由濺鍍法成膜作為金屬膜162的Mo(實施例5、6)或Cu(實施例7、8)。然後，在金屬膜162上，藉由濺鍍法成膜作為金屬膜163的Ti。然後，利用光微影步驟在金屬膜163上的既定區域形成阻劑層300。
接著，進行蝕刻步驟1、蝕刻步驟2及蝕刻步驟3形成由金屬膜161、162及163所構成的閘極電極16，而完成了場效型電晶體10D。此時，蝕刻步驟1、蝕刻步驟2及蝕刻步驟3的條件係設成如表2所示而作成實施例5~8。
具體而言，在實施例5中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為<0.1nm/min及138nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161及金屬膜162的蝕刻率分別為1.6nm/min及437.7nm/mn的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟3，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
在實施例6中，於蝕刻步驟1中，係以金屬膜162及金屬膜163的蝕刻率分別為<0.1nm/min及138nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161及金屬膜162的蝕刻率分別為21nm/min及200nm/min的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟3，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
在實施例7中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為0.3nm/min及138nm/mn的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161及金屬膜162的蝕刻率分別為1nm/min及400nm/min的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟3，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
在實施例8中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為0.3nm/min及138nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161及金屬膜162的蝕刻率分別為1.6nm/min及407nm/min的蝕刻液對金屬Al膜162進行蝕刻而形成圖案。又，於蝕刻步驟3，係以金屬膜161的蝕刻率為66.7nm/min之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161進行蝕刻而形成圖案。
(外觀檢查)
針對實施例5~8，檢查已進行蝕刻步驟3後之閘極絕緣層15的蝕刻損害(確認閘極絕緣層15的膜厚是否有變薄)，將結果顯示於表2。
如表2所示，可確認：於蝕刻步驟2中蝕刻金屬膜162，於蝕刻步驟3中以金屬膜162及163作為遮罩來蝕刻金屬膜161，藉此可抑制蝕刻 液對構成閘極絕緣層15的氧化物膜所造成的損害(閘極絕緣層15的膜厚變薄)。
(電氣特性)
針對在實施例5獲得的場效型電晶體，與實施例1同樣地蝕刻電晶體性能評價，結果，與圖20同樣，可維持絕緣性，獲得良好的電晶體特性。
<比較例1>
於比較例1中，製得圖12所示之頂部閘極/底部接觸型的場效型電晶體10D。
其中，在比較例1中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為<0.1nm/min及138nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，沒有進行蝕刻步驟2。且，於蝕刻步驟3中，以廣泛使用於Al或Mo的金屬膜之PAN(磷酸、乙酸、硝酸的混合液)系統的蝕刻液形成圖案。
(外觀檢查)
針對比較例1，檢查已進行蝕刻步驟3後之閘極絕緣層15的蝕刻損害(確認閘極絕緣層15的膜厚是否有變薄)，將結果顯示於表3。
如表3所示，可確認：若沒有進行蝕刻步驟2而在蝕刻步驟3以PAN系統的蝕刻液形成圖案時，構成閘極絕緣層15的氧化物膜會有膜變薄的情形。也就是說，可確認：在比較例1的蝕刻步驟中，蝕刻液會對構成閘極絕緣層15的氧化物膜造成損害。
<實施例9、10>
於實施例9、10中，製作了圖12所示之頂部閘極/底部接觸型的場效型電晶體10D。
首先，與實施例1同樣，在由玻璃所構成的基材11上，形成有源極電極12(Au)及汲極電極13(Au)、活性層14(MgIn2O4)、閘極絕緣層15(LaSrO)。
然後，在閘極絕緣層15上，藉由濺鍍法成膜以Al為主成分的Al合金(靶材料：SA-HT2 Kobelco Researchinstitute,Inc.製)作為金屬膜161。接著，在金屬膜161上，藉由濺鍍法成膜作為金屬膜162的Cu。接著，利用濺鍍法在金屬膜162上成膜作為金屬膜163的Ti。然後，利用光微影步驟在金屬膜163上的既定區域形成有阻劑層300。
其次，進行蝕刻步驟1及蝕刻步驟2以形成由金屬膜161、162及163所構成的閘極電極16，而完成場效型電晶體10D。此時，蝕刻步驟1及蝕刻步驟2的條件係設成如表4所示而作成實施例9、10。
具體而言，在實施例9中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為0.3nm/min及138nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161的蝕刻率為66.7nm/min，且 金屬膜162亦會溶解之濃度6%的氫氧化四甲銨溶液的蝕刻液，同時蝕刻金屬膜161及162而形成圖案。
在實施例10中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為0.6nm/min及117.6nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以金屬膜161的蝕刻率為66.7nm/min且金屬膜162亦會溶解之濃度6%的氫氧化四甲銨溶液的蝕刻液，對金屬膜161及162同時進行蝕刻而形成圖案。
(外觀檢查)
針對實施例9、10，檢查已進行蝕刻步驟2後之閘極絕緣層15的蝕刻損害(確認閘極絕緣層15的膜厚是否有變薄)，將結果顯示於表4。
如表4所示，可確認：於蝕刻步驟1中蝕刻金屬膜163，於蝕刻步驟2中以金屬膜163作為遮罩對金屬膜161及162同時進行蝕刻，藉此可抑制蝕刻液對構成閘極絕緣層15的氧化物膜所造成的損害(閘極絕緣層15膜厚的減少)。
(電氣特性)
針對於實施例9獲得的場效型電晶體，與實施例1同樣地實施電晶體性能評價之結果，與圖20同樣，可維持絕緣性，獲得良的電晶體特性。
<比較例2>
於比較例2中，製作出如圖12所示之頂部閘極/底部接觸型的場效型電晶體10D。
其中，在比較例2中，於蝕刻步驟1，係以金屬膜162及金屬膜163的蝕刻率分別為0.3nm/min及138nm/min的蝕刻液對金屬膜163進行蝕刻而形成圖案。又，於蝕刻步驟2，係以會溶解Al、Cu的金屬膜之硫酸‧硝酸‧氟化銨混合液的蝕刻液形成圖案。
(外觀檢查)
針對比較例2，檢查已進行蝕刻步驟2後之閘極絕緣層15的蝕刻(確認閘極絕緣層15的膜厚是否有變薄)，將結果顯示於表5。
如表5所示，可確認：若在蝕刻步驟2中以PAN系統的蝕刻液形成圖案時，構成閘極絕緣層15的氧化物膜會有膜變薄的情形。也就是說，可確認：在比較例2的蝕刻步驟中，蝕刻液會對構成閘極絕緣層15的氧化物膜造成損害。
<第4實施形態>
第4實施形態中，係顯示使用第1實施形態之場效型電晶體的顯示元件、影像顯示裝置及系統的例子。此外，在第4實施形態中，省略了對與已說明之實施形態相同的構成部作說明的情況。
(顯示元件)
第4實施形態的顯示元件，至少具有光控制元件和驅動光控制元件的驅動電路，進一步依據需要，具有其他的構件。以光控制元件而言，只要是可驅動訊號控制光輸出的元件即可，並無特別限制，可依目的適當地選擇，可舉出例如：電致發光電致發光(EL)元件、電致變色(EC)元件、液晶元件、電泳元件、電潤濕元件(electrowetting element)等。
以驅動電路而言，只要具有第1實施形態的場效型電晶體即可，並無特別限制，可依目的適當地選擇。作為其他的構件，並無特別限制，可依目的適當地選擇。
第4實施形態的顯示元件由於具有第1實施形態的場效型電晶體，所以可將漏電流抑制得較低，可進行低電壓驅動。結果，可進行高品質的顯示。
(影像顯示裝置)
第4實施形態的影像顯示裝置至少具有第4實施形態的複數個顯示元件、複數條配線和顯示控制裝置，又，根據需要，具有其他的構件。以複數個顯示元件而言，只要是配置成矩陣狀之第4實施形態的複數個顯示元件即可，並無特別限制，可依目的適當地選擇。
複數條配線只要能對複數個顯示元件的各場效型電晶體個別地施加閘極電壓和影像資料訊號即可，並無特別限制，可依目的適當地選擇。
以顯示控制裝置而言，只要可依據影像資料，透過複數條配線個別地控制各場效型電晶體的閘極電壓和訊號電壓即可，並無特別限制，可依目的適當地選擇。關於其他的構件，並無特別限制，可依目的適當地選擇。
第4實施形態的影像顯示裝置，由於具有具備第1實施形態之場效型電晶體的顯示元件，所以可顯示高品質的影像。
(系統)
第4實施形態的系統至少具有第4實施形態的影像顯示裝置、以及影像資料作成裝置。影像資料作成裝置依據所顯示的影像資訊，作成影像資料，並將影像資料輸出至前述影像顯示裝置。
由於系統具備有第4實施形態的影像顯示裝置，所以可高解析地顯示影像資訊。
以下，具體地說明第4實施形態的顯示元件、影像顯示裝置及系統。
圖21係顯示作為第4實施形態之系統的電視裝置500的示意構成。此外，圖21的連接線係表示代表性的訊號或資訊的流動，並非表示各方塊的全部連接關係。
第4實施形態的電視裝置500具備有：主控制裝置501、調諧器(tuner)503、AD轉換器(ADC)504、解調電路505、TS(Transport Stream)解碼器506、聲音解碼器511、DA轉換器(DAC)512、聲音輸出電路513、揚聲器514、影像解碼器521、影像‧OSD合成電路522、影像輸出電路523、影像顯示裝置524、OSD描繪電路525、記憶體531、操作裝置532、驅動器界面(驅動器IF)541、硬碟裝置542、光碟裝置543、IR光接收器551及通訊控制裝置552等。
主控制裝置501係控制電視裝置500整體，由CPU、快閃唯讀記憶體(Flash ROM)及RAM等所構成。在快閃唯讀記憶體(Flash ROM)中，儲存有以可藉由CPU解讀的碼所記述的程式及使用於利用CPU所進行的處理的各種資料等。又，RAM係作業用的記憶體。
調諧器503係從由天線610所接收到的放送波中，選擇預先設定之頻道的播放。ADC 504係將調諧器503的輸出訊號(類比資訊)轉換成數位資訊。解調電路505係將來自ADC 504的數位資訊復調。
TS解碼器506係對解調電路505的輸出訊號進行TS解碼，並將聲音資訊及影像資訊分離。聲音解碼器511係將來自TS解碼器506的聲音資訊進行解碼。DA轉換器(DAC)512將聲音解碼器511的輸出訊號轉換成類比訊號。
聲音輸出電路513係將DA轉換器(DAC)512的輸出訊號輸出到揚聲器514。影像解碼器521係將來自TS解碼器506的影像資訊予以解碼。影像‧OSD合成電路522係將影像解碼器521的輸出訊號和OSD描繪電路525的輸出訊號予以合成。
影像輸出電路523係將影像‧OSD合成電路522的輸出訊號輸出到影像顯示裝置524。OSD描繪電路525具備有用以在影像顯示裝置524的畫面顯示文字或圖形之字元產生器(character generator)，依據來自操作裝置532或IR光接收器551的指示，產生包含顯示資訊的訊號。
於記憶體531暫時儲存AV(Audio-Visual)資料等。操作裝置532具備例如控制面板(control panel)等的輸入媒體(省略圖示)，將由使用者所輸入的各種資訊通知主控制裝置501。驅動器IF 541為雙向的通訊界面，舉例來說，係以ATAPI(AT Attachment Packet Interface)為依據的通訊界面。
硬碟裝置542係由硬碟和用於驅動此硬碟的驅動裝置等所構成。驅動裝置係將資料記錄於硬碟，並使記錄於硬碟的資料播放。光碟裝置543係將資料記錄於光碟(例如DVD)，並使記錄於硬碟的資料播放。
IR光接收器551接收由遙控傳送機620所傳送到的光訊號，並通知主控制裝置501。通訊控制裝置552係控制與網際網路的通訊。可透過網際網路來取得各種資訊。
影像顯示裝置524，舉例來說如圖22所示，具有顯示器700及顯示控制裝置780。顯示器700，舉例來說如圖23所示，具有複數個(此處為n×m個)顯示元件702配置成矩陣狀的顯示器710。
又，顯示器710，舉例來說如圖24所示，具有：沿X軸方向等間隔地配置的n條掃描線(X0、X1、X2、X3、‧‧‧‧、Xn-2、Xn-1)、沿Y軸方向等間隔地配置的m條資料線(Y0、Y1、Y2、Y3、‧‧‧‧‧、Ym-1)、 沿Y軸方向等間隔地配置的m條電流供給線(Y0i、Y1i、Y2i、Y3i、‧‧‧‧‧、Ym-1i)。藉由掃描線和資料線，可定義顯示元件702。
各顯示元件702，舉例來說如圖25所示，具有：有機EL(電致發光)元件750、和用於使此有機EL元件750發光的驅動器電路720。亦即，顯示器710係所謂的主動矩陣式有機EL顯示器。又，顯示器710為彩色的32吋型顯示器。又，大小並不侷限於此。
有機EL元件750，舉例來說如圖26所示，具有有機EL薄膜層740、陰極712、和陽極714。
有機EL元件750可配置於例如場效型電晶體旁。於此情況，有機EL元件750和場效型電晶體可形成於同一基材上。其中，不侷限於此，例如，亦可在場效型電晶體上配置有機EL元件750。於此情況，由於閘極電極需要透明性，所以作為閘極電極可使用透明的氧化物，該透明的氧化物具有ITO(Indium Tin Oxide)、In2O3、SnO2、ZnO、添加有Ga的ZnO、添加有Al的ZnO、添加有Sb的SnO2等的導電性。
在有機EL元件750中，作為陰極712，係使用Al。此外，亦可使用Mg-Ag合金、Al-Li合金、ITO等。作為陽極714，係使用ITO。此外，亦可使用具有In2O3、SnO2、ZnO等導電性的氧化物、Ag-Nd合金等。
有機EL薄膜層740具有電子輸送層742和發光層744和電洞輸送層746。且，於電子輸送層742連接有陰極712，於電洞輸送層746連接有陽極714。當將既定電壓施加於陽極714與陰極712間時，發光層744便會發光。
又，如圖25所示，驅動器電路720具有兩個場效型電晶體810及820、電容器830。場效型電晶體810作為開關元件(switch element)而作動。閘極電極G連接於既定的掃描線，源極電極S連接於既定的資料線。又，汲極電極D連接於電容器830的其中一端子。
電容器830係事先記憶場效型電晶體810的狀態(即資料)者。電容器830的其中另一端子係連接於既定的電流供給線。
場效型電晶體820係用於將大電流供給至有機EL元件750。閘極電極G係與場效型電晶體810的汲極電極D連接。且，汲極電極D連接於有機EL元件750的陽極714，源極電極S連接於既定的電流供給線。
於是，當場效型電晶體810成為「導通(on)」狀態時，藉由場效型電晶體820，可使有機EL元件750被驅動。
顯示控制裝置780，舉例來說如圖27所示，具有影像資料處理電路782、掃描線驅動電路784以及資料線驅動電路786。
影像資料處理電路782依據影像輸出電路523的輸出訊號，判斷顯示器710中之複數個顯示元件702的輝度。掃描線驅動電路784依據影像資料處理電路782的指示，對n條掃描線個別地施加電壓。資料線驅動電路786依據影像資料處理電路782的指示，對m條資料線個別地施加電壓。
由以上的說明清楚得知，在本實施形態的電視裝置500中，藉由影像解碼器521、影像‧OSD合成電路522、影像輸出電路523和OSD描繪電路525，構成了影像資料作成裝置。
又，以上係說明光控制元件為有機EL元件的情況，但不侷限於此，亦可為液晶元件、電致變色元件、電泳元件、電潤濕元件。
例如，當光控制元件為液晶元件時，係使用液晶顯示器作為上述顯示器710。於此情況，如圖28所示，不需要顯示元件703的電流供給線。
又，於此情況，舉例來說，如圖29所示，驅動器電路730可僅由與圖25所示之場效型電晶體(810、820)相同的一個場效型電晶體840構成。在場效型電晶體840中，閘極電極G連接於既定的掃描線，源極電極S連接於既定的資料線。又，汲極電極D連接於液晶元件770的畫素電極及電容器760。此外，圖29的符號762、772分別為電容器760、液晶元件770的對向電極(共用電極)。
又，上述實施形態中，係說明系統為電視裝置的情況，惟不侷限於此。總之，亦可具備有上述影像顯示裝置524作為顯示影像或資訊的 裝置。例如，亦可為連接有電腦(含個人電腦)和影像顯示裝置524的電腦系統。
又，關於行動電話、可攜式音樂播放裝置、可攜式動畫播放裝置、電子書、PDA(Personal Digital Assistant)等可攜式資訊機器、靜態照相機(still camera)或視頻攝影機(video camera)等拍攝機器中的顯示手段，係可使用影像顯示裝置524。又，關於車、飛機、電車、船舶等的移動體系統中各種資訊的顯示手段，係可使用影像顯示裝置524。再者，關於測量裝置、分析裝置、醫療機器、廣告媒體中的各種資訊的顯示手段，係可使用影像顯示裝置524。
以上，詳細說明較佳實施形態等，惟不限於上述實施形態等，在不脫離專利申請範圍所記載的範圍內，亦可於上述實施形態等加入各種變形及置換。
本申請案係依據於2016年2月1日申請的日本國專利申請案第2016-017556號、於2016年6月6日申請的日本國專利申請案第2016-112375號及於2016年6月6日申請的日本國專利申請案第2016-112946號，主張優先權，並將日本國專利申請案第2016-017556號、日本國專利申請案第2016-112375號及日本國專利申請案第2016-112946號的全部內容引用於本申請案中。

Claims (8)

  1. 一種場效型電晶體的製造方法，該場效型電晶體具有閘極絕緣層；以及電極，包含依序積層於前述閘極絕緣層之既定面的第1導電膜及第2導電膜，該製造方法具有：將包含屬於鹼土類金屬的第A元素、和屬於Ga、Sc、Y及鑭系元素之至少任一者的第B元素的氧化物膜成膜作為前述閘極絕緣層的步驟；在前述氧化物膜上成膜第1導電膜的步驟，該第1導電膜可以以有機鹼溶液溶解；在前述第1導電膜上成膜第2導電膜的步驟；使用前述第2導電膜的蝕刻率比前述第1導電膜還高的蝕刻液，蝕刻前述第2導電膜的步驟；以及使用前述有機鹼溶液，以前述第2導電膜作為遮罩蝕刻前述第1導電膜的步驟。
  2. 如申請專利範圍第1項所述之場效型電晶體的製造方法，其中，具有：在前述第2導電膜上成膜第3導電膜的步驟；以及使用前述第3導電膜的蝕刻率比前述第2導電膜還高的蝕刻液，蝕刻前述第3導電膜的步驟，在蝕刻前述第1導電膜的步驟中，使用前述有機鹼溶液，以前述第2導電膜及前述第3導電膜作為遮罩，蝕刻前述第1導電膜。
  3. 如申請專利範圍第1項所述之場效型電晶體的製造方法，其中，具有：在前述第1導電膜上成膜第2導電膜的步驟，該第2導電膜可以以有機鹼溶液溶解；在前述第2導電膜上成膜第3導電膜的步驟；以及使用前述第3導電膜的蝕刻率比前述第2導電膜還高的蝕刻液，蝕刻前述第3導電膜的步驟，進一步具有使用前述有機鹼溶液，以前述第3導電膜作為遮罩，同時蝕刻前述第1導電膜及前述第2導電膜的步驟，來取代蝕刻前述第1導電膜的步驟及蝕刻前述第2導電膜的步驟。
  4. 如申請專利範圍第1項所述之場效型電晶體的製造方法，其中，前述第1導電膜係包含Al的金屬膜，前述第2導電膜係包含Mo、W、Ti、Ta、Cr、Cu及Ni之任一者的金屬膜。
  5. 如申請專利範圍第2項所述之場效型電晶體的製造方法，其中，前述第1導電膜係包含A的金屬膜，前述第2導電膜係包含Mo、W、Ta、Cr、Au、Cu及Ni之任一者的金屬膜，前述第3導電膜係包含Ti的金屬膜。
  6. 如申請專利範圍第3項所述之場效型電晶體的製造方法，其中，前述第1導電膜係包含Al的金屬膜，前述第2導電膜係包含Cu的金屬膜，前述第3導電膜係包含Ti的金屬膜。
  7. 如申請專利範圍第1項至第6項中任一項所述之場效型電晶體的製造方法，其中，前述氧化物膜係含有順電體非晶氧化物或以順電體非晶氧化物本身形成。
  8. 如申請專利範圍第1項至第6項中任一項所述之場效型電晶體的製造方法，其中，前述氧化物膜進一步包含Al、Ti、Zr、Hf、Nb及Ta之至少任一者的第C元素。
TW106102167A 2016-02-01 2017-01-20 場效型電晶體及其製造方法、顯示元件、顯示裝置及系統 TWI634377B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016017556 2016-02-01
JP2016-017556 2016-02-01
JP2016-112375 2016-06-06
JP2016-112946 2016-06-06
JP2016112946 2016-06-06
JP2016112375 2016-06-06

Publications (2)

Publication Number Publication Date
TW201809841A TW201809841A (zh) 2018-03-16
TWI634377B true TWI634377B (zh) 2018-09-01

Family

ID=59499521

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107122614A TWI687750B (zh) 2016-02-01 2017-01-20 場效型電晶體、顯示元件、顯示裝置及顯示系統
TW106102167A TWI634377B (zh) 2016-02-01 2017-01-20 場效型電晶體及其製造方法、顯示元件、顯示裝置及系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107122614A TWI687750B (zh) 2016-02-01 2017-01-20 場效型電晶體、顯示元件、顯示裝置及顯示系統

Country Status (10)

Country Link
US (1) US10748784B2 (zh)
EP (1) EP3432348A4 (zh)
JP (1) JP6562089B2 (zh)
KR (1) KR102142038B1 (zh)
CN (1) CN108496243A (zh)
BR (1) BR112018015422A2 (zh)
RU (1) RU2692401C1 (zh)
SG (1) SG11201806226WA (zh)
TW (2) TWI687750B (zh)
WO (1) WO2017135029A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113563A1 (de) 2017-06-20 2018-12-20 Ipgate Ag Bremssystem
JP7143601B2 (ja) * 2018-03-16 2022-09-29 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2019161182A (ja) * 2018-03-16 2019-09-19 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
US11342447B2 (en) 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
CN109727920B (zh) * 2018-12-18 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310548A (zh) * 2011-07-21 2013-03-01 劍橋顯示科技有限公司 形成頂閘極電晶體之方法
TW201431066A (zh) * 2009-12-25 2014-08-01 Ricoh Co Ltd 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217370A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタのゲ−ト電極およびその製造方法
JP3949639B2 (ja) * 1993-09-07 2007-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4538636B2 (ja) 2003-02-27 2010-09-08 独立行政法人産業技術総合研究所 電界効果トランジスタおよびその製造方法
US7547627B2 (en) * 2004-11-29 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
GB0427900D0 (en) * 2004-12-21 2005-01-19 Koninkl Philips Electronics Nv Semiconductor device with high dielectric constant gate insulator and method of manufacture
CN101506954A (zh) * 2006-10-16 2009-08-12 三井金属鉱业株式会社 配线用层叠膜及配线电路
JP5546794B2 (ja) * 2009-05-22 2014-07-09 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
KR101870119B1 (ko) * 2009-12-25 2018-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014016375A (ja) * 2010-05-26 2014-01-30 Sharp Corp 表示装置およびその製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6520489B2 (ja) * 2014-07-17 2019-05-29 株式会社リコー 電子回路装置、及び表示素子
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201431066A (zh) * 2009-12-25 2014-08-01 Ricoh Co Ltd 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法
TW201310548A (zh) * 2011-07-21 2013-03-01 劍橋顯示科技有限公司 形成頂閘極電晶體之方法

Also Published As

Publication number Publication date
TWI687750B (zh) 2020-03-11
JP6562089B2 (ja) 2019-08-21
KR20180098647A (ko) 2018-09-04
KR102142038B1 (ko) 2020-09-14
TW201809841A (zh) 2018-03-16
US10748784B2 (en) 2020-08-18
RU2692401C1 (ru) 2019-06-24
WO2017135029A1 (ja) 2017-08-10
US20180358236A1 (en) 2018-12-13
BR112018015422A2 (pt) 2018-12-18
EP3432348A4 (en) 2019-03-20
EP3432348A1 (en) 2019-01-23
SG11201806226WA (en) 2018-08-30
TW201837576A (zh) 2018-10-16
JPWO2017135029A1 (ja) 2018-12-06
CN108496243A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
TWI634377B (zh) 場效型電晶體及其製造方法、顯示元件、顯示裝置及系統
JP5946633B2 (ja) 半導体装置およびその作製方法
JP5633346B2 (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5917105B2 (ja) 半導体装置
US10629623B2 (en) Gas barrier laminate, semiconductor device, display element, display device, and system
KR20120106936A (ko) 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기
US20170141237A1 (en) Field-effect transistor, display element, display, system, and method of manufacturing field-effective transistor
JP2017112361A (ja) 電界効果型トランジスタの製造方法
US11315961B2 (en) Field-effect transistor, method for producing same, display element, display device, and system
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2017098536A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6798173B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6852296B2 (ja) 電界効果型トランジスタの製造方法
TW202013524A (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
JP2019179861A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017118043A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees