TWI574136B - 基於設計之缺陷分類之方法及系統 - Google Patents

基於設計之缺陷分類之方法及系統 Download PDF

Info

Publication number
TWI574136B
TWI574136B TW102103925A TW102103925A TWI574136B TW I574136 B TWI574136 B TW I574136B TW 102103925 A TW102103925 A TW 102103925A TW 102103925 A TW102103925 A TW 102103925A TW I574136 B TWI574136 B TW I574136B
Authority
TW
Taiwan
Prior art keywords
classification
defects
processed
operations
defect
Prior art date
Application number
TW102103925A
Other languages
English (en)
Other versions
TW201339778A (zh
Inventor
傑士荷馬克
葛倫力威
羅茲門艾瑞特
Original Assignee
應用材料以色列公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料以色列公司 filed Critical 應用材料以色列公司
Publication of TW201339778A publication Critical patent/TW201339778A/zh
Application granted granted Critical
Publication of TWI574136B publication Critical patent/TWI574136B/zh

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)

Description

基於設計之缺陷分類之方法及系統 【相關申請案之交互參考】
本申請案主張來自申請於2012年2月3日、美國臨時專利申請案第61/594952號之優先權，該申請案以引用之方式全部併入本文。
本發明係關於晶圓檢查工具及操作該等晶圓檢查工具之方法且，特定言之，本發明係關於基於設計之缺陷分類之方法及系統。
在半導體工業中，裝置係藉由生產不斷減小之尺寸之結構的多個製程製造而成。因此，如檢查過程、測量過程及類似過程之該等過程(在下文中稱為檢驗過程)需要用於製造樣品之增加的精密度及有效性。用於本說明書中之術語「樣品」應寬泛地解釋以涵蓋任何類型之晶圓、主光罩及其他結構、用於製造半導體積體電路、磁頭、平板顯示器及其他薄膜裝置之該晶圓、主光罩及其他結構之組合及/或部分。
檢查過程可包括對於評價個別製程之參數及/或 條件且提供必要反饋所必需之結構元件的識別、量測、校準、監視、檢查、報告及/或其他程序。各種檢查工具可基於如作為非限制實例之非破壞觀測之掃描式電子顯微鏡、原子力顯微鏡、光學檢查工具等。檢查過程對於調試樣品製程、監視製程變化、改良產品良率等是重要的。
隨著設計規則不斷縮小(28 nm及28 nm以下)，藉由高靈敏度檢查工具報告之缺陷相關資料量是非常大的(例如每晶圓數千個缺陷)。此外，採用新的製程(例如浸入微影術、光阻劑縮小、光阻劑修整等)引入新類型之誤差，該等誤差由不同近接效應(光學、化學機械研磨(chemical mechanical polishing；CMP)、化學、3D等)產生且藉由檢查工具報告為缺陷。所報告之缺陷之嚴重性可自對產品良率之災難性影響至不影響產品品質之不重要異常之間變化。
因此，存在將經報告之缺陷分類且將感興趣之缺陷(defects of interest；DOI)與視為妨擾之缺陷分離的需要。隨著製造控制要求變得更加具有挑戰，經報告之缺陷的分類亦已變得非常複雜且耗費時間及處理功率。
已在習知領域中發現於製程期間分類缺陷之問題，且已開發各種技術以提供解決方案。
一個典型方法為分析缺陷之預定屬性(例如大小、量值、定向、形狀，等等)且基於該等屬性執行分類。其他分類技術亦考慮在樣品中之所報告缺陷之定位(例如，關於某些經定義區域)。
缺陷可基於缺陷之一或更多個屬性，及一或更多 個圖案化特徵的一或更多個屬性分類，該一或更多個圖案化特徵形成於樣品上接近於缺陷。以此方式，不但可基於缺陷之一或更多個屬性，還可基於位於樣品上接近於缺陷之任何圖案化特徵的一或更多個屬性分類缺陷。
缺陷可使用用於結合檢查資料利用設計資料之各種方法進一步分類。
根據本發明揭示之標的之某些態樣，提供了一種用於分類在樣品之生產層上偵測到之缺陷的電腦實施方法。方法包含使用電腦執行以下步驟：獲得與經偵測到缺陷相關之輸入資料；使用與生產層相關聯之決策演算法且指定兩個或兩個以上分類操作及該兩個或兩個以上分類操作之序列處理輸入資料；根據預定分組將經處理缺陷排序，其中每一分組與至少一個分類操作相關聯，其中至少一個分類操作將經處理缺陷之至少一部分排序至一或更多個分類分組以產生最終分類之缺陷，且其中除最後一個操作外之每一分類操作將經處理缺陷之至少一部分排序以待藉由隨後分類操作中之一或更多者處理；以及在儲存媒體中儲存至少最終分類之缺陷。
根據本發明揭示之標的之其他態樣，提供了一種能夠分類在樣品之生產層上偵測到之缺陷的檢查系統。檢查系統包含分類單元，該分類單元可操作地耦接至至少一個檢查工具且可操作地耦接至設計資料儲存單元，其中分類單元包含缺陷資料介面，該缺陷資料介面經設置以自至少一個檢查工具獲得缺陷指示資料；設計資料介面，該設計資料介面 經設置以自設計資料儲存單元獲得設計指示資料；記憶體，該記憶體經設置以儲存最終分類之缺陷；及處理器，該處理器經設置以使用與生產層相關聯之決策演算法且指定兩個或兩個以上分類操作及該兩個或兩個以上分類操作之序列處理缺陷指示資料及設計指示資料；處理器進一步經設置以根據預定分組將經處理缺陷排序。每一分組與至少一個分類操作相關聯；其中至少一個分類操作將經處理缺陷之至少一部分排序至一或更多個分類分組以產生最終分類之缺陷；以及其中除最後一個分類操作外之每一分類操作將經處理缺陷之至少一部分排序以待藉由隨後分類操作中之一或更多者處理。
根據本發明揭示之標的之其他態樣，提供了一種可操作地結合檢查系統之分類單元，該分類單元能夠分類在樣品之生產層上偵測到之缺陷。分類單元包含處理器，該處理器可操作地耦接至該處理器可存取之記憶體且該記憶體經設置以儲存最終分類之缺陷，其中處理器經設置以使用與生產層相關聯之決策演算法且指定兩個或兩個以上分類操作及該兩個或兩個以上分類操作之序列處理缺陷指示資料及設計指示資料；處理器進一步經設置以根據預定分組將經處理缺陷排序。每一分組與至少一個分類操作相關聯；其中至少一個分類操作將經處理缺陷之至少一部分排序至一或更多個分類分組以產生最終分類之缺陷；以及其中除最後一個分類操作外之每一分類操作將經處理缺陷之至少一部分排序以待藉由隨後分類操作中之一或更多者處理。
根據本發明揭示之標的之進一步態樣且，視情況 結合上述態樣中之任一態樣，可由待藉由隨後分類操作中之一或更多者處理之當前分類操作排序的缺陷經排序至一或更多個分組，該一或更多個分組與當前分類操作相關聯且自包含以下各者之群組選擇：對應於未藉由當前分類操作分類且因不匹配藉由決策演算法定義之分類操作自進一步處理移除的缺陷之分組；對應於藉由指定給預定義之進一步分類操作之當前操作辨識且因此當執行該預定分類操作時待處理之缺陷的分組；對應於藉由指定給隨後分類操作中之一者之當前分類操作所辨識且因此待藉由每一下一分類操作處理直至進一步分類的缺陷的分組。可將相同缺陷排序至多於一個分組。至少一個分組可與至少兩個分類操作相關聯。
根據本發明揭示之標的之進一步態樣且結合上述態樣中之任一態樣，至少一個分類操作可對於每一缺陷基於匹配將經處理缺陷排序，該匹配為指示在缺陷附近之所有多邊形之資料類型及層數屬性的資料集對包含與資料類型及層數屬性之組合相關聯的分類相關指令之一或更多個預定義資料集的匹配。至少一個分類操作可使用設計規則檢查(design rule check；DRC)分析與藉由設計屬性之分類的結合將經處理之缺陷排序。
根據本發明揭示之標的之進一步態樣且結合上述態樣中之任一態樣，可根據以下操作中之至少一者預定分類操作之次序：-減少為藉由每一下一分類操作處理指定之缺陷數目；-增加每一下一分類操作所需之輸入資料源量； -在需要為分類決策待處理較少缺陷之分類操作之前，提供需要為分類決策而待處理之大量缺陷之分類操作；及-在需要為分類決策待處理較少缺陷之分類操作之後，提供需要為分類決策待處理大量缺陷之分類操作，且該分類操作經設置以待藉由需要為分類決策處理大量缺陷之分類操作，將為處理聚集之適當缺陷排序。
根據本發明揭示之標的之進一步態樣且結合上述態樣中之任一態樣，可在檢查掃描期間計算待處理之缺陷中之每一缺陷的設計屬性。可在檢查掃描期間提供分類操作所需之CDA、DRC及庫匹配計算中之任一者。可在檢查掃描之後提供包含基於設計之分組(binning)之一或更多個分類操作。
1‧‧‧DRC
2‧‧‧DRC
3‧‧‧DRC
110‧‧‧晶圓
120‧‧‧設計資料庫儲存單元
121‧‧‧剪貼簿伺服器
130‧‧‧製造過程
140‧‧‧檢查過程
150‧‧‧分類過程
210‧‧‧檢查工具
220‧‧‧分類單元
221‧‧‧工程介面
222‧‧‧設計資料介面
223‧‧‧缺陷資料介面
224‧‧‧處理器及記憶體單元
230‧‧‧工程站
301‧‧‧步驟
302‧‧‧步驟
303‧‧‧步驟
304‧‧‧步驟
305‧‧‧步驟
306‧‧‧步驟
401‧‧‧分類操作
402‧‧‧分類操作
403‧‧‧操作
404‧‧‧操作
405‧‧‧操作
406‧‧‧分類操作
410‧‧‧分類分組
411‧‧‧分類分組
412‧‧‧分類分組
414‧‧‧分類分組
415‧‧‧分組
416‧‧‧分類分組
417‧‧‧分組
418‧‧‧分類分組
419‧‧‧分組
420‧‧‧分組
421‧‧‧分組
600‧‧‧決策樹模板
601‧‧‧叢集分類操作
602‧‧‧下一分類操作
603‧‧‧庫匹配操作
604‧‧‧操作
605‧‧‧操作
606‧‧‧庫匹配操作/操作
608‧‧‧結果
609‧‧‧表
701‧‧‧步驟
702‧‧‧步驟
703‧‧‧步驟
704‧‧‧步驟
705‧‧‧步驟
為了理解本發明且為了見到本發明可實際上如何進行，現將參考附圖僅藉由非限制實例描述實施例，在該等附圖中：第1圖圖示根據本發明之某些實施例之樣品製造的示例性工作流程；第2圖圖示根據本發明揭示之標的之某些實施例的檢查系統之示意功能圖；第3圖圖示根據本發明揭示之標的之某些實施例的缺陷之電腦化分類之一般化流程圖；第4圖圖示根據本發明揭示之標的之某些實施例為缺陷之電腦化分類產生之決策樹模板的非限制性示意實 例；第5圖圖示由分析藉由第4圖中之模板定義之決策樹產生的操作順序表之非限制實例；第6圖圖示包含根據本發明揭示之標的之某些實施例為缺陷之電腦化分類產生之決策樹模板的另一非限制性示意實例的截屏；及第7圖圖示根據本發明揭示之標的之某些實施例的決策演算法的電腦化產生之一般化流程圖。
在以下詳細描述中，闡述了許多具體細節以提供對本發明之徹底瞭解。然而，應將由熟習該項技術者所瞭解，本發明可在無該等具體細節之情況下實施。在其他情況下，未詳細描述眾所熟知之方法、程序及元件以免模糊本發明。
在闡述之圖示及描述中，相同元件符號指示對不同實施例或設置共用之彼等元件。
自以下論述中顯而易見，除非另外明確地敘述，否則應將瞭解，在整個說明書中，利用諸如「處理」、「演算」、「計算」、「分類」、「排序」、「匹配」、「比較」等等之術語的論述包括電腦之動作及/或處理，該動作及/或處理操作資料及/或將資料轉換成為其他資料，該資料表示為物理量值，例如諸如電量，及/或該資料表示實體物件。術語「電腦」、「處理器」及「控制器」應寬泛地闡述為涵蓋具有資料處理能力之任何類型之電子裝置，藉由非限制性實例包括，存在於本發明揭示案中之檢查系統。
根據本文教示之操作可經由儲存於非暫態電腦可讀儲存媒體中之電腦程式，藉由針對所要目的特定建構之電腦或藉由針對所要目的特定配置之通用電腦執行。
不參照任何特定程式設計語言描述本發明揭示之標的之實施例。應將瞭解，可使用各種程式設計語言實施如本文所述的本發明揭示之標的之教示。
應將瞭解，除非另外明確地敘述，否則為清楚起見，在單獨實施例之上下文中描述的本發明揭示之標的之某些特徵亦可在單個實施例中以組合形式提供。相反，為了簡便起見，在單個實施例之上下文中描述的本發明揭示之標的之各種特徵亦可單獨地或在任何適當子組合中提供。
參看第1圖，該圖中圖示根據本發明揭示之標的之某些實施例的樣品製造之示例性工作流程。僅為了圖示之目的，相對於半導體晶圓之檢查提供以下描述。實施例適用於提供缺陷相關資訊之其他樣品及/或其他操作。
如圖所示，可根據包含於設計資料庫儲存單元120中之設計資料經由製造過程130生產晶圓110。設計資料庫儲存單元120可實施為單獨、本地或遠端儲存單元，或設計資料庫儲存單元120可與在製程期間使用之其他工具整合。藉由非限制實例，設計資料可包括電腦自動設計(computer automated design；CAD)庫。另外地或可替代地，設計資料可為儲存於CAD庫中之資料之衍生及/或設計資料可以不同於儲存在CAD庫中之資料之格式存在。
在製程期間，晶圓110可經歷在晶圓上生產個別 生產層之一或更多個生產過程。檢查過程140可包括關於晶圓的生產層中之每一層或某些層之檢查過程、缺陷重檢過程或其他測量過程。檢查過程可與製程同時操作。視情況，可在製程之後提供檢查過程或部分檢查過程。
檢查過程140可藉由一或更多個適當晶圓檢查工具提供。檢查過程140可識別晶圓110中之缺陷之位置，且檢查過程140可進一步處理缺陷資料以企圖擷取資訊，該資訊可用以深入瞭解設計過程。藉由非限制實例，可使用適當檢查方法(例如晶片至晶片、單元至單元、晶片至設計等)之任何組合檢查晶圓110。
藉由檢查過程140識別之缺陷可藉由分類過程150分類。如參照第2圖至第7圖進一步詳述，分類過程可藉由分類單元在缺陷重檢之前或與缺陷重檢同時提供。可根據個別配方提供檢查及/或分類過程(及/或檢查及/或分類過程的一部份)。
在本說明書中使用之術語「配方」應寬泛地闡述為指定一或更多個個別工具之操作之任何參數設定(例如，待檢查之感興趣區域、在晶圓上之該區域之位置及重複週期、像素大小、射束電流、充電情況及影像擷取情況、缺陷偵測演算法、影像處理參數，及/或其他參數設定等)。
用於本說明書中之術語「設計資料」應寬泛地闡述為涵蓋指示樣品之階層實體設計(佈局)之任何資料及/或來自實體設計之資料(例如，經由複雜模擬、幾何及布林操作等)。設計資料可以不同格式提供，該等格式藉由非限制 實例如GDSII格式、OASIS格式，等等。設計資料指定某一設計之結構元素。可將結構元素建構為幾何形狀，該等幾何形狀視情況與其他結構元素之***結合。藉由非限制實例，給定結構元素可包含藉由GDSII格式之SREF指令、AREF指令***之一或更多個STRUCTURE元素，或給定結構元素可包含藉由PLACEMENT及REPETITION(OASIS格式)***之一或更多個CELL元素。
參看第2圖，該圖圖示檢查系統之一般化功能圖，該檢查系統經配置以提供根據本發明揭示之標的之某些實施例的缺陷分類過程。
系統包含可操作地耦接在該系統之間的一或更多個檢查工具210、工程站230、分類單元220及設計資料儲存單元120。設計資料儲存單元120包含剪貼簿伺服器(clip server)121。視情況，剪貼簿伺服器可實施為獨立電腦，或剪貼簿伺服器之功能可完全地或部分地與(例如)一或更多個檢查工具及/或與工程站整合。分類單元220包含處理器及記憶體單元224，該處理器及記憶體單元224可操作地耦接至工程介面221、耦接至設計資料介面222及耦接至缺陷資料介面223，該工程介面221經配置以賦能與工程站之資料交換，該設計資料介面222經配置以請求且獲得來自設計資料儲存單元120之資料(包括設計資料剪貼簿)，且缺陷資料介面223經配置以賦能與一或更多個檢查工具之資料交換。處理器及記憶體單元進一步可操作以儲存分類單元220之操作所必需之資料，而且可操作以容納自工程介面221、設計資料介面 222及缺陷資料介面223接收之資料。
分類單元可實施為結合一或更多個檢查工具使用之獨立工具，或分類單元之功能可至少部分地與(例如)一或更多個檢查工具及/或與工程站整合。
進一步參照第3圖至第7圖詳述系統及系統一部份之功能。
本發明揭示之標的並不藉由參照第2圖所示之具體架構定界，同等及/或修改之功能可以另一方式合併或劃分，且同等及/或修改之功能可以任何適當的軟體、韌體及硬體之組合實施。
僅為了說明之目的，以下描述係相對於基於CAD之屬性提供。同樣地，實施例適用於其他適當的設計資料。
參看第3圖，該圖圖示根據本發明揭示之標的之某些實施例的缺陷分類過程之一般化流程圖。
分類單元獲得(301)輸入資料，該輸入資料與晶圓上之某一生產層相關聯且與在該生產層(在下文中稱為感興趣之生產層)中顯露之缺陷有關。可藉由使用者指定一列輸入資料之來源及需求。與感興趣之生產層相關聯之缺陷相關輸入資料可包含缺陷指示資料、設計指示資料及上述資料之組合。藉由非限制實例，缺陷相關輸入資料可包含(例如)檢查結果(例如，CAD坐標中之缺陷位置或檢查坐標中之缺陷以及指示設計資料調正之資料)；缺陷影像、設計資料及層列表(例如，CAD層之列表通常包括在感興趣之生產層上可見之CAD層，但亦可含有對應於先前生產層之CAD層及/ 或一些CAD標記層；設計資料可為原始GDS/OASIS格式或可轉換成為任何其他向量格式)；指示設計資料調正之資料(例如，自基於CAD之配方擷取或自外部知識、變換矩陣等創建的CAD至晶圓旋轉及偏移)；圖案化庫(例如包含於外部二進制檔案中)、用於產生所得CAD層之規則(例如，DRC腳本)，等等。
分類單元亦獲得(302)預定決策演算法。決策演算法可自工程站獲得。藉由非限制實例，決策演算法可藉由使用者預定義，如將參考第7圖進一步詳述。相同決策演算法可用於所有個別晶圓之感興趣之生產層。或者，對於每一下一晶圓，可基於先前晶圓之分類過程自動地調整決策演算法。
分類單元使用所獲得決策演算法進一步處理(303)所獲得輸入資料，該所獲得輸入資料與感興趣之生產層相關聯且與顯露之缺陷有關。根據本發明提供之標的之某些實施例，決策演算法為感興趣之生產層預定義分類操作及將缺陷排序至預定分組之次序。每一分類操作可與一或更多個預定分組相關聯，每一分組具有預定義類型。可將預定分組之類型選擇為以下類型中之一者：1)對應於最終藉由當前分類操作分類且因此自進一步處理移除之缺陷的分類分組；2)對應於未藉由當前分類操作分類且因不匹配藉由決策演算法定義之分類操作(例如，僅專用於晶片至晶片分類之決策演算法中之單元至單元缺陷)而自進一步處理303移除之缺陷之分組；3)對應於當前操作辨識為指定給進一步分類操作且因此當執行該預定分類操作時待處理之缺陷的分組；4)藉由當前分類 操作辨識為指定給隨後分類操作中之一者且因此待藉由每一下一分類操作處理直至進一步分類之缺陷的分組。
視情況，可將相同缺陷排序至多於一個分組。藉由非限制實例，可將缺陷分類至分類分組，且亦可將缺陷排序至收集某些缺陷用於進一步統計分析之分組。
視情況，不同分類操作可共享相同分類分組(可將藉由不同分類操作識別為妨擾之具有不同性質的妨擾缺陷放入一妨擾分組)。
藉由非限制實例，可使用決策樹模板預定義分類操作之次序及個別相關聯分組，如將參照第4圖至第6圖進一步詳述。
因此，分類操作係根據預定義次序提供；在每一當前操作處，分類單元將缺陷分類(304)至一或更多個分類分組且分類單元將其餘缺陷排序(305)以待藉由一或更多個隨後分類操作處理或自整個分類處理中過濾出。在隨後操作期間，分類單元進一步將缺陷分類(304)且將指定待藉由一或更多個隨後分類操作處理或自進一步處理移除之缺陷排序(305)。過程繼續(306)直至所有缺陷經分類、自進一步處理移除(例如在晶片至晶片缺陷分類之情況下的單元至單元缺陷)及/或經儲存用於另一分類處理(例如人工分類)為止。
在某些實施例中，分類操作之預定次序及與該等操作相關聯之分組可藉由不同考慮來定義。可並行地提供某些分類操作(例如根據不同設計規則檢查(DRCs)將相同缺陷分類)。
藉由非限制實例，可定義次序及分組以使得減少藉由每一下一分類操作之處理指定之缺陷數目。
操作之次序及該等操作之分組可藉由增加每一下一分類操作所需之輸入資料源量來進一步定義。藉由非限制實例，僅基於缺陷屬性之分類操作可後跟基於缺陷屬性及缺陷影像之分類操作；該基於缺陷屬性及缺陷影像之分類操作可進一步後跟需要圖案庫及/或其他CAD資料之分類操作；該需要圖案庫及/或其他CAD資料之分類操作可進一步後跟另外需要DRC分析之操作；等等。可替代地或另外地，分類操作之次序可藉由分類處理所需之缺陷數目定義。經由非限制實例，需要待處理之大量缺陷用於分類決策之操作(例如，基於統計之分類)可在需要較少缺陷之操作(例如基於缺陷屬性之分類)之前。藉由另一非限制實例，需要待處理之大量缺陷用於分類決策之分類操作可在分類過程之末端，而前述分類操作可將適當缺陷排序至指定用於由該分類操作處理之分組(視情況，除將該等缺陷排序至個別分類分組之外還可提供將某些缺陷排序至該等操作)。
可在運行時間模式中提供處理(303)。視情況，可對每一檢查結果檔案線下且單獨地提供處理(303)。
藉由非限制實例，分類操作及該等分類操作之分組的序列可使用決策樹模板預定義。第4圖圖示根據本發明揭示之標的之某些實施例為缺陷之電腦化分類產生之決策樹模板的非限制性示意實例。
所圖示之決策樹亦可為基於按照感興趣之生產 層之模板決策樹組的更一般的分類/排序配方之一部分。待由分類操作401處理之缺陷可為未藉由利用缺陷大小與形狀屬性、缺陷影像、簽名分析等之先前分類處理分類之缺陷。
在圖示之決策樹中之分類操作係使用基於設計之屬性提供。
視情況，分類單元在分類操作之前計算對於待處理之缺陷中之每一缺陷的CAD屬性。
在分類操作401(庫匹配操作)期間，根據每一缺陷之附近對預定義庫圖案中之任一圖案的匹配來分析每一缺陷。若該匹配發生，則將缺陷分類至分類分組410至分類分組411中之一分類分組。若無匹配發生，則將缺陷排序用於藉由分類操作402進一步處理。
分類操作402提供藉由設計屬性之分類(CDA)-根據CAD層及在缺陷附近之多邊形之資料類型需要。對於待處理之每一缺陷，分類操作產生資料集，該資料集指示在缺陷附近之所有多邊形之資料類型及層屬性(例如，在GDS/OASIS格式之CAD檔案中之每一多邊形的特徵在於層數目及資料類型數目)。將此所產生之資料集與一或更多個預定義資料集比較，該一或更多個預定義資料集包含分類相關指令，該等分類相關指令與資料類型及層數屬性之組合相關聯。
當產生決策演算法時，使用者可預定義預定義資料集，或預定義資料集可根據預定義使用者的設置藉由操作402產生。
在所圖示之非限制實例中，指示待藉由操作402處理之缺陷附近之所有多邊形的資料類型及層屬性之所產生資料集係根據對四個預定義資料集之匹配來分析。若某一缺陷對應於第一預定義資料集，則操作402將該缺陷分類至分類分組412。將對應於第二預定義資料集、第三預定義資料集及第四預定義資料集之缺陷排序以相應地待藉由操作403、操作404、操作405處理。將其餘缺陷排序以待藉由分類操作406處理。操作403至操作405(與藉由設計屬性之分類(CDA)結合之設計規則檢查(DRC)操作)處理缺陷以檢查該等缺陷是否滿足在個別設計規則中預定義之標準(DRC 1用於操作403、DRC 2用於操作404及DRC 3用於操作405)。藉由操作403至操作405之分類係根據設計規則與所顯露缺陷之間的相關性提供。將滿足個別規則之缺陷相應地分類至分類分組414、分類分組416及分類分組418。將其餘缺陷排序以待藉由操作406處理(分別為分組415、分組417及分組419)。操作403至操作405經設置以被並行地提供。
對於先前指定至分組415、分組417及分組419之缺陷及由操作402排序待由操作406處理之缺陷，分類操作406提供基於設計之分組(DBB)到分組420至分組421。DBB分組經設置以根據在該等缺陷附近處之圖案之相似性將缺陷群組化。與庫相配相反，不預定義用於DBB之圖案。可根據使用者策略將排序至DBB分組之缺陷進一步取樣。
藉由非限制實例，根據所圖示樹之決策演算法之執行可提供如下： -基於CAD之屬性可在檢查掃描期間藉由分類單元計算；-可經由運行時間剪貼簿伺服器將剪貼簿導入至分類單元；-可在檢查掃描期間進行CDA、DRC及庫匹配計算；-當完成檢查掃描時可進行取樣的DBB。
可以每個剪貼簿皆提供DRC分析。該方法之優點如下：不需要特殊DRC站；不需要在DRC站處為每一DRC規則產生導出CAD層；可應用DRC之序列；DRC腳本開發程序簡單；參數中之改變不需要重新建立新的導出CAD層。
第5圖圖示由分析藉由第4圖中之模板定義之決策樹產生的操作順序表之非限制實例。在開始時，每一缺陷係藉由初始分類碼初始化(例如10)。步驟K包括收集具有根據行「輸入分類碼」之分類碼的缺陷；獲得輸入參數，在進行至步驟K+1之前對在步驟K處收集之缺陷及輸入缺陷之個別更新分類碼執行分類演算法(行「演算法」)。
第6圖圖示包含決策樹模板600之另一非限制示意實例及至表609中規定之預定分組中之缺陷分類的個別結果608的截屏。在所圖示之決策樹模板中，叢集分類操作601將個別缺陷過濾出至分組「叢集」。下一分類操作602將單元至單元之缺陷過濾出至分組「C2C」。其餘缺陷係藉由庫匹配操作603處理，該庫匹配操作603將缺陷分類至「Kept by Lib」分組或排序用於藉由操作604處理，操作604提供結合藉由設計屬性之分類的設計規則檢查(DRC+CDA)。操作604將經處理之缺陷排序至待藉由操作605處理之缺陷及待藉由 操作606處理之缺陷中。若藉由操作605處理之缺陷匹配大小標準，則將該等缺陷排序至「DRC」分類分組。否則，將缺陷排序以待藉由操作606處理。庫匹配操作606處理藉由操作604及操作605排序至該操作之缺陷，且將匹配缺陷分類至分類分組「Filtered by Lib」。將其餘缺陷排序至分組「Others」。
本發明揭示之標的之某些實施例的優點為賦能運行時間識別及處理缺陷，該等識別及處理作為設計佈局與製程之間的交互作用之結果發生。可在匹配預定義標準之經識別缺陷之每一缺陷附近提供線上設計規則檢查，同時可在單個執行中提供多個設計規則檢查(DRCs)。
第7圖圖示根據本發明揭示之標的之某些實施例的決策演算法的電腦化產生之一般化流程圖。可在工程站230上產生感興趣之生產層之決策演算法。使用者可設置(702)在分類處理期間使用之CAD屬性。CAD屬性設置可包括CAD層之選擇(例如，CAD層之列表可包括在感興趣之生產層上可見之CAD層、對應於先前生產層之CAD層、CAD標記層等)、用於庫匹配操作之CAD圖案之選擇及/或產生、設計檢查規則，等等。使用者可進一步預定義分組、設置(703)分類操作及該等分類操作之次序，並且將分組與分類操作相關聯。工程站根據使用者的設置自動地產生(704)決策演算法。工程站可進一步自檢查工具獲得(701)具有經分類缺陷(例如，分類成DOI、錯誤及妨擾缺陷)之檢查結果(例如缺陷檔案)。必要時，自檢查工具接收之該等資料可用於驗證(705) 經產生之決策演算法且調整使用者之設置。
在所提供之說明書中，闡述了許多具體細節以提供對本發明之徹底瞭解。然而，應將由熟習該項技術者所瞭解，本發明可在無該等具體細節之情況下實施。在其他情況下，未詳細描述眾所熟知之方法、程序、元件及電路以免模糊本發明。
亦將理解，根據本發明之系統可為適當程式化之電腦。同樣地，本發明預期藉由電腦可讀用於執行本發明之方法之電腦程式。本發明進一步預期有形地實施指令之程式之機器可讀記憶體，該指令程式可藉由機器執行用於執行本發明之方法。
熟習該項技術者將容易理解，可將各種修改及變化應用於如上所述之實施例，而不背離在附加申請專利範圍中或藉由附加申請專利範圍定義之該等實施例之範疇。
110‧‧‧晶圓
120‧‧‧設計資料庫儲存單元
130‧‧‧製造過程
140‧‧‧檢查過程
150‧‧‧分類過程

Claims (15)

  1. 一種用於將在一樣品之一生產層上偵測到之缺陷分類的電腦實施方法，該方法包含使用一電腦以執行以下步驟：獲得與該等經偵測到缺陷相關之輸入資料；使用與該生產層相關聯之一決策演算法來處理該等缺陷，以進行以下步驟：指定兩個或兩個以上分類操作及該兩個或兩個以上分類操作之一序列；及根據預定分組將該等經處理的缺陷排序，其中該等預定分組的每一個與至少一個分類操作相關聯，其中至少一個分類操作將該等經處理的缺陷之至少一部分排序至一或更多個分類分組以產生最終分類之缺陷，且其中除最後一個分類操作外之每一分類操作將該等經處理的缺陷之至少一部分排序以待藉由隨後分類操作中之一或更多者處理；以及在一儲存媒體中儲存至少最終分類之缺陷。
  2. 如請求項1所述之方法，其中由待藉由該等隨後分類操作中之一或更多者處理之一當前分類操作排序的該等缺陷經排序至一或更多個分組，該一或更多個分組與該當前分類操作相關聯且自包含以下各者之群組選擇：對應於未藉由一當前分類操作分類且因不匹配藉由該決策演算法定義之該等分類操作自該進一步處理移除之該等缺陷之分組； 對應於藉由指定至一預定義之進一步分類操作之一當前操作所辨識且因此當執行該預定分類操作時待處理之缺陷的分組；對應於藉由指定至該等隨後分類操作中之一者之該當前分類操作所辨識且因此待藉由每一下一分類操作處理直至進一步分類的缺陷的分組。
  3. 如請求項1所述之方法，其中將相同缺陷排序至多於一個分組。
  4. 如請求項1所述之方法，其中至少一個分組與至少兩個分類操作相關聯。
  5. 如請求項1所述之方法，其中該輸入資料包含設計指示資料。
  6. 如請求項1所述之方法，其中至少一個分類操作對於每一缺陷基於匹配將該等經處理的缺陷排序，該匹配為指示在該缺陷附近之所有多邊形之資料類型及層數屬性的一資料集對包含與資料類型及層數屬性之組合相關聯的分類相關指令之一或更多個預定義資料集的匹配。
  7. 如請求項1所述之方法，其中至少一個分類操作使用設計規則檢查(design rule check；DRC)分析與藉由設計屬性 之分類(classification by design attributes；CDA)的一結合將該等經處理的缺陷排序。
  8. 如請求項1所述之方法，其中分類操作之次序係根據以下各者中之至少一者預定義：a.減少為藉由每一下一分類操作處理指定之缺陷數目；b.增加每一下一分類操作所需之輸入資料源量；c.在需要為分類決策待處理較少缺陷之分類操作之前，提供需要為分類決策而待處理之大量缺陷之一分類操作；以及d.在需要為分類決策待處理較少缺陷之分類操作之後，提供需要為分類決策待處理大量缺陷之一分類操作，且該分類操作經設置以待藉由需要為一分類決策處理大量缺陷之該分類操作，將為處理聚集之該等適當缺陷排序。
  9. 如請求項1所述之方法，其中至少兩個分類操作使用設計規則檢查(DRC)分析將該等經處理的缺陷實質上同時地排序，每一該分類操作對應於一不同設計規則。
  10. 如請求項1所述之方法，該方法進一步包含以下步驟：在一檢查掃描期間計算待處理之該等缺陷中之每一缺陷的設計屬性。
  11. 如請求項10所述之方法，其中在該檢查掃描期間提供該等分類操作所需之藉由設計屬性之分類(CDA)、DRC及庫匹配計算中之任一者。
  12. 如請求項10所述之方法，其中包含基於設計之分組的至少一個分類操作係在該檢查掃描之後提供。
  13. 一種能夠分類在一樣品之一生產層上偵測到之缺陷的檢查系統，該檢查系統包含一分類單元，該分類單元可操作地耦接至至少一個檢查工具且可操作地耦接至一設計資料儲存單元，其中該分類單元包含：一缺陷資料介面，該缺陷資料介面經配置以自該至少一個檢查工具獲得缺陷指示資料；一設計資料介面，該設計資料介面經配置以自該設計資料儲存單元獲得設計指示資料；一記憶體，該記憶體經配置以儲存最終分類之缺陷；以及一處理器，該處理器經配置以使用與該生產層相關聯之一決策演算法來處理該缺陷指示資料及該設計指示資料，以進行以下步驟：指定兩個或兩個以上分類操作及該兩個或兩個以上分類操作之一序列；該處理器進一步經配置以根據預定分組將經處理的該缺陷指示資料及該設計指示資料排序， 其中該等預定分組的每一個與至少一個分類操作相關聯；其中至少一個分類操作將經處理的該缺陷指示資料及該設計指示資料之至少一部分排序至一或更多個分類分組以產生最終分類之缺陷；以及其中除最後一個分類操作之外之每一分類操作將經處理的該缺陷指示資料及該設計指示資料之至少一部分排序以待藉由該等隨後分類操作中之一或更多者處理。
  14. 如請求項13所述之系統，其中由待藉由該等隨後分類操作中之一或更多者處理之一當前分類操作排序的該等缺陷經排序至一或更多個分組，該一或更多個分組與該當前分類操作相關聯且自包含以下各者之群組選擇：對應於未藉由一當前分類操作分類且因不匹配藉由該決策演算法定義之該等分類操作自該進一步處理移除之該等缺陷之分組；對應於藉由指定至一預定義之進一步分類操作之一當前操作所辨識且因此當執行該預定分類操作時待處理之缺陷的分組；對應於藉由指定至該等隨後分類操作中之一者之該當前分類操作所辨識且因此待藉由每一下一分類操作處理直至進一步分類的缺陷的分組。
  15. 一種可操作地結合一檢查系統之分類單元，該分類單元能夠分類在一樣品之一生產層上偵測到之缺陷，該分類單元包含一處理器，該處理器可操作地耦接至藉由該處理器可存取之一記憶體且該記憶體經設置以儲存最終分類之缺陷，其中該處理器經設置以使用與該生產層相關聯之一決策演算法來處理缺陷指示資料及設計指示資料，以進行以下步驟：指定兩個或兩個以上分類操作及該兩個或兩個以上分類操作之一序列；該處理器進一步經設置以根據預定分組將經處理的該缺陷指示資料及該設計指示資料排序；其中該等預定分組的每一個與至少一個分類操作相關聯；其中至少一個分類操作將經處理的該缺陷指示資料及該設計指示資料之至少一部分排序至一或更多個分類分組以產生最終分類之缺陷；以及其中除最後一個分類操作之外的每一分類操作將經處理的該缺陷指示資料及該設計指示資料之至少一部分排序以待藉由以下分類操作中之一或更多者處理。
TW102103925A 2012-02-03 2013-02-01 基於設計之缺陷分類之方法及系統 TWI574136B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261594952P 2012-02-03 2012-02-03

Publications (2)

Publication Number Publication Date
TW201339778A TW201339778A (zh) 2013-10-01
TWI574136B true TWI574136B (zh) 2017-03-11

Family

ID=49174086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103925A TWI574136B (zh) 2012-02-03 2013-02-01 基於設計之缺陷分類之方法及系統

Country Status (3)

Country Link
JP (1) JP6197228B2 (zh)
KR (1) KR101897582B1 (zh)
TW (1) TWI574136B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644222B (zh) * 2017-07-19 2018-12-11 日商三菱電機股份有限公司 Quality analysis device and quality analysis method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9489599B2 (en) * 2013-11-03 2016-11-08 Kla-Tencor Corp. Decision tree construction for automatic classification of defects on semiconductor wafers
US9341580B2 (en) * 2014-06-27 2016-05-17 Applied Materials, Inc. Linear inspection system
US11321633B2 (en) * 2018-12-20 2022-05-03 Applied Materials Israel Ltd. Method of classifying defects in a specimen semiconductor examination and system thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550839A (en) * 1993-03-12 1996-08-27 Xilinx, Inc. Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays
CN1734744A (zh) * 2004-08-12 2006-02-15 国际商业机器公司 物理设计***和方法
US7331026B2 (en) * 2004-10-12 2008-02-12 Cadence Design Systems, Inc. Method and system for generating an initial layout of an integrated circuit
TW200907730A (en) * 2007-06-04 2009-02-16 Brion Tech Inc Methods for performing model-based lithography guided layout design
US7570800B2 (en) * 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
TW200951749A (en) * 2008-02-28 2009-12-16 Ibm Integrated circuit (IC) design method, system and program product
US7904852B1 (en) * 2005-09-12 2011-03-08 Cadence Design Systems, Inc. Method and system for implementing parallel processing of electronic design automation tools
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
US20110167400A1 (en) * 2006-06-09 2011-07-07 Cadence Design Systems, Inc. Method and mechanism for extraction and recognition of polygons in an ic design

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922482B1 (en) * 1999-06-15 2005-07-26 Applied Materials, Inc. Hybrid invariant adaptive automatic defect classification
JP4118703B2 (ja) * 2002-05-23 2008-07-16 株式会社日立ハイテクノロジーズ 欠陥分類装置及び欠陥自動分類方法並びに欠陥検査方法及び処理装置
KR101285967B1 (ko) * 2005-11-18 2013-07-12 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550839A (en) * 1993-03-12 1996-08-27 Xilinx, Inc. Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays
CN1734744A (zh) * 2004-08-12 2006-02-15 国际商业机器公司 物理设计***和方法
US7331026B2 (en) * 2004-10-12 2008-02-12 Cadence Design Systems, Inc. Method and system for generating an initial layout of an integrated circuit
US7904852B1 (en) * 2005-09-12 2011-03-08 Cadence Design Systems, Inc. Method and system for implementing parallel processing of electronic design automation tools
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570800B2 (en) * 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
US20110167400A1 (en) * 2006-06-09 2011-07-07 Cadence Design Systems, Inc. Method and mechanism for extraction and recognition of polygons in an ic design
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
TW200907730A (en) * 2007-06-04 2009-02-16 Brion Tech Inc Methods for performing model-based lithography guided layout design
TW200951749A (en) * 2008-02-28 2009-12-16 Ibm Integrated circuit (IC) design method, system and program product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644222B (zh) * 2017-07-19 2018-12-11 日商三菱電機股份有限公司 Quality analysis device and quality analysis method

Also Published As

Publication number Publication date
KR101897582B1 (ko) 2018-09-12
TW201339778A (zh) 2013-10-01
JP6197228B2 (ja) 2017-09-20
KR20130090382A (ko) 2013-08-13
JP2013162133A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
US11694009B2 (en) Pattern centric process control
US9401013B2 (en) Method of design-based defect classification and system thereof
TWI776945B (zh) 對半導體樣本中的缺陷進行分類之方法及其系統
US10312161B2 (en) Process window analysis
TWI503763B (zh) 半導體處理控制方法和電腦可讀取紀錄媒體
TWI791930B (zh) 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體
TWI574136B (zh) 基於設計之缺陷分類之方法及系統
JP5745573B2 (ja) 製造ツールのレシピを生成する方法及びそのシステム
TW202044067A (zh) 基於機器學習之半導體樣本中的缺陷分類
WO2010110365A1 (ja) 要因分析装置および要因分析方法
US11940390B2 (en) Selecting a representative subset of potential defects to improve defect classifier training and estimation of expected defects of interest
US20190293669A1 (en) System, method and computer program product for classifying defects
US20200018789A1 (en) Method of inspecting a specimen and system thereof
TW202043755A (zh) 對半導體取樣中的缺陷進行分類的方法及其系統
JP2013162133A5 (zh)
US20170364626A1 (en) Feed-forward for silicon inspections (dfm2cfm : design to silicon) & feed-back for weakpoint predictor decks (cfm2dfm : silicon to design) guided by marker classification, sampling, and higher dimensional analysis
US20220334567A1 (en) Fabrication fingerprint for proactive yield management
CN117529803A (zh) 用于主动良率管理的制造指纹
TW202338894A (zh) 用於增加產率的半導體特徵的測量方法與裝置
CN118435125A (zh) 用于增加产率的半导体特征的测量方法与装置