TWI501303B - 局部拋光半導體晶圓的方法 - Google Patents

局部拋光半導體晶圓的方法 Download PDF

Info

Publication number
TWI501303B
TWI501303B TW099116085A TW99116085A TWI501303B TW I501303 B TWI501303 B TW I501303B TW 099116085 A TW099116085 A TW 099116085A TW 99116085 A TW99116085 A TW 99116085A TW I501303 B TWI501303 B TW I501303B
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
wafer
pressure
polishing pad
Prior art date
Application number
TW099116085A
Other languages
English (en)
Other versions
TW201101387A (en
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201101387A publication Critical patent/TW201101387A/zh
Application granted granted Critical
Publication of TWI501303B publication Critical patent/TWI501303B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

局部拋光半導體晶圓的方法
本發明涉及一種局部拋光半導體晶圓的方法。
傳統上半導體晶圓係一種矽晶圓，一種具有層結構的基材，如衍生自矽的SiGe(矽-鍺)、或SOI、SGOI或GeOI晶圓。該等半導體晶圓(特別係SOI和SiGe晶圓)係供最嚴苛之應用所用，特別係用於生產超現代微處理器。
絕緣體上矽(silicon on insulater,SOI)晶圓通常係藉由將一矽晶圓從所謂的「施體晶圓」轉移成一支撐晶圓(「操作晶圓」或「基底晶圓」)而生產。藉由轉移矽晶圓而生產SOI晶圓的方法已知有如所謂的Smart Cut(EP 533551 A1)或Genesis Process。在WO 03/003430 A2中描述了另一種方法。SOI晶圓包含一支撐晶圓和一矽覆層(「頂層」或「元件層」)，該矽覆層與下述者相關且代表所謂之用於生產電子元件的活性層。若非由如玻璃或藍寶石之電性絕緣材料組成之完整支撐晶圓，則係經由一電性絕緣中間層(如由氧化矽組成)將矽覆蓋層連接至該支撐晶圓(在這種情況下，中間層被稱為「埋氧層」(buried oxide layer,BOX)。在後者情況下，該支撐晶圓不需為絕緣體，舉例言之，其可為半導體晶圓，較佳係矽晶圓。
先前技術中，除上述之轉移方法外，絕緣體上矽晶圓(silicon on insulater,SOI)結構通常亦可由所謂的氧離子植入矽晶隔離法(separation by ion implantation of oxygen,SIMOX)生產。在SIMOX方法中，將高劑量之氧植入到一矽基材中，隨後在高溫(>1200℃)下進行熱處理和氧化，以在矽基材上產生埋氧層。
類似地，SIMOX和層轉移方法也適於生產絕緣體上矽/鍺(silicon/germanium on insulator,SGOI)和/或GeOI(germanium on insulator,GeOI)結構。
具有高比例鍺之SiGe層也被稱為虛擬基材，除此之外，亦用於生產雙軸應變矽。矽晶格的應變導致電荷載體的遷移率提高，並特別用於製造CMOS元件，其較諸等具有非應變矽通道者具有更好的性能。
虛擬基材原則上可以直接沉積在單晶矽基材(如矽半導體晶圓)上。然而，以此製程會形成大量之如錯位差排(misfit dislocation)和穿透差排(threading dislocation)的缺陷。穿透差排和其累積(堆積，pile-ups)會延展至虛擬基材的表面同時也會延展至沉積在虛擬基材上之矽應變層的表面。因此，企圖尋找一種限制穿透差排密度及其堆積的方式。如此之限制可藉由先沉積漸變(graded)之SiGe緩衝層所實現，在該緩衝層中，鍺原子之分率係線性增加(線性梯度)或逐步增加(階梯梯度)。一具有恒定鍺含量的SiGe層最終沉積在該SiGe緩衝層上，並以鬆弛狀態形成該虛擬基材。
在此所描述的半導體晶圓還必須滿足其幾何學上最苛刻的要求。
基本上，該要求是由國際認可之「半導體技術路線圖」(Technology Roadmap for Semiconductor,ITRS)所提出，其為一年度審查的計畫。如最近在開發的22奈米技術，其點出在幾何學、平坦性、奈米拓撲等所要增加之要求。在各種情況下，下一代技術(在22奈米技術之後係16奈米設計規則)的目標乃在於更高之開關速度、更高之時脈速率(clock rate)和更高之積體密度的微電子元件。
生產方法必須適應這些增加的要求，因此必須相對調整所有晶圓之製造步驟並需經常用其他新的方法替換之。
SiGe和SOI晶圓係涉及到其他本發明所陳述之問題，預期在未來會變得非常重要。
在上述之層轉移法中，所用的施體晶圓傳統上係應為可再次利用的。然而，當分離施體晶圓後，在該晶圓的邊緣發現階狀缺陷(steps)，此需要在再次利用該晶圓之前消除(以轉移矽晶圓)。
在SiGe技術中，在晶圓的背面塗覆大量摻雜SiGe時，於該晶圓正面也會有SiGe，因此產生了問題。當沉積磊晶層時，材料通常也會沉積在該未不要被塗覆之側上。此甚至可能發生在傳統之磊晶Si層沉積在Si晶圓上之過程中，在此情況下會觀察到邊緣增厚。
此外，許多半導體晶圓存在凹面或凸面拋光形態。在此可提及一個邊緣較其內部區域或較晶圓的中心厚的晶圓的實例。
在上述情況下，消除該等邊緣階狀缺陷、非所欲之邊緣區域塗層或非所欲之邊緣區域增厚乃為所欲的。
此乃本發明之目的。
本發明之目的係藉由一種用於局部拋光半導體晶圓一側的方法所達成，其中藉由一可旋轉拋光頭壓著半導體晶圓，將其待拋光的一側面對著一位於一旋轉拋光板上並含有堅固黏著研磨物的拋光墊，其中該拋光頭具有一彈性膜，且藉由氣墊或液墊而徑向細分成複數個腔室，並且可對各腔室相異地選擇所施加的拋光壓力，其中在此過程中該半導體晶圓藉由一扣環(retainer ring)保持在原位，該扣環同樣也用一施加壓力壓著該拋光墊，其中在半導體晶圓和拋光墊之間導入一拋光劑，並且選擇施加位在於半導體晶圓的邊緣區域之腔室中的半導體晶圓上的拋光壓力以及該扣環之該施加壓力，以實際上僅去除半導體晶圓的邊緣處的材料。
基本上，係藉由一「拋光頭」壓著半導體晶圓，將其待拋光的那一側面對著一位於一拋光板上的拋光墊。
拋光頭還包含一「扣環」，該扣環橫向環繞該基材且防止其在拋光期間從該拋光頭上滑出。因此，藉由該扣環將晶圓保持在原位，以防止由於在拋光期間產生的橫向作用力而使該晶圓從該拋光頭上滑出。該等裝置係描述於各個專利中(US 6293850B1、US 6033292、EP 1029633A1、US 5944590)。在本方法中，該扣環同樣或多或少地被牢固地壓在拋光墊上。
於此所使用之拋光頭(載具)中，半導體晶圓中背離拋光墊之一側面承載在一傳送施加拋光壓力的彈性膜上。該膜為腔室系統的一個部件，較佳係被細分為五個區域，其係由氣墊或液墊所形成。
該等壓力室較佳係以同心排列或分段排列，且可對各個壓力腔室獨立地施加一特定壓力。最終，該拋光壓力藉由受壓之壓力腔室的彈性承載表面傳送至一支撐板的背面。
該拋光壓力較佳係藉由將壓力腔室同心排列之方式，在一同心環下沿著半導體晶圓的直徑來控制。藉由此方式，可特別針對一待拋光半導體晶圓邊緣上之徑向次區域施加一限定之拋光壓力。
該載具含有環形的，同心排列的壓力腔室，藉由環寬度由外至內地削減半徑。該環寬度較佳為1至毫米100毫米，特佳為10毫米至50毫米。
較佳係以此種壓力腔室涵蓋整個固定板的表面。
在該基材和該拋光墊之間供應一拋光劑的同時，藉由旋轉拋該光頭和該拋光板以進行基材的拋光。
較佳地，該拋光劑係選自以下化合物的水溶液：碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、氫氧化四甲基銨(TMAH)或前述之任何所欲的混合物。
較佳地，該拋光劑溶液的pH值為11.0至12.5，且該化合物在該拋光劑溶液中的比例為0.01重量%至10重量%。
此外，還可將該拋光頭在該拋光墊之上平移，以對該拋光墊表面達到更全面的應用。
根據本發明的方法，使用一含有黏著有研磨材質的拋光墊(FAP或FA墊)。
適合的研磨材質較佳係包括鈰、鋁、矽或鋯元素的氧化物的顆粒或如碳化矽、氮化硼或金剛石的硬質物質的顆粒。對應的拋光墊描述在如US 6602117 B1中。
粒徑較佳為0.1微米至1.0微米，特佳係0.1微米至0.6微米且甚佳係0.1微米至0.25微米。
特別適合之拋光墊係具有一藉由重複微結構所賦予的表面形貌。該等微結構(柱)具有如圓柱形或多邊形之橫截面的柱狀或者角錐狀或平截頭角錐狀。
如在WO 92/13680 A1和US 2005/227590 A1中有對此種拋光墊進一步地說明。
本發明的方法可同樣良好地實施在一單板和一多板拋光機上。
較佳係使用具有二個，更佳係使用具有三個拋光板和拋光頭的多板拋光機。
產自Applied Materials，Inc的AMAT Reflection多板拋光機係特別適合的。
本發明之關鍵在於拋光機可在不同的區域對載具的壓力分布進行不同的調整。AMAT Reflection即是以此方式，其包含一具有5區域膜，可相異地調整壓力分布的載具。
本發明描述局部限制性拋光，其僅影響邊緣區域。為此，係使用一具有一接觸式、非分離式之扣環的5區域膜載具與一含有堅固黏著研磨物的拋光墊之結合。
本發明亦涉及一種取基於黏著研磨物之局部作用的超精磨方法。所欲之局部限制性去除僅可藉由膜載具與一非常硬質的FAP墊(拋光墊或研磨墊)之結合的對應施壓而達到。相反，用如在CMP中施用的軟質拋光墊，即使在設定恰當的載具壓力分布之情況，本發明亦不會成功。
本發明能成功地局部拋光半導體晶圓的外側邊緣，且針對於直徑大於或等於300毫米，特別係直徑為450毫米的半導體晶圓是具有優勢的。本發明可實施在傳統之拋光設備上。其無需為實施本發明而改裝商業拋光機或提供額外設備。
實施例
在該等實施例中係使用一AMAT Reflection型之拋光機。
作為拋光墊，係使用一具有堅固黏著之氧化鈰顆粒的拋光墊(粒徑0.2微米)。
根據本發明，加工一直徑為300毫米之、具有邊緣階狀缺陷之SiGe晶圓。
下列拋光參數係適於實現在半導體晶圓邊緣處所增加材料去除，以此去除邊緣階狀缺陷：
實施例1：
拋光劑：0.2重量%之K2 CO3 鹼性溶液；
拋光劑的體積流速：0.5公升/分鐘；
板轉速：119轉/分鐘；
載具轉速：123轉/分鐘；
扣環施加壓力：0.8磅/平方英寸；
膜區域1-5的壓力分布：0.1--0.1--0.1--0.1--5[磅/平方英寸]
實施例2：
拋光劑：0.2重量%之K2 CO3 鹼性溶液；
拋光劑的體積流速：0.5公升/分鐘；
板轉速：119轉/分鐘；
載具轉速：123轉/分鐘；
扣環施加壓力：4.7磅/平方英寸；
膜區域1至5的壓力分布：1--2--2--2--6[磅/平方英寸]
實施例3：
拋光劑：0.2重量%之K2 CO3 鹼性溶液；
拋光劑的體積流速：0.5公升/分鐘；
板轉速：119轉/分鐘；
載具轉速：123轉/分鐘；
扣環施加壓力：6.1磅/平方英寸；
膜區域1-5的壓力分布：1.5--2--3--3--3.5[磅/平方英寸]
區域1至5係以由內至外之方式對應至同心環：區域1為最內部區域，區域5為外側區域(邊緣區域)。
根據本發明的方法，該扣環之施加壓力較佳為0.5磅/平方英寸至10磅/平方英寸。
根據本發明的方法，腔室5(區域5)中的壓力較佳係高於區域1至4。
在此三個實施例中皆使用同樣的拋光劑和同樣的拋光劑體積流速。
在實施例1中係選擇一0.8磅/平方英寸的低扣環施加壓力，同時選擇一5磅/平方英寸之載具區域5之拋光壓力，遠大於區域1至4。
實施例2和3中使用一更高的扣環施加壓力，但在區域5和四個內側區域之間的壓力差較不顯著。
實施例2和3在半導體晶圓的最外側邊緣產生非常顯著、非常急劇的材料去除，較實施例1更寬。
如果僅打算去除半導體晶圓的外側邊緣處的材料，則在結合一相對於內側區域係明顯增大之區域5拋光壓力的情況下，較佳係以小於或等於1.5磅/平方英寸的低扣環施加壓力。
如果打算獲得更寬之材料去除，即涵蓋晶圓邊緣中之更大區域，則較佳係選擇大於或等於4磅/平方英寸的高扣環壓力。
所有根據實施例1至3所拋光之，先前具有邊緣階狀缺陷的SiGe晶圓在實施本方法後係不含邊緣階狀缺陷的。
將本發明對在邊緣較中心厚的矽晶圓上實驗。DSP後通常都是此種形式的矽晶圓。
根據本發明所示，可藉由局部拋光或選擇性拋光可將此種晶圓全面平坦化，在晶圓的邊緣較中心的材料去除更高。
本發明因此可以有利地用於矽晶圓、SiGe晶圓和SOI晶圓。
然而本發明不限制於此，亦可供其他半導體晶圓的局部選擇性拋光用，以圖所欲之局部增加材料去除。
最後，應當提及者，在發明中陳述且要求保護者乃為在邊緣處之選擇性材料去除。然而，當為將來之需求，本發明亦可以類似地用於半導體晶圓的內側區域的局部拋光中。

Claims (9)

  1. 一種用於局部拋光半導體晶圓一側的邊緣的方法，其中藉由一可旋轉拋光頭壓著該半導體晶圓，將其待拋光的一側面對著一位於一旋轉拋光板上並含有堅固黏合研磨物的拋光墊，其中該拋光頭具有一彈性膜且藉由氣墊或液墊而同心地(concentrically)細分成複數個腔室，並且可對各腔室相異地選擇所施加的拋光壓力，其中在此過程中該半導體晶圓係藉由一扣環(retainer ring)保持在原位，該扣環同樣也用一施加壓力壓著該拋光墊，其中於該半導體晶圓和該拋光墊之間導入一拋光劑，並且施加於在位於半導體晶圓邊緣區域之腔室中之半導體晶圓上的拋光壓力係高於在內側區域之壓力，以及該扣環之該施加壓力為0.5磅/平方英寸至10磅/平方英寸。
  2. 如請求項1所述的方法，其中該拋光劑係選自以下化合物的水溶液：碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、氫氧化四甲基銨(TMAH)或前述之任何所欲的混合物。
  3. 如請求項2所述的方法，其中該拋光劑溶液的pH值為11.0至12.5，且該化合物在該拋光劑溶液中的比例為0.01至10重量%。
  4. 如請求項1至3中任一項所述的方法，其中所用之該拋光墊包含研磨材質，選自鈰、鋁、矽或鋯元素之氧化物的顆粒或硬質物質的顆粒。
  5. 如請求項4所述的方法，該硬質物質係碳化矽、氮化硼或金 剛石。
  6. 如請求項1至3中任一項所述的方法，其中該拋光墊中含有粒徑為0.1微米至1.0微米的研磨物。
  7. 如請求項6所述的方法，其中該拋光墊中含有粒徑為0.1微米至0.6微米的研磨物。
  8. 如請求項7所述的方法，其中該拋光墊中含有粒徑為0.1微米至0.25微米的研磨物。
  9. 如請求項1至3中任一項述的方法，其中該半導體晶圓係一單晶矽晶圓或一包含一SiGe層的晶圓，其直徑為300毫米或更大。
TW099116085A 2009-06-24 2010-05-20 局部拋光半導體晶圓的方法 TWI501303B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030298A DE102009030298B4 (de) 2009-06-24 2009-06-24 Verfahren zur lokalen Politur einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW201101387A TW201101387A (en) 2011-01-01
TWI501303B true TWI501303B (zh) 2015-09-21

Family

ID=43367016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116085A TWI501303B (zh) 2009-06-24 2010-05-20 局部拋光半導體晶圓的方法

Country Status (7)

Country Link
US (1) US9533394B2 (zh)
JP (1) JP5581118B2 (zh)
KR (1) KR101404734B1 (zh)
CN (1) CN101927448A (zh)
DE (1) DE102009030298B4 (zh)
SG (1) SG187383A1 (zh)
TW (1) TWI501303B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
US9610672B2 (en) 2014-06-27 2017-04-04 Applied Materials, Inc. Configurable pressure design for multizone chemical mechanical planarization polishing head
CN113714928B (zh) * 2021-08-23 2023-05-05 武汉华星光电半导体显示技术有限公司 一种研磨盘及基板清洁装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506105B1 (en) * 2000-05-12 2003-01-14 Multi-Planar Technologies, Inc. System and method for pneumatic diaphragm CMP head having separate retaining ring and multi-region wafer pressure control
US6910951B2 (en) * 2003-02-24 2005-06-28 Dow Global Technologies, Inc. Materials and methods for chemical-mechanical planarization

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6069080A (en) 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
JP3438383B2 (ja) * 1995-03-03 2003-08-18 ソニー株式会社 研磨方法およびこれに用いる研磨装置
JP2008229846A (ja) 1995-10-09 2008-10-02 Ebara Corp ポリッシング装置及び方法並びにトップリング
JP3129172B2 (ja) 1995-11-14 2001-01-29 日本電気株式会社 研磨装置及び研磨方法
EP0881039B1 (en) 1997-05-28 2003-04-16 Tokyo Seimitsu Co.,Ltd. Wafer polishing apparatus with retainer ring
US6241582B1 (en) 1997-09-01 2001-06-05 United Microelectronics Corp. Chemical mechanical polish machines and fabrication process using the same
US6422927B1 (en) 1998-12-30 2002-07-23 Applied Materials, Inc. Carrier head with controllable pressure and loading area for chemical mechanical polishing
SG90746A1 (en) * 1999-10-15 2002-08-20 Ebara Corp Apparatus and method for polishing workpiece
JP3494119B2 (ja) 2000-04-24 2004-02-03 三菱住友シリコン株式会社 両面研磨装置を用いた半導体ウェーハの研磨方法
CN100433269C (zh) 2000-05-12 2008-11-12 多平面技术公司 抛光装置以及与其一起使用的基片托架
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
CN1260778C (zh) * 2000-12-04 2006-06-21 株式会社荏原制作所 基片加工方法
DE10131249A1 (de) 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6857947B2 (en) * 2002-01-17 2005-02-22 Asm Nutool, Inc Advanced chemical mechanical polishing system with smart endpoint detection
US6998013B2 (en) * 2002-10-10 2006-02-14 Taiwan Semiconductor Manufacturing Co., Ltd CMP apparatus polishing head with concentric pressure zones
TWI375294B (en) * 2003-02-10 2012-10-21 Ebara Corp Elastic membrane
JP4718107B2 (ja) * 2003-05-20 2011-07-06 株式会社荏原製作所 基板保持装置及び研磨装置
JP4086722B2 (ja) * 2003-06-24 2008-05-14 株式会社荏原製作所 基板保持装置及び研磨装置
US7112960B2 (en) * 2003-07-31 2006-09-26 Applied Materials, Inc. Eddy current system for in-situ profile measurement
US7250104B2 (en) * 2003-08-08 2007-07-31 Novellus Systems, Inc. Method and system for optically enhanced metal planarization
JP3889744B2 (ja) * 2003-12-05 2007-03-07 株式会社東芝 研磨ヘッドおよび研磨装置
CN2712547Y (zh) * 2003-12-27 2005-07-27 上海华虹（集团）有限公司 一种化学机械抛光用的抛光头结构
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4689367B2 (ja) 2004-07-09 2011-05-25 株式会社荏原製作所 研磨プロファイル又は研磨量の予測方法、研磨方法及び研磨装置
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7368388B2 (en) * 2005-04-15 2008-05-06 Small Robert J Cerium oxide abrasives for chemical mechanical polishing
JP4898172B2 (ja) 2005-09-08 2012-03-14 日本ミクロコーティング株式会社 研磨パッド及びその製造方法並びに研磨方法
US7207871B1 (en) * 2005-10-06 2007-04-24 Applied Materials, Inc. Carrier head with multiple chambers
JP2007214155A (ja) * 2006-02-07 2007-08-23 Fujifilm Corp バリア用研磨液及び化学的機械的研磨方法
JP4996331B2 (ja) 2007-05-17 2012-08-08 株式会社荏原製作所 基板研磨装置および基板研磨方法
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
CN101417407B (zh) * 2007-10-25 2011-10-05 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
JP2009131920A (ja) 2007-11-29 2009-06-18 Ebara Corp 研磨装置及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506105B1 (en) * 2000-05-12 2003-01-14 Multi-Planar Technologies, Inc. System and method for pneumatic diaphragm CMP head having separate retaining ring and multi-region wafer pressure control
US6910951B2 (en) * 2003-02-24 2005-06-28 Dow Global Technologies, Inc. Materials and methods for chemical-mechanical planarization

Also Published As

Publication number Publication date
US20100330883A1 (en) 2010-12-30
JP5581118B2 (ja) 2014-08-27
DE102009030298B4 (de) 2012-07-12
SG187383A1 (en) 2013-02-28
KR101404734B1 (ko) 2014-06-20
CN101927448A (zh) 2010-12-29
US9533394B2 (en) 2017-01-03
TW201101387A (en) 2011-01-01
DE102009030298A1 (de) 2011-02-10
KR20100138734A (ko) 2010-12-31
JP2011009738A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
CN101920477B (zh) 半导体晶片的生产方法和处理方法
KR101111051B1 (ko) 변형 완화 Ｓｉ1-ｘＧｅｘ 층을 갖는 반도체 웨이퍼의 폴리싱 방법
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
US8562849B2 (en) Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
TW200425286A (en) Nitride semiconductor wafer and method of processing nitride semiconductor wafer
WO2011053560A2 (en) Semiconductor wafer re-use using chemical mechanical polishing
TW201127552A (en) Method and apparatus for conformable polishing
TWI501303B (zh) 局部拋光半導體晶圓的方法
KR20120112533A (ko) 접합 웨이퍼의 제조 방법
JP5697368B2 (ja) 両面で半導体ウェハを化学的に研削する方法
TW202145301A (zh) 基板晶圓之製造方法及基板晶圓
JP2019125731A (ja) 貼り合わせウェーハの製造方法
TW201935548A (zh) 用於拋光半導體晶圓的方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
CN111788656B (zh) 贴合晶圆的制造方法及贴合晶圆
US7291055B2 (en) Wafer polishing method and apparatus
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
KR20110037662A (ko) 템플레이트 어셈블리 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees