TWI470819B - 半導體裝置，製造方法，以及電子裝置 - Google Patents

半導體裝置，製造方法，以及電子裝置 Download PDF

Info

Publication number
TWI470819B
TWI470819B TW101104458A TW101104458A TWI470819B TW I470819 B TWI470819 B TW I470819B TW 101104458 A TW101104458 A TW 101104458A TW 101104458 A TW101104458 A TW 101104458A TW I470819 B TWI470819 B TW I470819B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
electrode layer
vertical hole
semiconductor
Prior art date
Application number
TW101104458A
Other languages
English (en)
Other versions
TW201242062A (en
Inventor
Masaya Nagata
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201242062A publication Critical patent/TW201242062A/zh
Application granted granted Critical
Publication of TWI470819B publication Critical patent/TWI470819B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置，製造方法，以及電子裝置
本發明係關於半導體裝置、製造方法以及電子裝置，特定而言係關於可藉以減小製作成本之半導體裝置、製造方法以及電子裝置。
以CMOS(互補金屬氧化物半導體)影像感測器為代表之固態成像裝置已開始使用WL-CSP(晶圓級晶片大小封裝)。WL-CSP涉及在自一半導體基板切掉晶片之前形成端子及佈線。
WL-CSP製造步驟包含一製程，舉例而言，藉由該製程形成自一半導體基板之背部通向該半導體基板內部之金屬墊的一細垂直孔(通孔)。形成垂直孔係極大地影響半導體元件之製作成本之一製程。
已使用DRIE(深反應性離子蝕刻)作為一前段製程來在一矽晶圓中形成垂直孔。然而，DRIE涉及高裝置成本。此外，DRIE需要一光微影步驟，其中在將一光敏物質施加至一矽晶圓表面之後以圖案形式將其曝光。
作為一對策，已提出使用利用一雷射鑽之一基板成形技術來在一矽晶圓中形成一垂直孔之一製程。使用一雷射鑽之製程藉由一雷射光束之輻照在一基板中形成一垂直孔，且不需要一光微影步驟。此外，由於一雷射鑽裝置較便宜，因此雷射鑽製程比DRIE製程在製作成本方面有利得多。
然而，舉例而言，藉助一雷射鑽非常難以以使得在垂直孔到達半導體基板內部之金屬墊時即停止鑽孔之此一準確度來控制該製程。
就此而言，JP-A-2007-305995揭示一半導體裝置製造方法，藉由該方法將一金屬凸塊安置於一半導體基板內部之金屬墊上，且其中藉助到達該金屬凸塊之一雷射鑽來形成一垂直孔。在此方法中，金屬凸塊用作形成垂直孔之雷射鑽之一停止件。舉例而言，將一15 μm厚之電鍍鎳用作金屬凸塊。
然而，如前述公開案中所揭示使用一金屬凸塊作為雷射鑽之一停止件需要一低雷射輸出以避免穿透金屬凸塊。因此，垂直孔處理花費一長時間。形成用作金屬凸塊之15 μm厚的電鍍鎳亦花費一長時間。用於在一半導體基板中形成垂直孔之長處理時間增加了製作成本。
設想增加金屬凸塊之厚度將避免即使在一高雷射鑽輸出下穿透金屬凸塊。然而，形成一厚金屬凸塊增加了額外時間。
因此，需要藉由減小垂直孔處理時間之方式來減小製作成本。
因此，期望提供減小製作成本之方式。
本發明之一實施例係關於一種半導體裝置，其包含：一半導體基板，其包含一半導體；一電極層，其形成於該半導體基板內部之一第一表面側上；一框架層，其層壓於該 半導體基板之該第一表面上；一導體層，其形成於一孔隙部分中，該孔隙部分係藉由以使得在該半導體基板之該第一表面上曝露該電極層之一方式來處理該半導體基板及該框架層而形成；一垂直孔，其自該半導體基板之一第二表面至該導體層穿過該半導體基板而形成；及一佈線層，其在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面。
本發明之另一實施例係關於一種用於製造一半導體裝置之方法。該方法包含：在在包含一半導體之一半導體基板內部之一第一表面側上形成一電極層；將一框架層層壓於該半導體基板之該第一表面上；在一孔隙部分中形成一導體層，該孔隙部分係藉由以使得在該半導體基板之該第一表面上曝露該電極層之一方式來處理該半導體基板及該框架層而形成；自該半導體基板之一第二表面至該導體層穿過該半導體基板形成一垂直孔；形成一佈線層，該佈線層在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面。
本發明之再一實施例係關於一種電子裝置，其包含一半導體裝置，該半導體裝置包含：一半導體基板，其包含一半導體；一電極層，其形成於該半導體基板內部之一第一表面側上；一框架層，其層壓於該半導體基板之該第一表面上；一導體層，其形成於一孔隙部分中，該孔隙部分係藉由以使得在該半導體基板之該第一表面上曝露該電極層之一方式來處理該半導體基板及該框架層而形成；一垂直 孔，其自該半導體基板之一第二表面至該導體層穿過該半導體基板而形成；及一佈線層，其在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面。
根據本發明之實施例，電極層形成於半導體基板內部之一第一表面側上，框架層層壓於半導體基板之第一表面上，且導體層形成於孔隙部分中，該孔隙部分係藉由以使得在半導體基板之第一表面上曝露電極層之一方式來處理半導體基板及框架層而形成。垂直孔係自該半導體基板之一第二表面至該導體層穿過該半導體基板而形成，且形成佈線層，該佈線層在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面。
根據本發明之實施例，可減小製作成本。
下文將參照附圖詳細闡述本發明之一實施例。
圖1係圖解說明根據本發明之一實施例之一固態成像裝置之一例示性結構的一剖面圖。
參照圖1，一固態成像裝置11經組態以包含偵測來自一被攝體之光的一感測器單元12，及藉由其自底部表面側提取來自感測器單元12之輸出信號的一垂直孔佈線單元13。感測器單元12及垂直孔佈線單元13在頂部表面側上覆蓋有一玻璃基板14。
感測器單元12包含根據所接收光輸出電荷信號之複數個 光電二極體21，及在光電二極體21上聚集光之晶片上微透鏡22。儘管未圖解說明，但感測器單元12亦具有其他組件，包含一濾色片、一浮動擴散部，及各種電晶體。
垂直孔佈線單元13係由層壓於矽晶圓31之頂部表面(圖1中之上側)上之一金屬墊32、一玻璃密封劑33，及一停止件層34組態。玻璃基板14安置於玻璃密封劑33及停止件層34之頂部表面上。此外，垂直孔佈線單元13係由形成於穿過矽晶圓31形成之一垂直孔35之內表面及底部表面上(圖1中之下側上)之一絕緣膜36、一金屬晶種層37，及一電鍍層38組態。一焊料遮罩39形成於絕緣膜36及電鍍層38之底部表面上，且一焊料球40經安置穿過焊料遮罩39且與電鍍層38接觸。
矽晶圓31係一薄半導體基板。一個氧化物膜31b係形成於一矽層31a之頂部表面上。
金屬墊32係形成於矽晶圓31之氧化物膜31b內部之一金屬層，具體而言位於頂部表面側上矽晶圓31內部，且用作輸出來自感測器單元12之信號之一電極。舉例而言，諸如鋁、銅、鎢、鎳及鉭金屬用於金屬墊32。
玻璃密封劑33係將玻璃基板14接合至矽晶圓31之一密封劑。一孔隙部分42(參見圖2)係形成於玻璃密封劑33中，且玻璃密封劑33用作為停止件層34提供一框架之一層。
停止件層34係一導體層，其填充以使得在矽晶圓31之頂部表面上曝露金屬墊32之一方式形成於氧化物膜31b及玻璃密封劑33中之孔隙部分。停止件層34以與玻璃密封劑33 實質上相同之厚度形成，舉例而言，約50 μm，較佳地10 μm至100 μm。舉例而言，停止件層34可使用銀或銅形成，如下文參照圖6所闡述。
垂直孔35係一細孔，其經形成以將形成於矽晶圓31之頂部表面側上之金屬墊32接線至矽晶圓31之底部表面，且垂直孔35實質上正交於矽晶圓31之底部表面。絕緣膜36使矽晶圓31之底部表面側絕緣。金屬晶種層37係一導線，透過其將來自感測器單元12之信號引導至矽晶圓31之底部表面側。金屬晶種層37係經由垂直孔35之端部處之停止件層34電連接至金屬墊32，且延伸至矽晶圓31之底部表面。
舉例而言，電鍍層38係在藉由蝕刻形成金屬晶種層37時用作一遮罩之一層。焊料遮罩39係一遮罩，其在將一導線外部連接至焊料球40時防止一焊料附著至不期望部分。焊料球40係連接至來自感測器單元12之信號透過其輸出至外部之導線的一端子。
下文參照圖2至圖5闡述垂直孔佈線單元13之製造步驟。
首先，在圖2中所表示之第一步驟中，在矽晶圓31之氧化物膜31b中形成金屬墊32。舉例而言，金屬墊32表示連接至感測器單元12之選擇電晶體(未圖解說明)之信號線之一端(BEOL：後段製程)。
在第二步驟中，在矽晶圓31之頂部表面側上對應於金屬墊32之氧化物膜31b之一部分中形成一孔隙部分41，從而曝露金屬墊32。如自頂部表面所觀看，孔隙部分41經形成以具有小於金屬墊32之一區域，且氧化物膜31b上覆於金 屬墊32之邊緣上。具體而言，考量到用於形成孔隙部分41之製程限度，將金屬墊32形成一較大尺寸。
在第三步驟中，在矽晶圓31與金屬墊32之頂部表面上形成玻璃密封劑33。亦在感測器單元12(圖1)之頂部表面上形成玻璃密封劑33。
在第四步驟中，在玻璃密封劑33中形成孔隙42，從而曝露金屬墊32。如自頂部表面所觀看，孔隙部分42係以大於形成於氧化物膜31b中之孔隙部分41之區域之一尺寸形成於玻璃密封劑33中，以便確保金屬墊32曝露於頂部表面側上。上覆於金屬墊32之邊緣上之氧化物膜31b亦曝露於頂部表面側上。
應注意，在第四步驟中，如圖4中所圖解說明，與在玻璃密封劑33中形成孔隙部分42同時，在形成於感測器單元12之頂部表面上之玻璃密封劑33中形成一孔隙部分43。圖4圖解說明形成於玻璃密封劑33中之孔隙部分42，及經形成用於感測器單元12之孔隙部分43。
在第五步驟中，在形成於氧化物膜31b中之孔隙部分41中，及在形成於玻璃密封劑33中之孔隙部分42中形成停止件層34。可藉由使用諸如絲網印刷、噴塗及柱形凸塊形成方法來形成停止件層34。
圖5A示意性表示絲網印刷。在絲網印刷中，將作為停止件層34之材料的一導電膏51置於具有對應於形成於玻璃密封劑33中之孔隙部分42之一孔之一絲網52的頂部表面上，且使用一橡皮輥53將其攤鋪於絲網52上。因此，透過該孔 穿過絲網52之膏51填充孔隙部分42且形成停止件層34。
圖5B示意性表示噴塗。在噴塗中，透過一噴嘴54將作為停止件層34之材料的導電膏51噴射至跡線部分中。膏51填充形成於玻璃密封劑33中之孔隙部分42，且形成停止件層34。
停止件層34係以此方式形成，且具有與玻璃密封劑33大約相同之厚度(舉例而言，約50 μm)。
在圖3中所圖解說明之接下來第六步驟中，經由玻璃密封劑33將玻璃基板14接合至矽晶圓31之頂部表面。此外，在此步驟中，藉由研磨矽晶圓31之底部表面側(BGR：背部研磨)減小矽晶圓31之厚度。
在第七步驟中，使用一雷射鑽穿過金屬墊32至停止件層34形成垂直孔35。此處，雷射鑽停止在(舉例而言)比JP-A-2007-305995中所揭示之金屬凸塊厚之停止件層34處，且即使在一高輸出下也不會進一步前進。具體而言，藉由一高輸出雷射鑽在不穿透停止件層34之情形下形成垂直孔35。
在第八步驟中，在垂直孔35及矽晶圓31之底部表面上形成絕緣膜36。
在第九步驟中，移除垂直孔35之端部表面處之絕緣膜36以將停止件層34曝露於垂直孔35。接著，將金屬晶種層37層壓於停止件層34及絕緣膜36上。因此，停止件層34及金屬晶種層37彼此電連接。隨後形成圖1中所展示之電鍍層38、焊料遮罩39，及焊料球40。
此完成了垂直孔佈線單元13。由於停止件層34係藉由將膏51(圖5A及圖5B)裝填至形成於玻璃密封劑33中之孔隙部分42中而形成，因此停止件層34可具有厚約50 μm之一厚度。此外，由於使用了絲網印刷或噴塗，可更快速地形成停止件層34，舉例而言，諸如濺鍍方法中所需處理時間之約1/2至1/10。
因此，如在該製造方法之前述製造步驟中增加停止件層34之厚度允許使用比在JP-A-2007-305995中所揭示的製造方法中所使用之雷射鑽高輸出之一雷射鑽。高輸出雷射鑽使得可在一較短之時間段內形成垂直孔35，且因此可自相關技術之垂直孔佈線單元13的製造時間縮短垂直孔佈線單元13的製造時間。此又縮短固態成像裝置11作為一整體之製造時間，且減小固態成像裝置11之製作成本。
舉例而言，藉由增加JP-A-2007-305995中所揭示之金屬凸塊之厚度來使雷射鑽停止在金屬凸塊處或許有可能。然而，增加金屬凸塊之厚度不僅花費一長時間來形成金屬凸塊，而且可導致金屬凸塊接觸毗鄰金屬凸塊。相比而言，停止件層34在固態成像裝置11之垂直孔佈線單元13之製造方法中不會發生此一接觸，乃因停止件層34係經形成以便填充形成於玻璃密封劑33中之孔隙部分。
此外，由於雷射鑽孔之裝置成本比DRIE之裝置成本便宜，因此就此而言亦可降低固態成像裝置11之製作成本。
此外，所形成之厚約50 μm之停止件層34可可靠地使垂直孔35之雷射鑽處理停止，且可容易控制雷射鑽製程。此 外，停止件層34之厚度使得雷射鑽製程容易控制，且即使當存在垂直孔35之深度之某種變化時亦可在停止件層34與金屬晶種層37之間獲得一期望之接觸。因此，可認為固態成像裝置11具有針對垂直孔35之深度變化之一穩健設計。
圖6係可用作停止件層34之一材料清單。
如上文所闡述，由於垂直孔35係藉由雷射鑽孔形成於矽晶圓31中，因此停止件層34較佳地使用具有比矽(Si)之熔點(1,410℃)高之一熔點之一材料形成，以便使雷射鑽之進展在停止件層34處停止。此外，由於即使使用具有比矽低之一熔點之一材料亦可在垂直孔佈線單元13中將停止件層34製成約50 μm厚，因此雷射鑽可在停止件層34處停止且不會穿透此厚層。
具有比矽低之熔點之停止件層34材料之實例包含銀(Ag：熔點961℃)、金(Au：熔點1,063℃)，及銅(Cu：熔點1,083℃)。
具有比矽高之熔點之停止件層34材料之實例包含鉻(Cr：熔點1,890℃)、銥(Ir：熔點2,410℃)、鉬(Mo：熔點2,610℃)、鈮(Nb：熔點2,468℃)、鎳(Ni：熔點1,453℃)、鈀(Pd：熔點1,552℃)、鉑(Pt：熔點1,769℃)、釕(Ru：熔點2,250℃)、鉭(Ta：熔點2,998℃)、釩(V：熔點1,890℃)、鎢(W：熔點3,410℃)，及鋯(Zr：熔點1,852℃)。
舉例而言，易於以一膏形式購得之銀及銅較佳地用作停止件層34。除了上文例示之材料之外，諸如氮化鈦(TiN) 及氮化鉭(TaN)之化合物亦可用作停止件層34。氮化鈦及氮化鉭具有分別為2,930℃及3,090℃之熔點，遠高於矽之熔點，且因此雷射鑽之進展可更可按期望停止於使用氮化鈦或氮化鉭在前述厚度範圍中形成的停止件層34處。
應注意形成於垂直孔佈線單元13之前述實例性結構中之金屬墊32之頂部表面上之停止件層34可形成於金屬墊32之底部表面上。
圖7表示包含形成於金屬墊32之底部表面上之一停止件層34'之一矽晶圓31。舉例而言，停止件層34'可藉由在圖2中所闡述之第一步驟中在金屬墊32之前形成停止件層34'來形成於金屬墊32之底部表面上。
圖8係圖解說明安裝於一電子裝置中之一成像器之一例示性結構之一方塊圖。
如圖8中所圖解說明，一成像器101經組態以包含一光學系統102、一快門單元103、一成像裝置104、一驅動電路105、一信號處理電路106、一監視器107，及一記憶體108，且能夠捕獲一靜止影像及一運動影像兩者。
光學系統102係由一或多個透鏡組態，且將被攝體之影像光(入射光)引導至成像裝置104上，從而在成像裝置104之光接收表面(感測器單元)上形成一影像。
快門單元103安置於光學系統102與成像裝置104之間，且在驅動電路105之控制下控制成像裝置104之曝光時間。
前述例示性結構之一固態成像裝置11用作成像裝置104。成像裝置104根據透過光學系統102及快門單元103在 光接收表面上形成之影像累積一定時間週期內之信號電荷。接著，根據自驅動電路105供應之驅動信號(時序信號)傳送累積於成像裝置104中之信號電荷。
驅動電路105輸出控制成像裝置104之傳送操作及快門單元103之快門操作之驅動信號，以便驅動成像裝置104及快門單元103。
信號處理電路106處理來自成像裝置104之輸出信號電荷。將在信號處理電路106中之信號處理之後所獲得之影像(影像資料)供應至監視器107並在其上顯示，且/或供應至記憶體108且儲存(記錄)於其中。
如上文所組態之成像器101包含由可如上文以低成本製作之固態成像裝置11實現之成像裝置104。因此，成像器101可以低成本製作。
除了雷射鑽孔之外，諸如DRIE及乾式蝕刻之技術可用於處理垂直孔35。
可將固態成像裝置11組態為一背側照明CMOS固態成像裝置、一前側照明CMOS固態成像裝置，或一CCD(電荷耦合裝置)固態成像裝置。本發明亦適用於除固態成像裝置之外的半導體裝置(半導體元件)，舉例而言，包含經組態以包含整合在一IC(積體電路)晶片上之一邏輯電路之一邏輯晶片。
應注意本發明並不限於前述實施例，且亦可進行在本發明之主旨內之各種修改。
本發明含有與2011年3月11日在日本專利局提出申請之 日本優先權專利申請案JP 2011-054389中所揭示之標的物相關之標的物，該申請案之全部內容以引用方式併入本文中。
11‧‧‧固態成像裝置
12‧‧‧感測器單元
13‧‧‧垂直孔佈線單元
14‧‧‧玻璃基板
21‧‧‧光電二極體
22‧‧‧晶片上微透鏡
31‧‧‧矽晶圓
31a‧‧‧矽層
31b‧‧‧氧化物膜
32‧‧‧金屬墊
33‧‧‧玻璃密封劑
34‧‧‧停止件層
34'‧‧‧停止件層
35‧‧‧垂直孔
36‧‧‧絕緣膜
37‧‧‧金屬晶種層
38‧‧‧電鍍層
39‧‧‧焊料遮罩
40‧‧‧焊料球
41‧‧‧孔隙部分
42‧‧‧孔隙部分
43‧‧‧孔隙部分
51‧‧‧導電膏
52‧‧‧絲網
53‧‧‧橡皮輥
54‧‧‧噴嘴
101‧‧‧成像器
102‧‧‧光學系統
103‧‧‧快門單元
104‧‧‧成像裝置
105‧‧‧驅動電路
106‧‧‧信號處理電路
107‧‧‧監視器
108‧‧‧記憶體
圖1係圖解說明根據本發明之一實施例之一固態成像裝置之一例示性結構的一剖面圖。
圖2係解釋一垂直孔佈線單元之製造步驟之一圖示。
圖3係解釋該垂直孔佈線單元之製造步驟之圖示。
圖4係表示一孔隙部分形成於一玻璃密封劑及一感測器單元中之狀態之一圖示。
圖5A及圖5B係解釋絲網印刷及噴塗之圖示。
圖6係列出可用作一停止件層之材料之一圖示。
圖7係圖解說明包含形成於一金屬墊之底部表面上之一停止件層之一矽晶圓之一圖示。
圖8係表示安裝於一電子裝置中之一成像器之一例示性結構之一方塊圖。
11‧‧‧固態成像裝置
12‧‧‧感測器單元
13‧‧‧垂直孔佈線單元
14‧‧‧玻璃基板
21‧‧‧光電二極體
22‧‧‧晶片上微透鏡
31‧‧‧矽晶圓
31a‧‧‧矽層
31b‧‧‧氧化物膜
32‧‧‧金屬墊
33‧‧‧玻璃密封劑
34‧‧‧停止件層
35‧‧‧垂直孔
36‧‧‧絕緣膜
37‧‧‧金屬晶種層
38‧‧‧電鍍層
39‧‧‧焊料遮罩
40‧‧‧焊料球

Claims (10)

  1. 一種半導體裝置，其包括：一半導體基板，其包含一半導體；一電極層，其形成於該半導體基板內部之一第一表面側上；一框架層，其層壓於該半導體基板之該第一表面上；一導體層，其直接形成於該電極層上及該半導體基板之該第一表面上；一垂直孔，其自該半導體基板之一第二表面至該導體層穿過該半導體基板而形成；及一佈線層，其在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面，該佈線層與該電極層係藉由設置於其間之一絕緣層而物理分隔。
  2. 如請求項1之半導體裝置，其中該框架層係將一玻璃基板接合至該半導體基板之該第一表面之一密封劑。
  3. 如請求項1之半導體裝置，其中該佈線層係經由該導體層而電連接至該電極層，其中在該電極層與該導體層之間的該電連接係僅在該垂直孔之該端部處，該端部處位於該導體層內。
  4. 一種用於製造一半導體裝置之方法，該方法包括：在在包含一半導體之一半導體基板內部之一第一表面側上形成一電極層； 將一框架層層壓於該半導體基板之該第一表面上；直接在該電極層上及該半導體基板之該第一表面上形成一導體層；自該半導體基板之一第二表面至該導體層穿過該半導體基板形成一垂直孔；及形成一佈線層，該佈線層在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面，該佈線層與該電極層係藉由設置於其間之一絕緣層而物理分隔。
  5. 如請求項4之方法，其中該佈線層係經由該導體層而電連接至該電極層，其中在該電極層與該導體層之間的該電連接係僅在該垂直孔之該端部處，該端部處位於該導體層內。
  6. 如請求項4之方法，其中該垂直孔係藉由自該半導體基板之該第二表面雷射鑽孔穿過該電極層至該導體層而形成。
  7. 如請求項4之方法，其中該導體層係藉由用一導電膏材料填充一孔隙部分而形成，該孔隙部分係藉由處理該半導體基板及該框架層以曝露該半導體基板之該第一表面上之該電極層所形成。
  8. 如請求項7之方法，其中用該導電膏材料填充該孔隙部分係藉由自包含一網版印刷製程、一噴塗製程及一柱形凸塊製程之群組中所選擇之至少一製程所執行。
  9. 一種電子裝置，其包括： 一半導體裝置，其包含一半導體基板，其包含一半導體，一電極層，其形成於該半導體基板內部之一第一表面側上，一框架層，其層壓於該半導體基板之該第一表面上，一導體層，其直接形成於該電極層上及該半導體基板之該第一表面上，一垂直孔，其自該半導體基板之一第二表面至該導體層穿過該半導體基板而形成，及一佈線層，其在該垂直孔之一端部處經由該導體層電連接至該電極層，且其延伸至該半導體基板之該第二表面，該佈線層與該電極層係藉由設置於其間之一絕緣層而物理分隔。
  10. 如請求項9之電子裝置，其中該佈線層係經由該導體層而電連接至該電極層，其中在該電極層與該導體層之間的該電連接係僅在該垂直孔之該端部處，該端部位於該導體層內。
TW101104458A 2011-03-11 2012-02-10 半導體裝置，製造方法，以及電子裝置 TWI470819B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054389A JP5958732B2 (ja) 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器

Publications (2)

Publication Number Publication Date
TW201242062A TW201242062A (en) 2012-10-16
TWI470819B true TWI470819B (zh) 2015-01-21

Family

ID=46794783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104458A TWI470819B (zh) 2011-03-11 2012-02-10 半導體裝置，製造方法，以及電子裝置

Country Status (5)

Country Link
US (4) US8736027B2 (zh)
JP (1) JP5958732B2 (zh)
KR (3) KR101931307B1 (zh)
CN (3) CN107425028B (zh)
TW (1) TWI470819B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP6034747B2 (ja) * 2013-02-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9601424B2 (en) * 2015-04-13 2017-03-21 GlobalFoundries, Inc. Interposer and methods of forming and testing an interposer
WO2017113932A1 (zh) * 2015-12-29 2017-07-06 苏州晶方半导体科技股份有限公司 焊垫、包括焊垫的半导体芯片及形成方法
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
KR20220133013A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321544A1 (en) * 2009-06-22 2010-12-23 Kabushiki Kaisha Toshiba Semiconductor device, camera module and method of manufacturing semiconductor device
US20110024858A1 (en) * 2009-07-30 2011-02-03 Sony Corporation Solid-state imaging device and method for producing the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US5976968A (en) * 1997-10-14 1999-11-02 Industrial Technology Research Institute Single-mask dual damascene processes by using phase-shifting mask
JP2004056031A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
FR2849346B1 (fr) * 2002-12-20 2006-12-08 Thales Sa Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche.
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4745007B2 (ja) 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
US7468291B2 (en) * 2006-05-10 2008-12-23 Asml Netherlands B.V. Method and apparatus for locating and/or forming bumps
JP5238206B2 (ja) * 2006-09-26 2013-07-17 株式会社フジクラ 配線基板、電子部品およびその製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
US8017515B2 (en) * 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
JP4829340B2 (ja) * 2009-12-25 2011-12-07 株式会社東芝 半導体装置の製造方法
CN102157462B (zh) * 2010-01-21 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8643070B2 (en) * 2010-12-08 2014-02-04 Shu-Ming Chang Chip package and method for forming the same
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321544A1 (en) * 2009-06-22 2010-12-23 Kabushiki Kaisha Toshiba Semiconductor device, camera module and method of manufacturing semiconductor device
US20110024858A1 (en) * 2009-07-30 2011-02-03 Sony Corporation Solid-state imaging device and method for producing the same

Also Published As

Publication number Publication date
USRE47087E1 (en) 2018-10-16
JP5958732B2 (ja) 2016-08-02
USRE48590E1 (en) 2021-06-08
US20140232002A1 (en) 2014-08-21
CN102683323A (zh) 2012-09-19
KR102192073B1 (ko) 2020-12-16
KR20180136923A (ko) 2018-12-26
CN102683323B (zh) 2017-11-17
CN107658265A (zh) 2018-02-02
CN107658265B (zh) 2021-04-20
KR102086265B1 (ko) 2020-03-06
US8736027B2 (en) 2014-05-27
KR20120103458A (ko) 2012-09-19
CN107425028B (zh) 2020-08-18
KR20200024819A (ko) 2020-03-09
JP2012191055A (ja) 2012-10-04
US8970012B2 (en) 2015-03-03
TW201242062A (en) 2012-10-16
KR101931307B1 (ko) 2018-12-20
CN107425028A (zh) 2017-12-01
US20120228746A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI470819B (zh) 半導體裝置，製造方法，以及電子裝置
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
US7439094B2 (en) Method of manufacturing a semiconductor package
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
TWI470775B (zh) 用於背面照明之影像感測器的低應力腔封裝體及製造其之方法
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
JP4534484B2 (ja) 固体撮像素子及びその製造方法
WO2008143461A2 (en) Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same
KR100903553B1 (ko) 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR101077186B1 (ko) 인터포저를 이용한 반도체 패키지 제조방법
KR101020876B1 (ko) 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법
KR100897761B1 (ko) 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees