TWI431692B - 基板處理方法及基板處理系統 - Google Patents

基板處理方法及基板處理系統 Download PDF

Info

Publication number
TWI431692B
TWI431692B TW096138507A TW96138507A TWI431692B TW I431692 B TWI431692 B TW I431692B TW 096138507 A TW096138507 A TW 096138507A TW 96138507 A TW96138507 A TW 96138507A TW I431692 B TWI431692 B TW I431692B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
single crystal
exposed
crystal germanium
Prior art date
Application number
TW096138507A
Other languages
English (en)
Other versions
TW200832555A (en
Inventor
Daisuke Hayashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200832555A publication Critical patent/TW200832555A/zh
Application granted granted Critical
Publication of TWI431692B publication Critical patent/TWI431692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

基板處理方法及基板處理系統
本發明係關於一種基板處理方法和一種基板處理系統，更明確地說，本發明係關於一種用於從一基板上移除一硬遮罩和一沉積膜的基板處理方法，以及一種用於執行該基板處理方法的基板處理系統。
如圖7顯示的一半導體晶圓W已為人所熟知，其具有一單晶矽基板基體71且上方由SiO2 製成的一熱氧化膜72、膜73和74、以及一氧化膜，比如硼磷矽玻璃(BPSG)膜75所形成的層次。為了在該晶圓W的單晶矽基板基體71內形成洞孔或溝道(凹槽)，該矽基板71是在一降壓環境下利用從一種鹵素為主的處理氣體，比如溴化氫(HBr)產生的電漿以及利用該BPSG膜75當作一硬遮罩進行乾蝕刻。那時候，該電漿與矽(Si)反應。結果在該洞孔或類似的表面上形成SiOBr的沉積膜76，該沉積膜76的功能在於抑制該單晶矽基板基體71以避免被乾蝕刻。
該晶圓W的BPSG膜75和沉積膜76會導致由該晶圓W製造的半導體裝置傳導故障，所以必須移除這些膜層。為了移除該硬遮罩，比如BPSG膜75，需要使用一濕蝕刻(參看例如：日本特許公開專利案號2005－150597)。
因為一濕蝕刻使用化學溶液，所以溼蝕刻設備並不能與用於在一降壓環境中乾蝕刻晶圓W的一乾蝕刻設備，一起裝設在該相同的基板處理系統上。換句話說，該濕蝕刻設備必須裝設在與該乾蝕刻設備不同的位置。此外，該晶圓W已經利用該乾蝕刻設備在其單晶矽基板基體71內所形成有洞孔或類似物，而必須從該乾蝕刻設備移送出來，然後被載送進入該濕蝕刻設備內之前會在周圍空氣中輸送。因此該基板處理步驟就變得複雜了。
還有，以該晶圓W的SiOBr所製成該沉積膜76會在該晶圓W於周圍空氣中輸送的期間與該周圍空氣的潮濕成份反應。因此，就需要在該晶圓W曝露的期間進行時間長度的管理(Q－時間)。比較明確地，該曝露的時間長度必須縮短至一最小值，而曝露時間的管理需要相當的人力。
也就是說，將該BPSG膜75和該沉積膜76移除會導致從晶圓W製造的半導體裝置之生產力降低。
本發明提供一種基板處理方法和一種基板處理系統，能夠避免從一基板製造的一半導體裝置之生產力降低。
根據本發明之第一方面，提供一種基板處理方法用於處理具有一單晶矽基板基體、由一熱氧化步驟形成的一第一氧化膜、和含有一雜質的一第二氧化膜之一基板，而一部分的該單晶矽基板基體透過該第一和第二氧化膜曝露在外，該方法包含利用一鹵素為主的氣體的電漿來蝕刻該曝露的單晶矽基板基體之電漿蝕刻步驟；將一HF氣體提供至該基板之HF氣體提供步驟；以及加熱該被提供有該HF氣體的基板之基板加熱步驟。
根據本發明之基板處理方法，透過由氧化步驟形成的該第一氧化膜和含有一雜質的該第二氧化膜所部分曝露的該單晶矽基板基體，被以該鹵素為主的氣體的電漿蝕刻，且該HF氣體被提供至該基板，並將該基板加熱。當該單晶矽基板基體被該鹵素為主的氣體的電漿所蝕刻，就形成一沉積膜。從該HF氣體會產生氟化酸，以選擇性蝕刻該沉積膜和該第二氧化膜，並產生能夠經由加熱而分解的一殘留物質。因此，該沉積膜和該第二氧化膜可以在一乾燥環境中被移除，所以用於蝕刻該單晶矽基板基體的設備和用於移除該沉積膜和該第二氧化膜的設備就能夠一起裝設在相同的基板處理系統上。結果，已經被蝕刻的單晶矽基板基體之基板沉積膜和第二氧化膜能夠被移除，但該基板卻並未曝露至該周圍空氣，以致於簡化該基板處理步驟，也可以消除該基板曝露至周圍空氣所需要的時間管理，因而可以避免該基板製造半導體裝置的生產力降低。
本發明中，可以致使該基板在該電漿蝕刻步驟、該HF氣體提供步驟、以及該基板加熱步驟的期間，並未曝露至該周圍空氣。
此情況中，於該基板被該鹵素為主的氣體的電漿蝕刻、以及該HF氣體被提供至該基板、然後再加熱的過程，該基板沒有曝露至周圍空氣，如此確定不需要在該基板曝露至該周圍空氣時進行時間長度管理。
該基板在該基板加熱步驟中可以在N2 氣體環境中加熱。
這種情況下，該基板在該N2 氣體環境中加熱。該N2 氣體形成氣流就能夠捕捉並輸送經由加熱所分解的殘留物質，因此該沉積膜和該第二氧化膜能夠順利地移除。
根據本發明之第二方面，提供一種基板處理方法用於處理具有一單晶矽基板基體、由一熱氧化步驟形成的一第一氧化膜、和含有一雜質的一第二氧化膜之一基板，而一部分的該單晶矽基板基體透過該第一和第二氧化膜曝露，該方法包含利用一鹵素為主的氣體的電漿來蝕刻該曝露的單晶矽基板基體之電漿蝕刻步驟；將一HF氣體提供至該基板之HF氣體提供步驟；以及提供含有至少NH3 氣體的清潔氣體至該被提供有該HF的基板之清潔氣體提供步驟。
就此基板處理方法，透過由熱氧化步驟形成的該第一氧化膜和含有雜質的該第二氧化膜而部分曝露的該單晶矽基板基體，以該鹵素為主的氣體的電漿來蝕刻，將該HF氣體提供至該基板，以及將含有至少NH3 的清潔氣體進一步提供至該基板。當該單晶矽基板基體被該鹵素為主的氣體的電漿蝕刻，形成一沉積膜。從該HF氣體產生的氟化酸選擇性蝕刻該沉積膜和該第二氧化膜，並產生一殘留物質。該NH3 氣體與該殘留物質反應以產生能夠容易昇華的反應產物。因為該反應產物容易昇華，就能夠在一乾燥環境中移除該沉積膜和該第二氧化膜，所以用於蝕刻該單晶矽基板基體的設備以及用於移除該沉積膜和該第二氧化膜的設備能夠一起裝設在相同的基板處理系統上。在該單晶矽基板基體被蝕刻之後，就能夠移除該沉積膜和該第二氧化膜而該基板不會曝露至該周圍空氣。因此，可以簡化該基板處理步驟，也能夠消除管理該基板曝露至該周圍空氣的時間長度之需要，能夠避免從該基板所製造半導體裝置的生產力之降低。
該基板處理方法能夠容許該基板在該電漿蝕刻步驟、該HF氣體供給步驟、以及該清潔氣體供給步驟的期間，並未曝露至該周圍空氣。
在這種情況下，當該基板被該鹵素為主的氣體及該HF氣體的電漿蝕刻和該清潔氣體被提供至該基板的同時，該基板不會曝露至該周圍空氣，也就不需要管理該基板曝露至該周圍空氣的時間長度。
根據本發明之第三方面，提供一種基板處理系統用於處理具有一單晶矽基板基體、以熱氧化製程形成的一第一氧化膜、和含有一雜質的一第二氧化膜之一基板，其中一部分的該單晶矽基板基體是透過該第一和第二氧化膜而曝露在外，該系統包含：一電漿蝕刻設備，其配置以利用一種鹵素為主的氣體的電漿來蝕刻該曝露的單晶矽基板基體；一HF氣體供給設備，其配置以提供一HF氣體至該基板；以及一基板加熱設備，其配置以加熱該HF氣體被提供的基板。
根據第三方面的該基板處理系統，實現相似於根據本發明之第一方面的基板處理方法所呈現的優點。
該基板處理系統可以包括一基板輸送設備，位於該電漿蝕刻設備、該HF氣體供給設備、與該基板加熱設備之間，該基板輸送設備係配置用以輸送該基板，使得該基板不會曝露至周圍空氣。
這種情況下，當基板在以該鹵素為主的氣體的電漿蝕刻、以及該HF氣體被提供至該基板、然後該基板被加熱的過程中，並未曝露至周圍空氣，所以就不需要管理該基板曝露至該周圍空氣的時間長度。
在該基板處理系統中，該HF氣體供給設備和該基板加熱設備各自能夠由相同的設備所架構。
以此基板處理系統，該HF氣體供給設備和該基板加熱設備是各自以該相同的設備架構，所以能夠縮小該基板處理系統。
根據本發明之第四方面，提供一種基板處理系統用於處理具有一單晶矽基板基體、以熱氧化製程形成的一第一氧化膜、和含有一雜質的一第二氧化膜之基板，其中一部分的該單晶矽基板基體是透過該第一和第二氧化膜曝露，該系統包含：一電漿蝕刻設備，其配置以利用一種鹵素為主的氣體的電漿，來蝕刻該曝露的單晶矽基板基體；一HF氣體供給設備，其配置以提供一HF氣體至該基板；以及一清潔氣體供給設備，其配置以提供含有至少NH3 氣體的清潔氣體至該被提供有該HF氣體的基板。
根據本第四實施例之該基板處理系統，能夠產生相似於根據本發明之第二實施例中該基板處理方法所呈現的優點。
該基板處理系統可以包括一基板輸送設備，位於該電漿蝕刻設備、該HF氣體供給設備、與該基板加熱設備之間，該基板輸送設備係配置用以輸送該基板，使得該基板不會曝露至周圍空氣。
這種情況下，當該基板被該鹵素為主的氣體的電漿蝕刻、以及該HF氣體和該清潔氣體被提供至該基板時，該基板不會曝露至該周圍空氣，以致於不需要管理該基板曝露至該周圍空氣的時間長度。
從以下敘述的示範實施例並參考所附圖式，將明顯呈現本發明的其他特性。
現在將詳細敘述本發明，並參考呈現本發明之較佳實施例的圖式。
首先，將根據本發明之第一實施例解釋基板處理系統。
圖1是繪示本實施例中該基板處理系統的架構之平面圖。
如圖1所示，該基板處理設備10是由以下部分所組成：從平面上看去是六邊形之一輸送模組11(基板輸送裝置)、連接至該輸送模組11的一側表面之兩個電漿處理模組12和13(電漿蝕刻設備)、連接至該輸送模組11的另一側表面且面對該電漿處理模組12和13之兩個電漿處理模組14和15(電漿蝕刻設備)、位於相鄰該電漿處理模組13並連接至該輸送模組11之一氣體處理模阻16(HF氣體供給設備)、位於相鄰該電漿處理模組15且連接至該輸送模組11之一加熱處理模組17(基板加熱設備)、長方形輸送處理室之一承載器模組18、以及位於該輸送模組11與該承載器模組18之間用於連接彼此之兩個真空隔絕模組19和20。
該輸送模組11內具有能夠彎曲/延伸和旋轉的一輸送臂21。該輸送臂21能夠在該電漿處理模組12至15、該氣體處理模組16、該加熱處理模組17、與該真空隔絕模組19和20之間輸送晶圓W。
該電漿處理模組12至15各自包括一處理室用於接收一晶圓W，各個電漿處理模組能夠引進一鹵素為主的的處理氣體，例如：HBr氣體，送入該處理室並在該處理室內產生電場，而從該引進的處理氣體產生電漿。利用此電漿，該電漿處理模組能夠蝕刻該晶圓W。更明確地說，如圖7所示之該晶圓W的一單晶矽基板基體71被蝕刻。
圖2A是顯示圖1中該氣體處理模組16沿著圖1中I－I直線所取的截面圖。
如圖2A所示，該氣體處理模組16包括一處理室22、位於該處理室22內的一晶圓固定平台23、位於該處理室22上方部分使其面對該平台23的一噴氣頭24、用於將氣體和類似物從該處理室22抽出的一渦輪分子幫浦(TMP)25a、以及一調適壓力控制(APC)閥25b，為一可變的蝴蝶閥，且位於該處理室22與該TMP 25a之間。
該噴氣頭24是由具有一緩衝室27形成於其中的一碟形氣體供給單元26所組成，該緩衝室27經由該通氣孔28與該處理室22內部相通，並且連接至HF氣體供給系統(圖中未示)，而能夠提供HF氣體至該緩衝室27。然後所提供的HF氣體經由該通氣孔28提供至該處理室22的內部。
如圖2B所示，該噴氣頭24內形成的該通氣孔28各自具有進入該處理室22的開口之部分，如此形成能夠加寬朝向該通氣孔的端點。結果，該HF氣體能夠有效率地擴散進入該處理室22。此外，該通氣孔28各自在其截面上具有一限制器，所以能夠防止該處理室22內所產生的任何殘留物質或類似物回流進入該通氣孔28，然後進入該緩衝室27內。
在氣體處理模組16中，將一加熱器(圖中未示)例如：一加熱單元建構在該處理室22的一側壁內。利用該加熱單元經由加熱該處理室22的該側壁，就能夠防止利用氟化酸移除該BPSG膜75和該氧化膜76時所產生的殘留物質依附至該處理室的側壁。
此外，該平台23具有如同溫度調節機制的冷劑室(圖中未示)，其中以冷劑例如：冷卻水或Galden(登記商標)流體在預定的溫度下循環。而被吸附並支承在該平台23的一上方表面之該晶圓W的溫度，受到該冷劑的溫度之控制。
再次參考圖1，該加熱處理模組17包括用於接收一晶圓W的處理室，該處理室裝設一汞燈、一薄片加熱器或類似物，而能夠加熱在其中接收的晶圓W。
該輸送模組11的內部、該電漿處理模組12至15、該氣體處理模組16、以及該加熱處理模組17，都是可以被降壓。該輸送模組11經由真空閘閥12a至17a連接至該電漿處理模組12至15、該氣體處理模組16、以及該加熱處理模組17。
該基板處理系統10中，在該輸送模組11的內部壓力是控制在真空，而在該承載器模組18內是控制在大氣壓力。為此目的，該真空隔絕模組19和20設置連接各自與該輸送模組11之間部分的真空閘閥19a和20a，並設置連接各自與該承載器模組18之間部分的大氣閘閥19b和20b，因此各個真空隔絕模組是架構為可以調節壓力之一預先真空的輸送室。該真空隔絕模組19和20進一步設置晶圓固定平台19c和20c，而在該承載器模組18與該輸送模組11之間輸送的晶圓W可以暫時放置於各個平台上。
除了該真空隔絕模組19和20之外，還有連接至該承載器模組18的三個FOUP固定平台30，各自以一前方開口結合格袋(FOUP)29固定，其為一容器的配置用以容納25個晶圓W，還有一方位調整器31用於預先對準從一FOUP 29輸送出來的晶圓W，以及第一和第二IMS(由Therma－Wave公司製造的積體度量系統)32和33用於測量該晶圓W的表面狀態。
該真空隔絕模組19和20是連接至該承載器模組18的縱向側壁，並在面對該三個FOUP固定平台30的位置，且具有該承載器模組18***其中間。該方位調整器31是位於該承載器模組18的一縱向端，該第一IMS 32是位於該承載器模組18的另一縱向端，且該第二IMS 33是位於該三個FOUP固定平台30的同側邊。
該承載器模組18包括一SCARA型的雙臂輸送臂34位於其中用於輸送一晶圓W，並在該承載器模組18的一側壁內形成三個承載埠35用以對應該FOUP固定平台30。該輸送臂34將一晶圓W從該FOUP固定平台30上所對應的FOUP中取出，經過該承載埠35並輸送該被移動的晶圓W進入和離開該真空隔絕模組19和20、該方位調整器31、該第一IMS 32、以及該第二IMS 33。
該第一IMS 32是一光學監控器，其具有一固定平台36的配置用以固定輸送進入該第一IMS 32的一晶圓W，以及具有一光學感測器37的配置用以導引固定在該平台36上的晶圓W。該第一IMS 32測量該晶圓W的表面形狀，例如：其中一表面層的膜層厚度，以及其上方所形成之導線凹槽、閘極等等的臨界尺寸(CD)。如同該第一IMS 32，該第二IMS 33也是一光學監控器，並具有一固定平台38和一光學感測器39，該第二IMS測量比如該晶圓W表面上的一些粒子。
該基板處理系統10設置一操作面板40，位於該承載器模組18的一縱向端。該操作面板40具有一顯示部分，由例如：一液晶顯示器(LCD)組成，用於顯示該基板處理系統10中組成元件的操作狀態。
為了容許用於移除圖7中所呈現晶圓W上的BPSG膜75和沉積膜76之設備能夠裝設在該基板處理系統10上，該膜75和76必須在乾燥的環境中移除。該BPSG膜75是一種矽基的氧化膜，而該沉積膜76是由SiOBr形成的近似SiO2 膜，還有該熱氧化膜72是一SiO2 膜，所以當該BPSG膜75和該沉積膜76被移除時，就有可能把該熱氧化膜72移除。如果該熱氧化膜72被移除，所對應該膜72的洞孔或溝道部分就會塌陷，而在其上形成刻痕。因此，該BPSG膜75和該沉積膜76必須在相對於該熱氧化膜72的一高選擇性比值之下被移除。
為了發現能夠移除該BPSG膜75和該沉積膜76的方式且能夠滿足以上敘述所需要的狀況之方法，本發明的創作者進行各種實驗，結果發現該BPSG膜75和該沉積膜76能夠被移除，藉由只提供HF氣體至該晶圓W而不需提供H2 O氣體，且基本上是沒有H2 O出現的環境之下，可以將該膜75和76對該膜72的選擇性比值增加最多至1000。
本發明的創作者進一步對上述移除方法的機制進行深入的研究，並且達到一個實驗性的理論，將敘述如下。
當一HF氣體與H2 O結合，形成氟化酸腐蝕並移除氧化膜。為了在大致沒有H2 O的環境中從HF氣體形成氟化酸，該HF氣體就必須與包含在該氧化膜內的水分子(H2 O)結合。
該BPSG膜75是由氣相沉積，比如CVD處理所形成，且該沉積膜76是以電漿與矽之間的反應所形成的。因此這些膜75和76在膜層結構上是不緊密的，也就可能會被水分子依附，所以該BPSG膜75和該沉積層76含有一些水分子。當該HF氣體到達該膜75和76時，該HF氣體就與水分子結合以形成氟化酸，會腐蝕該膜75和76。這樣不需要利用化學溶液或電漿就能夠移除該BPSG膜75和該沉積膜76。
另一方面，該熱氧化模72是在攝氏800至900度的溫度範圍之環境下以熱氧化處理所形成的，因此在製造該膜的過程中，該熱氧化膜內並不含有水分子。此外，該熱氧化膜72是緊實的膜層結構，所以水分子較少有機會依附至該膜72。因此，該熱氧化膜72大致不含水分子。因為沒有水分子，即使所提供的HF氣體到達該膜72，該HF氣體也不會形成氟化酸，所以熱氧化膜72就不會被腐蝕。
據此，該BPSG膜75和該沉積膜76對該熱氧化膜72的選擇性比值可以增加(例如：最多至1000)，所以在大致沒有H2 O出現的環境下，只提供該HF氣體遇到水而不需要提供H2 O氣體就能夠選擇性蝕刻這些膜75和76。
當利用氟化酸移除該BPSG膜75和該沉積膜76時，在該膜75和76內SiO2 與氟化酸(HF)之間發生的化學反應可以由下列的化學反應式表示：SiO2 ＋4HF → SiF4 ＋2H2 O ↑ SiF4 ＋2HF → H2 SiF6
在此方式中，產生一種殘留物質(H2 SiF6 )，該殘留物質會導致半導體裝置成品的傳導故障，也因此必須將其移除。
本實施例中，利用熱能來移除該殘留物質。比較明確地，將該殘留物質已產生於其上的一晶圓W加熱，該殘留物質的熱分解以下列化學式來表示：H2 SiF6 ＋Q(熱能) → 2HF ↑＋SiF4 ↑
也就是在本實施例中，藉由加熱將SiO2 與氟化酸之間反應結果所形成的殘留物質H2 SiF6 移除。
接著，將敘述本實施例的一種基板處理方法。
圖3A至3D顯示由圖1中該基板處理系統所實施的基板處理方法之過程圖。
首先，在一單晶矽基板基體71上形成一熱氧化膜72、膜73和74、以及一BPSG膜75之層次，準備一晶圓W其中部分的單晶矽基板基體71透過該膜72至75曝露在外。然後，將該晶圓W送進該電漿處理模組12至15中的任何一個。在該晶圓W被送進的電漿處理模組中，利用從HBr氣體所產生的電漿在該晶圓W的單晶矽基板基體71內形成一洞孔或一溝道(電漿蝕刻步驟)。那時候，在該晶圓W上的該洞孔或該溝道內形成一沉積膜76(圖3A)。
接著，圖3A顯示的該晶圓W從該電漿處理模組的處理室中被送出來，並經由該輸送模組11送進該氣體處理模組16的處理室22。然後，該晶圓W被放置在該平台23上。該處理室22內的壓力利用APC閥25b和其類似物設定在1.3x101 至1.1x103 帕(Pa)(1至8托里(Torr))，以及該處理室22內的周圍溫度利用該處理室內側壁上的加熱器設定在攝氏40至60度的範圍。然後，從該噴氣頭24的該氣體供給單元26以範圍在40至60 SCCM的流速提供該HF氣體至該晶圓(HF氣體提供步驟)(圖3B)。那時候，水分子就幾乎完全從該處理室22內被移除，且H2 O氣體不再被提供至該處理室22內。
到達該BPSG膜75和該沉積膜76的該HF氣體與包含在該膜75和76內的水分子結合，就產生氟化酸。該氟化酸腐蝕該BPSG膜75和該沉積膜76，結果該膜75和76被選擇性蝕刻。另一方面，殘留物質41是該氟化酸與該BPSG膜75和該沉積膜76內SiO2 之間化學反應的結果。在該洞孔或該溝通內，該殘留物質41是沉積在該膜73和74、該熱氧化膜72、以及該單晶矽基板基體71的上方(圖3C)。
接下來，具有該殘留物質41沉積的該晶圓W從該氣體處理模組16的處理室22取出，再經過該輸送模組11送進該加熱模組17的處理室。該加熱處理模組17將送進來的晶圓W加熱至預定的溫度，明確地是攝氏150度或更高(基板加熱步驟)。該加熱處理模組17將N2 氣體引進到其中的處理室，被引進的N2 氣體在該處理室內形成一氣流。那時候，H2 SiF6 形成的該殘留物質41經過加熱被分解成HF和SiF4 ，且生成物HF和SiF4 被該氣流捕獲並移除(圖3D)。
接著，將該晶圓W從該加熱處理模組17的處理室22中取出，在此完成本處理步驟。
根據本實施例之基板處理方法，該晶圓W的單晶矽基板基體71是部分經由該熱氧化膜72、該膜73和74、以及該BPSG膜75曝露在外，並以該HBr氣體的電漿蝕刻，提供HF氣體至該晶圓W，且加熱該晶圓W。當該單晶矽基板基體71被該HBr氣體的電漿蝕刻時，形成一沉積膜76。從該HF氣體所產生的氟化酸選擇性蝕刻該沉積膜76和該BPSG膜75，另一方面產生殘留物質41(H2 SiF6 )。藉由加熱，該殘留物質41被分解成HF和SiF4 ，結果該沉積膜76和該BPSG膜75可以在乾燥環境中移除，如此就能夠在一個基板處理系統10內裝設該氣體處理模組16和該加熱處理模組17。因此該晶圓W的單晶矽基板基體71已經被蝕刻之後，該晶圓W可以經由該輸送模組11送進該氣體處理模組16或該加熱模組17，所以該晶圓W沒有曝露至該空氣中，就能夠移除該晶圓W的該沉積膜76和該BPSG膜75，使其可以簡化該基板處理步驟並消除在該晶圓W曝露的期間管理時間長度的需要，結果就能夠避免該晶圓W製造一半導體裝置的生產力降低。
就以上敘述的基板處理方法，該氣體處理模組16和該加熱處理模組17能夠被裝設在一個基板處理系統10內，因此不需要將該氣體處理模組16和該加熱處理模組17裝設在不同的地方，也能夠減小系統的裝設面積(藍圖)。
此外，就以上敘述的基板處理方法，該晶圓W是在N2 氣體的環境中加熱。該N2 氣體形成一氣流用以捕獲並移走被加熱所分解的該殘留物質41，因此確定該沉積膜76和該BPSG膜75被移除。
還有，就以上敘述的基板處理方法，該HF氣體被提供至具有該BPSG膜75和該沉積膜76形成於其上的晶圓W，該HF氣體與該BPSG膜75和該沉積膜76含有的水分子結合，以形成氟化酸腐蝕並選擇性蝕刻該膜75和76。所以，在移除該膜75和76的同時可以避免該熱氧化膜72被移除，因而能夠防止形成刻痕。
在上述的基板處理系統10中，該氣體處理模組16和該加熱處理模組17裝置為獨立的設備。或者如圖4所示，可以裝設具有一平台23的一平台加熱器43，其中組合一氣體處理模組42，而且該平台加熱器43能夠加熱放置在該平台23上的晶圓W。在此情況，僅使用該平台處理模組42就能夠選擇性蝕刻該BPSG膜75和該沉積膜76，並能夠熱分解該殘留物質41。因此，該氣體處理模組和該加熱處理模組兩者的功能可以經由一個處理模組來實施，並能夠降低該基板處理系統10的尺寸。
接著，將根據本發明之一第二實施例敘述基板處理系統。
本實施例基本上是與該第一實施例的架構和功能相同，唯一不同之處在於本實施例中沒有利用熱來分解該殘留物質。以下將解釋本實施例的架構和功能中與該第一實施例不同的地方，而省略其相同或相似部分的解釋。
如上所述，當該BPSG膜75和該沉積膜76利用氟化酸移除時，在該氟化酸與該BPSG膜75或該沉積膜76之間發生的化學反應產生一殘留物質41(H2 SiF6 )。此實施例中，NH3 是用於移除該殘留物質41。比較明確地，NH3 氣體被提供至該殘留物質以致使下列化學式所代表的化學反應發生。
H2 SiF6 ＋2NH3 → 2NH4 F＋SiF4 ↑
此情況下，產生的是NH4 F(氟化銨)和SiF4 。該NH4 F是化學反應的生成物，也能夠昇華。藉由設定比室溫稍微高一點的溫度該NH4 F就會昇華，所以容易被移除。
因此在本實施例中，由SiO2 與氟化酸之間的化學反應所產生的殘留物質H2 SiF6 ，經由H2 SiF6 與NH3 與之間的化學反應以及NH4 F的昇華而移除。
本實施例的基板處理系統是與圖1顯示的該基板處理系統之架構相同，為取代該氣體處理模組16和該加熱處理模組17，所設置的是該氣體處理模組44(HF氣體供給設備和清潔氣體供給設備)，用於選擇性蝕刻該BPSG膜75和該沉積膜76、用於致使該殘留物質41與NH3 之間的化學反應發生、以及用於致使該化學反應的生成物(NH4 F)昇華。該氣體處理模組44是經由一真空閘閥44a連接至該輸送模組11。
圖5是顯示本實施例中該基板處理系統的氣體處理模組44之截面圖。
圖5中，該氣體處理模組44包括一處理室22、一平台23、一噴氣頭45、一TMP 25a、以及一APC閥25b。
該噴氣頭45是由一碟形的下方氣體供給區段46和堆疊在該下方氣體供給區段46的一上方氣體供給區段47所組成，該下方和上方氣體供給區段46和47分別具有第一和第二緩衝室48和49，該第一和第二緩衝室48和49分別經由通氣孔50和51連接至該處理室22的內部。
該第一緩衝室48是與NH3 (氨)氣體供給系統連接(圖中未示)，將含NH3 的氣體(清潔氣體)提供至該第一緩衝室48，該提供的清潔氣體是經由通氣孔50到達該處理室22的內部。該第二緩衝室49是連接至一HF氣體供給系統，其能夠提供HF氣體至該第二緩衝室，然後該提供的HF氣體是經由通氣孔51到達該處理室22的內部。
如同圖2B顯示的通氣孔28，形成的各個通氣孔50和51具有開口進入該處理室22的一部分，並且形成為加寬的一端，因此該清潔氣體和該HF氣體能夠有效地擴散進入該處理室22。此外，各個通氣孔50和51具有一截面形狀的限制器於其中，藉此能夠避免在該處理室內產生的該殘留物質或類似物流回進到該通氣孔50和51，然後進入該第一和第二緩衝室48和49。
該氣體處理模組44中，一加熱器(圖中未示)例如：一加熱元件是建構在該處理室22的一側壁內，結果就能夠設定該處理室22內的溫度稍微高於室溫，有助於之後敘述的NH4 F發生昇華。
接著，將提出根據本實施例中基板處理方法的解釋。
圖6A至6E是顯示由本實施例中該基板處理系統所實施的基板處理方法之步驟圖。
如同圖3A所顯示的情況，首先將一晶圓W送進該電漿處理模組12至15其中之一，在該晶圓W被送進的電漿處理模組，利用從該HBr氣體所產生的電漿在該晶圓W的單晶矽基板基體71上形成一空洞或一溝道(電漿蝕刻步驟)。那時候，在該晶圓W上的洞孔或溝道內形成一沉積膜76(圖6A)。
接著，圖6A顯示的該晶圓從該電漿處理室送出來，然後經由該輸送模組11送達進到該氣體處理模組44的處理室22。該晶圓W是放置在該平台23上。該處理室22內的壓力、該處理室22內的周圍溫度、該HF氣體從該上方氣體供給區段47所提供的流速，都以相似的方式設定為如圖3B顯示的情形(HF氣體提供步驟)。如圖3B顯示的情形中，水分子幾乎從該處理室22內完全移除，且沒有H2 O氣體被提供至該處理室22。
如圖3C顯示的情形，由氟化酸與包含在該BPSG膜75和該沉積膜76內SiO2 之間的化學反應產生一殘留物質41，並沉積在該膜73和74和該熱氧化膜72以及該洞孔或該溝道內的該單晶矽基板基體71上(圖6C)。
接著，終止提供至處理室22的該HF氣體。之後從該噴氣頭45的下方氣體供給區段46將一清潔氣體提供至該晶圓W(清潔氣體提供步驟)(圖6D)。那時候，包含在該清潔氣體內的NH3 氣體與構成該殘留物質41的H2 SiF6 反應，以產生NH4 F和SiF4 。然後，該處理室22內的周圍溫度是利用該處理室內側壁上的加熱元件設定至稍微比室溫較高，就可以昇華NH4 F(圖6E)。
接下來，將該晶圓W從該氣體處理模組44的處理室22中送出來，即終止本發明。
根據本實施例之基板處理方法，該晶圓W上部分的該單晶矽基板基體71透過該熱氧化膜72、該膜73和74、以及該BPSG膜75曝露在外，並利用該HBr氣體的電漿來蝕刻，將該HF氣體提供至該晶圓W，以及將含有NH3 氣體的清潔氣體提供至該晶圓W。當該單晶矽基板基體71被該HBr氣體的電漿蝕刻時，形成一沉積膜76。從該HF氣體所產生的氟化酸選擇性蝕刻該沉積膜76和該BPSG膜75，就產生一殘留物質41。該NH3 氣體與該殘留物質41反應以產生化學反應的生成物(NH4 F)，其容易被昇華。當該處理室22內的周圍溫度設定為稍微比室溫較高，就容易將該反應生成物昇華。換句話說，該沉積膜76和該BPSG膜75能夠在乾燥環境中被移除，如此就可以將該氣體處理模組44裝設在該基板處理系統10內。據此，該晶圓的單晶矽基板基體71被蝕刻之後，將該晶圓W經由該輸送模組11送進該氣體處理模組44內。因此在該單晶矽基板基體71被蝕刻之後，該沉積膜76和該BPSG膜75能夠在該晶圓W沒有曝露至該周圍空氣的情形下被移除，如此就能夠簡化該基板處理步驟，並且消除管理該晶圓W曝露在外的時間長度之需要，如此也避免從該晶圓W製造一半導體裝置的生產力之降低。
因為上述的基板處理方法容許該氣體處理模組44裝設在該基板處理系統上，就不需要將該氣體處理模組44裝設在不同於該系統的位置，因此就可以降低整個系統的空間藍圖。
因為上述的基板處理方法只利用該氣體處理模組44，就能夠實現該BPSG膜75和該沉積膜76的選擇性蝕刻以及該殘留物質41的移除，也可以縮減該基板處理系統10的尺寸。
應該注意到，能夠以不同的處理模組來實施該BPSG膜75和該沉積膜76的選擇性蝕刻、從該殘留物質41產生的反應生成物、以及該反應生成物的昇華。
上述的實施例中，該BPSG膜75是當作一硬遮罩。然而，用來當作該硬遮罩的氧化膜並不限於此，也可以是含有至少比該熱氧化膜72較高份量的雜質。明確地可以提供四乙氧基矽甲烷(TEOS)膜或矽化硼玻璃(BSG)膜，要被移除的殘留物質也不限於H2 SiF6 。本發明可以應用於移除以氟化酸移除氧化膜時所產生的任何殘留物質。
應該瞭解到，本發明也能夠以提供具有一儲存媒體的一電腦來達成，其中所儲存軟體的程式碼能夠實施上述實施例的功能，然後致使該電腦讀取並執行儲存在該儲存媒體內的程式碼。
此情況下，從該儲存媒體讀取的該程式碼本身執行上述實施例的功能，因此本程式碼以及該程式碼被儲存的該儲存媒體就構成本發明。
用於提供該程式碼的儲存媒體可以是例如：一軟式碟片(註冊商標)、一硬碟、一磁性光碟、一光碟，比如CD－ROM、CD－R、CD－RW、DVD－ROM、DVD－RAM、DVD－RW、DVD＋RW，一磁帶、一非易變性記憶卡、或一ROM。或者，該程式可以經由網路從另一個電腦、一資料庫、或類似物下載，雖未顯示，可以連接至網際網路、商業網路、一區域網路、或類似網路。
此外應該瞭解到，本實施例的功能不僅經由執行從該電腦讀取的程式碼來完成，也可以經由致使一作業系統(OS)或類似在電腦上操作，以進行根據該程式碼的指令之部分或所有的實際操作而達成。
進一步地應該瞭解，本實施例的功能也能夠經由將一儲存媒體所讀取的一程式碼寫入插在該電腦的一延伸板上提供的記憶體或連接至該電腦的一延伸單元內，然後致使一CPU或該延伸板上或該延伸單元內提供的類似物，以進行根據該程式碼的指令之部分或所有的實際操作。
該程式碼的形式可以是一目的碼，由一解讀器執行的一程式碼、提供至一OS的原始資料或類似碼。
10．．．基板處理系統
11．．．輸送模組
12,13,14,15．．．電漿處理模組(電漿蝕刻設備)
12a,13a,14a,15a,16a,17a．．．真空閘閥
16．．．氣體供給設備
17．．．基板加熱設備
18．．．承載器模組
19,20．．．真空隔絕模組
19a,20a．．．真空閘閥
19b,20b．．．大氣閘閥
19c,20c,23．．．晶圓固定平台
21．．．輸送臂
22．．．處理室
24,45．．．噴氣頭
25a．．．渦輪分子幫浦
25b．．．調適壓力控制閥
26．．．氣體供給單元
27．．．緩衝室
48．．．(第一)緩衝室
49．．．(第二)緩衝室
28,50,51．．．通氣孔
29．．．前方開口結合格袋
30．．．FOUP固定平台
31．．．方位調整器
32,33．．．積體度量系統
34．．．雙臂輸送臂
35．．．承載埠
36,38．．．固定平台
37,39．．．光學感測器
40．．．操作面板
41．．．殘留物質
42．．．氣體處理模組
43．．．平台加熱器
44．．．氣體供給和清潔氣體供給設備
46,47．．．(下方)氣體供給區段
71．．．單晶矽基板基體
72．．．熱氧化膜
73,74．．．膜
75．．．硼磷矽玻璃膜
76．．．沉積膜
W．．．晶圓
圖1是繪示本實施例中該基板處理系統的架構之平面圖；圖2A是顯示圖1中該氣體處理模組沿著圖1的直線I－I之截面圖；圖2B是顯示圖2A中部分A的放大圖；圖3A至3D是由圖1中該基板處理系統所實施的該基板處理方法之步驟圖，其中圖3A顯示電漿蝕刻步驟，圖3B顯示HF氣體提供步驟，圖3C顯示一殘留物質沉積在一矽基板上，以及圖3D顯示移除該殘留物質；圖4是顯示圖1中氣體處理模組的修改型式之截面圖；圖5是顯示根據本發明之第二實施例中基板處理系統的氣體處理模組之截面圖；圖6A至6E是顯示由該第二實施例中該基板處理系統所實施的該基板處理方法之步驟圖，其中圖6A顯示電漿蝕刻步驟，圖6B顯示HF氣體提供步驟，圖6C顯示一殘留物質沉積在一矽基板上，圖6D顯示清潔氣體提供步驟，和圖6E顯示移除該殘留物質；以及圖7繪示在具有洞孔表面的基板上由SiOBr形成一沉積膜的結構之繪示截面圖。
41．．．殘留物質
71．．．單晶矽基板基體
72．．．熱氧化膜
73,74．．．膜
75．．．硼磷矽玻璃膜
76．．．沉積膜
W．．．晶圓

Claims (8)

  1. 一種用於處理基板之基板處理方法，該基板具有：一單晶矽基板基體、以熱氧化製程形成的一第一氧化膜和含有一雜質的一第二氧化膜，一部分的該單晶矽基板基體是透過該第一和第二氧化膜而曝露，該方法包含：利用一鹵素為主的氣體的電漿，來蝕刻該已曝露的單晶矽基板基體之電漿蝕刻步驟；將一HF氣體提供至該基板之HF氣體提供步驟；以及加熱該被提供有該HF氣體的基板之基板加熱步驟。
  2. 如申請專利範圍第1項之基板處理方法，其中該基板在該電漿蝕刻步驟、該HF氣體提供步驟、和該基板加熱步驟的過程中並未曝露至周圍空氣。
  3. 如申請專利範圍第1項之基板處理方法，其中該基板於該基板加熱步驟中是在N2 氣體氛圍中被加熱。
  4. 一種用於處理基板之基板處理方法，該基板具有：一單晶矽基板基體、以熱氧化製程形成的一第一氧化膜和含有一雜質的一第二氧化膜，一部分的該單晶矽基板基體是透過該第一和第二氧化膜而曝露，該方法包含：利用一鹵素為主的氣體的電漿，來蝕刻該已曝露的單晶矽基板基體之電漿蝕刻步驟；將一HF氣體提供至該基板之HF氣體提供步驟；以及將含有至少NH3 氣體的清潔氣體提供至該被提供有該 HF氣體的基板之清潔氣體提供步驟。
  5. 如申請專利範圍第4項之基板處理方法，其中該基板在該電漿蝕刻步驟、該HF氣體提供步驟、和該清潔氣體提供步驟的過程中並未曝露至周圍空氣。
  6. 一種用於處理基板之基板處理系統，該基板具有：一單晶矽基板基體、以熱氧化製程形成的一第一氧化膜和含有一雜質的一第二氧化膜，一部分的該單晶矽基板基體是透過該第一和第二氧化膜而曝露，該系統包含：一電漿蝕刻設備，其配置以利用一鹵素為主的氣體的電漿，來蝕刻該已曝露的單晶矽基板基體；一HF氣體供給設備，其配置以提供一HF氣體至該基板；一基板加熱設備，其配置以加熱該被提供有該HF氣體的基板；以及一基板輸送設備，其位於該電漿蝕刻設備、該HF氣體供給設備、與該基板加熱設備之間，該基板輸送設備被配置用以輸送該基板，使得該基板並未曝露至周圍空氣。
  7. 如申請專利範圍第6項之基板處理系統，其中該HF氣體供給設備和該基板加熱設備是由一相同的設備各自架構的。
  8. 一種用於處理基板之基板處理系統，該基板具有：一單晶矽基板基體、以熱氧化製程形成的一第一氧化膜和含有一雜質的一第二氧化膜，一部分的該單晶矽基板基體是透過該第一和第二氧化膜而曝露，該系統包含： 一電漿蝕刻設備，其配置以利用一種鹵素為主的氣體的電漿，來蝕刻該已曝露的單晶矽基板基體；一HF氣體供給設備，其配置以提供一HF氣體至該基板；一清潔氣體供給設備，其配置以提供含有至少NH3 氣體的清潔氣體至該被提供有該HF氣體的基板；以及一基板輸送設備，其位於該電漿蝕刻設備、該HF氣體供給設備、與該基板加熱設備之間，該基板輸送設備被配置用以輸送該基板，使得該基板並未曝露至周圍空氣。
TW096138507A 2006-11-01 2007-10-15 基板處理方法及基板處理系統 TWI431692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298187A JP4849614B2 (ja) 2006-11-01 2006-11-01 基板処理方法及び基板処理システム

Publications (2)

Publication Number Publication Date
TW200832555A TW200832555A (en) 2008-08-01
TWI431692B true TWI431692B (zh) 2014-03-21

Family

ID=39422963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138507A TWI431692B (zh) 2006-11-01 2007-10-15 基板處理方法及基板處理系統

Country Status (4)

Country Link
JP (1) JP4849614B2 (zh)
KR (1) KR100892542B1 (zh)
CN (1) CN100547743C (zh)
TW (1) TWI431692B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406081B2 (ja) * 2010-03-15 2014-02-05 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8455286B2 (en) * 2010-10-29 2013-06-04 Freescale Semiconductor, Inc. Method of making a micro-electro-mechanical-systems (MEMS) device
JP5823160B2 (ja) 2011-05-11 2015-11-25 東京エレクトロン株式会社 堆積物除去方法
CN102412141A (zh) * 2011-11-14 2012-04-11 上海华虹Nec电子有限公司 一种去除深沟槽内氧化膜残留的方法
JP6017170B2 (ja) * 2012-04-18 2016-10-26 東京エレクトロン株式会社 堆積物除去方法及びガス処理装置
JP6502206B2 (ja) * 2015-08-07 2019-04-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088231B2 (ja) * 1989-10-02 1996-01-29 大日本スクリーン製造株式会社 絶縁膜の選択的除去方法
JP2853211B2 (ja) * 1989-11-01 1999-02-03 富士通株式会社 半導体装置の製造方法
JPH0715902B2 (ja) * 1991-10-28 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 二酸化シリコンをエッチングするための安全な方法
JPH07147273A (ja) * 1993-11-24 1995-06-06 Tokyo Electron Ltd エッチング処理方法
JP3629179B2 (ja) * 1999-03-19 2005-03-16 株式会社東芝 半導体装置の製造方法
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
JP2001351899A (ja) 2000-06-07 2001-12-21 Sharp Corp 半導体装置の製造方法
JP2002217414A (ja) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4933763B2 (ja) * 2005-02-18 2012-05-16 東京エレクトロン株式会社 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
EP1780779A3 (en) 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks

Also Published As

Publication number Publication date
JP4849614B2 (ja) 2012-01-11
CN101174562A (zh) 2008-05-07
TW200832555A (en) 2008-08-01
CN100547743C (zh) 2009-10-07
KR100892542B1 (ko) 2009-04-09
KR20080039809A (ko) 2008-05-07
JP2008117867A (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
TWI431692B (zh) 基板處理方法及基板處理系統
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
US20060185592A1 (en) Vertical batch processing apparatus
US20060207971A1 (en) Atmospheric transfer chamber, processed object transfer method, program for performing the transfer method, and storage medium storing the program
KR101100466B1 (ko) 기판 처리 장치
TWI727023B (zh) 基板處理方法及基板處理裝置
KR100869865B1 (ko) 기판 처리 방법 및 기판 처리 장치
US11127597B2 (en) Etching method
US8383517B2 (en) Substrate processing method and substrate processing apparatus
US20060207724A1 (en) Method of removing oxide film on a substrate with hydrogen and fluorine radicals
US10923358B2 (en) Substrate processing method
KR20160073373A (ko) 에칭 장치, 에칭 방법 및 기판 적재 기구
US8034720B2 (en) Substrate processing method and substrate processing apparatus
US8206605B2 (en) Substrate processing method and substrate processing system
JP6186022B2 (ja) 基板処理装置および半導体装置の製造方法
US7993540B2 (en) Substrate processing method and substrate processing apparatus
JP4976002B2 (ja) 基板処理装置，基板処理方法及び記録媒体
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
KR20070044081A (ko) 반도체 기판의 처리 방법
TW201302329A (zh) 被處理基板處理用鹵素去除裝置、被處理基板處理裝置及被處理基板處理方法