TWI421989B - 多重金屬層導線結構及其形成方法 - Google Patents

多重金屬層導線結構及其形成方法 Download PDF

Info

Publication number
TWI421989B
TWI421989B TW098116929A TW98116929A TWI421989B TW I421989 B TWI421989 B TW I421989B TW 098116929 A TW098116929 A TW 098116929A TW 98116929 A TW98116929 A TW 98116929A TW I421989 B TWI421989 B TW I421989B
Authority
TW
Taiwan
Prior art keywords
layer
metal
metal layer
forming
protective layer
Prior art date
Application number
TW098116929A
Other languages
English (en)
Other versions
TW201042738A (en
Inventor
Yu Shan Hu
Diann Fang Lin
Dyi Chung Hu
Original Assignee
Adl Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adl Engineering Inc filed Critical Adl Engineering Inc
Priority to TW098116929A priority Critical patent/TWI421989B/zh
Publication of TW201042738A publication Critical patent/TW201042738A/zh
Application granted granted Critical
Publication of TWI421989B publication Critical patent/TWI421989B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

多重金屬層導線結構及其形成方法
本發明係有關於一種導線結構，特別是有關於一種具有無電鍍錫金屬層之導線結構及其形成方法。
通常，在電子元件的領域中，積體電路係製作於半導體基底之上，以作為一晶片，並且其一般係由矽所構成。典型的矽晶片係配置於較大的封裝之中，用以提供矽基底較寬的輸入/輸出連接墊的配置距離及寬容度，使得其可以適合附著至印刷電路板，並且保護積體電路免於受到機械及環境損害。隨著產品封裝大小越來越降低的趨勢，利用更小的電子元件以提升驅使積體電路封裝之發展。在消費性元件及相關物品中，元件密度越來越增加，而元件尺寸越來越小。晶片尺寸封裝(CSP)之發展提供了另一種解決方案以直接附著覆晶元件。晶片尺寸封裝代表一種新的小型化型態之半導體封裝，用以解決電子元件之大小、重量及效能之問題，尤其是消費性電子產品，例如行動電話、傳呼器、可攜式電腦、影像攝影機等。晶片尺寸封裝之標準尚未形式化，因此存在許多種態樣，其中的許多種敘述為“晶片尺寸封裝”。一般而言，晶片係包含封裝區域的晶片尺寸封裝之主要構成要件，其中不超過20%比晶片本身面積還大，封裝具有支撐特性使得其比直接附著覆晶來得堅固耐用。
一導電膜層或導線廣泛地應用於半導體晶片之製作期間。導電膜層透過圖案化製程而形成之後導線因此形成。若導線材料銅滲入中間絕緣膜層時，將造成電子特性的不良影響。阻障層之提供目的在於防止銅滲入不預期的區域。
此外，消費性電子產品在環保意識下均要求其製造過程必須採用無鉛焊接製程，在期望其具備良好的可靠度及使用壽命之下，電子元件無鉛電鍍後之焊接能力必須確保系統產品的正常功能運作。換言之，電子產品因焊錫性(solderability)不良所延伸的各種問題，例如元件脫落、電路板沾錫不良、焊點錫尖、錫橋(solder bridge)等，係為研發、製程甚至品保人員所面臨及企需解決的問題。
習知技術之一敘述於第一圖，其中提供傳統覆晶封裝結構，其結構包含矽晶片100，具有輸入/輸出焊接墊101形成於其上，元件保護層102形成於矽晶片100之上並裸露焊接墊101，第二保護層(例如BCB)103形成於元件保護層102之上並裸露焊接墊101及部份元件保護層102，凸塊底層金屬(UBM)堆疊層104(例如鋁/鎳/銅/鈦4層金屬層)。在此例子中，銅(Cu)容易與鈦(Ti)反應而滲入不預期的區域，其焊錫性較差，如此將造成電子特性的不良影響。焊錫性的測試可以利用濕潤天秤法(wetting balance method)來分析。並且凸塊底層金屬層104包括4層金屬層，製程較為複雜。
鑒於上述之缺點，需要進一步方法以克服滲錫問題及導線形成之週期時間增加之問題。
鑒於習知技術之缺點，本發明提供一新的導線形成方法及結構以解決滲錫問題及改進週期時間。
本發明之一觀點在於藉由化學反應以形成導線結構以取代電鍍鈦，結果可以免去電鍍製程，並且化學錫係藉由浸沒步驟形成以保護導線。尺寸與線寬係可控制的，並且導線之側壁將不會遭受蝕刻溶液的侵蝕。
根據以上之目的，因此需要一新的接線(導線)結構以提升元件可靠度及增進元件的效能。
本發明揭露一種半導體元件之球下金屬結構結構，包括第一保護層；多重導電層，形成於第一保護層之上，多重導電層之上層包含第一金屬層及第二金屬層，第一金屬層形成於第二金屬層之下，第一金屬層之側邊延伸至第二金屬層之下方，第二金屬層之側邊裸露於第一金屬層上方；以及第二保護層，形成於多重導電層之上，並裸露第一金屬層。
多重導電層包含一第三金屬層形成於第二金屬層之下，第一金屬層形成於第三金屬層內且含蓋部分上表面。
上述結構更包含一焊接球形成於多重導電層之上。上述結構更包含一基板，具有焊接墊及第三保護層形成於基板之上，第一保護層形成於第三保護層之上並裸露焊接墊，多重導電層耦接焊接墊。第一保護層包括聚亞醯胺或苯環丁烯。第二保護層包括聚亞醯胺或苯環丁烯。第三保護層包括聚亞醯胺。多重導電層包括錫/銅/鈦金屬結構。錫金屬層包括無電鍍錫。
本發明之另一觀點在於一種形成半導體元件之導線結構之方法，包含底下之步驟：提供一基板，具有焊接墊；然後，形成第一保護層於基板之上，裸露焊接墊；接著，形成第二保護層於第一保護層之上並裸露焊接墊；之後，依序形成多重導電層於第二保護層之上並耦接焊接墊；然後，圖案化一光阻層於多重導電層之上以裸露多重導電層之上層；之後，蝕刻多重導電層；接著，移除光阻層；然後，形成圖案化第三保護層於第二保護層及多重導電層之上；接下來，蝕刻多重導電層之上層；最後形成一第二導電層於多重導電層之上以形成導線結構，以避滲錫問題。多重導電層係藉由電鍍或物理氣相沉積方法所形成。第二導電層係藉由無電鍍錫所形成。導線結構包括錫/銅/鈦金屬結構。
本發明將配合其較佳實施例與後附之圖式詳述於下。應可理解，本發明中之較佳實施例係僅用以說明，而非用以限定本發明。此外，除文中之較佳實施例外，本發明亦可廣泛應用於其他實施例，並且本發明並不限定於任何實施例，而應視後附之申請專利範圍而定。
請參考圖示，其中所顯示僅僅是為了說明本發明之較佳實施例，並非用以限制本發明。在半導體封裝的接線(導線)結構中，為了不使介電層底部滲錫而影響到元件的電性及整體封裝的焊錫性，本發明經研究發展發現可以利用形成鈦/銅/錫(Ti/Cu/Sn)導電膜層，以避免滲錫問題並改善導線與錫球之間的焊錫性。
如第十及十一圖所示，球下之接線(導線)結構包含矽晶片200，具有輸入/輸出焊接墊201形成於其上，元件保護層202形成於矽晶片200之上並裸露焊接墊201。第二保護層203形成於元件保護層202之上並裸露焊接墊201。多重導電層之上層包含第一金屬層204b及第二金屬層(鈦/銅/鈦(Ti/Cu/Ti)204之上層)，第一金屬層204b形成於第二金屬層下方，第一金屬層204b之側邊延伸至第二金屬層之下方，第二金屬層之側邊裸露於第一金屬層204b之上方；多重導電層包括錫/銅/鈦(Sn/Cu/Ti)導電膜層204c形成於第二保護層203之上，以及鈦/銅/鈦(Ti/Cu/Ti)導電膜層204形成於第二保護層203之上，使得多重導電層耦接焊接墊201。第三保護層206形成於多重導電層及第二保護層203之上，並裸露錫/銅/鈦(Sn/Cu/Ti)導電膜層204c之上層鈦導電膜層204b，鈦/銅/鈦(Ti/Cu/Ti)導電膜層204之上層(第二金屬層)之側邊裸露於第一金屬層204b之上。
本發明之導線結構可以省略習知技術之凸塊底層金屬(UBM)堆疊層之製程。本發明之導線結構中，錫(Sn)不與鈦(Ti)反應，並且錫(Sn)金屬層形成於導電膜層之最上層因此可以避免植球在介電層底部滲錫的問題，其焊錫性(solderability)較佳，如前所述焊錫性的測試可以利用濕潤天秤法(wetting balance method)來評估分析。
根據本發明之一觀點，導電膜層之最上層包括錫、金、銀或鎳，且其係藉由無電鍍製程所形成。
在一例子中，第十圖結構的形成方法包括提供一半導體基板(矽晶片)200，具有元件形成於其中或其上，以及輸入/輸出焊接墊(鋁墊)201形成於元件之上。然後，元件保護層202形成於矽晶片200之上並裸露焊接墊201，如第二圖所示。之後可以透過清洗矽晶圓，以去離子水清洗晶圓表面雜質。
第二保護層203形成於元件保護層202之上並裸露焊接墊201，如第三圖所示。舉例而言，元件保護層202包括聚亞醯胺(polyimide)，第二保護層203包括聚亞醯胺或苯環丁烯(BCB)。多重導電層(多重金屬層)204依序形成於矽晶片200之上並耦接焊接墊201，如第四圖所示。在一實施例中，多重金屬層204係由三明治結構鈦/銅/鈦(Ti/Cu/Ti)金屬所構成。形成多重金屬層之方法可以選擇電鍍，鈦/銅/鈦(Ti/Cu/Ti)金屬之較佳厚度為350~800埃/1.2~2.0微米/90~150埃。較佳地，多重金屬層可以藉由濺鍍方法形成。
對於一般的覆晶(Flip Chip)封裝製程，有些產品可以容許電性阻值較大，另外可以利用物理氣相沉積(PVD)及濺鍍方法形成三層金屬層(Ti/Cu/Ti)，以作為重新佈線的導體線路。然而，利用上述方法形成的導線，無法應用在類比IC對電阻值要求高的產品中。
之後，光阻層塗佈形成於多重金屬層204之上，接下來，透過微影製程(曝光及顯影)以圖案化光阻層205以得到預定圖案，如第五圖所示。
多重金屬層204之上層鈦214經由圖案化光阻層205而裸露，然後蝕刻多重金屬層204直到裸露第二保護層203為止，如第六圖所示。同樣地，蝕刻後可以依序利用氫氟酸、氯化氫進一步清洗矽晶圓，然後再以去離子水清洗晶圓表面雜質。在此實施例中，多重金屬層204為鈦/銅/鈦(Ti/Cu/Ti)之結構，由標示209顯示由於下層鈦蝕刻時光阻層205圖案下的上層鈦亦會一併移除，因此不會有上層側翼鈦存留的問題(Ti wing issue)發生於上層光阻層之下，如第七圖所示。
接著，移除光阻層205。然後，形成第三保護層206於保護層203及多重金屬層204之上，接下來，透過微影及蝕刻製程以圖案化第三保護層206以得到預定圖案並裸露多重金屬層204之上層鈦層，如第八圖所示。舉例而言，第三保護層206包括聚亞醯胺或苯環丁烯。
然後，蝕刻多重金屬層204之上層鈦層以裸露中層之銅層以形成銅/鈦(Cu/Ti)金屬結構204a，如第九圖所示。接著，上層金屬錫層204b形成於裸露銅層之銅/鈦(Cu/Ti)金屬結構204a之銅金屬層內且含蓋部分上表面，以形成錫/銅/鈦(Sn/Cu/Ti)金屬結構204c，如第十圖及第十一圖所示。在一實施例中，上層金屬層可選擇與其下層反應之材料，例如錫、金、銀或鎳，且其係藉由無電鍍製程所形成。舉例而言，銅/鈦(Cu/Ti)金屬結構204a浸沒於包含上述材料，例如錫，之化學溶液中，上述化學溶液將與銅起反應，其中部分銅層中的銅將由錫所置換而形成銅錫共層結構。換言之，在蝕刻完上層鈦金屬後，以化錫等量置換出銅，並且產生滲透及部分擴散之效應，部分錫金屬層擴散(延伸)至上層鈦金屬之下方，上層鈦金屬之側邊裸露於錫金屬層上方，如第十一圖所示。舉一實施例而言，形成一類似弧形的銅層結構，其可以作為凸塊底層金屬(UBM)堆疊層，而錫本身亦形成一層厚度，例如錫金屬厚度為1.6~2.5微米，結果形成錫/銅/鈦(Sn/Cu/Ti)金屬結構204c。由於錫不會與鈦起反應，並且底層的鈦可以作為阻檔層，由標示210顯示銅錫共層結構的錫或上層的錫將不會滲進底層的保護層中，因此不會產生滲錫的問題及可以避免規測問題(gauging issue)，如第十一圖所示。從上述可知，本發明可為免電鍍製程(或無電鍍製程)。
接下來，錫/銅/鈦導線結構204c經由披覆有保護層206之結構而裸露，焊錫球207形成於錫/銅/鈦導線結構204c之上，如第十二圖所示。由標示210顯示，本發明之結構設計所產生於上層鈦與銅金屬層之交界處無滲錫。並且由於錫/銅/鈦導線結構之上層為錫金屬，因此可以提升焊錫球207與導線結構之間的焊錫性。
本發明可以控制銅的厚度，其意味著導線的厚度可藉由電鍍而得到控制。先前技術之滲錫問題可以藉由本發明而消除之，如第十一圖及第十二圖所示。
本發明之優點包括：高可靠度、避免植球在介電層底部滲錫的問題、減少五個製程(UBM、濺鍍、微影、電鍍以及蝕刻)、節省一層PVD濺鍍、光阻層、電鍍金屬、蝕刻液等材料的使用，因此可以降低製程成本。此外，導電結構藉由化學免電鍍製程方法形成以取代電鍍製程，結果可以免去電鍍製程，並且免電鍍製程錫係藉由浸沒步驟形成以保護導線。尺寸與線寬係可控制的，並且導線之側壁將不會遭受蝕刻溶液的侵蝕。
由於利用免電鍍製程因而降低成本。製程可以與目前現有設備相容，無需額外的設備。製程可以廣泛地用於半導體工業及組裝以符合未來的需求。
如本文所敘述，提供不同的方法及結構，以充分利用無電鍍製程以形成不同形狀及尺寸之導線。可以透過上述方法所製造之不同的結構亦已經提出。此處所揭露之方法可以用於製作導線，其被發現可以增進某些特性。這些不同的特徵，單獨或者是其組合被發現於封裝可靠度及使用壽命上具有深刻的、有益地效果。
本發明以較佳實施例說明如上，然其並非用以限定本發明所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡熟悉此領域之技藝者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
200．．．矽晶片
201．．．輸入/輸出焊接墊
202．．．元件保護層
203．．．第二保護層
204．．．鈦/銅/鈦(Ti/Cu/Ti)金屬層
204a．．．銅/鈦(Cu/Ti)金屬層
204b．．．錫金屬層
204c．．．錫/銅/鈦(Sn/Cu/Ti)導電膜層
205．．．圖案化光阻層
206．．．第三保護層
207．．．焊錫球
209．．．標示
210．．．標示
本發明之以上目的、特徵以及優點將於閱讀底下詳細說明以及圖示之後變得更明顯。
第一圖係為習知技術之導線結構之剖面示意圖。
第二圖係為根據本發明之元件保護層形成於矽晶片之上之示意圖。
第三圖係為根據本發明之第二保護層形成於元件保護層之上之示意圖。
第四圖係為根據本發明之多重金屬層形成於矽晶片之上之示意圖。
第五圖係為根據本發明之圖案化光阻層形成於多重金屬層之上之示意圖。
第六圖係為根據本發明之蝕刻多重金屬層以裸露第二保護層之示意圖。
第七圖顯示根據本發明之蝕刻多重金屬層中無上層側翼鈦存留於上層光阻層之下之示意圖。
第八圖係為根據本發明之形成第三保護層於保護層及多重金屬層之上之示意圖。
第九圖係為根據本發明之蝕刻多重金屬層之上層鈦層以裸露中層之銅層之示意圖。
第十圖係為根據本發明之形成錫/銅/鈦(Sn/Cu/Ti)金屬結構之示意圖。
第十一圖顯示根據本發明所形成之錫/銅/鈦(Sn/Cu/Ti)金屬結構無滲錫問題之示意圖。
第十二圖顯示根據本發明形成焊錫球於錫/銅/鈦(Sn/Cu/Ti)金屬結構之上之示意圖。
200．．．矽晶片
201．．．輸入/輸出焊接墊
202．．．元件保護層
203．．．第二保護層
204．．．鈦/銅/鈦(Ti/Cu/Ti)金屬層
204a．．．銅/鈦(Cu/Ti)金屬層
204b．．．錫金屬層
204c．．．錫/銅/鈦(Sn/Cu/Ti)導電膜層
206．．．第三保護層

Claims (22)

  1. 一種半導體元件之球下金屬結構，包含：第一保護層；多重導電層，包含第一金屬層、第二金屬層與第三金屬層，其中該第一金屬層形成於該第一保護層之上，該第二金屬層形成於該第一金屬層之上，該第二金屬層為一金屬共層結構，該第三金屬層形成於該第二金屬層之上，該第三金屬層具有一開口區域，其中該金屬共層結構之上層金屬結構位於該開口區域之下並且部分延伸至該第三金屬層之下方；以及第二保護層，形成於該多重導電層之上，並裸露該第一金屬層。
  2. 如請求項1所述之半導體元件之球下金屬結構，其中該多重導電層包含一第三金屬層形成於該第二金屬層之下，該第一金屬層形成於該第三金屬層內且含蓋部分上表面。
  3. 如請求項1所述之半導體元件之球下金屬結構，更包含一焊接球形成於該第一金屬層之上。
  4. 如請求項1所述之半導體元件之球下金屬結構，更包含一基板(200)，具有焊接墊(201)及第三保護層(202)形成 於該基板之上，該第一保護層形成於該第三保護層之上並裸露該焊接墊，該多重導電層耦接該焊接墊。
  5. 如請求項4所述之半導體元件之球下金屬結構，其中該焊接墊包括鋁墊。
  6. 如請求項4所述之半導體元件之球下金屬結構，其中該第三保護層包括聚亞醯胺。
  7. 如請求項1所述之半導體元件之球下金屬結構，其中該第一保護層包括聚亞醯胺或苯環丁烯。
  8. 如請求項1所述之半導體元件之球下金屬結構，其中該第二保護層包括聚亞醯胺或苯環丁烯。
  9. 如請求項1所述之半導體元件之球下金屬結構，其中該多重導電層包括錫/銅/鈦金屬結構。
  10. 如請求項9所述之半導體元件之球下金屬結構，其中該錫金屬層包括無電鍍錫。
  11. 如請求項1所述之半導體元件之球下金屬結構，其中該多重導電層包括鈦/銅/鈦金屬結構。
  12. 一種形成半導體元件之導線結構之方法，包含：提供一基板，具有焊接墊；形成第一保護層於該基板之上，裸露該焊接墊；形成第二保護層於該第一保護層之上並裸露該焊接墊；依序形成多重導電層於該第二保護層之上並耦接該焊接墊，該多重導電層包含第一金屬層、第二金屬層與第三金屬層；圖案化一光阻層於該多重導電層之上以裸露該多重導電層之該第三金屬層；蝕刻該多重導電層；移除該光阻層；形成圖案化第三保護層於該第二保護層及該多重導電層之上；蝕刻該多重導電層之該第三金屬層直到該第二金屬層裸露；以及浸沒一化學溶液於該第二金屬層之上以形一金屬共層結構，其中該金屬共層結構之上層金屬結構部分延伸至該第三金屬層之下方，結果形成該導線結構。
  13. 如請求項12所述之形成半導體元件之導線結構之方法，更包含形成一焊接球於該第二導電層之上。
  14. 如請求項13所述之形成半導體元件之導線結構之方 法，其中該焊接球包括焊錫球。
  15. 如請求項12所述之形成半導體元件之導線結構之方法，其中該焊接墊包括鋁墊。
  16. 如請求項12所述之形成半導體元件之導線結構之方法，其中該多重導電層係藉由電鍍或物理氣相沉積方法所形成。
  17. 如請求項12所述之形成半導體元件之導線結構之方法，其中該第一保護層包括聚亞醯胺。
  18. 如請求項12所述之形成半導體元件之導線結構之方法，其中該第二保護層包括聚亞醯胺或苯環丁烯。
  19. 如請求項12所述之形成半導體元件之導線結構之方法，其中該第二導電層係藉由無電鍍錫所形成。
  20. 如請求項12所述之形成半導體元件之導線結構之方法，其中該第三保護層包括聚亞醯胺或苯環丁烯。
  21. 如請求項12所述之形成半導體元件之導線結構之方法，其中該導線結構包括錫/銅/鈦金屬結構。
  22. 如請求項21所述之形成半導體元件之導線結構之方法，其中該錫金屬層厚度為1.6~2.5微米。
TW098116929A 2009-05-21 2009-05-21 多重金屬層導線結構及其形成方法 TWI421989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098116929A TWI421989B (zh) 2009-05-21 2009-05-21 多重金屬層導線結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098116929A TWI421989B (zh) 2009-05-21 2009-05-21 多重金屬層導線結構及其形成方法

Publications (2)

Publication Number Publication Date
TW201042738A TW201042738A (en) 2010-12-01
TWI421989B true TWI421989B (zh) 2014-01-01

Family

ID=45000675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116929A TWI421989B (zh) 2009-05-21 2009-05-21 多重金屬層導線結構及其形成方法

Country Status (1)

Country Link
TW (1) TWI421989B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495938B (en) * 2001-07-05 2002-07-21 Chipbond Technology Corp A mater-level package structure and a process for producing the same
US6998713B2 (en) * 1999-02-26 2006-02-14 Hitachi, Ltd. Wiring board and method for producing same
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998713B2 (en) * 1999-02-26 2006-02-14 Hitachi, Ltd. Wiring board and method for producing same
TW495938B (en) * 2001-07-05 2002-07-21 Chipbond Technology Corp A mater-level package structure and a process for producing the same
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same

Also Published As

Publication number Publication date
TW201042738A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
KR100876485B1 (ko) 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ｕｂｍ층
US7642647B2 (en) Semiconductor device
US9831202B2 (en) Semiconductor devices with solder-based connection terminals and method of forming the same
TWI582930B (zh) 積體電路裝置及封裝組件
US9391036B2 (en) Semiconductor device and manufacturing method thereof
TWI411079B (zh) 半導體晶粒及形成導電元件之方法
US20070087544A1 (en) Method for forming improved bump structure
US20080251927A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
KR100659527B1 (ko) 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
US20060180933A1 (en) Semiconductor device and manufacturing method of the same
US20150279793A1 (en) Semiconductor structure and manufacturing method thereof
TWI413188B (zh) 導線結構及其形成方法
US8741764B2 (en) Semiconductor device and method of forming conductive pillars having recesses or protrusions to detect interconnect continuity between semiconductor die and substrate
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
US9281234B2 (en) WLCSP interconnect apparatus and method
CN111199946A (zh) 铜柱凸点结构及其制造方法
CN106856178B (zh) 半导体装置及其制造方法
CN102931097B (zh) 半导体封装结构的形成方法
US11670593B2 (en) Package-on-package (POP) electronic device and manufacturing method thereof
JP2012054366A (ja) 半導体装置および半導体装置の製造方法
CN102931100A (zh) 半导体封装结构的形成方法
US6723630B2 (en) Solder ball fabrication process
TWI421989B (zh) 多重金屬層導線結構及其形成方法
CN102931159A (zh) 半导体封装结构
JP3972211B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees