TWI416725B - 橫向擴散金氧半導體元件 - Google Patents
橫向擴散金氧半導體元件 Download PDFInfo
- Publication number
- TWI416725B TWI416725B TW97133800A TW97133800A TWI416725B TW I416725 B TWI416725 B TW I416725B TW 97133800 A TW97133800 A TW 97133800A TW 97133800 A TW97133800 A TW 97133800A TW I416725 B TWI416725 B TW I416725B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- conductivity type
- buffer
- type
- mos device
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明是有關於一種半導體元件,且特別是關於一種橫向擴散金氧半導體元件。
橫向擴散金氧半(lateral diffused metal oxide semiconductor;LDMOS)電晶體在操作時具有高崩潰電壓(breakdown voltage)以及低的開啟電阻(on-state resistance;Ron)。因此,不論是在典型的電源積體電路上,或是在智慧型電源積體電路上,LDMOS電晶體都扮演著極為重要的角色。
早期的LDMOS電晶體,由於其汲極端的高電場與高汲極電流會形成更多帶有更高能量的熱電子去擊穿閘介電層,常造成電晶體壽命的減損。為提升電晶體的壽命,在汲極與閘極之間通常會形成場氧化層,以降低電場的影響。然而,場氧化層的形成卻會導致開啟電阻增加,造成飽和電流下降。雖然,增加汲極區與通道區之間的漂移區的摻質濃度可以降低元件的開啟電阻,但是卻會使得漂移區無法完全空乏,而導致崩潰電壓下降。
為克服上述問題,因而發展出一種被稱之為雙重減少表面電場(double Reduced Surface Field;RESURF)結構之LDMOS電晶體,其相關內容請參考U.S.Pat.No.6,087,232。由於RESURF結構之橫向擴散金氧半導體電晶
體在操作時可以使得源極區與汲極區所在的深井區完全空乏,使源極區與汲極區之間形成均勻的電場,元件的崩潰電壓可因此而提升,故,RESURF結構之LDMOS電晶體已成為目前LDMOS電晶體的主流。
然而,除了RESURF結構之LDMOS電晶體之外,目前還需發展更多種可以同時降低體電場(Bulk field)以及表面電場,提升崩潰電壓,使得元件具有均勻的表面電場,以被廣泛應用的橫向擴散金氧半導體元件。
本發明實施例提供一種橫向擴散金氧半導體元件以及此元件之製造方法。
依照本發明一實施例,提出一種橫向擴散金氧半導體元件。此元件包括具有第一導電型之基底、具有第二導電型之深井區、緩衝區、具有第一導電型之基體區、具有第二導電型之源極區、具有第一導電型之接觸區、具有第二導電型之第一淡摻雜區、具有第二導電型之汲極區、通道區、閘極結構以及具有第二導電型之第二淡摻雜區。深井區位於基底中。緩衝區位於深井區中。基體區位於緩衝區中。源極區位於基體區中。接觸區位於基體區中。第一淡摻雜區位於深井區中。汲極區位於第一淡摻雜區中。通道區位於源極區與汲極區之間的部分基體區中。閘極結構覆蓋通道區與部份緩衝區。第二淡摻雜區位於源極區與通道區之間。
依照本發明另一實施例,提出一種橫向擴散金氧半導體元件的製造方法。首先,在具有第一導電型之基底中形成具有第二導電型之深井區。接著,於深井區中形成具有第二導電型之第一淡摻雜區。之後,於深井區中形成緩衝區。繼之,於緩衝區中形成具有第一導電型之基體區。其後,於部分基體區與緩衝區上形成閘極結構,閘極結構所覆蓋之基體區定義為通道區。然後,於基體區中形成具有第二導電型之第二淡摻雜區,第二淡摻雜區鄰接通道區。之後,於基體區與第一淡摻雜區中分別形成具有該第二導電型之源極區與汲極區。其後,於基體區中形成具有第一導電型之接觸區。
本發明實施例所述之橫向擴散金氧半導體元件,其在操作時可以同時降低體電場以及表面電場,提升元件的崩潰電壓。
圖1為依照本發明一實施例所繪示之一種橫向擴散金氧半導體元件的剖面圖與部分上視圖。
請參照圖1,橫向擴散金氧半導體元件10包括具有第一導電型之基底100、具有第二導電型之深井區102、閘極結構150、具有第二導電型之源極區142、具有第二導電型之汲極區144、具有第一導電型之接觸區146、具有第二導電型之淡摻雜區118、緩衝區124、具有第一導電型之基體
區134、具有第二導電型之淡摻雜區136以及通道區148。第一導電型可為P型或N型,當第一導電型為P型時,第二導電型為N型。當第一導電型為N型時,第二導電型為P型。為方便說明,以下以P型來表示第一導電型,以N型來表示第二導電型。
P型基底100可為矽基底或其他半導體基底。N型深井區102位於P型基底100中。緩衝區124位於深井區102中。P型基體區134位於緩衝區124中。N型源極區142位於P型基體區134中。P型接觸區146位於基體區134中。N型淡摻雜區118位於深井區102中。N型汲極區144位於N型淡摻雜區118中。通道區148位於源極區142與汲極區144之間的部分基體區134中。閘極結構150覆蓋通道區148與部分的緩衝區124。N淡摻雜區136位於源極區142與通道區148之間。
前述之緩衝區124設置在P型基體區134與N型深井區102的接面之間。換言之,緩衝區124設置在N型深井區102之中,且使得P型基體區134位於其中。
緩衝區124可以是全部為無摻雜區(例如可為所謂的i層(i layer))、P型超淡摻雜區(所謂的π層)或N型超淡摻雜區(所謂的v層)。所述的超淡摻雜區係指其摻質濃度低於P型基體區134與N型深井區102的摻質濃度,其摻質濃度可為0至1×1017
/cm3
之間。
前述之無摻雜區可以是該區域中的N型摻質的濃度實質上恰等於P型摻質的濃度,其N型摻質與P型摻質相互
補償,而使該區域呈無摻雜。當緩衝區124為P型超淡摻雜區時,其P型摻質濃度實質上低於P型基體區134的摻質濃度。當緩衝區124為N型超淡摻雜區時,其摻質濃度實質上低於N型深井區102之摻質濃度。
前述緩衝區124的存在,可使得元件操作時所形成的空乏區的寬度(通道區148+緩衝區124)寬於習知(無緩衝區124)P型基體區134與N型深井區102之間所產生的空乏區的寬度。如此一來,可降低表面電場與體電場,使得元件的崩潰電壓大幅增加。
緩衝區124除了可以是全部為無摻雜區、P型超淡摻雜區或N型超淡摻雜區之外,亦可以是由無摻雜區、P型超淡摻雜區或N型超淡摻雜區組合而成的區域。
請參照圖2,在另一實施例中,緩衝區124是由多個P型超淡摻雜區124a與多個N型超淡摻雜區124b交替排列而成。各個P型超淡摻雜區124a與各個N型超淡摻雜區124b之延伸方向與通道148長度L之延伸方向實質上平行。在緩衝區124中,P型超淡摻雜區124a之摻質濃度低於P型基體區134之摻質濃度;N型超淡摻雜區124b之摻質濃度低於N型深井區102之摻質濃度。
請參照圖3,在又一實施例中,除了緩衝區124外,橫向擴散金氧半導體元件10可更包括P型超淡摻雜區125。P型超淡摻雜區125配置於P型基體區134與緩衝區124之間,其摻質濃度介於P型超淡摻雜區124a與P型基體區134之間。
圖2與圖3之實施例所示之橫向擴散金氧半導體元件10的緩衝區124,除了可使元件在操作時,產生較寬的空乏區外,亦可透過交替設置的P型超淡摻雜區124a與N型超淡摻雜區124b使得電場的分佈更為均勻。如此一來,可使得元件的崩潰電壓大幅且均勻地增加。
請再參考圖1~3,橫向擴散金氧半導體元件10可更包括隔離結構110a、110b與110c,用以界定主動區。隔離結構110a覆蓋部份深井區102、基體區134、緩衝區124與基底100。隔離結構110b覆蓋部份深井區102與淡摻雜區118。隔離結構110c覆蓋部份深井區102、淡摻雜區118與基底100。隔離結構110a與隔離結構110b彼此之間的區域界定為主動區112a;隔離結構110b與隔離結構110c之間的區域界定為主動區112b。除了可界定主動區外,隔離結構110b亦可減少汲極區144電場的影響,提升元件的使用壽命。
圖4A至4G是依照本發明一實施例所繪示之一種橫向擴散金氧半導體元件的製造方法流程剖面示意圖。
請參照圖4A,在基底100中形成深井區102。基底100例如是P型基底;深井區102例如是N型深井區。深井區102可以藉由離子植入製程來形成之,其植入離子例如是磷;植入劑量例如是1×1012
~4×1012
/cm2
;植入能量例如是150~180 KeV。
接著,在基底100上形成罩幕層104,裸露出預定形
成隔離結構之區域。罩幕層104例如是由墊氧化層106與氮化矽層108所組成。
接著,請參照圖4B,進行局部熱氧化製程,以在罩幕層104所裸露的區域形成隔離結構110a、110b、110c。之後,移除罩幕層104,裸露出隔離結構110a、110b之間的主動區112a以及隔離結構110b、110c之間的主動區112b。接著,形成光阻層114,並利用微影製程形成開口116,使裸露出主動區112b。然後,再進行離子植入製程,在開口116所裸露的主動區112b中形成N型淡摻雜區118。離子植入製程所植入之離子例如是磷;植入劑量例如是2×1012
~1×1013
/cm2
;植入能量例如是200~250 KeV。
之後,請參照圖4C,移除光阻層114。然後,形成另一層光阻層120,並進一步利用微影製程形成開口122。開口122裸露出部分的主動區112a。然後,再進行離子植入製程,在開口122所裸露的主動區112a中形成緩衝區124。離子植入製程所植入之離子為P型,例如是硼;植入能量例如是160~200KeV。植入劑量則與緩衝區124最終的導電型有關。
當所欲形成之緩衝區124為無摻雜區,則所植入之P型離子的劑量必須實質上相當於N型深井區102所植入之N型離子的之劑量,以使所植入的P型離子恰好完全補償該處之深井區102之N型離子,以使得最終之緩衝區124呈現無摻雜。
當所欲形成之緩衝區124為P型超淡摻雜區,則所植
入之P型離子的劑量必須略大於N型深井區102之劑量,以使所植入的P型離子完全補償該處之深井區102之N型離子,並留有少許未被補償之P型離子,以使得最終之緩衝區124呈現P型超淡摻雜。植入劑量例如是2×1012
~8×1012
/cm2
。
相反地,當緩衝區124為N型超淡摻雜區,則所植入之P型離子的劑量必須小於N型深井區102之劑量,以使得該處深井區102中部分的N型離子被所植入的P型離子所補償,且仍留有少許未被補償的N型離子,以使得最終之緩衝區124呈現N型超淡摻雜。
若預定形成的緩衝區124是由如圖2所示之交替排列之多個P型超淡摻雜區與多個N型超淡摻雜區所構成時,則可以利用類似上述的方法,僅透過光阻圖案以及離子植入條件的改變即可形成之。更具體地說,可以在基底100上先形成第一層光阻層(未繪示)。第一光阻層具有多個第一開口,裸露出預定形成P型超淡摻雜區124a之區域,然後,以上述形成P型超淡摻雜區之方法,使用足以完全補償且略大於深井區102之N型離子之植入劑量之P型離子植入製程來形成之。之後,將第一光阻層移除,再另外形成第二層光阻層(未繪示)。第二光阻層具有多個第二開口,裸露出預定形成N型超淡摻雜區124b之區域,然後,以上述形成N型超淡摻雜區之方法,使用略小於且可以補償部分深井區102之N型離子之植入劑量之P型離子植入製程來形成之。
請參照圖4C-1,當橫向擴散金氧半導體元件還包括第三超淡摻雜區125(如圖3)時,則在移除光阻層120之後,後續形成閘介電層126之前,先形成圖案化的光阻層127,並利用微影製程形成開口131。接著,進行離子植入製程,於緩衝區124中形成第三超淡摻雜區125。離子植入製程所植入之離子為P型,例如是硼;植入能量例如是120~160 KeV;植入劑量例如是8×1012
~2×1013
/cm2
。之後,再將圖案化的光阻層127移除之。
其後,請參照圖4D,移除光阻層120。然後,在基底100之上形成閘介電層126與整層之閘極128。閘介電層126之材質例如是氧化矽,形成的方法例如是熱氧化法。閘極128之材質例如是摻雜多晶矽,形成的方法例如是化學氣相沈積法。之後,在閘極128上形成光阻層130,並利用微影製程形成開口132,以裸露出緩衝區124上部分的閘極128。接著,將開口132所裸露的閘極128以例如蝕刻製程移除,蝕刻過程中亦將移除部份被移除之閘極下方的閘氧化層126。
接著,進行離子植入製程,再進行回火,以於緩衝區124中形成P型基體區134。離子植入製程所植入之離子為P型,例如是硼;植入能量例如是110~150 KeV;植入劑量例如是1×1013
~6×1013
/cm2
。
之後,請參照圖4E,移除殘留的光阻層130,並以另一微影與蝕刻製程將整層的閘極128再次圖案化,以形成閘極128。之後,以閘極128為罩幕,進行N型離子植入
製程,以在P型基體區134中形成N型淡摻雜區136。N型離子植入製程所植入的離子例如是磷或是砷;植入能量例如是30~60KeV;植入劑量例如是2×1012
~8×1012
/cm2
。
之後,請參照圖4F,在閘極128的側壁形成間隙壁138。間隙壁138的形成方法例如是先形成一層間隙壁材料層,然後,再進行非等向性蝕刻製程。在進行非等向性蝕刻製程,或後續的清洗過程中,未被閘極128以及間隙壁138所覆蓋的閘極介電層128將被移除。
然後,在基底100之上形成光阻層140。接著,進行N型離子植入製程,以在P型基體區134中形成N型源極區142,並在N型淡摻雜區118中形成N型汲極區144。N型離子植入製程所植入的離子例如是磷或是砷;植入能量例如是50~65KeV;植入劑量例如是2×1015
~5×1015
/cm2
。
其後,請參照圖4G,將光阻層140移除,然後,於P型基體區134中形成P型接觸區146。P型接觸區146形成的方法可以採用一般形成摻雜區的方法,於此不再贅述。
在以上的實施例是以LDNMOS來說明,然而,本發明並不以此為限。本發亦可以應用於LDPMOS中,其結構與製造方法僅需將上述導電型加以改變即可。更具體地說,LDPMOS僅需將上述LDNMOS中導電型為N型之摻雜區、淡摻雜區、超淡摻雜區變更為導電型為P型之摻雜區、淡摻雜區、超淡摻雜區;並將導電型為P型之摻雜區、淡摻雜區、超淡摻雜區分別變更為導電型為N型之摻雜
區、淡摻雜區、超淡摻雜區。
綜合以上所述,本發明實施例所述之橫向擴散金氧半導體元件的製造方法簡易且可以與現有的製程整合。此外,本發明實施例所述之橫向擴散金氧半導體元件,其在操作時可以同時降低體電場以及表面電場,提升崩潰電壓。此外,本發明實施例所述之橫向擴散金氧半導體元件,還可在操作時可以具有均勻的表面電場,使電位均勻分布,以提升崩潰電壓。由於本發明實施例所述之橫向擴散金氧半導體元件可以使得元件的崩潰電壓大幅增加,因此,可以作為高壓元件。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧深井區
104‧‧‧罩幕層
106‧‧‧墊氧化層
108‧‧‧氮化矽層
110a、110b、110c‧‧‧隔離結構
112a、112b‧‧‧主動區
114、127、130、140‧‧‧光阻層
116、122、131、132‧‧‧開口
118‧‧‧淡摻雜區
124‧‧‧緩衝區
124a、125‧‧‧P型超淡摻雜區
124b‧‧‧N型超淡摻雜區
126‧‧‧閘介電層
128‧‧‧閘極
134‧‧‧基體區
136‧‧‧淡摻雜區
138‧‧‧間隙壁
142‧‧‧源極區
144‧‧‧汲極區
146‧‧‧接觸區
150‧‧‧閘極結構
圖1為依照本發明一實施例所繪示之一種橫向擴散金氧半導體元件的剖面與部分上視圖。
圖2為依照本發明另一實施例所繪示之一種橫向擴散金氧半導體元件的剖面與部分上視圖。
圖3為依照本發明又一實施例所繪示之一種橫向擴散金氧半導體元件的剖面與部分上視圖。
圖4A至4G是依照本發明實施例所繪示之一種橫向擴散金氧半導體元件的製造方法流程剖面示意圖。
10‧‧‧橫向擴散金氧半導體元件
100‧‧‧基底
102‧‧‧深井區
110a、110b、110c‧‧‧隔離結構
112a、112b‧‧‧主動區
118‧‧‧淡摻雜區
124‧‧‧緩衝區
126‧‧‧閘介電層
128‧‧‧閘極
134‧‧‧基體區
136‧‧‧淡摻雜區
138‧‧‧間隙壁
142‧‧‧源極區
144‧‧‧汲極區
146‧‧‧接觸區
150‧‧‧閘極結構
Claims (19)
- 一種橫向擴散金氧半導體元件,包括:具有一第一導電型之一基底;具有一第二導電型之一深井區,位於該基底中;一緩衝區,位於該深井區中;具有該第一導電型之一基體區,位於該緩衝區中;具有該第二導電型之一源極區,位於該基體區中;具有該第一導電型之一接觸區,位於該基體區中;具有該第二導電型之一第一淡摻雜區位於該深井區中;具有該第二導電型之一汲極區,位於該第一淡摻雜區中;一通道區,位於該源極區與該汲極區之間的部分該基體區中;一閘極結構,覆蓋該通道區與部份該緩衝區;以及具有該第二導電型之一第二淡摻雜區,位於該源極區與該通道區之間。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該緩衝區為無摻雜區。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該緩衝區為具有該第一導電型之一第一超淡摻雜區,其摻質濃度低於該基體區之摻質濃度。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該緩衝區為具有該第二導電型之一第二超淡 摻雜區,其摻質濃度低於該深井區之摻質濃度。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該緩衝區由具有該第一導電型之複數個第一超淡摻雜區與具有該第二導電型之複數個第二超淡摻雜區交替排列而成,該些第一超淡摻雜區與該些第二超淡摻雜區的延伸方向與該通道之長度的延伸方向實質上平行。
- 如申請專利範圍第5項所述之橫向擴散金氧半導體元件,其中該些第一超淡摻雜區之摻質濃度低於該基體區之摻質濃度;該些第二超淡摻雜區之摻質濃度低於該深井區之摻質濃度。
- 如申請專利範圍第6項所述之橫向擴散金氧半導體元件,更包括具有第一導電型之一第三超淡摻雜區,位於該基體區與該緩衝區之間。
- 如申請專利範圍第7項所述之橫向擴散金氧半導體元件,其中該第三超淡摻雜區的摻質濃度介於該第一超淡摻雜區的摻質濃度與該基體區的摻質濃度之間。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該第一導電型為P型;該第二導電型為N型。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該第一導電型為N型;該第二導電型為P型。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,更包括一隔離結構,其包括:一第一部份,覆蓋部分該深井區、部分該緩衝區以及部分該基體區上;以及 一第二部份,鄰接該汲極區之一側,且覆蓋部分該深井區與部分該第一淡摻雜區。
- 如申請專利範圍第11項所述之橫向擴散金氧半導體元件,其中該隔離結構更包括一第三部分,位於該汲極區與該源極區之間,覆蓋於部分該深井區以及部分該第一淡摻雜區上。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該第一淡摻雜區之摻質濃度介於該汲極區之摻質濃與該深井區之摻質濃度之間。
- 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該基體區之摻質濃度低於該源極區之摻質濃度。
- 一種橫向擴散金氧半導體元件的製造方法,包括:在具有一第一導電型之一基底中形成具有一第二導電型之一深井區;於該深井區中形成具有該第二導電型之一第一淡摻雜區;於該深井區中形成一緩衝區;於該緩衝區中形成具有該第一導電型之一基體區;於部分該基體區與該緩衝區上形成一閘極結構,該閘極結構所覆蓋之該基體區定義為一通道區;於該基體區中形成具有該第二導電型之一第二淡摻雜區,其中該第二淡摻雜區鄰接該通道區; 於該基體區與該第一淡摻雜區中分別形成具有該第二導電型之一源極區與一汲極區;以及於該基體區中形成具有該第一導電型之一接觸區。
- 如申請專利範圍第15項所述之橫向擴散金氧半導體元件的製造方法,其中該井區與該緩衝區係分別以一第一離子植入製程與一第二離子植入製程製成。
- 如申請專利範圍第16項所述之橫向擴散金氧半導體元件的製造方法,其中該第二離子植入製程植入具有第一導電型之離子,其劑量實質上相當於該第一離子植入製程所植入之具有該第二導電型之離子的劑量,使最終之該緩衝區呈無摻雜。
- 如申請專利範圍第16項所述之橫向擴散金氧半導體元件的製造方法,其中該第二離子植入製程植入具有第一導電型之離子,其劑量實質上大於該第一離子植入製程所植入之具有該第二導電型之離子的劑量,使形成具該第一導電型之該緩衝區,該緩衝區的摻質濃度低於該基體區之摻質濃度。
- 如申請專利範圍第16項所述之橫向擴散金氧半導體元件的製造方法,其中該第一離子植入製程植入具有第二導電型之離子,其劑量實質上小於該第二離子植入製程所植入之具有該第一導電型之離子的劑量,使形成具第二導電型之該緩衝區,該緩衝區之摻質濃度低於該深井區之摻質濃度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97133800A TWI416725B (zh) | 2008-09-03 | 2008-09-03 | 橫向擴散金氧半導體元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97133800A TWI416725B (zh) | 2008-09-03 | 2008-09-03 | 橫向擴散金氧半導體元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201011913A TW201011913A (en) | 2010-03-16 |
TWI416725B true TWI416725B (zh) | 2013-11-21 |
Family
ID=44828793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97133800A TWI416725B (zh) | 2008-09-03 | 2008-09-03 | 橫向擴散金氧半導體元件 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI416725B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI455318B (zh) * | 2011-03-08 | 2014-10-01 | Vanguard Int Semiconduct Corp | 高壓半導體裝置及其製造方法 |
US8716763B2 (en) | 2011-10-20 | 2014-05-06 | Macronix International Co., Ltd. | Semiconductor structure and method for forming the same |
US9269704B2 (en) | 2012-05-15 | 2016-02-23 | Nuvoton Technology Corporation | Semiconductor device with embedded silicon-controlled rectifier |
JP6688653B2 (ja) * | 2016-03-30 | 2020-04-28 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
TWI615970B (zh) | 2016-12-29 | 2018-02-21 | 新唐科技股份有限公司 | 半導體元件 |
TWI656646B (zh) * | 2018-06-12 | 2019-04-11 | 立錡科技股份有限公司 | 高壓元件及其製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963799A (en) * | 1998-03-23 | 1999-10-05 | Texas Instruments - Acer Incorporated | Blanket well counter doping process for high speed/low power MOSFETs |
US7163856B2 (en) * | 2003-11-13 | 2007-01-16 | Volterra Semiconductor Corporation | Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor |
-
2008
- 2008-09-03 TW TW97133800A patent/TWI416725B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963799A (en) * | 1998-03-23 | 1999-10-05 | Texas Instruments - Acer Incorporated | Blanket well counter doping process for high speed/low power MOSFETs |
US7163856B2 (en) * | 2003-11-13 | 2007-01-16 | Volterra Semiconductor Corporation | Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor |
Also Published As
Publication number | Publication date |
---|---|
TW201011913A (en) | 2010-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7678656B2 (en) | Method of fabricating an enhanced resurf HVPMOS device | |
US7358567B2 (en) | High-voltage MOS device and fabrication thereof | |
US20080188048A1 (en) | Semiconductor device | |
US20090111252A1 (en) | Method for forming deep well region of high voltage device | |
KR100500443B1 (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
US8362558B2 (en) | Low on-resistance lateral double-diffused MOS device | |
KR20100037341A (ko) | Ldmos 트랜지스터 및 그 제조방법 | |
TWI416725B (zh) | 橫向擴散金氧半導體元件 | |
US20140159153A1 (en) | Rf ldmos device and method of forming the same | |
TWI635617B (zh) | 高壓金屬氧化物半導體元件及其製造方法 | |
KR20110040727A (ko) | Mos 트랜지스터 및 그 제조 방법 | |
KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
KR100189964B1 (ko) | 고전압 트랜지스터 및 그 제조방법 | |
KR100724577B1 (ko) | 높은 출력저항을 갖는 반도체소자 및 그 형성방법 | |
JP2009043923A (ja) | 半導体装置及びその製造方法 | |
KR100899764B1 (ko) | 반도체 소자 및 그 제조방법 | |
TWI673880B (zh) | 橫向擴散金氧半導體裝置 | |
US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
JP5220970B2 (ja) | 高電圧トランジスタの製造方法 | |
JP2007173421A (ja) | 半導体装置及びその製造方法 | |
CN114078764A (zh) | 半导体器件及其制备方法 | |
CN108962988B (zh) | 高压金属氧化物半导体元件及其制造方法 | |
JP3744438B2 (ja) | 半導体装置 | |
TWI442566B (zh) | 金氧半導體電晶體與其製造方法 | |
CN111048418A (zh) | 场效应晶体管及其制造方法 |