TWI416475B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI416475B
TWI416475B TW096106162A TW96106162A TWI416475B TW I416475 B TWI416475 B TW I416475B TW 096106162 A TW096106162 A TW 096106162A TW 96106162 A TW96106162 A TW 96106162A TW I416475 B TWI416475 B TW I416475B
Authority
TW
Taiwan
Prior art keywords
voltage
terminal
signal
gate
transistor
Prior art date
Application number
TW096106162A
Other languages
English (en)
Other versions
TW200737113A (en
Inventor
Jin-Young Choi
Jin Jeon
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200737113A publication Critical patent/TW200737113A/zh
Application granted granted Critical
Publication of TWI416475B publication Critical patent/TWI416475B/zh

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D5/00—Bulkheads, piles, or other structural elements specially adapted to foundation engineering
    • E02D5/74—Means for anchoring structural elements or bulkheads
    • E02D5/80—Ground anchors
    • E02D5/808—Ground anchors anchored by using exclusively a bonding material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2250/00—Production methods
    • E02D2250/0023—Cast, i.e. in situ or in a mold or other formwork
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/30—Miscellaneous comprising anchoring details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Paleontology (AREA)
  • Mining & Mineral Resources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置 相關申請案
本案係請求申請於2006年2月20日之韓國專利申請案第10－2006－0016270號之優先權，該案之整體內容係併入本案以作為參考。
發明領域
本發明係有關於顯示裝置，例如液晶顯示器(LCDs)。
 發明背景
一般而言，液晶顯示器(LCD)係包括兩個具有像素電極與一共同電極的顯示面板，以及嵌入於其間之具有介電異方性液晶材料層。該等像素電極係配置為一矩陣且連接至切換裝置，例如薄膜電晶體(TFTs)，其等(像素電極)係以一列一列(row－by－row)的方式，連續地施加數據電壓至它們(切換裝置)。該共同電極係配置於該顯示面板的整個表面之上方，且具有施加於其之共同電極。該像素電極、共同電極及嵌入於其間的液晶層係構成了一液晶電容。該液晶電容與連接至其之切換元件一起定義了一單一像素單元。
藉由施加一電場至配置於該二面板之間的液晶層，以及藉由控制作用於該液晶層上之電場強度來調整通過該液晶層的光線透射比，液晶顯示器(LCDs)係顯像。然而，若是同一方向性電場係以相對長時間而施加於該液晶層，會發生影像降級。為防止此現象，關於共同電壓的數據電壓之極性係以像素幅(frame)、像素列、或單一像素為單位而反向。
然而，由於液晶分子的應答速度是相對低的，因此，於液晶電容內充電的電壓(以下稱像素電壓)到達一目標電壓(即，於該像素中產生所欲的發光性的電壓)會耗費許多的時間。此時間取決於該目標電壓與該液晶電容先前充電電壓之間的差距。因此，當該目標電壓與先前充電電壓之間的差距大，若是只有目標電壓在最初被施加時，則在像素切換元件開啟的期間，像素電壓可能不會達到全目標電壓。
為了解決此問題，已經提出了動力電容補償(DCC；dynamic capacitance compensation)方案。該動力電容補償方案係利用了：充電速度係與通過液晶電容的電壓成比例的事實。施加至該像素的該數據電壓(實際上，是數據電壓與共同電壓之間的差距，但為方便敘述，共同電壓於此假設為0V)係設計為高於該目標電壓，以縮短該像素電壓達到該目標電壓所耗費的時間。
然而，動力電容補償方案係需要用來執行動力電容補償記算的幅(frame)記憶體及驅動電路。這些元件的需求造成電路複雜性的問題，以及附隨增加了生產成本。
於中型尺寸或小型尺寸液晶顯示器的情況下，例如行動電話，使用「列反向」技術，其中，關於共同電壓的數據電壓之極性係以像素列為單位而反向，以減少能量消耗。然而，由於中型尺寸或小型尺寸的解析度逐漸增加，因此能量消耗問題亦增加。特別是，當執行動力電容補償記算之時，液晶顯示器的能量消耗是大幅地增加，此係由於需要額外的計算電路。
此外，相較於「點反向」技術，於列反向技術中，影像顯示的數據電壓範圍係相對地小，於「點反向」技術中，關於共同電壓的數據電壓之極性係以像素為單位而反向。因此，於「垂直配向(VA；vertical alignment)」模式的液晶顯示裝置中，若是驅動液晶的門檻電壓是高的，則使用來代表灰色影像顯示的數據電壓之範圍，是由該門檻電壓之值而降低。結果，不能獲得所欲的發光性。
 發明概要
依據本案述於發明說明的示例實施例，本發明係提供一種顯示裝置的驅動設備，其減少顯示裝置的能量消耗，且改良了其之應答速度、可靠度及耐久度。
於一示例實施例中，於複數個幅(frame)中，建構為顯示影像之顯示裝置係包括：複數個閘極線，其適於傳送複數個閘極訊號；複數個數據線，其適於傳送複數個數據電壓；複數個儲存電極線，其適於傳送複數個儲存訊號；複數個像素，其排列成一具有複數列的矩陣，其中各個具有一切換元件的像素係連接至該等閘極線之一者與該等數據線之一者，一液晶電容係連接至該切換元件與一共同電壓，以及一儲存電容係連接至該切換元件與該等儲存電極線之一者；以及複數個訊號產生電路，其連接至該等儲存電極線，其中，對於藉由該數據電壓而液晶電容與儲存電容之像素的聯合列已經被充電之後所緊接的一第一閘極訊號的一閘極開電壓及一第一控制訊號，各個該等訊號產生電路係適於施加一具有第一或第二電壓的儲存訊號至該等儲存電極線的一聯合者；對於一第二閘極訊號的一閘極開電壓與第二及第三控制訊號，各個該等訊號產生電路係適於維持預先決定時間期間的儲存訊號之電壓；以及在該第二閘極訊號輸出一閘極關電壓之後，二擇一地對於每一預先決定期間的該第二控制訊號及該第三控制訊號之一者，各個該等訊號產生電路係適於維持該儲存訊號的電壓。
施加至鄰接儲存電極線的該等儲存訊號係具有彼此不同的電壓等級。施加至相同儲存電極線的儲存訊號係具有每個顯示幅(frame)反向的電壓等級。該共同電壓可以是一固定電壓。
該預先決定期間可以是約一個水平期間(1H)。於上述示例實施例，該第一控制訊號之波形可以是該第三控制訊號之波形。此外，該第二控制訊號之波形可以是與該第三控制訊號之波形相反。該等第一至第三控制訊號各具有一第一電壓等級及一高於該第一電壓等級的第二電壓等級，且於約1H的時間期間，交換於該第一及第二電壓等級之間。
該第一閘極訊號的閘極開電壓與該第二閘極訊號的閘極開電壓之間的運用時間可以是約1H的差距。
該等訊號產生電路各可包括一具有連接至該等閘極線的其中一者的控制端子的第一電晶體，一連接至該第一控制訊號的輸出端子，以及一連接至該等儲存電極線的其中一者的輸出端子。
該等訊號產生電路各可又包括一第二電晶體與一第三電晶體，該第二電晶體係具有一連接至該閘極線的控制端子與一連接至該第二控制訊號的輸出端子，以及該第三電晶體係具有一連接至該閘極線的控制端子及一連接至該第三控制訊號的輸出端子。
該等訊號產生電路各可又包括一第四電晶體及一第五電晶體，該第四電晶體係具有一連接至另一之該等閘極線的控制端子及一連接至該第二控制訊號的輸出端子，以及該第五電晶體係具有連接至該另一之該等閘極線的控制端子及一連接至該第三控制訊號的輸出端子。
該等訊號產生電路各可又包括：一第一電容，其具有一第一端子與其他端子，該第一端子係連接至該第二電晶體的一輸出端子，該其他端子係連接至該第三控制訊號；一第二電容，其具有一第一端子及其他端子，該第一端子係連接至該第三電晶體的一輸出端子，而該其他端子係連接至該第二控制訊號；一第六電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第一電容的該第一端子，該輸入端子係連接至該儲存電極線，而該輸出端子係連接至該第一驅動電壓；一第七電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第二電容的該第一端子，該輸入端子係連接至該第二驅動電壓，而該輸出端子係連接至該儲存電極線。
該等訊號產生電路各可又包括：一第三電容，其具有一第一端子與另一端子，該第一端子係連接至該第四電晶體之一輸出端子，而該另一端子係連接至該第三控制訊號；一第四電容，其具有一第一端子與其他端子，該第一端子係連接至該第五電晶體之一輸出端子，而該其他端子係連接至該第二控制訊號；一第八電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第三電容的該第一端子，該輸入端子係連接至該第二驅動電壓，而該輸出端子係連接至該儲存電極線；以及一第九電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第四電容的該第一端子，該輸入端子係連接至該儲存電極線，而該輸出端子係連接至該第一驅動電壓。
該第一驅動電壓係可低於該第二驅動電壓。該第一驅動電壓可以是約0V，而該第二驅動電壓可以是約5V。
該第二等級係可以高於該第二驅動電壓，該第二等級可以是約15V。
該顯示裝置又可包括：一第五電容，其連接於該第六電晶體之該控制端子與該第一驅動電壓之間；一第六電容，其連接於該第七電晶體之該控制端子與該第二驅動電壓之間；一第七電容，其連接於該第八電晶體之該控制端子與該第二驅動電壓之間；及一第八電容，其連接於該第九電晶體之控制端子與該第一驅動電壓之間。
考量到本發明以下之一些示例實施例之詳細說明，特別是若是此考慮是與附加圖式組合(其中類似的元件參考符號係使用來識別述於本案一或多個圖式中類似的元件)，可獲得本發明之新穎的雙側顯示器及其製造方法的上述特徵及許多其他特徵與優點有更多的瞭解。
圖式簡單說明
第1圖係為根據本發明之液晶顯示器(LCD)之示例實施例之機能方塊圖；第2圖係為第1圖之示例液晶顯示器(LCD)之單一像素的等效電路圖的部份透視圖；第3圖係為根據本發明之訊號產生電路的示例實施例電路圖；第4圖係為說明第3圖之訊號產生電路之訊號時間的圖式；第5圖係為說明在第3圖之示例訊號產生電路之運作期間，對應於液晶層速度與像素電極電壓之改變圖；第6圖係為說明於傳統液晶顯示器(LCD)中，對應於液晶層速度與像素電極電壓之改變圖；第7圖係為根據本發明之液晶顯示器之另一示例實施例的機能方塊圖；第8圖係為根據本發明之訊號產生電路之另一示例實施例的電路圖；第9圖係為說明第8圖之訊號產生電路之訊號時間的圖；第10圖係為根據本發明之訊號產生電路之另一示例實施例的電路圖；第11圖係為根據本發明之液晶顯示器(LCD)之薄膜電晶體(TFT)矩陣面板之示例實施例之部份頂平面圖(顯示其之單一像素區域)；第12A圖及第12B圖係為第11圖之示例的薄膜電晶體(TFT)矩陣面板之部份截面圖，其等分別沿著第11圖之XIIA－XIIA線與XIIB－XIIB線之截面；第13圖係為根據本發明之液晶顯示器(LCD)之薄膜電晶體(TFT)矩陣面板的另一實施例的部份頂平面圖；第14A圖及第14B圖係為第131圖之薄膜電晶體(TFT)矩陣面板之部份截面圖，其等分別沿著第11圖之XIVA－XIVA線與XIVA－XIVA線之截面。
 較佳實施例之詳細說明
根據本發明之液晶顯示器(LCD)之示例實施例係參考第1圖至第2圖而詳述如下，其中第1圖係為示例LCD之機能方塊圖，而第2圖係為示例LCD之單一像素的等效電路圖的部份透視圖。
如示於第1圖，該示例LCD係包括一液晶面板總成300、一閘極驅動器400、一數據驅動器500、一連接至該數據驅動器500的灰色電壓產生器800、一儲存訊號產生器700、及一控制這些組件的訊號控制器600。
該液晶面板總成300(就其之等效電路而言)係包括複數個訊號線G1 －G2n 、Gd ,D1 －Dm 及S1 －S2n 、及複數個之像素PX(其等係連接至該等訊號線G1 －G2n 、Gd ,D1 －Dm 及S1 －S2n 以及實質上配為長方形矩陣的型式)。於第2圖的概略透視結構圖中，該液晶面板總成300係包括彼此面板的上面板100與下面板200，以及嵌於該二面板100與200之間的液晶材料層3。該等訊號線係包括複數個閘極線G1 －G2n 及Gd 、複數個數據線D1 －Dm 及複數個儲存電極線S1 －S2n 。
該等閘極線G1 －G2n 及Gd 係包括複數個標準閘極線G1 －G2n 及一附加的閘極線Gd ，其等各傳送一閘極訊號(亦稱為「掃描訊號」)。該等儲存電極線S1 －S2n 係二擇一地連接至該等標準閘極線G1 －G2n 及傳送儲存訊號。該等數據線D1 －Dm 各傳送一各自的數據電壓。
該等閘極線G1 －G2n 與Gd 及該等儲存電極線S1 －S2n 一般係延伸於一列方向(即，於圖式中水平地)，且係實質上彼此平行，同時，該等數據線D1 －Dm 係實質上延伸於行方向(即，於圖式中垂直地)，且係實質上彼此平行。
參照第2圖，該等電極PX(例如，一連接至第i個標準閘極線Gi (其中i＝1,2,...,2n)及第j個數據線Dj (其中j＝1,2,...,m))各包括一連接至該等訊號線Gi 與Dj 的切換元件Q及一液晶電容Clc及一連接至該切換元件Q的儲存電容Cst。
該切換元件Q係為三端子元件(諸如一薄膜電晶體TFT)，且係配置於該下面板100之上。該切換元件Q係具有一連接至該標準閘極線Gi 的控制端子、一連接至該數據線Dj 之輸入端子、及一連接至該液晶電容Clc與儲存電容的輸出端子Cst。
該液晶電容Clc係使用該下面板100的一像素電極191與該上面板200的該共同電極270作為其之兩端子，而嵌於該二電極191與270之間的液晶層3係作為其之電介質材料。該像素電極191係連接至該切換元件Q，而該共同電極270係配置於該上面板200的整個表面上，且供應一共同電壓Vcom。該共同電壓係為一具有特定強度的DC電壓。
於二擇一地實施例中(且不同於第2圖所示)，該共同電極270係可配置於該下面板100之上，且於此一例子中，該二電極191與270之其中一者係可形成於一線狀或一棒狀的型式。
該儲存電容Cst係作用為液晶電容Clc的輔助者，且藉由將一像素電極191及一儲存電極線Si 與配置於其間的電介質絕緣體重疊而構成。
為了執行彩色顯示，該等像素各自唯一地顯示一組主要色彩(「空間切割」)，或二擇一地，該等像素各自交替顯示一組主要色彩於一選定的時間期間(「暫存切割」)。藉由該等主要色彩的空間或暫存的組合，可獲得一所欲的色彩。主要色彩的示例是紅(R)、綠(G)及藍(B)的主要色彩組。第2圖係說明了空間切割的示例。如顯示於圖中，該等像素PX各包括用於代表一種主要色彩的彩色濾光片230，其係對應於該像素電極191而提供至該上面板200的一區域。於二擇一的實施例中(且不同於第2圖所示者)，該彩色濾光片230係可備置於該下面板100的該像素電極191之上方或下方。
至少一個用於極化光線的極化板(未顯示)係黏附於該液晶面板總成300的一外部表面上。
參照第1圖，該灰色電壓產生器800係產生一整組閘極電壓或關於該等像素PX的光線透射比的一有限組灰色電壓(下稱「參考灰色電壓」)。部份之該等(參考)灰色電壓係相對於該共同電壓Vcom而具有正極性，而其他之該等(參考)灰色電壓係相對於該共同電壓Vcom而具有負極性。
該閘極驅動器400係包括第一閘極驅動電路400a及第二閘極驅動電路400b，其等分別配置於液晶面板總成300的相對側上，例如，其之左側與右側。該第一閘極驅動電路400a係連接至奇數標準閘極線G1 ,G3 ,...,G2n－1 與附加閘極線Gd 的端處，而該第二閘極驅動電路400b係連接至偶數標準閘極線G2 ,G4 ,...,G2n 的端處。然而，於二擇一的實施例中，該第二閘極驅動電路400b係可連接至奇數標準閘極線G1 ,G3 ,...,G2n－1 與附加閘極線Gd 的端處，而該第一閘極驅動電路400a係可連接至偶數標準閘極線G2 ,G4 ,...,G2n 的端處。
該等第一閘極驅動電路400a與第二閘極驅動電路400b係合成一閘極開電壓Von與一閘極關電壓Voff，用於產生閘極訊號與將它們施加於該等閘極線G1 －G2n 與Gd 。
該閘極驅動器400與該等訊號線G1 －G2n 、Gd 、D1 －Dm 及S1 －S2n 及該切換元件Q一起而整合於該液晶面板總成300內。然而，該閘極驅動器400係可包括至少一個積體電路(IC)晶片，其直接安裝於該液晶面板總成300之上，或者，二擇一地，以捲帶載體封裝(TCP；tape carrier package)的型式，安裝於一撓性印刷電路(FPC；flexible printed circuit)薄膜上，而黏附於該液晶面板總成上。於又另一二擇一實施例中，該閘極驅動器400係可安裝於一分開的印刷電路板(未顯示)。
該儲存訊號產生器700係包括第一儲存訊號產生電路700a與第二儲存訊號產生電路700b，其配置於諸如該液晶面板總成300的相對側上，且分別鄰接至該第一閘極驅動電路400a及第二閘極驅動電路400b。
該第一儲存訊號產生電路700a係連接至奇數儲存電極線S1 ,S3 ,...,S2n-1 與偶數標準閘極線G2 ,G4 ,...,G2n ，且施加具有高等級電壓與低等級電壓的儲存訊號。
該第二儲存訊號產生電路700b係連接至偶數儲存電極線S2,S4 ,...,S2n 及奇數標準閘極線G3 ,...,G2n-1 (除了第一標準閘極線與附加閘極線之外)，且施加該儲存訊號至該等儲存電極線S2 ,S4 ,...,S2n 。
取代該儲存訊號產生器(其由連接至該閘極驅動器400的附加閘極線Gd 供應訊號)，該儲存訊號產生器700係可由一分開的單元(例如，該訊號控制器600或一分開的訊號產生器(未顯示))來供應一訊號。於後面的實施例中，該附加閘極線Gd 是不必要形成於該液晶面板總成300之上。
該儲存訊號產生器700係與該等訊號線G1 -G2n 、Gd 、D1 -Dm 及S1 -S2n 及切換元件Q而整合至該液晶面板總成300內。然而，該儲存訊號產生器700係可包括至少一個積體電路(IC)晶片，其安裝於該液晶面板總成300之上，或以捲帶載體封裝(TCP；tape carrier package)的型式，安裝於一撓性印刷電路(FPC；flexible printed circuit)薄膜上，而黏附於該液晶面板總成上。二擇一地，該儲存訊號產生器700係可安裝於一分開的印刷電路板上(未顯示)。
該數據驅動器500係連接至該液晶面板總成300的數據線D1 －Dm ，且施加數據電壓(其係選自從該灰色電壓產生器800所供應的灰色電壓)至該數據線D1 －Dm 。然而，當該灰色電壓產生器800只產生少許參考灰色電壓(即，除了所有的灰色電壓之外)，該數據驅動器500係可分割該等參考灰色電壓，來從產生的灰色電壓中而產生數據電壓。該訊號產生器600係控制閘極驅動器400、該數據驅動器500及該儲存訊號產生器700。該等驅動裝置500、600及800各可包括至少一個積體電路(IC)晶片，其安裝於該液晶面板總成300之上，或以捲帶載體封裝(TCP；tape carrier package)的型式，安裝於一撓性印刷電路(FPC；flexible printed circuit)薄膜上，而黏附於該液晶面板總成上。二擇一地，該等驅動裝置400、500、600及800之至少一者係可與該等訊號線G1 －G2n 、Gd 、S1 －S2n 及D1 －Dm 及切換元件Q一起整合於該液晶面板總成300內。二擇一地，所有的驅動裝置400、500、600及800係可整合於單一積體電路晶片內，但少該等400、500、600及800之至少一者，或是於該等處理單元裝置400、500、600及800之至少一者的至少一個電路元件係可配置於該單一積體電路晶片之外部。
詳言之，液晶面板之運作如下。該訊號控制器600係接收輸入影像訊號R、G及B與輸入控制訊號，輸入控制訊號係用於由一外部製圖控制器(未顯示)控制其之顯示。該輸入影像訊號R、G及B係包含該等像素PX的發光性資訊，且該發光性係具有一選擇的灰色數目，例如，1024(＝210 )、256(＝28 )或64(＝26 )個灰色。該輸入控制訊號的示例係為一垂直同步訊號Vsync、一水平同步訊號Hsync、一主要時脈訊號MCLK及一數據賦能訊號DE。
該訊號控制器600係基於該輸入控制訊號及輸入影像訊號R、G及B，依據該液晶顯示總成300的運作情況，而處理該等影像訊號R、G及B，以產生閘極訊號CONT1、數據控制訊號CONT2及儲存控制訊號CONT3，且之後傳送該閘極控制訊號CONT1至閘極控制400、該閘極控制訊號CONT2與該處理影像訊號DAT至該數據驅動器500，及該儲存控制訊號CONT3至該儲存訊號產生器700。
該閘極控制訊號CONT1係包括用於指出掃描起點的掃描起點訊號STV1與STV2，及用於控制該閘極開電壓Von的輸出期間的至少一時脈訊號。
該閘極控制訊號CONT1亦可包括一輸出賦能訊號OE，其用於定義閘極開電壓Von期間的時間。
該數據控制訊號CONT2係包括水平同步起點訊號STH(其用於指示一列的像素PX的數據傳送)、一負載訊號LOAD(其用於命令數據電壓至該等數據線D1 至Dm 之應用)及數據時脈訊號HCLK。
該數據控制訊號CONT2又可包括一反向訊號，其用於相對於共同電壓Vcom而反向該等數據電壓的極性。
反應由該訊號控制器600的數據控制訊號CONT2，該數據驅動器500係接收一列的像素PX的數位影像訊號DAT的數據，轉化該等數位影像訊號DAT為選自該等灰色電壓的類似數據電壓，及施加該等類比數據電壓至該等數據線D1 至Dm 。
對應於由該訊號控制器600而來的閘極控制訊號CONT1，該閘極驅動器400係施加該閘極開電壓Von至該等標準閘極線G1 -G2n 的相對應之一者，例如，第i個標準閘極線Gi ，且該閘極驅動器開啟連接至該標準閘極線Gi 的該切換元件Q(除了該附加閘極線是未連接至該切換元件之外)。施加之該等數據線D1 -Dm 的該數據電壓之後係經由該活化的切換電晶體Q而供應至第i列的像素PX，使得於該等像素PX的液晶電容Clc與儲存電容Cst係充電。
數據電壓與施加至一像素PX的共同電壓Vcom的電壓差係代表通過該像素之液晶電容Clc的電壓，其被稱為一像素電壓。於該液晶電容Clc的液晶分子係具有一依像素電極的強度而定的位向，該等分子位向係決定了與各自像素相關之通過液晶層3之光線極性。極化器係轉化光線極化為光線透射比，使得該像素PX係具有以數據電壓之灰色所代表的發光性。
隨著一水平期間的消逝(亦稱為「1H」，且等於水平同 步訊號Hsync與數據賦能訊號DE之一期間)，該數據驅動器500係施加數據電壓至一第(i+1)列的像素PX，且之後，該閘極驅動器400係改變施加至第i個標準閘極列Gi 的閘極訊號為閘極關電壓Voff，且改變施加至下一個標準閘極列Gi+1 的閘極訊號為閘極開電壓Von。第i列的切換元件Q係藉此關閉，使得該等像素電極191係於一浮動狀態。
基於該儲存控制訊號CONT3與施加至第i+1個閘極線Gi+1 之閘極訊號的電壓變化，該儲存訊號產生器700係改變施加至第i個儲存電極線Si 的儲存訊號之電壓等級。連接至該儲存電容Cst的一端子的像素電極191之電壓係因而依據連接至該儲存電容Cst的另一端子的該儲存電極線Si 之電壓變化而變化。
藉由對所有的像素列重覆此程序，液晶顯示器係對於一幅(frame)顯示一影像。
一幅(frame)完成而下一幅(frame)開始的時候，施加至該數據驅動器500的反向訊號RVS係被控制，使得該等數據電壓的極性是相反的(其被稱為「幅反向」)。此外，施加至一列的像素的數據電壓之極性係實質上相同的，且施加至兩相鄰列的像素之數據電壓之極性是相反的(即，列反向)。
由於示例LCD係執行幅反向與列反向兩者，因此，施加至一列像素的所有數據電壓之極性是正或負的，且是藉由一幅之一單元而改變。就此點，當像素電極191係藉由一正極性的數據電壓而充電的時候，施加至一儲存電極線 S1 -S2n 的儲存訊號係由一低等級電壓改變至一高等級電壓。相反地，當像素電極191係藉由一負極性的數據電壓而充電的時候，該儲存訊號係由一高等級電壓改變至一低等級電壓。因此，當該像素電極191係藉由一正極性數據電壓而充電之時，該像素電極191的電壓是更加增加的，當該像素電極191係藉由一負極性數據電壓而充電之時，該像素電極是更加減少的。因此，該像素電極191的電壓範圍係因而寬於灰色電壓(數據電壓之基礎)之範圍，使得使用低基礎電壓的發光性範圍係因而增加。
該第一及第二儲存訊號產生電路700a與700b可分別包括複數個連接至該儲存電極線S1 -S2n 的訊號產生電路710。根據本發明之訊號產生電路710的示例實施例係參考第3圖及第4圖而敘述於下，其中，第3圖係為示例訊號產生電路的電路圖，而第4圖係說明示例訊號產生電路之訊號時間之圖。
參照第3圖，一訊號產生電路710係包括一輸入端子IP與一輸出端子OP。於第i個訊號產生電路中，該輸入端子IP係連接至第i+1個閘極線Gi+1 (其係被供應有第i+1個閘極訊號gi+1 ，下稱輸入訊號)，且輸出端子OP係連接至一第i個儲存電極線Si ，以輸出一第i個儲存訊號Vsi 。同樣地，於一第i+1個訊號產生電路中，該輸入端子IP係連接至第i+2個閘極線(其係被供應有第i+2個閘極訊號gi+2 作為一輸入訊號)，該輸出端子OP係連接至第i+1個儲存電極線Si+1 ，以輸出一第i+1個儲存訊號Vsi+1 。
該訊號產生電路710係由該訊號控制器600而供應有該儲存控制訊號CONT3的第一至第三時脈訊號CK1、CK1B與CK2，且由該訊號控制器600或其他外部裝置而又供應有一高電壓AVDD及一低電壓AVSS。
如第4圖所示，該等第一至第三時脈訊號CK1、CK1B與CK2的期間可以是約2H，且其之功率約為50%。該等第一與第二時脈訊號CK1與CK1B係具有約180°的相差，且彼此相對反向，而該第二時脈訊號CK1B與該第三時脈訊號CK2係實質上具有相同的相差。此外，該等第一至第三時脈訊號CK1、CK1B與CK2係藉由一幅的一單元而相反。
該等第一與第二時脈訊號CK1與CK1B可具有約15V的一高等級電壓Vh1與約0V的一低等級電壓Vl1。該第三時脈訊號CK2可具有約5V的一高等級電壓Vh2與約0V的一低等級電壓Vl2。該高電壓AVDD可以是約5V(即，等於該該第三時脈訊號CK2的該高等級電壓Vh2)，而該低電壓AVSS可以是約0V(即，等於該第三時脈訊號CK2的該低等級電壓Vl2)。
該訊號產生電路710係包括5電晶體Tr1－Tr5，各具有一控制端子、一輸入端子及一輸出端子及二電容C1與C2。
該電晶體Tr1的控制端子係連接至該輸入端子IP，該電晶體Tr1的輸入端子係連接至該第三時脈訊號CK2，而該電晶體Tr1的輸出端子係連接至該輸出端子OP。
該等電晶體Tr2與Tr3的控制端子係連接至該輸入端子IP，該等電晶體Tr2與Tr3的輸入端子係分別連接至該等第一與第二時脈訊號CK1與CK1B。
該等電晶體Tr4與Tr5的控制端子係分別連接至該等電晶體Tr2與Tr3的輸出端子，而該等該等電晶體Tr4與Tr5的輸入端子係分別連接至該低電壓AVSS與高電壓AVDD。
該電容C1係連接於該電晶體Tr4的控制端子與該低電壓AVSS之間，而該電容C2係連接於Tr5的控制端子與該高電壓AVDD之間。
該等電晶體Tr1-Tr5可以是不定形的矽電晶體或是複晶形的矽薄膜電晶體。
該訊號產生電路的運作係如下述。如第4圖所示，施加至兩相鄰閘極線的閘極開電壓Von係彼此重疊於某時間期間，而該等閘極開電壓之重疊時間可以是約1H。因此，所有的像素PX藉由該等數據電壓(其係施加至緊接先前列的像素約1H的期間)而充電，而之後，所有的像素PX係藉由新的數據電壓而充電於剩下1H的期間來正常影像顯示。
第i個訊號產生電路的運作係如下述。當一輸出訊號(即，施加至一第i+1個閘極線Gi+1 的閘極訊號gi+1 )係充電而成為一閘極開電壓Von時，該等第一至第三電晶體Tr1-Tr3係開啟。該開啟的第一電晶體Tr1係傳送一第三時脈訊號CK2至該輸出端子OP，而因此，該儲存訊號Vsi 的電壓等級係藉由該第三時脈訊號CK2的一低等級電壓 Vl2而變成一低等級電壓V-。同時，該開啟的電晶體Tr2係傳送一第一時脈訊號CK1至該電晶體Tr4的該控制端子，而該開啟的電晶體Tr3係傳送一第二時脈訊號CK1B至該電晶體Tr5的該控制端子。
由於該等第一與第二時脈訊號CK1與CK1B係彼此相對反向的，因此，該等電晶體Tr4與Tr5係彼此相反運作。即，當該電晶體Tr4開啟時，該電晶體Tr5係關閉，相反的，當該電晶體Tr4關閉時，該電晶體Tr5係開啟。當該電晶體Tr4開啟而該電晶體Tr5關閉時，一低電壓AVSS係被傳送至該輸出端子OP，而當該電晶體Tr4關閉而該電晶體Tr5開啟時，一高電壓AVDD係被傳送至該輸出端子OP。
該閘極訊號gi+1 的閘極開電壓Von的期間是例如約2H，而前半約1H是表示為第一期間T1，而剩餘期間的後半約1H係表示為後期間T2。
由於在該第一期間T1的期間，該第一時脈訊號CK1仍是在一高電壓Vh1，因此，該等第二與第三時脈訊號CK1B與CK2仍是分別在低電壓Vl1與Vl2，而該輸出端子OP(其為該第三時脈訊號CK2的該低電壓Vl2藉由該電晶體Tr1所傳送者)係供應有該低電壓AVSS。因此，該儲存訊號Vsi 係維持於低等級電壓V-，其係具有等於該第二電壓Vl2與該低電壓AVSS者的強度。同時，於該第一期間T1的期間，於該第一時脈訊號CK1的該高等級電壓Vh1與該低電壓AVSS之間的電壓係充電至該電容C1，而於該 第二時脈訊號CK1B的低等級電壓Vl1與該高電壓AVDD之間的電壓係充電至該電容C2。
由於在該後期間T2的期間，該第一時脈訊號CK1仍是在該低等級電壓Vl1，而該等第二與第三時脈訊號CK1B與CK2仍是在該等高等級電壓Vh1與Vh2，因此，該電晶體Tr5係開啟，該電晶體Tr4係關閉，即，與於該第一期間T1的其等各自狀態相反。
因此，該輸出端子OP係供應有該第三時脈訊號CK2(其傳送通過該開啟的電晶體Tr1)的該高等級電壓Vh2，使得該儲存訊號Vsi 的狀態係由低等級電壓V-改變成高等級電壓V+(其具有等於該高等級電壓Vh2者之強度)。此外，該輸出端子OP係供應有施加通過該開啟的電晶體Tr5之高電壓AVDD，其係具有等於該高等級電壓V+者之強度。
同時，由於充電至該電容C1的電壓係實質上與該第一時脈訊號CK1的低等級電壓Vl1與該低電壓AVSS之間的差相同，因此，當該第一時脈訊號CK1的低等級電壓Vl1與該低電壓AVSS彼此相同時，該電容C1係放電。由於充電至該電容C2的電壓係實質上與該第二時脈訊號CK1B的高等級電壓Vh1與該高電壓AVDD之間的差相同，因此，當該高等級電壓Vh1與該高電壓AVDD彼此不同時，該充電至該電容C2的電壓係不為0V。如上述，當該第二時脈訊號CK1B的該高等級電壓Vh1係約15V而該高電壓AVDD係約5V時，一約10V的電壓係充電至該電 容C2。
當該閘極訊號gi+1 的能階係隨著該後期間T2的經過而由該閘極開電壓Von變化成為該閘極關電壓Voff之時，該等電晶體Tr1-Tr3係關閉。因此，該電晶體Tr1的輸出端子係於隔絕狀態，使得該電晶體Tr1與該輸出端子OP之間的電連接是隔絕的。該等電晶體Tr2與Tr3的端子亦是在隔絕狀態，使得該等電晶體Tr4與Tr5的控制端子亦是於隔絕狀態。
由於經充電至該電容C1的電壓還未存在，因此，該電晶體Tr4係維持於關閉的狀態。然而，於該第二時脈訊號CK1B的該高等級電壓Vh1與該高電壓AVDD之間的電壓已被充電至該電容C2。因此，當該充電電壓係大於該電晶體Tr5的門檻電壓時，該電晶體Tr5仍是於開啟狀態。因此，該高電壓AVDD係被傳送至該輸出端子OP，而藉此輸出而作為一儲存訊號Vsi 。於是，該儲存訊號Vsi 仍於高等級電壓V+。
第i+1個訊號產生電路之運作係如下述。當一具有一閘極開電壓Von的第i+2個閘極訊號gi+2 係被施加至該第i+1個訊號產生電路(未顯示)時，該第i+1個訊號產生電路係被啟動。
如第4圖所示，當該第i+2個閘極訊號gi+2 被改變成該閘極開電壓Von時，相對於該第i+1個閘極訊號gi+1 具有一閘極開電壓Von的狀況下，該第一至第三時脈訊號CK1、CK1B與CK2的狀態是相反的。
即，該第i＋2個閘極訊號gi＋2 的第一閘極開電壓期間T1之運作與該第i＋1個閘極訊號gi＋1 的第二閘極開電壓期間T2之運作是相同的，使得該等電晶體Tr1、Tr3與Tr5是開啟的。因此，該第三時脈訊號CK2的高等級電壓Vh2與該高電壓AVDD係被施加至該輸出端子OP，且該儲存訊號Vsi＋1 係藉此而被改變至該高等級電壓V＋。
然而，該第i＋2個閘極訊號gi＋2 的第二閘極開電壓期間T2之運作係與該第i＋1個閘極訊號gi＋1 的第一閘極開電壓期間T1之運作相同，使得該等電晶體Tr1、Tr2與Tr4都是開啟的。因此，該第三時脈訊號CK2的該低等級電壓Vl2與該低電壓AVSS係被施加至該輸出端子OP，而該儲存訊號Vsi＋1 係藉此由該高等級電壓V＋改變成低等級電壓V－。
如上述，該電晶體Tr1係適用於施加該第三時脈訊號CK2作為一儲存訊號，同時一輸入訊號的狀態仍於該閘極開電壓Von，而當該輸出端子OP係藉由該輸入訊號的閘極開電壓Voff而由該電晶體Tr1的輸出端子而隔絕時，其餘電晶體Tr2－Tr5係適於使用該等電晶體C1與C2而維持該儲存訊號的狀態為下一幅。即，該電晶體Tr1係用於起初施加一儲存訊號至一對應的儲存電極線，而其餘的電晶體Tr2－Tr5係用於維持輸出的儲存訊號一致。因此，該電晶體Tr1的尺寸係以遠大於該等電晶體Tr2－Tr5之尺寸為較佳。
可瞭解的是，該像素電極電壓Vp係相對於該儲存訊號Vs的電壓變化而增加或減少。由該儲存訊號Vs的電壓變化唇造成之像素電極電壓Vp的改變係如下所述。
於下文中，各個電容與其之各自電容量係由相同的元件符號來表示。首先，該像素電極電壓Vp係由下述的方程式1所獲得。於方程式1中，Clc與Cst係分別代表一液晶電容與儲存電容之電容量，V＋係代表一儲存訊號Vs之高等級電壓，而V－係代表一儲存訊號Vs之低等級電壓。
如方程式1所示，該像素電極電壓Vp係藉由增加或減少的變化量△所定義，其係由該數據電壓VD而藉由該液晶電容與該儲存電容的電容量Clc與Cst及該儲存訊號Vs之電壓變化所定義的。
設計該像素使得該數據電壓VD 係於約0V至約5V的範圍內，而該Cst與Clc係彼此相等的。當V＋－V－＝5V時，則於上述之方程式1中，Vp＝VD±2.5。
因此，當該儲存訊號Vs的電壓改變時，該像素電極電壓Vp係依據該數據電壓VD 的極性而由施加通過聯合的數據線的數據電壓VD 而增加或減少約±2.5V。即，當該極性是正的時，該像素電極電壓Vp增加約＋2.5V，而當該極性是負的時，該像素電極電壓係Vp係減少約－2.5V。由於該像素電極電壓Vp的改變，該像素電壓之範圍亦變寬。例如，當該共同電壓Vcom係固定於約2.5V，該像素電壓係分佈於約－2.5V至約＋2.5V的範圍內，此乃由於範圍為約0V至約5V的該數據電壓係施加至該像素電壓。然而，當該儲存訊號Vs係由該高等級電壓V＋改變至該低等級電壓V－，該像素電壓的範圍係擴大至由約－5V至約＋5V的範圍內。
於此方式中，該像素電壓的範圍係藉由與該像素電極電壓Vp的變化量△相同多的值而擴大，該變化量係由於在該儲存訊號內的改變V＋－V－所造成。因此，代表灰色的電壓範圍係擴大，使得發光性藉此而改良。
此外，由於該共同電壓係固定於一固定電壓，相較於高低電壓交替施加的實施例，能量消耗是降低的。即，施加至該共同電極的共同電壓係約0V或5V時，施加至寄生電容(其係形成於該數據線與共同電極之間)的電壓係具有一最大值約±5V。然而，當該共同電壓係固定於約2.5V，施加至該寄生電容(其係形成於該數據線與共同電極之間)的電壓係減少至一最大值約±2.5V。由於在形成於該數據線與共同電極之間的寄生電容之能量消耗是減少的，於液晶顯示器中的總能量消耗亦相對地降低。
然而，由於該液晶層的應答速度是相對低的，液晶分子不會對該像素電壓迅速應答。因此，該液晶電容Clc的靜電電容係依據通過該液晶電容Clc的該像素電壓而定，且隨著該液晶分子是否達到再配向與穩定狀態而改變。因此，該像素電極電壓Vp係隨著該液晶分子是否達到一穩定狀態而改變。
下面是依據液晶分子是否達到穩定狀態，於像素電極電壓Vp之改變的敘述。在一最大像素電壓(即，一最大灰色(於一正常黑色型式的白灰色)像素電壓)係施加至該液晶電容Clc之後，與在液晶分子達到穩定狀態之後的該液晶電容Clc的靜電電容，係被假設為3倍的下列之該液晶電容Clc的靜電電容：在一最小像素電壓(即，一最小灰色(於一正常黑色型式的黑灰色)像素電壓)係施加至該液晶電容Clc之後，與在液晶分子達到穩定狀態之後。此外，假設：V＋－V－＝5V，且Clc＝Cst。
在最大灰色像素電壓施加至該液晶電容之後，而當該等液晶分子到達穩定狀態時，該像素電極電壓Vp係表示為方程式1。由於V＋－V－＝約5V且Clc＝Cst，該像素電極電壓Vp係Vp＝VD±2.5。
然而，在該最大灰色電壓係施加至該液晶電容Clc之後的狀況下，該等液晶分子係未到達穩定狀態。該像素電極電壓Vp係由方程式2所表示。
由於V＋－V－＝5V，因此，V p ＝V D ±3.75。
其中，在該最大灰色像素電壓係施加至該液晶電容Clc之後，該等液晶分子未到達穩定狀態，在該最小灰色像素電壓係施加至該液晶電容Clc之後，當該等液晶分子的確到達該穩定狀態，該像素電極電壓Vp係維持於該像素電極電壓。即，該像素電極電壓係維特於最後之幅的狀態。因此，由該儲存訊號的改變V+-V-所造成的該像素電極電壓Vp之變化量△係由約±2.5V而增加至約±3.75V。
在由最大灰色的像素電極電壓改變至另一灰色的像素電極電壓的例子中，由該儲存訊號的改變V+-V-所造成的該像素電極電壓Vp之變化量△又增加，直到該等液晶分子到達穩定狀態。當V+-V-=約5V，該變化量△係增加至最大約±3.75V。
因此，於傳統顯示中，如第6圖所示，雖然對應於目標像素電極電壓VT的像素電極電壓Vp係被施加至所有的幅中的該等像素電極，但是充電於該等像素電極中該像素電極電壓係因在充電運作完成之後的鄰近數據電壓之影響而降低，使得於一幅中無法達成目標電極電壓VT。因此，只有在許多幅已經顯示之後，該像素電極電壓Vp會到達該目標像素電極電壓VT。然而，根據本發明的示例實施例，如第5圖所示，由於施加至該像素電極的像素電極電壓Vp係高於該目標像素電極電壓VT，因此，該像素電極電壓係到達該目標像素電極電極VT於一幅中。因此，相較於傳統顯示，液晶的應答速度RC因而被實質改良。
於是，藉由增加該儲存訊號的電壓變化至一數據電壓VD ，或由一數據電壓VD 減少該儲存訊號的電壓變化，當像素已經藉由一正極性的數據電壓而充電時，該像素電極電 壓Vp係藉由該電壓變化而增加；相反地，當像素已經藉由一負極性的數據電壓而充電時，該像素電極電壓Vp係藉由該電壓變化而減少。該像素電壓的變化係藉由增加或減少像素電極電壓Vp而具有寬於一灰色電壓的範圍，使得代表發光性的範圍亦相對地增加。
又，由於該共同電壓係固定於一選定值，因此，相較於具有交替高低值的共同電壓，固定值的共同電壓的能量消耗是降低的。
根據本發明第二示例實施例的LCD係參考第7圖至第10圖而敘述於下，其中，第7圖係為示例LCD的機能方塊圖，第8圖係使用於LCD的訊號產生電路之另一示例實施例的電路圖，第9圖係為說明第8圖之訊號產生電路之訊號的時間圖，而第10圖是根據本發明之訊號產生電路之另一實施例的電路圖。
如第7圖所示，該第二示例LCD係具有與第1圖之LCD相同的結構，除了連接至所有標準閘極線G1 至G2n 的閘極驅動器401，與連接至所有儲存電極線S1 至S2n 的儲存訊號產生器701。因此，為了簡便之故，以類似元件符號所表示的類似元件的進一步說明係省略。
如以上關於第1圖所述者，該閘極驅動器400可連接一選定數目的附加閘極線(未顯示)，該等附加閘極線係連接至該儲存電極線驅動器701。該閘極驅動器401與該儲存訊號產生器701及該等像素之切換元件Q一起被形成，且以相同方法被整合為一液晶面板總成301。二擇一地，該閘極 驅動器401與該儲存訊號產生器701可以IC晶片的方式黏附，而直接安裝於該液晶面板總成301之上，該閘極驅動器401與該儲存訊號產生器701係可安裝於一可撓性印刷電路膜(未顯示)之上，而以捲帶載體封裝(TCP)的型式黏合於該液晶面板總成301之上，或是該閘極驅動器401及該訊號產生器700亦可固定於分開的印刷電路板(PCB)(未顯示)之上。
該閘極驅動器401係相繼施加該閘極開電壓Von至該等標準閘極線G1 to G2n ，由該第一標準閘極線G1 開始，以控制連接至該等閘極線G1 to G2n 的像素列之充電運作，以及該儲存訊號產生器701的運作。此外，在最後的閘極線G2n 之後，該閘極驅動器400可施加該閘極開電壓Von至預定數目的虛設線(dummy line)。
該儲存訊號產生器710係包括連接到該等儲存電極線S1 -S2n 的複數個訊號產生電路。該等訊號產生電路係具有相同的結構且執行相同的運作，除了該輸入訊號。如第8圖所示，一訊號生電路(例如，一連接至第i個儲存電極線Si 的第i個訊號產生電路STi，且類及於顯示於第3圖的訊號產生電路)係包括五個電晶體Tr1-Tr5與兩個電容C1與C2。然而，第i個訊號產生電路STi又包括四個附加的電晶體Tr6-Tr9與兩個附加的電容C3與C4。
於類似顯示於第3圖的訊號產生電路的方法中，第一電晶體Tr1-Tr3係包括分別連接至第一至第三時脈訊號CK1、CK1B與CK2的輸出端子、連接至輸出端子IP的控 制端子，及分別連接至一輸出端子OP與電晶體Tr4-Tr5之控制端子的輸出端子。該等電晶體Tr4-Tr5係包括分別連接至一低電壓AVSS與一高電壓AVDD的輸入端子，及連接至該輸出端子OP的輸出端子。
此外，該等電晶體Tr6-Tr7係包括分別連接至該等電晶體Tr8-Tr9之輸入端子的控制端子、分別連接至該高電壓AVDD與低電壓AVSS的輸入端子，以及連接至輸出端子OP的輸出端子。該等電晶體Tr8-Tr9係具有連接至下一個訊號產生電路之輸入端子的控制端子(即，第i+1個訊號產生電路STi+1)、分別連接至該等電晶體Tr6-Tr7的控制端子之輸入端子，以及分別連接至該等第一及第二時脈訊號CK1與CK1B之輸出端子。
該電容C1係連接於該電晶體Tr4的控制端子與該第二時脈訊號CK1B之間，而該電容C2係連接於該電晶體Tr5之控制端子與該第一時脈訊號CK1之間。
電容C3係連接於該電晶體Tr7之控制端子與該第一時脈訊號CK1之間，而該電容C4係連接於該電晶體Tr6之控制端子與該第二時脈訊號CK1B之間。
該等電晶體Tr1-Tr9可以是不定形的矽電晶體或是複晶形的矽薄膜電晶體，且可被形成於該液晶面板總成內。於此一構造中，連接至該i個儲存電極線Si 的該等訊號產生電路STi係被施加有該等閘極訊號gi+1 與gi+2 ，其被施加至該第i+1個與第i+2個閘極線Gi+1 與Gi+2 。
因此，如上述，為了施加該等閘極訊號至一選定數目的訊號產生電路(例如，第n－1個訊號產生電路與第n個訊號產生電路)，一選定數目的附加的閘極線(未顯示)是需要的。該等附加閘極線係形成為實質上平行於該液晶面板總成301上的該等閘極線G1 至G2 ，且連接至該閘極驅動器401，而相繼被施加以閘極訊號，而被構成為緊接該閘極訊號g2n 的閘極開電壓Von與閘極關電壓Voff之組合。
二擇一地，該第n－1個訊號產生電路與第n個訊號產生電路可由其他裝置(例如，取代該閘極驅動器401的一訊號控制器600)被施加一外部的控制訊號。
該訊號產生電路的運作係參考第9圖的訊號時間圖而敘述於下。最初，必需要注意的是，如上方之第一實施例，於第二示例實施例中，一列反向與一幅反向係被執行，而該第一至第三時脈訊號CK、CK1B與CK2係與顯示於第4圖的該等時脈訊號CK1、CK1B與CK2相同。如第9圖所示，相繼施加至該標準閘極線G1 至G2n 的該閘極開電壓Von未與鄰接的閘極開電壓Von重疊。
該第i個訊號產生電路STi的運作係如下述。當該閘極開電壓Von係被施加至該閘極訊號gi＋1 時，該等電晶體Tr1－Tr3係開啟。
因此，如第4圖所示，於該電晶體Tr1開啟的期間，該第三時脈訊號CK2之高等級電壓Vh2係輸出至該儲存電壓線Si ，作為通過該輸出端子OP的儲存訊號Vsi ，使得該儲存訊號Vsi 係由低等級電壓V－改變為高等級電壓V＋。於該閘極開電壓Von施加至該閘極訊號gi＋1 的期間，該第一時脈訊號CK1係維持於該低等級電壓Vl1，而該第二時脈訊號CK1B係維持於高等級電壓Vh1。因此，該低等級電壓Vl1與該高等級電壓Vh1係藉由該等開啟的電晶體Tr2－Tr3而被分別施加至該等電晶體Tr4與Tr5的控制端子，使得該電晶體Tr5開啟而該電晶體Tr4關閉。
因此，於該閘極開電壓Von施加至該閘極訊號gi＋1 之期間，於約1H的期間，該第三時脈訊號CK2的高等級電壓Vh2與高電壓AVDD係被施加至該輸出端子OP，使得該儲存訊號Si 係被施加以高等級電壓V＋。
在約1H的期間之後，該閘極關電壓Voff係被施加至該第i＋1個閘極訊號gi＋1 ，且該閘極開電壓係施加至該i＋2個閘極訊號gi＋2 ，使得該等電晶體Tr1－Tr3係關閉，而該等電晶體Tr8－Tr9係開啟。
於此時，該第一時脈訊號CK1係變成該高等級電壓Vh1，而該第二時脈訊號CK1B係變成該低等級電壓Vl1。
因此，該等第一及第二時脈訊號CK1與CK1B係被施加通過該等電晶體Tr8－Tr9，該電晶體Tr6係開啟，而該電晶體Tr7係關閉。
由於連接至該電容C2的該第一時脈訊號CK1係由該低等級電壓Vl1改變至該高等級電壓Vh1，因而連接至該電容C2的該電晶體Tr5之控制端子係被改變至一電壓，而該電壓係高於該高等級電壓(於該電晶體Tr3開啟所施加者)。由於連接至該電容C1的該第二時脈訊號CK1B係由該高等級電壓Vh1改變至該低等級電壓Vl1，因此，連接至該電容C1的該電晶體Tr4之控制端子係被改變至一電壓，該電壓係低於該低等級電壓Vl1(於該第二電晶體Tr2開啟時所施加者)。
因此，於施加該閘極開電壓Von至該第i+2個閘極訊號gi+2 的期間，該等電晶體Tr5-Tr6係開啟，使得該高電壓AVDD係輸出作為一儲存訊號Vsi ，通過該輸出端子OP。
在約1H期間之後，該第i+2個閘極訊號gi+2 係關閉，使得該等電晶體Tr8-Tr9係開啟。該第一時脈訊號CK1係由該高等級電壓Vh1改變於該低等級電壓Vl1，而該第二控制訊號CK1B係由該低等級電壓Vl1改變至該高等級電壓Vh1。
因此，連接至該電容C3之電晶體Tr7之控制端子係被改變為一電壓，該電壓係低於該低等級電壓Vl1(該電晶體Tr9開啟時所施加者)。連接至該電容C4之該電晶體Tr6之控制端子係被改變至一電壓，該電壓係高於該高等級電壓Vh1(於該電晶體Tr8開啟時所施加者)。
因此，由於該電容C4的充電電壓，該電晶體T6係開啟，使得該高電壓AVDD係輸出(作為一儲存訊號Vsi )至該輸出端子OP而通過電晶體T6，使得該儲存訊號Vsi 係具有該高等級電壓V+。
在約1H的期間之後，該第一控制訊號CK1係由該低等級電壓Vl1改變至該高等級電壓Vh1，而該第二控制訊號CK1B係由該高等級電壓Vh1改變至該低等級電壓Vl1。因此，由於連接至該第一時脈訊號CK1之電容C2的 運作，該電晶體Tr5係開啟，使得該高電壓AVDD係輸出(作為一儲存訊號Vsi )至該輸出端子OP而通過該開啟的電晶體Tr5。因此，該儲存訊號Vsi 係具有高等級電壓V+。
因此，當第i+1個閘極訊號gi+1 係被施加有該閘極關電壓Voff之時，於約1H的期間，當該第一時脈訊號CK1係維持於該高等級電壓Vh1之時，該電晶體Tr5係開啟(其因連接至該電晶體Tr5之控制端子的電容C2的充電電壓)，使得該高電壓AVDD係被施加通過該電晶體Tr5而至該輸出端子OP。於約1H的期間，當該第二時脈訊號CK1B係維持於該高等級電壓Vh1之時，該電晶體Tr6係開啟(其因連接至該電晶體Tr6之控制端子的電容C4的充電電壓)，使得該高電壓AVDD係被施加通過該電晶體Tr6而至該輸出端子OP。
於前述方法中，該等電晶體Tr5-Tr6係依據約1H期間之該等電容C2與C4之充電運作而交替開啟。因此，直到下一個幅的閘極開電壓Von係被施加，該高電壓AVDD係輸出至該輸出端子OP，且因此，該高等級電壓V+之一儲存訊號Vsi 係輸出。
因此，由於該閘極開電壓Von的施加，在連接至該第i個閘極線Gi 之像素列的充電運作之後(即，該閘極開電壓Von係被施加至該第i+1個閘極線Gi+1 )，該儲存訊號Vsi 係由低等級電壓V-而被改變至該高等級電壓V+，使得該像素電極電壓係藉由定義於上之方程式1或2的變化量而增加。
因此，於上述類似於該第一LCD實施例的方法中，由於施加至該像素電極的像素電極電壓係高於目標像素電極電壓，因此，該像素電極可於一幅中，到達該目標像素電極電壓。因此，相較於先前技藝，液晶的應答速度係實質上改良。
此外，在該閘極開電壓Von施加至該閘極訊號(其施加至該等電晶體Tr1－Tr3)之後，該等電晶體Tr5－Tr6係於約1H的期間內交替開啟，使得該儲存訊號Vsi 的電壓狀態係被維持到下一幅。因此，該等電晶體Tr5－Tr6之運作可靠度係被改良，使得該儲存訊號Vsi 係被供應於一穩定的方式。
即，在該儲存訊號之電壓狀態直到下一幅藉由使用該等電晶體Tr5－Tr6之唯一者而被維持的情況下，該開啟的電壓直到下一幅需要被施加至該等電晶體Tr5－Tr6之控制端子。於此情況下，該等電晶體之運作特質被降級，因該等電晶體之長時間開啟運作，使得在門檻電壓等級的改變，或是其它在該等電晶體之運作的信賴度的惡化係可能發生。然而，由於該等電晶體Tr5－Tr6於約1H的期間係被交替地開啟，運用於該等電晶體Tr5－Tr6之控制端子的壓力係降低，使得該等電晶體之運作信賴度與耐久性係增加。
如第9圖所示，類似於第i個訊號產生電路的運作，當該第i＋1個訊號產生電路STi＋1係施加有該第i＋2個閘極訊號gi＋2 之時，該等電晶體Tr1－Tr3係開啟。因此，在施加該閘極開電壓Von通過該電晶體Tr1之期間，具有該低等級電壓Vl2之該第三時脈訊號CK2係輸出作為一儲存訊號Vsi+1 ，而通過該輸出端子OP，而因此，該高等級電壓V+之該儲存訊號Vsi+1係輸出。
於約1H之期間，當該第i+2個閘極訊號gi+2 係施加有該閘極開電壓Von之時，該第一時脈訊號CK1係維持於該高等級電壓Vh1，而該第二時脈訊號CK1B係維持於該低等級電壓Vl1。因此，該電晶體Tr5係關閉，而該電晶體Tr4係開啟。因此，該低等級電壓Vl1及施加通過該等開啟的電晶體Tr1與Tr4的低電壓AVSS係被施加至該輸出端子OP，而因此，該低等級電壓V-之該儲存訊號Vsi+1 係輸出。
於約1H之後，該第i+3個閘極訊號gi+3 係施加有該閘極開電壓Von。因此，該第一時脈訊號CK1係維持於該低等級電壓Vl1，而該第二時脈訊號CK1B係維持顧該高等級電壓Vh1。因此，該電晶體Tr7係被開啟，而該電晶體Tr4亦被開啟(因該電容C1之充電電壓)。因此，當該第i+3個閘極訊號gi+3 係施加有該閘極開電壓Von之時的期間，該等電晶體Tr4與Tr7係開啟，使得該低電壓AVSS係輸出至該輸出端子，而因此，該低等級電壓V-之儲存訊號Vsi+1 係輸出。
在約1H之後，該第一時脈訊號CK1係維持於高等級電壓Vh1，而該第二控制訊號CK1B係維持於該低等級電壓Vl1。因此，該電晶體Tr7係開啟(因該電容C3之充電電壓)，使得該低電壓AVSS係輸出作為一儲存訊號Vsi+1 。因此，該儲存訊號Vsi+1 係具有該低電壓等級V-。
於此方式中，該電晶體Tr4或Tr7係開啟(因該電容C1 或C3之充電運作)，而該低電壓AVSS係於約1H的期間輸出作為一儲存訊號Vsi+1 ，直到下一幅的閘極開電壓Von被施加。即，當該第一時脈訊號CK1係維持於該高等級電壓Vh1之時，該低電壓AVSS係輸出作為一儲存訊號Vsi+1 (因該電容C3與該電晶體Tr7的運作)。當該第二時脈訊號CK1B係維持於該高等級電壓Vh1之時，該低電壓AVSS係輸出作為一儲存訊號Vsi+1 (因該電容C1與該電晶體Tr4的運作)。
因此，由於該閘極開電壓Von的施加，在連接至該i+1第個閘極線Gi 的像素列的充電運作之後，即，該閘極開電壓Von係施加至該第i+2個閘極線Gi+2 ，該儲存訊號Vsi+1 係由該高等級電壓V+改變至該低等級電壓V-，使得該像素電極電壓係藉由上述方程式1或2所定義的變化量而減少。因此，於類似於上述第一示例LCD的方法中，由於施加至該像素電極的像素電極電壓係高於該目標像素電極電壓，該像素電極於一幅中係可達成該目標像素電極電壓。因此，相較於先前技藝，液晶之應答速度係實質上改良。
類似上述電晶體Tr5與Tr6，在施加該閘極開電壓Von至該閘極訊號(其施加至該等電晶體Tr1-Tr3)之後，該等電晶體Tr4與Tr7係於約1H期間被交替地開啟，使得該儲存訊號Vsi+1 的電壓狀態係被維持，直到下一幅。因此，該等電晶體Tr4與Tr7之運作信賴度係改良，而該儲存訊號Vsi 係被供應於一穩定的方式。
於前述方式中，由於各自的訊號產生電路之運作，該等儲存訊號Vs1 、Vs2 、...Vs2n 係由該第一儲存電極線S1 施加至最後一個儲存電極線S2n 。
如上述，該電晶體Tr1係使用來最初施加該儲存訊號電壓至相對應的儲存電極線，而其他的電晶體Tr2－Tr9係用來維持施加至該儲存電極線的儲存訊號，直到下一幅。因此，較佳的是，該等電晶體Tr2－Tr9係小於該電晶體Tr1。
又，必需瞭解的是，雖然該第二示例LCD實施例係顯示且敘述為只包括一閘極驅動器401與一儲存訊號產生器701，但本發明並非限於此。例如，上述訊號產生電路係可被施用至第1圖的LCD中。
根據本發明之訊號產生電路的第三示例實施例係參考第10圖而敘述於下。
如第10圖所示，該第三示例的訊號產生電路701a係具有實質上與第8圖之訊號產生電路701相同的構造，除了該等電容C11－C14.。因此，類似元件的進一步詳細敘述，以類似元件符號表示，而為簡潔之故而省略之。
該電容C11係形成於該電晶體Tr4與該低電壓AVSS之間。該電容C12係耦合於該電晶體Tr5與該高電壓AVDD之間。該電容係C13係耦合於該電晶體Tr7與該低電壓AVSS之間。該電容C14係耦合於該電晶體Tr6與該高電壓AVDD之間。
該等電容C11－C14作用為穩定化施加至連接至其之電晶體Tr5、Tr4、Tr7、Tr6的控制端子之電壓。即，當該等開啟的電壓係施加至該等電晶體Tr5、Tr4、Tr7、Tr6的控制端子之時，該等電容C11-C14係充電，使得施加至該等電晶體Tr5、Tr4、Tr7、Tr6的控制端子的開啟電壓係被封鎖。然而，該等電晶體Tr5、Tr4、Tr7、Tr6的控制端子之訊號係被維持於固定等級，其由於充電於該等電容C11-C14的電壓。
根據本發明而使用於示例LCD的薄膜電晶體陣列面板的示例實施例之構造係參考伴隨的圖式而詳述於下。
該薄膜電晶體(TFT)陣列面板之第一示例實施例係參考第11圖至第12B圖而敘述之，其中第11圖係為示例陣列面板的部份頂部平面圖，顯示其之單一像素區域，而第12A圖及第12B圖係為分別代表沿著第11圖之XIIA-XIIA線與XIIB-XIIB線之示例陣列面板的部份截面圖。
複數個閘極線121及複數個儲存電極線131係配置於一絕緣基板110之上，該絕緣基板係由一透明玻璃或塑膠製品所製成。該等閘極線121係通常延伸於圖中的水平方向中，而作用為傳送該等閘極訊號。該閘極線121係包括複數個向下突出的閘極電極124與端部份129，該等端部份係具有用於連接至其他層或一外部驅動電路的寬區域。
產生該等閘極訊號的閘極驅動電路(未顯示)係可安裝於一黏附於該基板110之上的可繞性印刷電壓膜(未顯示)上，或是，二擇一地，該閘極驅動電路係可直接安裝於該基板110之上，或是其可用其他方式與該基板110形成一體。於一實施例中，其中該閘極驅動電路係與該基板110形成一體，該等閘極線121係可直接連接至該閘極驅動電路。
該等儲存電極線131各通常延伸於水平方向，且包括複數個擴大部份137，其具有向下展開的寬度。該等儲存電極線131各又可包括端部份，其具有用於連接其他層或是外部驅動電路的寬區域。然而，該儲存電極線131的形狀與配置係可以各種其他方式而被更改。
於一幅的單位中，該等儲存電極線131之交替者係被施加有約5V之高等級電壓V＋與約0V的低等級電極V－之選擇性電壓。
產生該等儲存訊號的訊號產生電路(未顯示)係可安裝於一可撓性印刷電路膜(未顯示，其安裝於該基板110之上)上，或是，二擇一地，該訊號產生電路係可直接安裝於該基板110之上，或以其他方式而與該基板110形成一體。於一實施例中，其中該訊號產生電路係與該基板110形成一體，該儲存電極線121係可延伸，以直接連接至該訊號產生電路。
該等閘極線121與該等儲存電極線131係可包括一金屬，例如鋁(Al)、銀(Ag)、銅(Cu)、鉬(Mo)、鉻(Cr)、鉭(Ta)或鈦(Ti)。二擇一地，該等閘極線121與該等儲存電極線131係可具有多層的結構，包括具有不同物理性質的二傳導層(非層)。為了減少訊號遲緩或電壓降，例如，該二傳導層之一者可包括一金屬，諸如，鋁(Al)、銀(Ag)、銅(Cu)、鉬(Mo)、鉻(Cr)、鉭(Ta)或鈦(Ti)。而其他傳導層可包括一具有良好物理、化學及電接觸性質的其他材料的材料，特別是具有ITO(銦錫氧化物)與IZO(銦鋅氧化物)，例如含鉬金屬、鉻、鈦及鉭。該組合之較佳示例可包括較下的鉻層與較上的鋁合金層之組合，及較下鉬合金層與較上鋁層之組合。然而，該等閘極線121與該等儲存電極線131可由各種其他金屬或傳導材料所製成。
較佳是，該等閘極線121與該等儲存電極線131的側表面係相對於其等配置於其上的該基板110的表面，以約30°至約80°的偏向角而偏向。
由氮化矽SiNx、氧化矽SiOx或類似物所製成的一閘極絕緣層140係形成於該等閘極線121及該儲存電極線131之上。
由氫化的不定形矽(a－Si)或是多晶矽所形成的複數個半導體條151係被形成於該閘極絕緣膜140上的選定位置處。該等半導體條151係通常延伸於垂直方向，且包括複數個朝向該等閘極電極124延伸的突出物154。此外，該等半導體條151的寬度係展開於靠近該等閘極線121與該等儲存電極線131的區位處，以覆蓋其之寬區域。
複數個線形或島形歐姆接點161與165係形成於該等半導體條151之上。該等姆接點161與165可包括矽化物或是n＋氫化不定形矽，其係濃滲雜有n型不純物，例如磷(P)。該等線形歐姆接點161係包括複數個突出物163。該等突出物163與一島形歐姆接點165的聯合對係配於一聯合的半導體條151的一突出物154之上。
較佳的是，該等半導體條151與該等歐姆接點161與165的側表面亦相對於該基板100的表面，以約30°至約80°的偏向角的方式而偏向。
複數個數據線171與複數個汲極電極175係形成於該等歐姆接點161與165及該閘極絕緣膜140之上。
該等數據線171係傳送各自的數據訊號，且通常以在圖上的垂直方向延伸，以與該等閘極線121及該等儲存電極線131相交。該等數據線171係包括複數個源極電極173(其朝向該等閘極電極124而突出)及端部份179(其具有用於連接其他層或外部驅動電路的寬區域)。產生該等數據訊號的數據驅動電路(未顯示)係可安裝於一可撓性印刷電路膜(未顯示，其安裝於該基板110之上)之上，或，二擇一地，該數據驅動電路可直接安裝於該基板110之上，或是可以其他方式與該基板110形成一體。於一實施例中，其中該數據驅動電路係與該基板110形成一體，該等數據線171係可展開，以直接連接至該數據驅動電路。
該汲極電極175係與該數據線171分開，並面對一源極電極173，而以該閘極電極124嵌入於其間。該等汲極電極175各包括一寬端部及一條狀端部。該寬端部與該儲存電極線131的擴大部份重疊，而該條狀端部係藉由彎曲的源極電極173而被部份地圍繞。
一閘極電極124、一源極電極173、一汲極電極175與一半導體條的突出物154構成了一薄膜電晶體(TFT)。該薄膜電晶體的通道係形成於該源極電極173與該汲極電極175之間的突出物154中。
較佳是，該等數據線171與該等汲極電極175係由下列所製成：鉬(Mo)、耐火金屬，例如鉻(Cr)、鉭(Ta)、鈦(Ti)或是其等各自之合金。該等數據線171與該等汲極電極175可具有多層結構，包括一耐火金屬層(未顯示)與一低電阻傳導層(未顯示)。該多層結構之示例係包括一較低鉻(或鉬合金)層與一較上鋁合金層之雙層結構，與一較低鉬合金層、一中間的鋁合金層及一較上鉬合金層的三層結構。然而，該數據線171與該汲極電極175係可由取代上列之各種其他金屬及傳導材料所製成。
較佳是，該等數據線171與該等汲極電極175的側表面亦相對於該基板110的表面，以約30°至約80°的偏向角而偏向。
該等歐姆接點161與165係僅被嵌入於下方的半導體條151與上方的數據線171與該等汲極電極175之間，作用為減少其間各自的接點電阻。於大部份的區位中，雖然該等半導體條151的寬度係小於該等數據線171的寬度，但是在該等閘極線121與該等儲存電極線121彼此相交之部份的寬度是擴大的，如上述。該等半導體條151係具有不被該等數據線171與該等汲極電極175所覆蓋的曝露部份，例如配置於該等源極電極173與該等汲極電極175之間的部份。
一鈍化層180係形成於該數據線171、該汲極電極175及該等半導體條151的曝露部份之上。該鈍化層180係由有機或無機絕緣材料所製成，且可具有一平面化的上表面。該絕緣材料的示例係包括氮化矽及氧化矽。該有機絕緣材料可具有光敏性，其之電介質常數係以約4.0或更少為較佳。二擇一地，為了備置有機層的較佳絕緣性質與該等半導體條151的曝露部份之健全防護，該鈍化層180可加入一較下的無機層與一較上有機層的雙層結構。
分別曝露該等數據線171之端部份179與該等汲極電極175的複數個接觸孔182與185係形成於該鈍化層180之上。曝露該等閘極線121之端部份129的複數個接觸孔181係形成於該鈍化層180與該閘極絕緣層140之上。
複數個像素電極191與複數個接點輔助物81與82係形成於該鈍化層180之上。該等像素電極191係可由透明傳導材料所製成，例如，ITO與IZO或是一耐火金屬，例如，鋁、銀及鉻或是其等之合金。
該像素電極191係經由該接觸孔185而物理上及電性地連接至該汲極電極175，且接收藉由該汲極電極175所施加的一數據電壓。施加有該數據電壓的該像素電極191，與一共同電極(未顯示，其配置於其他顯示面板(未顯示)，且施加有共同電壓)一起產生一電場。該電場決定該液晶層(未顯示)的液晶分子的配向，該液晶層配置於兩個電極之間。通過該液晶層的光線之極性係依據該等液晶分子的配向而改變。該像素電極191與該共同電極係構成一電容(於此處稱為液晶電容)，其在該薄膜電晶體關閉之後維持被施加的電壓。
藉由重疊該像素電極191與該汲極電極175(其藉由該儲存電極線131而電性連接至該像素電極191)所形成的一電容係稱為一儲存電容，且其增加了液晶電容的電壓儲存容量。由於該儲存電極線131之擴大部份137，重疊的面積係增加，使得該儲存電容的靜電電容量係增大。
該等接點輔助物81與82係分別經由該等接觸孔181與182而連接至該等閘極線121的端部份129與該等數據線171的端部份179。因此，該等接點輔助物81與82係作用為增加該等閘極線121與數據線171之端部份129與179對於外部裝置的黏性，且保護該等端部份129與179。
根據本發明之一薄膜電晶體陣列面板的另一示例實施例係參考第13圖至第14b圖而敘述於下，其中第13圖係為示例陣列面板的部份頂部平面圖，而第14A圖與第14B圖分別是沿著第13圖之XIVA－XIVA線與XIVA－XIVA線之該示例陣列面板的截面圖。
由第13圖可見，該示例TFT陣列面板的構造係實質上與顯示於第11圖至第12B圖所示者相同。具有閘極電極124與端部份129的複數個閘極線121與具有複數個擴大部份137的複數個儲存電極線131係配置於該基板110之上。一閘極絕緣層140、複數個具有突出物154的半導體條151、複數個具有突出物163的線形歐姆接點161、複數個島形歐姆接點165係以前述順序相繼地配置於其上。該等源極電極173、複數個具有端部份179之數據線171及複數個汲極電極175係配置於該等歐姆接點161與165之上。一鈍化層180係配置於其上。複數個接觸孔181、182及185係形成於該鈍化層180與該閘極絕緣層140之內。複數個像素電極與複數個接點輔助物81與82係配置於其上。
不似顯示於第11圖至第12B圖的示例TFT陣列面板，於此示例陣列面板中，該等半導體條151係具有與該數據線171、該汲極電極175及下方的歐姆接點161與165實質上相同的平面形狀，除了該等薄膜電晶體所配置之處的突出物154。即，該等半導體條151係具有未曝露部份(其配置於該等數據線171、該等汲極電極175及下方的歐姆接點161與165之下方)與曝露部份(其在該等源極電極173與該汲極電極175之間並不是無覆蓋的)。
根據揭示於本說明書之示例實施例，在共同電壓被固定於一選定的電壓之後，該等儲存訊號(其之等級係於選定時間的期間內改變)係被施加至該等儲存電極線。之後，具有不同電壓的儲存訊號係被施加至該等鄰接的儲存電極線。因此，該像素電極電壓之範圍係變寬了，且因此，該像素電壓的範圍亦變寬。由於代表灰色的電壓範圍係變寬，顯示之影像品質因而改善。
相較於一固定儲存訊號被施加的例子，於此例子中，其中具有相同範圍的數據電壓係被施加，該像素電極的相對寬範圍可被產生。因此，顯示的能量消耗係減少。此外，該共同電壓係固定於一固定值，使得顯示的能量消耗更進一步減少。
此外，由於該像素電極電壓的範圍在液晶充電運作的完成之前係寬於在充電運作完成之後的像素電極電壓之範圍，高於或低於該目標電壓的一電壓係於起始驅動液晶的時間點施加，而液晶材料的應答速度因而改良。
又，於約1H的期間內，該等訊號產生電路的兩輸出電晶體係交替地運作，而施加通過該儲存電極線的該儲存訊號係維持，直到下一幅為止。因此，用於維持該儲存訊號的電晶體運作之信賴度係被改良，而該等電晶體的耐久性亦被改良。因此，一穩定儲存訊號的供應變得可能。
雖然本發明已敘述及說明關於其之目前所考量用以實施之示例實施例，但本發明所屬領域中具有通常知識者可以瞭解到的是，本發明不應限於其所揭示的實施例，但是，相反地，本發明意欲涵蓋包括於隨附申請專利範圍之精神與範疇內的各式改變形式與等效配置。
3．．．液晶層、液晶材料層
81．．．接觸輔助物
82．．．接觸輔助物
100．．．面板
110．．．基板
121．．．閘極線
124．．．閘極電極
129．．．端部份、閘極線
131．．．儲存電極線
137．．．擴大部份、儲存電極線
140．．．閘極絕緣層
151．．．半導體條
154．．．突出物、半導體條
161．．．歐拇接點
163．．．突出物、歐拇接點
165．．．歐姆接點
171．．．數據線
173．．．源極電極
175．．．汲極電極
179．．．端部份、數據線
180．．．鈍化層
182．．．接觸孔
185．．．接觸孔
191．．．像素電極
200．．．面板
230．．．彩色濾光片
270．．．共同電極
300．．．液晶面板總成
301．．．液晶面板總成
400．．．閘極驅動器、驅動裝置、處理單元裝置
401．．．閘極驅動器、驅動裝置、處理單元裝置
400a．．．閘極驅動電路
400b．．．閘極驅動電路
500．．．數據驅動器、驅動裝置、處理單元裝置
600．．．訊號控制器、驅動裝置、處理單元裝置
700a．．．訊號產生電路、儲存訊號產生電路
700b．．．訊號產生電路、儲存訊號產生電路
700．．．儲存訊號產生器
701．．．儲存訊號產生器
701a．．．儲存訊號產生器
710．．．訊號產生電路
800．．．灰色電壓產生器、驅動裝置、處理單元裝置
PX．．．像素
Clc ．．．液晶電容
Cst ．．．儲存電容
CONT1．．．控制訊號
CONT2．．．控制訊號
CONT3．．．控制訊號
CK1．．．時脈訊號
CK1B．．．時脈訊號
CK2．．．時脈訊號
DE．．．數據賦能訊號
D1 －Dm ．．．數據線、訊號線
G1 －G2n ．．．閘極線、訊號線
Gd ,Gd1 ．．．閘極線、訊號線
IP．．．輸入端子
OP．．．輸出端子
S1 －S2n ．．．儲存電極線、訊號線
Hsync．．．水平同步訊號
Vsync．．．垂直同步訊號
Q．．．切換元件
R．．．輸入影像訊號
G．．．輸入影像訊號
B．．．輸入影像訊號
DAT．．．輸出影像訊號、處理影像訊號
HCLK．．．數據時脈訊號
LOAD．．．負載訊號
MCLK．．．主要時脈訊號
OE．．．輸出賦能訊號
RVSL．．．反向訊號
STV1．．．掃描起點訊號
STV2．．．掃描起點訊號
Vcom．．．共同電壓
Von．．．閘極開電壓
Voff．．．閘極關電壓
Tr1－Tr9．．．電晶體：電晶體
C1－C4．．．電容
C11－C14．．．電容
AVSS．．．低電壓
AVDD．．．高電壓
STi－1－STi＋2．．．訊號產生電路
gi －gi＋3 ．．．閘極訊號
Vsi．．． 儲存訊號
Vh1．．．高等級電壓
Vh2．．．高等級電壓
V＋．．．高等級電壓
Vl1．．．低等級電壓
Vl2．．．低等級電壓
V－．．．低等級電壓
第1圖係為根據本發明之液晶顯示器(LCD)之示例實施例之機能方塊圖；第2圖係為第1圖之示例液晶顯示器(LCD)之單一像素的等效電路圖的部份透視圖；第3圖係為根據本發明之訊號產生電路的示例實施例電路圖；第4圖係為說明第3圖之訊號產生電路之訊號時間的圖式；第5圖係為說明在第3圖之示例訊號產生電路之運作期間，對應於液晶層速度與像素電極電壓之改變圖；第6圖係為說明於傳統液晶顯示器(LCD)中，對應於液晶層速度與像素電極電壓之改變圖；第7圖係為根據本發明之液晶顯示器之另一示例實施例的機能方塊圖；第8圖係為根據本發明之訊號產生電路之另一示例實施例的電路圖；第9圖係為說明第8圖之訊號產生電路之訊號時間的圖；第10圖係為根據本發明之訊號產生電路之另一示例實施例的電路圖；第11圖係為根據本發明之液晶顯示器(LCD)之薄膜電晶體(TFT)矩陣面板之示例實施例之部份頂平面圖(顯示其之單一像素區域)；第12A圖及第12B圖係為第11圖之示例的薄膜電晶體(TFT)矩陣面板之部份截面圖，其等分別沿著第11圖之XIIA－XIIA線與XIIB－XIIB線之截面；第13圖係為根據本發明之液晶顯示器(LCD)之薄膜電晶體(TFT)矩陣面板的另一實施例的部份頂平面圖；第14A圖及第14B圖係為第131圖之薄膜電晶體(TFT)矩陣面板之部份截面圖，其等分別沿著第11圖之XIVA－XIVA線與XIVA－XIVA線之截面。
701．．．儲存訊號產生器
CK1．．．時脈訊號
CK1B．．．時脈訊號
CK2．．．時脈訊號
IP．．．輸入端子
OP．．．輸出端子
Tr1－Tr9．．．電晶體：電晶體
C1－C4．．．電容
AVSS．．．低電壓
AVDD．．．高電壓
STi－1－STi＋2．．．訊號產生電路

Claims (20)

  1. 一種顯示裝置，於複數個幅中，該顯示裝置係建構為顯示影像，該顯示裝置係包含：複數個閘極線，其適於傳送複數個閘極訊號；複數個數據線，其適於傳送複數個數據電壓；複數個儲存電極線，其基於該等閘極訊號而適於傳送複數個儲存訊號；複數個像素，其排列成一具有複數列的矩陣，其中各像素係包含一連接至該等閘極線之一者與該等數據線之一者的切換元件、一連接至該切換元件與一共同電壓的液晶電容、以及一連接至該切換元件與該等儲存電極線之一者的儲存電容；以及複數個訊號產生電路，其連接至該等儲存電極線，其中，在緊接於該等液晶電容與儲存電容之像素的一聯合列已經藉由該等數據電壓而充電之後，對於一第一閘極訊號的一閘極開電壓及一第一控制訊號，各個該等訊號產生電路係適於施加一具有第一或第二電壓的儲存訊號至該等儲存電極線的一聯合者；對於一第二閘極訊號的一閘極開電壓與第二及第三控制訊號，各個該等訊號產生電路係適於維持一預先決定期間的該儲存訊號之電壓；以及在該第二閘極訊號輸出一閘極關電壓之後，二擇一地對於每一預先決定期間的該第二控制訊號及該第三控制訊號之一者，各個該等訊號產生電路係適於維持該儲存訊號的電壓。
  2. 如申請專利範圍第1項之顯示裝置，其中施加至鄰接儲存電極線的該等儲存訊號係具有彼此不同的電壓等級。
  3. 如申請專利範圍第1項之顯示裝置，其中施加至相同儲存電極線的儲存訊號係具有每個顯示幅反向的一電壓等級。
  4. 如申請專利範圍第1項之顯示裝置，其中該共同電壓係是一固定電壓。
  5. 如申請專利範圍第1項之顯示裝置，其中該預先決定期間是約一個水平期間(1H)。
  6. 如申請專利範圍第1項之顯示裝置，其中該第一控制訊號之波形係同於該第三控制訊號之波形。
  7. 如申請專利範圍第6項之顯示裝置，其中該第二控制訊號之波形係與該第三控制訊號之波形相反。
  8. 如申請專利範圍第6項之顯示裝置，其中該等第一、第二及第三控制訊號各具有一第一電壓等級及一高於該第一電壓等級的第二電壓等級，且於約1H的時間期間，交換於該第一及第二電壓等級之間。
  9. 如申請專利範圍第8項之顯示裝置，其中該第一閘極訊號的閘極開電壓與該第二閘極訊號的閘極開電壓之間的施加時間係約1H的差距。
  10. 如申請專利範圍第8項之顯示裝置，其中該等訊號產生電路各包含一具有連接至該等閘極線的其中一者的一控制端子的第一電晶體、一連接至該第一控制訊號的輸出端子，以及一連接至該等儲存電極線的其中一者的輸出端子。
  11. 如申請專利範圍第10項之顯示裝置，其中該等訊號產生電路各又包含一第二電晶體與一第三電晶體，該第二電晶體係具有一連接至該閘極線的控制端子與一連接至該第二控制訊號的輸出端子，該第三電晶體係具有一連接至該閘極線的控制端子及一連接至該第三控制訊號的輸出端子。
  12. 如申請專利範圍第11項之顯示裝置，其中該等訊號產生電路各又包含一第四電晶體及一第五電晶體，該第四電晶體係具有一連接至該等閘極線之另一者的控制端子及一連接至該第二控制訊號的輸出端子，以及該第五電晶體係具有一連接至該等閘極線之另一者的控制端子及一連接至該第三控制訊號的輸出端子。
  13. 如申請專利範圍第12項之顯示裝置，其中該等訊號產生電路各又包含：一第一電容，其具有一第一端子與一第二端子，該第一端子係連接至該第二電晶體的一輸出端子，該第二端子係連接至該第三控制訊號；一第二電容，其具有一第一端子及一第二端子，該第一端子係連接至該第三電晶體的一輸出端子，而該第二端子係連接至該第二控制訊號；一第六電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第一電容的該第一端子，該輸入端子係連接至該儲存電極線，而該輸出端子係連接至該第一驅動電壓；一第七電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第二電容的該第一端子，該輸入端子係連接至該第二驅動電壓，而該輸出端子係連接至該儲存電極線。
  14. 如申請專利範圍第13項之顯示裝置，其中該等訊號產生電路各又包含：一第三電容，其具有一第一端子與一第二端子，該第一端子係連接至該第四電晶體之一輸出端子，而該第二端子係連接至該第三控制訊號；一第四電容，其具有一第一端子與一第二端子，該第一端子係連接至該第五電晶體之一輸出端子，而該第二端子係連接至該第二控制訊號；一第八電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第三電容的該第一端子，該輸入端子係連接至該第二驅動電壓，而該輸出端子係連接至該儲存電極線；以及一第九電晶體，其具有一控制端子、一輸入端子與一輸出端子，該控制端子係連接至該第四電容的該第一端子，該輸入端子係連接至該儲存電極線，而該輸出端子係連接至該第一驅動電壓。
  15. 如申請專利範圍第14項之顯示裝置，其中該第一驅動電壓係低於該第二驅動電壓。
  16. 如申請專利範圍第15項之顯示裝置，其中該第一驅動電壓係約0V。
  17. 如申請專利範圍第13項之顯示裝置，其中而該第二驅動電壓係約5V。
  18. 如申請專利範圍第15項之顯示裝置，其中該第二電壓等級係高於該第二驅動電壓。
  19. 如申請專利範圍第18項之顯示裝置，其中該第二電壓等級係約15V。
  20. 如申請專利範圍第14項之顯示裝置，其又包含：一第五電容，其連接於該第六電晶體之該控制端子與該第一驅動電壓之間；一第六電容，其連接於該第七電晶體之該控制端子與該第二驅動電壓之間；一第七電容，其連接於該第八電晶體之該控制端子與該第二驅動電壓之間；以及一第八電容，其連接於該第九電晶體之該控制端子與該第一驅動電壓之間。
TW096106162A 2006-02-20 2007-02-16 顯示裝置 TWI416475B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016270A KR101197058B1 (ko) 2006-02-20 2006-02-20 표시 장치의 구동 장치

Publications (2)

Publication Number Publication Date
TW200737113A TW200737113A (en) 2007-10-01
TWI416475B true TWI416475B (zh) 2013-11-21

Family

ID=38427680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096106162A TWI416475B (zh) 2006-02-20 2007-02-16 顯示裝置

Country Status (5)

Country Link
US (1) US7705819B2 (zh)
JP (1) JP5470609B2 (zh)
KR (1) KR101197058B1 (zh)
CN (1) CN101083068B (zh)
TW (1) TWI416475B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112551B1 (ko) * 2005-02-07 2012-02-15 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20070013013A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 표시 장치
KR20070060757A (ko) * 2005-12-09 2007-06-13 삼성전자주식회사 표시 장치 및 그 구동 장치
KR101219043B1 (ko) 2006-01-26 2013-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
KR101252002B1 (ko) * 2006-05-23 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치
KR101246830B1 (ko) * 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US8432344B2 (en) * 2008-05-27 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display
US8373621B2 (en) * 2009-12-01 2013-02-12 Samsung Display Co., Ltd. Array substrate and liquid crystal display device having the same
JP5153011B2 (ja) * 2010-07-30 2013-02-27 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
US20130162508A1 (en) * 2011-12-21 2013-06-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving Circuit of a Liquid Crystal Panel and an LCD
JP6046592B2 (ja) * 2013-03-26 2016-12-21 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR102396288B1 (ko) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001174784A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 液晶表示装置
US20020154084A1 (en) * 2000-06-16 2002-10-24 Yukio Tanaka Active matrix display device, its driving method, and display element
US6556646B1 (en) * 1998-10-21 2003-04-29 Lg. Philips Lcd Co., Ltd. Shift register
TW200411258A (en) * 2002-12-17 2004-07-01 Lg Philips Lcd Co Ltd Bi-directional driving circuit for liquid crystal display device
TW200521949A (en) * 2003-12-30 2005-07-01 Boe Hydis Technology Co Ltd Driving circuit of liquid crystal display

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP3866070B2 (ja) * 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
JP2002203397A (ja) * 2000-10-24 2002-07-19 Alps Electric Co Ltd シフトレジスタ回路、表示装置およびイメージセンサ
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP2002311879A (ja) 2001-04-09 2002-10-25 Sharp Corp 走査信号分岐回路およびアクティブマトリクス基板
JP4761643B2 (ja) 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP5044876B2 (ja) * 2001-05-31 2012-10-10 パナソニック株式会社 液晶表示装置の駆動方法および液晶表示装置
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100877456B1 (ko) * 2001-08-08 2009-01-07 소니 가부시끼 가이샤 표시 구동 방법, 표시 소자, 및 표시 장치
JP2003295157A (ja) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4051007B2 (ja) 2003-08-08 2008-02-20 株式会社日立製作所 シフトレジスタ回路及びそれを用いた表示装置
JP4232599B2 (ja) 2003-10-16 2009-03-04 ソニー株式会社 レベル変換回路および表示装置
JP2005128101A (ja) * 2003-10-21 2005-05-19 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
JP2005285168A (ja) 2004-03-29 2005-10-13 Alps Electric Co Ltd シフトレジスタ及びそれを用いた液晶駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556646B1 (en) * 1998-10-21 2003-04-29 Lg. Philips Lcd Co., Ltd. Shift register
JP2001174784A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 液晶表示装置
US20020154084A1 (en) * 2000-06-16 2002-10-24 Yukio Tanaka Active matrix display device, its driving method, and display element
TW200411258A (en) * 2002-12-17 2004-07-01 Lg Philips Lcd Co Ltd Bi-directional driving circuit for liquid crystal display device
TW200521949A (en) * 2003-12-30 2005-07-01 Boe Hydis Technology Co Ltd Driving circuit of liquid crystal display

Also Published As

Publication number Publication date
US7705819B2 (en) 2010-04-27
CN101083068A (zh) 2007-12-05
TW200737113A (en) 2007-10-01
JP2007226233A (ja) 2007-09-06
US20070195049A1 (en) 2007-08-23
KR101197058B1 (ko) 2012-11-06
JP5470609B2 (ja) 2014-04-16
KR20070083039A (ko) 2007-08-23
CN101083068B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
TWI416475B (zh) 顯示裝置
TWI408635B (zh) 顯示器裝置、驅動裝置、及驅動顯示器裝置之方法
TWI397880B (zh) 顯示裝置及其驅動方法
TWI430241B (zh) 顯示器裝置
US20050219196A1 (en) Liquid crystal display
TWI396023B (zh) 液晶顯示器
JP4626664B2 (ja) 液晶表示装置
JP4710953B2 (ja) 液晶表示装置及びその駆動方法
EP1796073A2 (en) Display device
EP1533652B1 (en) Liquid crystal display device and driving method therefor
JPWO2007029381A1 (ja) 表示装置ならびにその駆動回路および駆動方法
JP2005352455A (ja) 表示装置用駆動装置及び表示板
JP2010139775A (ja) 液晶表示装置
KR100898791B1 (ko) 액정표시장치의 구동장치 및 방법
EP1909256B1 (en) Liquid crystal display and driving method therefor
KR20080054545A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees