TWI412011B - 光電裝置 - Google Patents

光電裝置 Download PDF

Info

Publication number
TWI412011B
TWI412011B TW098113974A TW98113974A TWI412011B TW I412011 B TWI412011 B TW I412011B TW 098113974 A TW098113974 A TW 098113974A TW 98113974 A TW98113974 A TW 98113974A TW I412011 B TWI412011 B TW I412011B
Authority
TW
Taiwan
Prior art keywords
potential
line
signal
gate
pixel
Prior art date
Application number
TW098113974A
Other languages
English (en)
Other versions
TW201003628A (en
Inventor
Shin Fujita
Original Assignee
Japan Display West Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display West Inc filed Critical Japan Display West Inc
Publication of TW201003628A publication Critical patent/TW201003628A/zh
Application granted granted Critical
Publication of TWI412011B publication Critical patent/TWI412011B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Description

光電裝置
本發明係有關光電裝置，尤其有關液晶顯示裝置等具備有像素電極及與像素電極相對向地配置的對向電極之光電裝置。
以往，具備有像素電極及與像素電極相對向地配置的對向電極之顯示裝置已為人所知(參照例如下述之專利文獻1)。
上述專利文獻1係揭示一種液晶顯示裝置，其具備有以夾住液晶的方式配置的像素電極及對向電極和用以保持像素電極的電位的蓄積電容(保持電容)。上述專利文獻1中記載的液晶顯示裝置係構成為：若寫入的影像信號為高電位側，則在影像信號之寫入後使蓄積電容的電位變動至高電位側，若寫入的影像信號為低電位側，則在影像信號之寫入後使蓄積電容的電位變動至低電位側。
專利文獻1：日本特開2002-196358號公報
然而，在上述專利文獻1中記載的液晶顯示裝置中，當進行上述動作時，由於使保持電容的電位變動，而像素電極的電位會變動至高電位側及低電位側的兩側，另一方面，像素電極的電位的振幅增加達變動至高電位側及低電位側的量。因此，用於進行對像素電極的影像信號之寫入的導通關斷(On/Off)控制的閘極信號亦必須隨著增大，因而有難以降低消耗電力的問題點。
本發明乃為了解決上述課題而研創者，本發明的一目的在於提供能夠降低消耗電力的光電裝置。
本發明第1態樣的光電裝置係具備：像素電極，係對應於閘極線與資料線的交叉而設置；對向電極，係以隔著光電物質與像素電極相對向之方式配置；及保持電容，係一端連接於像素電極；且構成為：當透過資料線而供給至像素電極的資料線信號係相對於對向電極的電位對應至正極性寫入時，在資料線信號之寫入後使保持電容的另一端的電位變動至高電位側，並且，當資料線信號係相對於對向電極的電位對應至負極性寫入時，在資料線信號之寫入的前後將保持電容的另一端的電位維持在一定之大小。
如上所述，在本發明第1態樣的光電裝置中，寫入至像素電極的資料線信號係相對於對向電極的電位對應至負極性寫入(低電位側)的情形的控制係相異於寫入至像素電極的資料線信號係相對於對向電極的電位對應至正極性寫入(高電位側)的情形，而是在將保持電容的電位維持在一定之大小的狀態下進行資料線信號之寫入。亦即，由於在對像素電極進行資料線信號的寫入後不使像素電極的電位變動至低電位側，從而能夠減小像素電極的電位的變動的振幅大小。是以，能夠隨之而亦減小用以進行對像素電極進行資料線信號之寫入的導通關斷控制之信號(閘極信號)的振幅。藉此，由於閘極信號的振幅減小，從而能夠降低對像素電極進行資料線信號之寫入時的消耗電力。
在上述一態樣的光電裝置中，較佳為，復具備：像素電晶體，係連接於像素電極；閘極線，係供給用以對像素電晶體進行導通關斷控制的閘極信號；閘極線掃描部，係掃描閘極線；及驅動用電源，係供給驅動用電源電位予閘極線掃描部；且構成為：以供給至像素電晶體的閘極信號的關斷電位作為光電裝置的基準電位。依據此種構成，由於僅在相對於基準電位之高電位側(正極性側)控制閘極信號的導通電位及關斷電位(基準電位)，因此能夠不需另外設置相對於基準電位之負極性側的電源而驅動閘極線。藉此，能夠抑制電源數的增加。
此時，較佳為，復具備：電容線，係連接於保持電容；及電容線控制電路，係透過電容線而控制保持電容的電位；且構成為：電容線控制電路係與閘極線連接，並且根據供給自閘極線的閘極信號來控制保持電容的電位。依據此種構成，由於能夠不需另外產生用以控制保持電容的電位之信號而控制保持電容的電位，從而能夠抑制電路的複雜化。
在具備上述電容線及電容線控制電路的構成中，較佳為，電容線控制電路係就每一電容線來設置；該光電裝置復具備：複數個像素，係分別具有像素電晶體；及假性(dummy)閘極線，係連接於與首段的電容線相對應而配置的電容線控制電路；且構成為：於首段電容線，係根據由假性閘極線所供給的假性閘極信號而自與首段電容線相對應而配置的電容線控制電路供給有用以控制與首段電容線對應的保持電容的電位之信號。依據此種構成，能夠根據假性閘極信號而容易地控制與首段的電容線對應的保持電容的電位。
在具備上述複數個像素的構成中，較佳為，複數個像素係配置成行列狀；且構成為：就配置成行列狀的複數個像素的每一水平線(line)，將供給至像素電極的資料信號切換為相對於對向電極的電位為正極性的資料線信號、和相對於對向電極的電位為負極性的資料線信號。依據該構成，由於對複數個像素就每一水平線交替供給對應至高電位側的資料線信號和對應至低電位側的資料線信號，因此能夠抑制液晶的殘影(image sticking)的發生。
在具備上述複數個像素的構成中，較佳為，分別就每一列份的像素，各設置1條電容線及1個電容線控制電路。依據該構成，能夠就每一列份的像素確實地控制保持電容的電位。
在具備上述複數個像素的構成中，較佳為，分別就每複數列份的像素，各設置1條電容線及1個電容線控制電路。依據該構成，由於1條電容線各對應複數列份的像素，從而能夠抑制電容線條數的增加。是以，電容線的條數較少，從而能夠使各像素的光源穿透率增加。亦即，能夠使像素的開口率增加。此外，由於電容線控制電路的個數較少，從而能夠使電路構成簡單化。
此時，較佳為，構成為：在資料線信號的寫入時，就每一1垂直期間，交替進行：從前段的像素至後段的像素一次1段依順序進行循序寫入的第1寫入形式、與從前段的像素至後段的像素每2段以與第1寫入形式相反的順序進行寫入的第2寫入形式。
在具備上述複數個像素的構成中，較佳為，復具備：閘極線掃描部，係掃描閘極線；及顯示部，係含有複數個像素；閘極線掃描部係在包夾顯示部之位置各配置有1個。依據該構成，以包夾顯示部的方式來配置而設置有2個閘極線掃描部，藉此，相較於閘極線掃描部為1個的情形，能夠縮短從閘極線掃描部到各像素為止的閘極線的距離，從而能夠制抑制配線電阻值及配線電容值的大幅增加。結果，能夠使時間常數降低，是以能夠正確地對各像素進行資料線信號之寫入。
本發明第2態樣的電子機器係具備具有上述構成的光電裝置。依據該構成，可獲得能夠降低消耗電力的電子機器。
以下，根據圖式說明本發明實施形態。
(第1實施形態)
第1圖係顯示本發明第1實施形態的液晶顯示裝置的整體構成之方塊圖。第2圖係用以說明本發明第1實施形態的液晶顯示裝置的詳細構成之電路圖。首先參照第1圖及第2圖，說明本發明第1實施形態的液晶顯示裝置100的構成。另外，在第1實施形態中係針對將本發明應用於屬於光電裝置的一例之液晶顯示裝置之例進行說明。
如第1圖所示，本發明第1實施形態的液晶顯示裝置100係具備：顯示畫面部1、V驅動器2、H驅動器3、及電容線驅動電路4。於顯示畫面部1，複數個像素1a係配置成矩陣狀。另外，為使圖面簡化，於第1圖係僅圖示8像素份的像素1a。另外V驅動器2係本發明的「閘極線掃描部」的一例。
於V驅動器2及H驅動器3係分別連接有複數條閘極線2a及資料線3a。閘極線2a及資料線3a係以相互正交的方式配置。此外，在閘極線2a及資料線3a相交正交的位置配置有像素1a。
V驅動器2係具備移位暫存器2b及輸出控制電路2c，並且具有作為閘極線2a的驅動電路之功能。具體而言係構成如下，從驅動IC 10對V驅動器2內的移位暫存器2b供給有取樣脈波(SP)、時脈(clock)信號(CLK)、致能信號(ENB)、及驅動用電源電位(Va)，並根據該等信號及驅動用電源電位而從移位暫存器2b產生輸出信號。接著將該輸出信號依序供給至輸出控制電路2c，並從輸出控制電路2c對閘極線2a輸出閘極信號。此外，H驅動器3係具有將供給自驅動IC 10的影像信號經由資料線3a依序供給至後述的像素電極1c之功能。另外，驅動IC 10係本發明的「驅動用電源」的一例，影像信號係本發明的「資料線信號」的一例。
此外，各像素1a係由像素電晶體1b(TFT)、像素電極1c、對向電極1d、及保持電容1e所構成。像素電晶體1b的源極區域S係連接於資料線3a，而像素電晶體1b的汲極區域D則連接於像素電極1c的一方的電極及保持電容1e的一方的電極(本發明的「保持電容的一端」的一例)。此外，像素電晶體1b的閘極G係連接於閘極線2a。此外對向電極1d係經由LCCOM線5而連接於COM驅動器(未圖示)。此外，保持電容1e的另一方的電極(本發明的「保持電容的另一端」的一例)係連接於電容線4a，並且電容線4a係連接於電容線驅動電路4。此外，在像素電極1c與對向電極1d之間係封入液晶6。
在此，第1實施形態的電容線驅動電路4係具備複數個就每一條電容線4a(圖中的SC1、SC2、SC3、…)而設置的電容線控制電路4b。電容線控制電路4b係分別具有用以驅動相對應的電容線4a之功能。此外，分別就每一列份的像素1a，各設置1條電容線4a及1個電容線控制電路4b。
此外，於各電容線控制電路4b分別連接有連接於前段的列的像素1a之閘極線2a及連接於後段的列的像素1a之閘極線2a。具體而言，例如在第1圖中形成有如下狀態：於與第2段的列的像素1a相對應的電容線控制電路4b連接有連接於前段的列的像素1a之閘極線2a(圖中的Gate1)、及連接於後段的列的像素1a之閘極線2a(圖中的Gate3)之狀態。
在此，在第1實施形態中，於與首段的列的像素1a相對應的電容線控制電路4b係連接有連接於後段的列的像素1a之閘極線2a(圖中的Gate2)及假性閘極線2a(圖中的DM)。
此外，在第1實施形態中，於各電容線控制電路4b係連接有：COMH線7a，用以經由電容線4a將COMH信號的電位位準(圖中的COMH)供給至保持電容1e；及COML線7b，用以經由電容線4a將COML信號的電位位準(圖中的COMl)供給至保持電容1e。此外，COMH信號係為使保持電容1e的電位變動至高電位側的H位準的信號，而COML信號則為使保持電容1e的電位變動至低電位側(相對於高電位側電位之低電位)的L位準的信號。此外，於各電容線控制電路4b係連接有用以供給極性選擇性號(圖中的POL)的POL線8，該極性選擇性號係用以選擇從各電容線控制電路4b對電容線4a輸出COMH信號與COML信號其中任一方的信號。
藉由上述構成，各電容線控制電路4b係構成為根據假性閘極信號或閘極信號與極性選擇信號來對相對應的電容線4a輸出COMH信號及COML信號其中任一方的信號。詳細的動作情形於後說明。
接著，針對電容線驅動電路部4的詳細電路圖進行說明。如第2圖所示，各電容線控制電路4b係設置為依奇數段與偶數段而有相異的電路構成。首先針對奇數段的電容線控制電路4b的電路構成進行說明。各電容線控制電路4係分別由下列電路所構成：由兩個反相器4c所構成的閂鎖(latch)電路、電晶體4e及4f、NAND電路4g、由轉移閘(transfer gate)電晶體所構成的開關(switch)部4h及4i、及反相器4j。其中，開關部4h及4i(轉移閘電晶體)係藉由並聯連接n型MOS電晶體與p型MOS電晶體而構成。
閂鎖電路4d的一方的連接部係連接電晶體4e的源極及汲極其中的一方，且於電晶體4e的源極及汲極其中的另一方供給有L位準的信號(圖中的VL)。此外，同樣地，於閂鎖電路4d的另一方的連接部係經由節點1(ND1)連接電晶體4f的源極及汲極其中的一方。此外，構成為於電晶體4f的源極及汲極其中的另一方係供給有L位準的信號(VL)。
此外，屬於閂鎖電路4d與電晶體4f之連接部分的節點1(ND1)係連接於NAND電路4g的一方的輸入側。此外，NAND電路4g的另一方的輸入側係連接於POL線8。此外，NAND電路4g的輸出側係經由節點2(ND2)與反相器4j的輸入側連接。此外，NAND電路4g的輸出側係在節點2(ND2)分別連接於開關部4h的p型電晶體側的閘極與開關部4i的n型電晶體側的閘極。此外，反相器4j的輸出側係連接於開關部4h的n型電晶體側的閘極與開關部4i的p型電晶體側的閘極。此外，開關部4h的一方的連接部係連接於COML線7b，而另一方的連接部則連接於電容線4a。此外，開關部4i的一方的連接部係連接於COMH線7a，而另一方的連接部則連接於電容線4a。
此外，偶數段的電容線控制電路4b係構成為在上述奇數段的電容線控制電路4b的構成中再加上反相器4k。具體而言，例如，如第2段的電容線控制電路4b所示，NAND電路4g的另一方的輸入側與反相器4k的輸出側連接，且反相器4k的輸入側與POL線8連接。
此外，奇數段及偶數段的各個電容線控制電路4b中，於電晶體4e的閘極係連接有與前段的列的像素1a相對應的閘極線2a，且於電晶體4f的閘極係連接有與後段的列的像素1a相對應的閘極線2a。具體而言，例如，於第2段的電容線控制電路4b的電晶體4e的閘極係連接有與前段的列的像素1a相對應的閘極線2a(與Gate1相對應的閘極線2a)，且於電晶體4f的閘極係連接有與後段的列的像素1a相對應的閘極線2a(與Gate3相對應的閘極線2a)。此外，於首段的電容線控制電路4b的電晶體4e的閘極係連接有假性閘極線2d。
第3圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的動作之時序圖。第4至7圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的詳細動作之圖。接著參照第2至7圖，針對本發明第1實施形態的液晶顯示裝置100中的影像信號之寫入時的動作進行說明。
首先，如第3圖所示，於最初的1垂直期間內(圖中的1V期間)，從POL線8(參照第2圖)持續供給H位準的極性選擇信號(第3圖中的POL)。此時，於時間t1，H位準的假性閘極信號係根據時脈信號，經由假性閘極線2d供給至首段的電容線控制電路4b的電晶體4e的閘極。藉此，經由該電晶體4e的源極及汲極將L位準的信號(第2圖中的VL)供給至閂鎖電路4d。此時，L位準的信號因閂鎖電路4d內的反相器4c而反轉並被記憶(閂鎖)，而使閂鎖電路4d的節點1(ND1)側維持在H位準的狀態。藉此，從閂鎖電路4d經由節點1(ND1)供給H位準的信號至NAND電路4g的一方的輸入側。
此外，此時由於H位準的信號經由POL線8供給至NAND電路4g的另一方的輸入側，因此從NAND電路4g的輸出側會輸出L位準的信號。接著，該L位準的信號係經由節點2(ND2)供給至分別構成開關部4h及4i的電晶體的閘極。在此，在開關部4i中係由於L位準的信號供給至n型MOS電晶體側的閘極而維持關斷狀態。另一方面，在開關部4h中則由於L位準的信號供給至p型MOS電晶體側的閘極而成為導通狀態。是以，COML信號(L位準)係從COML線7b經由切換成為導通狀態的開關部4h而供給至首段的電容線4a(第2圖中的SC1)。亦即，於第3圖的時間t1，SC1(首段的電容線4a的電位)係變化成為L位準。
在此，在第1實施形態中，在此狀態下，於第3圖的時間t2，由於與首段的列的像素1a相對應的閘極線2a(圖中的Gate1)成為導通狀態，因此對首段的列的像素1a進行影像信號之寫入。並且，此時，於首段的列的像素1a係供給對應至高電位側(相對於對向電極1d的電位對應至正極性寫入)的影像信號。亦即，在SC1(首段的電容線4a的電位)為L位準的狀態時係寫入對應至高電位側的影像信號(第3圖中的A1部分)。另外，在從時間t2到時間t3為止的期間(Gate1導通的期間)係對首段的像素1a進行影像信號之寫入。
此外，於時間t2，供給自Gate1的閘極線2a之導通信號係如第2圖所示輸入至與第2段的電容線4a(第2圖中的SC2)相對應的電容線控制電路4b中的電晶體4e的閘極。藉此，經由該電晶體4e的源極及汲極供給L位準的信號至閂鎖電路4d，並且記憶於閂鎖電路4d而使節點1(ND1)側成為H位準的狀態。接著，H位準的信號係從該閂鎖電路4d經由節點1(ND1)輸入至第2段的電容線控制電路4b中的NAND電路4g的一方的輸入側。
在此，供給自POL線8之H位準的信號係因反相器4k而反轉成為L位準的狀態並供給至NAND電路4g的另一方的輸入側。藉此，從NAND電路4g的輸出側會輸出H位準的信號，並且藉由該H位準的信號係輸入至開關部4i的n型電晶體側的閘極，第2段的電容線控制電路4b中的開關部4i會成為導通狀態。此外，開關部4h係維持關斷狀態。於是，COMH信號(H位準)從COMH線7a經由開關部4i供給至第2段的電容線4a(第2圖中的SC2)。亦即，於第3圖的時間t2，SC2(第2段的電容線4a的電位)係維持H位準的狀態。
接著，於第3圖的時間t3，對首段的像素1a的影像信號之寫入結束，並且從與第2段的像素1a相對應的閘極線2a(Gate2)供給H位準的閘極信號。
此時，在第1實施形態中，輸出自與Gate2相對應的閘極線2a之閘極信號亦供給至首段的電容線控制電路4b中的電晶體4f的閘極。藉此，L位準的信號(圖中的VL)會經由該電晶體4f的源極及汲極供給至閂鎖電路4d。於是，該L位準的信號係被記憶於閂鎖電路4d而使節點1(ND1)側成為L位準狀態，並且經由節點1(ND1)供給至NAND電路4g的一方的輸入側。藉此，由於在NAND電路4g的另一方的輸入側係從POL線8持續被供給有H位準的信號，因此係從NAND電路4g的輸出側輸出H位準的信號。
接著，藉由該H位準的信號，開關部4i會切換成為導通狀態，而開關部4h會切換成為關斷狀態。是以，COMH信號(H位準)係經由開關部4i被供給至首段的電容線4a。亦即，於第3圖的時間t3，與首段的電容線4a(第3圖中的SC1)相對應的保持電容1e的電位係從低電位側變動至高電位側。接著，藉此，寫入有對應至高電位側(相對於對向電極1d的電位對應至正極性寫入)的影像信號之首段的列的像素1a的像素電極1c的電位便變動至高電位側(第3圖中的A2部分)，該變動量係為保持電容1e的電位變動至高電位側的量(相當於COMH信號的電位-COML信號的電位之電壓量)。
此外，在第1實施形態中，於時間t3，對第2段的列的像素1a進行影像信號之寫入。在此，於第2段的列的像素1a係供給對應至低電位側(相對於對向電極1d的電位對應至負極性寫入)的影像信號。亦即，第1實施形態的液晶顯示裝置100係以將供給至像素電極1c的影像信號切換成為高電位側與低電位側的1水平期間反轉驅動方式來驅動像素1a的每一列。此外，此時，第2段的電容線4a(SC2)的電位係維持在高電位側。亦即，對第2段的列的像素1a是在保持電容1e的電位維持在高電位側的狀態下，於像素電極1c寫入對應至低電位側(相對於對向電極1d的電位對應至負極性寫入)的影像信號(第3圖中的B部分)。
此外，此時，於時間t3，輸出自與Gate2相對應的閘極線2a之導通信號亦供給至第3段的電容線控制電路4b中的電晶體4e的閘極。藉此，在第3段的電容線控制電路4b，會進行與首段的電容線控制電路4b的動作同樣的動作。亦即，開關部4h會成為導通狀態，並且COML信號(L位準)會經由開關部4h供給至第3段的電容線4a(第2圖中的SC3)。藉此，第3圖的SC3的電位(第3段的電容線4a的電位)於時間t3成為L位準。
接著，在此狀態下，於時間t4，於與第3段的像素1a相對應的閘極線2a(第2圖中的Gate3)供給導通信號，並且對第3段的像素1a進行影像信號之寫入。在此，於第3段的像素1a係藉由1水平期間反轉驅動方式，與首段的像素1a同樣地寫入對應至高電位側的影像信號。
接著，於時間t5，之前供給至與第3段的像素1a相對應的閘極線2a之導通信號係成為關斷狀態，並且從與第4段的像素1a相對應的閘極線2a(Gate4(未圖示))供給導通信號。接著，該導通信號係被供給至第3段的電容線控制電路4b中的電晶體4f的閘極，藉此，會進行與上述時間t3時的首段的電容線控制電路4b同樣的動作。亦即，藉由維持在低電位側的第3段的電容線4a的電位變動至高電位側，使寫入有對應至高電位側的影像信號之第3段的像素1a的像素電極1c的電位係變動至高電位側，該變動量係為相當於電容線4a的遷移量(COMH信號的電位-COML信號的電位)之電壓量。
如上所述，在第1實施形態中，對奇數段的像素1a係以如下的方式控制，亦即，在保持電容1e維持在低電位側的電位之狀態下寫入對應至高電位側(相對於對向電極的電位對應至正極性寫入)的影像信號，並且在影像信號之寫入後使保持電容1e的電位從低電位側變動至高電位側。此外，對偶數段的像素1a則係以如下的方式控制，亦即，在保持電容1e維持在高電位側的狀態下寫入對應至低電位側(相對於對向電極的電位對應至負極性寫入)的影像信號。
在此，針對奇數段的像素1a的影像信號(對應至高電位側的影像信號)之寫入動作時的電位的變動加以具體說明。
首先，參照第4圖，針對寫入與正常顯黑(nomally black)方式時的白顯示相對應的影像信號的情形進行說明。例如，與Gate1相對應的閘極線2a(與首段的像素1a相對應的閘極線2a)為導通狀態時，於供給有H位準的選擇信號之像素1a係進行影像信號之寫入。其中，選擇信號係指用以選擇進行寫入影像信號的像素1a之信號。
具體而言，藉由供給與白顯示相對應的影像信號至資料線3a而經由資料線3a供給影像信號至像素電極1c。藉此，於第4圖的寫入期間，資料線3a及像素電極1c的電位係達到VIDEOH的位準。此時，首段的電容線4a的電位(圖中的SC線電位)係維持在COML的位準(L位準)。接著，閘極信號變為關斷狀態，並且電容線4a的電位從COML的狀態變動成為COMH的狀態。於是，像素電極1c的電位係隨著變動而變動至高電位側。
此外，此時，由於閘極信號為關斷狀態，因此像素電晶體1b為關斷狀態。是以，資料線3a的電位係幾乎不變動。藉此，維持在一定之大小的對向電極1c的電位(圖中的LCCOM)與變動至高電位側的像素電極1d的電位之電位差(圖中的V1(與白顯示相對應的電位差))係施加至液晶6。
此外，如第5圖所示，寫入與正常顯黑方式時的黑顯示相對應的影像信號時係與上述同樣地，於圖中的寫入期間內寫入影像信號。藉此，於寫入期間，資料線3a及像素電極1c的電位係達到VIDEOL的位準，並且首段的電容線4a的電位(圖中的SC線電位)係維持在COML的位準(L位準)。接著，閘極信號變為關斷狀態，並且電容線4a的電位從COML的狀態變動成為COMH的狀態。於是，像素電極1c的電位係隨著變動而變動至高電位側。藉此，對向電極1d的電位(圖中的LCCOM)與變動至高電位側的像素電極1c的電位之電位差(圖中的V2(與黑顯示相對應的電位差))係施加至液晶6。
接著，針對偶數段的像素1a的影像信號(低電位側)之寫入動作時的電位的變動加以具體說明。
首先，參照第6圖，針對寫入與正常顯黑方式時的白顯示相對應的影像信號的情形進行說明。例如，與Gate2相對應的閘極線2a(與首段的像素1a相對應的閘極線2a)為導通狀態時，與上述同樣而進行影像信號之寫入。具體而言，於第6圖的寫入期間，資料線3a及像素電極1c的電位係達到VIDEOL的位準。此時，第2段的電容線4a的電位(圖中的SC線電位)係在閘極信號變為關斷狀態後仍維持在COMH的位準(H位準)。是以，在影像信號之寫入結束後，電容線4a的電位仍持續維持在COMH的狀態，藉此，像素電極1c的電位不產生變動。此外，由於像素電晶體1b為關斷狀態，因此資料線3a的電位幾乎不變動。藉此，維持在一定之大小的對向電極1d的電位(圖中的LCCOM)與像素電極1c的電位之電位差(圖中的V1(與白顯示相對應的電位差))係施加至液晶6。
此外，如第7圖所示，寫入與正常顯黑方式時的黑顯示相對應的影像信號時係與上述同樣地，於寫入期間，資料線3a及像素電極1c的電位係達到VIDEOH的位準，並且第2段的電容線4a的電位(圖中的SC線電位)係維持在COMH的位準(H位準)。接著，閘極信號變為關斷狀態，藉此，影像信號(黑顯示)之寫入係結束。在此，在影像信號之寫入結束後，電容線4a的電位仍持續維持在COMH的狀態，藉此，像素電極1c的電位不產生變動。藉此，對向電極1d的電位(圖中的LCCOM)與像素電極1c的電位之電位差(圖中的V2(與黑顯示相對應的電位差))係施加至液晶6。
在此，如第4至7圖所示，在第1實施形態中係將閘極信號的關斷電位設定為與液晶顯示裝置的基準電位，亦即與接地位準(GND)相同的電位。藉此，在第1實施形態的液晶顯示裝置100中，影像信號之寫入動作僅依據相對於基準電位之正極性側的電位來進行。另外，接地位準(GND)係為傳輸電信號時的基準電位，可作為接地電位，亦可作為V驅動器2的驅動用電源的Low電位。
此外，如第3圖所示，在下一個1垂直期間(時間t6以後)係持續供給L位準的極性選擇信號(第3圖的POL)。此外，於奇數段的像素1a係寫入對應至低電位側的影像信號，而於偶數段的像素1a則寫入對應至高電位側的影像信號。具體而言，在從POL線8供給有L位準的信號之狀態下，於時間t6，從假性閘極線2d供給H位準的假性閘極信號至首段的電容線控制電路4b中的電晶體4e的閘極。藉此，L位準的信號(VL)係供給至閂鎖電路4d，並且因閂鎖電路4d的反相器4c而以節點1(ND1)側成為H位準之方式反轉。接著，H位準的信號被供給至NAND電路4g的一方的輸入側，並且藉由對另一方的輸入側供給L位準的信號(POL)，而從NAND電路4g的輸出側輸出H位準的信號。藉此，僅開關部4i成為導通狀態，並且經由開關部4i將COMH信號(H位準)供給至電容線4a(SC1)。亦即，於第3圖所示的時間t6，首段的電容線4a的電位(SC1)係持續維持在H位準。
此外，於時間t7，來自Gate1的閘極信號係被供給至第2段的電容線控制電路4b中的電晶體4e的閘極，藉此，第2段的電容線4a(SC2)的電位係變成為L位準的狀態。此外，由於來自Gate1的閘極信號，與首段的像素1a相對應的閘極線2a係成為導通狀態，藉此，開始進行影像信號之寫入。此時，對首段的像素1a係供給對應至低電位側的影像信號。此外，在對首段的像素1a進行影像信號之寫入時，電容線4a的電位係持續維持在H位準的狀態。
接著，於時間t8，與第2段的像素1a相對應的閘極線2a(Gate2)變為導通狀態，藉此，在電容線4a的電位維持在L位準的狀態下寫入對應至高電位側的影像信號。接著，於時間t9，從與第3段的像素1a相對應的閘極線2a(Gate3)輸出導通狀態的閘極信號，且該閘極信號供給至第2段的電容線控制電路4b中的電晶體4f的閘極。藉此，第2段的電容線4a(SC2)的電位及第2段的像素1a的像素電極1c的電位係變動至高電位側(圖中的A2部分)。此外，此時，對第3段的像素1a寫入影像信號(圖中的B部分)。
如上所述，在第1實施形態中，於奇數段的像素1a及偶數段的像素1a係分別於每一垂直期間交替供給對應至高電位側的影像信號和對應至低電位側的影像信號。
如第8圖及第9圖所示，本發明的第1實施形態的液晶顯示裝置100係可使用在行動電話50及PC(個人電腦)60等機器上。在第8圖的行動電話50中係於顯示畫面50a使用本發明第1實施形態的液晶顯示裝置100。此外，在第9圖的PC 60中則可使用於鍵盤60a等輸入部及顯示畫面60b等。此外，藉由將周邊電路內藏在液晶面板內的基板，能夠大幅地減少零件數量並且達到裝置主體的輕量化及小型化。
如上所述，在第1實施形態中，寫入至像素電極1c的影像信號為對應至低電位側(相對於對向電極1d的電位對應至負極性寫入)的情形的控制係相異於進行寫入的影像信號為對應至高電位側(相對於對向電極1d的電位對應至正極性寫入)的情形，是在將保持電容1e的電位保持在一定之大小的狀態下(LCCOM)進行影像信號之寫入。亦即，不使像素電極1c的電位變動至低電位側而進行影像信號之寫入，從而能夠使像素電極1c的電位的變動的振幅的大小減小。是以，能夠隨之而減小用以進行影像信號之寫入的導通關斷控制之閘極信號的振幅，從而能夠使影像信號之寫入時的消耗電力降低。
此外，在上述第1實施形態中係構成為使供給至像素電晶體1b的閘極信號的關斷電位成為與液晶顯示裝置的基準電位亦即接地位準(GND)相同的電位，藉此，僅在相對於基準電位之高電位側(正極性側)控制閘極信號的導通電位及關斷電位，因此能夠不需另外設置相對於基準電位之低電位側(負極性側)的電源而驅動閘極線2a。藉此，能夠抑制電源數的增加。另外，接地位準(GND)係為傳輸電信號時的基準電位，可作為接地電位，亦可作為V驅動器2的驅動用電源的Low電位。此時亦能夠不需另外設置相對於接地電位或驅動用電源的Low電位之低電位側(負極性側)的電源而驅動閘極線2a，因此能夠抑制電源數的增加。
此外，在上述第1實施形態中係構成為將電容線控制電路4b與閘極線2a連接，並且構成為根據供給自閘極線2a的閘極信號來控制保持電容1e的電位，藉此，不需另外產生用以控制保持電容1e的電位之信號而能夠以閘極信號來控制保持電容1e的電位，因此能夠相應地抑制電路的複雜化。
此外，在上述第1實施形態中係構成為在首段的電容線4a係於首段的電容線控制電路4b供給假性閘極信號，並且構成為由首段的電容線控制電路4b根據假性閘極信號來控制與首段的電容線4a相對應的保持電容1e的電位，藉此，能夠根據假性閘極信號而容易地控制與首段的電容線4a相對應的保持電容1e的電位。
此外，在上述第1實施形態中係成為於每一個1水平期間(每一個1H期間)將供給至像素電極1c的影像信號切換為對應至高電位側(相對於對向電極的電位對應至正極性寫入)的影像信號和對應至低電位側(相對於對向電極的電位對應至負極性寫入)的影像信號而進行寫入，藉此，於每一1H期間交替供給對應至高電位側的影像信號和對應至低電位側的影像信號，因此能夠抑制液晶6的殘影的發生。
此外，在上述第1實施形態中係分別就每一列份的像素1a各設置1條電容線4a及1個電容線控制電路4b，藉此，能夠就每一列份的像素1a確實地控制保持電容1e的電位。
(第2實施形態)
第10圖及第11圖係用以說明本發明第2實施形態的液晶顯示裝置的構成圖。在第2實施形態中係參照第10圖及第11圖針對相異於就每一列份的像素1a各設置1條電容線4a及1個電容線控制電路4b的第1實施形態而是就每2列份的像素1a設置電容線4a及電容線控制電路4b之例進行說明。
如第10圖所示，本發明的第2實施形態的液晶顯示裝置200係以包夾顯示畫面部1的方式各配置一個具備閘極線20a的V驅動器20。此外，各V驅動器20係具備有移位暫存器20b及輸出控制電路20c，並且構成為從驅動器IC 10供給有取樣脈波(SP)、時脈信號(CLK)、致能信號(ENB)、及驅動用電源電位(Va)。此外，於一方的V驅動器20所設置的閘極線20a係分別連接於奇數段的像素1a，並且於另一方的V驅動器20所設置的閘極線20a係分別連接於偶數段的像素1a。亦即，第2實施形態的1個V驅動器20所驅動的閘極線20a的條數係為第1實施形態的V驅動器2所驅動的閘極線2a的條數的一半。
此外，第2實施形態係具備有電容線驅動電路部40，並且於電容線驅動電路部40係就每2列份的像素1a各設置有1條電容線40a及1個電容線控制電路40b。此外，於各電容線控制電路40b係連接有分別連接於相對應的2列份的像素1a之2條閘極線20a。此外，於各電容線控制電路40b係連接有用以供給CSL信號用的CSL線9。此外，CSL信號係具有驅動各電容線控制電路40b之功能。另外，在第2實施形態中係構成為根據CSL信號及閘極信號來驅動電容線控制電路40b及電容線40a。
此外，於與首段的電容線40a(圖10中的SC1)相對應的電容線控制電路40b係連接有假性閘極線20d(第10圖中的DM0)及假性閘極線20e(第10圖中的DM1)。此外，假性閘極線20d係連接於一方的V驅動器20，而假性閘極線20e係連接於另一方的V驅動器20。
接著，針對第2實施形態的電容線驅動電路部40的詳細電路圖進行說明。如第11圖所示，相異於在奇數段及偶數段具有相異電路構成的第1實施形態，而是各電容線控制電路40b皆為相同的電路構成。具體而言，各個電容線控制電路40b係具備有由2個反相器40c所構成的閂鎖電路40d與電晶體40e、40f、40g，並且與第1實施形態同樣地，具備有由轉移軸電晶體所構成的開關部4h及4i。
於閂鎖電路40d的一方側係經由節點3(ND3)分別與電晶體40e及40f的源極及汲極其中的一方連接。此外，構成為於電晶體40e及40f的源極及汲極其中的另一方分別供給有L位準的信號(圖中的VL)。此外，構成為於閂鎖電路40d的另一方側亦供給有L位準的信號(圖中的VL)。此外，於電晶體40e的閘極係連接有假性閘極線20d，而於電晶體40f的閘極係連接有假性閘極線20e。此外，於電晶體40g的閘極係連接有CSL線9。
此外，節點2(ND2)與節點3(ND3)係互相連接。藉此，閂鎖電路40d係經由節點2(ND2)及節點3(ND3)與開關部4h、開關部4i及反相器4j連接。
另外，其他的構成係與第1實施形態相同。
接著，參照第11圖及第12圖，針對本發明第2實施形態的液晶顯示裝置200中的影像信號之寫入時的動作進行說明。
首先，如第12圖所示，於最初的1垂直期間(1V期間)，從CSL線9係於每一個2水平期間(2H期間)供給導通信號。此時，於時間t10，H位準的假性閘極信號(DM0)係根據時脈信號，經由假性閘極線20d(參照第11圖)供給至首段的電容線控制電路40b的電晶體40e的閘極。藉此，經由該電晶體40e的源極及汲極將L位準的信號(第11圖中的VL)記憶於閂鎖電路40d。此外，此時，L位準的信號係經由節點3(ND3)及節點2(ND2)供給至開關部4h及4i，並且只有開關部4h切換成為導通狀態。接著，經由開關部4h，COML信號被供給至首段的電容線40a(SC1)。亦即，於時間t10，首段的電容線40a的電位(SC1的電位)變成為L位準的狀態。
接著，於時間t11，從CSL線9供給導通信號至電晶體40g的閘極。藉此，經由電晶體40g的源極及汲極將L位準的信號供給至閂鎖電路40d，並且閂鎖電路40d的節點3(ND3)側係變成為H位準的狀態。藉此，於時間t11，僅在CSL信號的導通狀態之期間，將H位準的信號供給至開關部4i使開關部4i成為導通狀態。接著，經由開關部4i將COMH信號(H位準)供給至首段的電容線40a。藉此，於第12圖的時間t11，首段的電容線40a的電位(SC1)係在與CSL信號的導通期間相同的期間之期間成為H位準。
此外，此時，H位準的假性閘極信號(DM1)係經由假性閘極線20e(參照第11圖)供給至首段的電容線控制電路40b中的電晶體40f的閘極。藉此，L位準的信號係經由電晶體40f的源極及汲極被供給至閂鎖電路40d，藉此，再次地記憶於閂鎖電路40d而使節點3(ND3)側成為L位準的狀態。接著，與上述同樣地，再次地開關部4h成為導通狀態，藉此，SC1的電位成為L位準。
接著，於時間t12，導通信號供給至與首段的列的像素1a相對應的閘極線20a(第11圖的Gate1)，藉此，在電容線40a維持在低電位側的狀態下，對首段的列的像素1a進行對應至高電位側的影像信號之寫入(圖中的A1部分)。此外，此時，輸出自閘極線20a(Gate1)的閘極信號係被供給至第2段的電容線控制電路40b中的電晶體40f的閘極。藉此，在第2段的電容線控制電路40b，經由節點3(ND3)及節點2(ND2)供給L位準的信號至開關部4h及4i。接著，與上述同樣地，只有開關部4h成為導通狀態，藉此，COML信號(L位準)供給至第2段的電容線40a。亦即，於時間t12，第2段的電容線40a的電位(SC2的電位)係變成為L位準。
接著，於時間t13，從CSL線9輸出導通信號。此時，在首段的電容線控制電路40b中，電晶體40g係成為導通狀態，且L位準的信號係被供給至閂鎖電路40d，藉此，節點3(ND3)係成為H位準的狀態。接著，藉由該H位準的信號，開關部4i成為導通狀態，且COMH信號(H位準)係經由開關部4i供給至首段的電容線40a。亦即，於時間t13，首段的電容線40a的電位(SC1的電位)係根據CSL信號而變動至高電位側。於是，藉此，被寫入影像信號的首段的列的像素1a的像素電極1c的電位係變動至高電位側(圖中的A2部分)。
此外，此時，CSL信號亦供給至第2段的電容線控制電路40b中的電晶體40g的閘極。藉此，藉由與上述相同的動作，第2段的電容線40a的電位(SC2的電位)係僅在與CSL信號的導通期間相同的期間成為H位準。此外，於時間t13，從與第2段的列的像素1a相對應的閘極線20a(圖中的Gate2)輸出導通信號。藉此，在電容線40a的電位維持在高電位側的狀態下，對第2段的列的像素1a進行對應至低電位側的影像信號之寫入(圖中之B部分)。
接著，於時間t14，從與第3段的像素1a相對應的閘極線20a(圖中的Gate3)輸出導通信號，藉此，與上述同樣地，在電容線40a的電位維持在低電位側的狀態下，對第3段的列的像素1a進行對應至高電位側的影像信號之寫入。藉由上述動作，依序就每一列交替寫入對應至高電位側的影像信號和對應至低電位側的影像信號。
此外，在下一個1垂直期間(1V期間)，於時間t17，從假性閘極線20e供給H位準的假性閘極信號(圖中的DM1)至首段的電容線控制電路40b中的電晶體40f。藉此，開關部4i係成為導通狀態，COMH信號便被供給至首段的電容線40a(SC1)。接著，首段的電容線40a的電位(SC1的電位)變化至低電位側。接著，於時間t18，H位準的CSL信號係供給至各電容線控制電路40b中的電晶體40g的閘極，並且H位準的假性閘極信號(圖中的DM0)係從假性閘極線20供給至首段的電容線控制電路40b中的電晶體40e的閘極。藉此，根據CSL信號，各段的電容線40a係藉由被供給COMH信號而變化至高電位側，另一方面，在首段的電容線40a係根據假性閘極信號(DM0)，立即回復至低電位側。
在此狀態下，於時間t19，從與第2段的像素1a相對應的閘極線20a(Gate2)輸出H位準的閘極信號，藉此，在電容線40a的電位維持在低電位側的狀態下，對第2段的列的像素1a進行對應至高電位側的影像信號之寫入。接著，在時間t20，H位準的CSL信號被供給至各電容線控制電路40b，藉此，首段的電容線40a的電位變化至高電位側。藉此，被寫入有影像信號的第2段的列的像素1a的像素電極1c的電位係進一步變動至高電位側。此外，此時，與首段的列的像素1a相對應的閘極線20a(Gate1)成為導通狀態，藉此，在電容線40a的電位(SC1的電位)維持在高電位側的狀態下，對首段的列的像素1a進行對應至低電位側的影像信號之寫入。亦即，在將影像信號寫入至第2段的像素1a後將影像信號寫入至首段的像素1a。此外，在第3段以後的像素1a亦是首先在第4段的像素1a的影像信號之進行寫入後將影像信號寫入至第3段的像素1a。
在此，在第2實施形態中係交替進行於每一個1垂直期間從成為前段的上段的列的像素1a至成為後段的下段的列的像素1a依Gate1、Gate2、Gate3、Gate4、…的順序進行寫入的第1寫入形式、與於2段的每一列從成為後段的下段的列的像素1a至成為前段的上段的列的像素1a依Gate2、Gate1、Gate4、Gate3、…的順序進行影像信號寫入的第2寫入形式。另外，當對像素進行的寫入為從下段的列往上段的列寫入即所謂的反向掃描時，亦可改以下段對應於前段、上段對應於後段而讀取。
另外，第2實施形態的其他動作係與第1實施形態相同。
如上所述，在第2實施形態中係分別就每一2列份的像素1a設置1條電容線40a及1個電容線控制電路40b，藉此，由於每一條電容線40a對應2列份的像素1a，從而能夠抑制電容線40a條數的增加，因而電容線40a的條數較少，從而能夠使各像素1a的光源穿透率增加。亦即，能夠使像素1a的開口率增加。此外，由於電容線控制電路40b的個數較少，從而能夠使電路構成簡單化。
此外，在上述第2實施形態中係將V驅動器20各配置1個於包夾顯示畫面部1的位置，藉此，以包夾顯示畫面部20的方式來配置而設置有2個V驅動器20，藉此，相較於V驅動器20為1個的情形，能夠縮短從V驅動器20到各像素1a為止的閘極線20a的距離，從而能夠制抑制配線電阻值及配線電容值的大幅增加。結果，能夠使時間常數降低，是以能夠正確地對各像素1a進行影像信號之寫入。
另外，第2實施形態的其他效果係與第1實施形態相同。
(第3實施形態)
第13圖及第14圖係用以說明本發明第3實施形態的液晶顯示裝置的構成圖。在第3實施形態中係參照第13圖及第14圖針對相異於藉由1個CSL信號來驅動電容線控制電路40b的第2實施形態而是藉由2個CSL信號(CSL1及CSL2)來驅動電容線控制電路40b的之例進行說明。
如第13圖所示，本發明的第3實施形態的液晶顯示裝置300係構成為分別於奇數段的電容線控制電路40b供給有CSL1信號，並且構成為分別於偶數段的電容線控制電路40b供給有CSL2信號。具體而言，用以供給CSL1信號的CSL1線9a係連接於奇數段的電容線控制電路40b中的電晶體40g的閘極。此外，用以供給CSL2信號的CSL2信號9b係連接於偶數段的電容線控制電路40b中的電晶體40g的閘極。
另外，第3實施形態的其他構成係與第2實施形態相同。
接著，參照第13圖及第14圖，針對本發明第3實施形態的液晶顯示裝置300中的影像信號之寫入時的動作進行說明。
首先，進行與第2實施形態的時間t10(參照第12圖)的動作相同之動作。亦即，從假性閘極線20d輸出H位準的假性閘極信號(DM0)，藉此，首段的電容線40a的電位(SC1的電位)變位至低電位側。接著，於時間t25，從假性閘極線20e輸出H位準的假性閘極信號(DM1)，並且從CSL2線9b輸出H位準的信號。在此，假性閘極信號(DM1)係供給至首段的電容線控制電路40b中的電晶體40f的閘極，藉此，首段的電容線40a的電位(SC1的電位)持續維持在低電位側。亦即，在第2實施形態中，電容線40a的電位係動作為：在變化至低電位側之後經1H期間後因CSL信號而一度變化為高電位的狀態後再次回復至低電位側；而在第3實施形態中，一度變化至低電位側的電容線40a的電位係受控制為：在到寫入影像信號為止的期間(2H期間)，持續維持在低電位側。
此外，從CSL2線9b輸出的H位準的信號係被供給至第2段的電容線控制電路40b中的電晶體40g的閘極。藉此，第2段的電容線40a的電位係持續維持在高電位側。接著，於時間t26，在電容線40a的電位維持在低電位側的狀態下，對首段的像素1a寫入對應至高電位側的影像信號。
接著，於時間t27，寫入有影像信號的首段的像素1a的電容線40a的電位係從低電位側變動至高電位側，藉此，相對應的像素1a的像素電極1c的電位亦變動至高電位側(圖中的A1部分)。此外，此時，在電容線40a的電位維持在高電位側的狀態下，對第2段的像素1a寫入對應至低電位側的影像信號。接著，依序從對應於前段的上段的列至對應於後段的下段的列藉由同樣的動作寫入影像信號。
此外，在下一個1垂直期間(1V期間)亦同樣地，於影像信號之寫入時，一度變化至低電位側的電容線40a的電位係受控制為：到影像信號寫入為止，持續維持在低電位側。此外，影像信號之寫入的順序係與第2實施形態同樣地，在對第2段的列的像素1a進行寫入後進行對第1段的列的像素1a的寫入。亦即，以如Gate2、Gate1、Gate4、Gate3、…的方式，於2段的每一列從下段的列的像素1a至上段的列的像素1a寫入影像信號。
如上所述，第3實施形態係以相異於第2實施形態的方式驅動電容線控制電路40b而設置有2個CSL信號(CSL1及CSL2)，藉此，變化至低電位側的電容線40a的電位係被控制為到影像信號寫入為止持續維持在低電位側，因此能夠在影像信號之寫入時抑制電容線40a的電位的不需要的變化。是以能夠正確地進行影像信號之寫入。
另外，第3實施形態的其他效果係與第2實施形態相同。
另外，本說明書中所記載的實施形態之各點均為例示而已，不應將之視為本發明之限制。本發明之範圍，並不限於上述實施形態之說明，而是如專利申請範圍所示，且包含與專利申請範圍均等之意義以及範圍內之所有變化。
例如，雖然在上述第1至3實施形態中係舉出僅在顯示畫面部的一方側配置電容線控制電路之例，但本發明並不限於此，亦可分別在顯示畫面部的兩側配置電容線控制電路。藉此，由於電容線到電容線控制電路的距離(信號傳送路徑)變短，從而能夠降低時間常數。
此外，雖然在上述第1至3實施形態中係舉出以閘極信號的關斷電位作為液晶顯示裝置的基準電位亦即接地位準(GND)之例，但本發明並不限於此，亦可將閘極信號的關斷電位設定為接地電位或V驅動器2的驅動用電源的Low電位。
此外，雖然在上述第1至3實施形態中係舉出將朝著一方的方向(單方向)對各像素依序進行影像信號之寫入的方式應用於本發明之例，但本發明並不限於此，亦可將從雙方向對各像素進行影像信號之寫入的方式應用於本發明。
此外，上述第1至3實施形態所記載的驅動器電路、驅動電路及驅動IC等周邊電路係亦可在液晶顯示裝置的基板上使用SOG(System on glass；系統整合玻璃基板)技術而形成在與像素電極相同的玻璃基板上。藉此，能夠達到半導體零件數目的削減及組裝的簡便化，亦能夠縮小外部電路基板，從而實現整體性的小型、輕量化、低成本化。
此外，雖然舉出將上述第1實施形態所示的本發明的液晶顯示裝置應用於電子機器之例，但本發明並不限於此，亦可將上述第2及第3實施形態所示的本發明的液晶顯示裝置應用於上述第1實施形態所示電子機器。
1．．．顯示畫面部
1a．．．像素
1b．．．像素電晶體
1c．．．像素電極
1d．．．對向電極
1e．．．保持電容
2、20．．．V驅動器(閘極線掃描部)
2a、20a．．．閘極線
2b、20b．．．移位暫存器
2c、20c．．．輸出控制電路
2d、20d、20e．．．假性閘極線
3．．．H驅動器
3a．．．資料線
4、40．．．電容線驅動電路
4a、40a．．．電容線
4b、40b．．．電容線控制電路
4c、4j、40c、40j．．．反相器
4d、40d．．．閂鎖電路
4e、4f、40e、40f、40g．．．電晶體
4g．．．NAND電路
4h、4i、40h、40i．．．開關部
5．．．LCCOM線
6．．．液晶(光電物質)
7a．．．COMH線
7b．．．COML線
8．．．POL線
9．．．CSL線
9a．．．CSL1線
9b．．．CSL2線
10．．．驅動IC(驅動用電源)
50．．．行動電話(電子機器)
50a、60b．．．顯示畫面
60．．．PC(個人電腦)(電子機器)
60a．．．鍵盤
100、200、300．．．液晶顯示裝置(光電裝置)
CLK．．．時脈信號
COMH．．．COMH信號的電位位準
COML．．．COML信號的電位位準
D．．．汲極
DM、DM0、DM1．．．假性閘極線
ENB．．．致能信號
G．．．閘極
Gate1至Gate4．．．閘極線
LCCOM．．．對向電極的電位
ND1至ND3．．．節點
POL．．．極性選擇性號
S．．．源極
SC1至SC3．．．電容線
SP．．．取樣脈波
Va．．．驅動用電源電位
VL．．．L位準的信號
第1圖係顯示本發明第1實施形態的液晶顯示裝置的整體構成之方塊圖。
第2圖係顯示本發明第1實施形態的液晶顯示裝置的構成之電路圖。
第3圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的動作之時序圖。
第4圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的電位變化之圖。
第5圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的電位變化之圖。
第6圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的電位變化之圖。
第7圖係用以說明本發明第1實施形態的液晶顯示裝置中的影像信號之寫入時的電位變化之圖。
第8圖係顯示使用本發明第1實施形態的液晶顯示裝置之電子機器的一例之圖。
第9圖係顯示使用本發明一實施形態的液晶顯示裝置之電子機器的一例之圖。
第10圖係顯示本發明第2實施形態的液晶顯示裝置的整體構成之方塊圖。
第11圖係顯示本發明第2實施形態的液晶顯示裝置的構成之電路圖。
第12圖係用以說明本發明第2實施形態的液晶顯示裝置中的影像信號之寫入時的動作之時序圖。
第13圖係顯示本發明第3實施形態的液晶顯示裝置的構成之電路圖。
第14圖係用以說明本發明第3實施形態的液晶顯示裝置中的影像信號之寫入時的動作之時序圖。
1a．．．像素
1b．．．像素電晶體
1c．．．像素電極
1d．．．對向電極
1e．．．保持電容
2．．．V驅動器(閘極線掃描部)
2a．．．閘極線
2b．．．移位暫存器
2c．．．輸出控制電路
2d．．．假性閘極線
3．．．H驅動器
3a．．．資料線
4．．．電容線驅動電路
4a．．．電容線
4b．．．電容線控制電路
5．．．LCCOM線
6．．．液晶(光電物質)
7a．．．COMH線
7b．．．COML線
8．．．POL線
10．．．驅動IC(驅動用電源)
100．．．液晶顯示裝置(光電裝置)
CLK．．．時脈信號
COMH．．．COMH信號的電位位準
COML．．．COML信號的電位位準
D．．．汲極
DM．．．假性閘極線
ENB．．．致能信號
G．．．閘極
Gate1至Gate3．．．閘極線
LCCOM．．．對向電極的電位
POL．．．極性選擇性號
S．．．源極
SC1至SC3．．．電容線
SP．．．取樣脈波
Va．．．驅動用電源電位

Claims (6)

  1. 一種光電裝置，係具備：像素電極，係對應於閘極線與資料線的交叉而設置；對向電極，係以隔著光電物質與前述像素電極相對向之方式配置；及保持電容，係一端連接於前述像素電極；且構成為：當透過前述資料線而供給至前述像素電極的資料線信號係相對於前述對向電極的電位對應至正極性寫入時，在前述資料線信號之寫入後使前述保持電容的另一端的電位變動至高電位側，並且，當前述資料線信號係相對於前述對向電極的電位對應至負極性寫入時，在前述資料線信號之寫入的前後將前述保持電容的另一端的電位維持在一定之大小，前述光電裝置復具備：像素電晶體，係連接於前述像素電極；閘極線，係供給用以對前述像素電晶體進行導通關斷控制的閘極信號；閘極線掃描部，係掃描前述閘極線；及驅動用電源，係供給驅動用電源電位予前述閘極線掃描部；且構成為：以供給至前述像素電晶體的閘極信號的關斷電位作為光電裝置的基準電位，前述光電裝置復具備： 電容線，係連接於前述保持電容；及電容線控制電路，係透過前述電容線而控制前述保持電容的電位；且構成為：前述電容線控制電路係與前述閘極線連接，並且根據供給自前述閘極線的閘極信號來控制前述保持電容的電位，前述電容線控制電路係就每一前述電容線來設置；該光電裝置復具備：複數個像素，係分別具有前述像素電晶體；及假性閘極線，係連接於與首段的前述電容線相對應而配置的前述電容線控制電路；且構成為：於前述首段電容線，係根據由前述假性閘極線所供給的假性閘極信號而自與前述首段電容線相對應而配置的前述電容線控制電路供給有用以控制與前述首段電容線對應的保持電容的電位之信號。
  2. 如申請專利範圍第1項之光電裝置，其中，前述複數個像素係配置成行列狀；且構成為：就配置成前述行列狀的複數個像素的每一水平線，將供給至前述像素電極的前述資料信號切換為相對於前述對向電極的電位對應至正極性寫入的資料線信號、和相對於前述對向電極的電位對應至負極性寫入的資料線信號。
  3. 如申請專利範圍第1項之光電裝置，其中，分別就每一列份的前述像素，各設置1條前述電容線 及1個前述電容線控制電路。
  4. 如申請專利範圍第1項之光電裝置，其中，分別就每複數列份的前述像素，各設置1條前述電容線及1個前述電容線控制電路。
  5. 如申請專利範圍第4項之光電裝置，其中，構成為：在前述資料線信號的寫入時，就每一個1垂直期間交替進行：從前段的前述像素至後段的前述像素一次1段依順序進行循序寫入的第1寫入形式、與從前段的前述像素至後段的前述像素每2段以與前述第1寫入形式相反的順序進行寫入的第2寫入形式。
  6. 如申請專利範圍第1項之光電裝置，其中，復具備：閘極線掃描部，係掃描前述閘極線；及顯示部，係含有前述複數個像素；前述閘極線掃描部係在包夾前述顯示部之位置各配置有1個。
TW098113974A 2008-05-01 2009-04-28 光電裝置 TWI412011B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008119953A JP5183292B2 (ja) 2008-05-01 2008-05-01 電気光学装置

Publications (2)

Publication Number Publication Date
TW201003628A TW201003628A (en) 2010-01-16
TWI412011B true TWI412011B (zh) 2013-10-11

Family

ID=41231393

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113974A TWI412011B (zh) 2008-05-01 2009-04-28 光電裝置

Country Status (5)

Country Link
US (1) US8115719B2 (zh)
JP (1) JP5183292B2 (zh)
KR (1) KR101035820B1 (zh)
CN (1) CN101572049B (zh)
TW (1) TWI412011B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490567B2 (ja) * 2010-02-25 2014-05-14 三星ディスプレイ株式會社 駆動装置
US8957843B2 (en) 2010-02-25 2015-02-17 Samsung Display Co., Ltd. Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method
US20110234605A1 (en) * 2010-03-26 2011-09-29 Nathan James Smith Display having split sub-pixels for multiple image display functions
JP5189149B2 (ja) * 2010-09-17 2013-04-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6857982B2 (ja) * 2016-08-10 2021-04-14 イー インク コーポレイション アクティブマトリクス回路基板、表示装置、表示装置の駆動方法および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710571A (en) * 1995-11-13 1998-01-20 Industrial Technology Research Institute Non-overlapped scanning for a liquid crystal display
US20080042963A1 (en) * 2006-07-03 2008-02-21 Epson Imaging Devices Corporation Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US20080079680A1 (en) * 2006-09-28 2008-04-03 Epson Imaging Devices Corporation Driving circuit and driving method of liquid crystal device, liquid crystal device, and electronic apparatus
US20080084407A1 (en) * 2006-10-10 2008-04-10 Pioneer Corporation Method of driving display panel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP3832240B2 (ja) 2000-12-22 2006-10-11 セイコーエプソン株式会社 液晶表示装置の駆動方法
JP2003228345A (ja) * 2002-02-06 2003-08-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003295157A (ja) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005128101A (ja) * 2003-10-21 2005-05-19 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4969043B2 (ja) * 2005-02-10 2012-07-04 シャープ株式会社 アクティブマトリクス型の表示装置およびその走査側駆動回路
JP4196999B2 (ja) 2005-04-07 2008-12-17 エプソンイメージングデバイス株式会社 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器
JP4775057B2 (ja) * 2005-04-27 2011-09-21 セイコーエプソン株式会社 液晶装置およびその駆動方法、電子機器
JP4954548B2 (ja) * 2005-12-28 2012-06-20 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置およびその制御方法
JP4241858B2 (ja) * 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、および電子機器
JP2008040202A (ja) * 2006-08-08 2008-02-21 Epson Imaging Devices Corp 電気光学装置、駆動回路および電子機器
JP2008076733A (ja) * 2006-09-21 2008-04-03 Epson Imaging Devices Corp 電気光学装置および電子機器
JP2008083320A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP2008009450A (ja) * 2007-08-24 2008-01-17 Seiko Epson Corp 液晶表示装置の駆動回路及び駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710571A (en) * 1995-11-13 1998-01-20 Industrial Technology Research Institute Non-overlapped scanning for a liquid crystal display
US20080042963A1 (en) * 2006-07-03 2008-02-21 Epson Imaging Devices Corporation Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US20080079680A1 (en) * 2006-09-28 2008-04-03 Epson Imaging Devices Corporation Driving circuit and driving method of liquid crystal device, liquid crystal device, and electronic apparatus
US20080084407A1 (en) * 2006-10-10 2008-04-10 Pioneer Corporation Method of driving display panel

Also Published As

Publication number Publication date
KR101035820B1 (ko) 2011-05-20
US8115719B2 (en) 2012-02-14
JP2009271212A (ja) 2009-11-19
US20090273554A1 (en) 2009-11-05
KR20090115670A (ko) 2009-11-05
CN101572049B (zh) 2012-05-30
CN101572049A (zh) 2009-11-04
JP5183292B2 (ja) 2013-04-17
TW201003628A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
TWI397893B (zh) 液晶裝置
KR100883812B1 (ko) 화상표시장치
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
TWI412011B (zh) 光電裝置
US10748501B2 (en) Gate driver, display panel and display using same
JP2010019914A (ja) 表示装置及び表示駆動方法
KR100789153B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
JP2008033297A (ja) 液晶装置、および電子機器
TWI419134B (zh) 閘極驅動器
US20060238479A1 (en) Display device
JP4969037B2 (ja) 表示装置
JP4595008B2 (ja) 表示装置、電子装置、電子システム
KR20090114767A (ko) 액정표시장치
KR20070071703A (ko) 액정 패널용 하이브리드 게이트 드라이버
JP2012208389A (ja) データセレクタ回路を備えた表示装置
KR20090113080A (ko) 액정표시장치의 게이트 구동 회로
KR101127219B1 (ko) 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
JP2008070880A (ja) 表示装置及びそのストレージ駆動回路
JP2000276110A (ja) 液晶表示装置
JP4605199B2 (ja) 液晶表示装置及びその駆動方法
KR20210146493A (ko) 게이트 구동 회로를 포함하는 표시 장치
KR101054328B1 (ko) 액정표시장치용 레벨쉬프터 패키지
JP2009169111A (ja) 表示駆動回路、表示装置及び表示駆動方法
KR20070037795A (ko) 표시 장치의 게이트 구동회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees