TWI352331B - Shift register and driving method thereof - Google Patents

Shift register and driving method thereof Download PDF

Info

Publication number
TWI352331B
TWI352331B TW092135240A TW92135240A TWI352331B TW I352331 B TWI352331 B TW I352331B TW 092135240 A TW092135240 A TW 092135240A TW 92135240 A TW92135240 A TW 92135240A TW I352331 B TWI352331 B TW I352331B
Authority
TW
Taiwan
Prior art keywords
inverter
output
potential
level shifter
electrode
Prior art date
Application number
TW092135240A
Other languages
English (en)
Other versions
TW200421248A (en
Inventor
Mitsuaki Osame
Aya Anzai
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200421248A publication Critical patent/TW200421248A/zh
Application granted granted Critical
Publication of TWI352331B publication Critical patent/TWI352331B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal (AREA)

Description

1352331 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於輸入影像訊號以進行影像顯示之 陣型顯示裝置。另外，關於依序取樣影像訊號以產 脈衝之位移暫存器。 【先前技術】 近年來，由於攜帶型機器等之需要增加，液晶 置或發光裝置等主動矩陣型顯示裝置正被開發中。 利用藉由多結晶半導體（多晶矽）而形成在絕緣體 晶體，以形成畫素以及驅動電路（以下，稱爲內部 成爲一體之技術正被活躍地開發中。內部電路具有 訊號線驅動電路、閘極訊號線驅動電路等，用於控 爲矩陣狀之畫素。 另外，內部電路係介由撓性印刷基板（FPC ) 控制器1C等（以下，稱爲外部電路）連接，其之 到控制。一般，使用於外部電路之IC爲單結晶故 於內部電路的電源電壓之電壓動作。在現狀下，通 電路以3.3V的電源電壓動作，但是，內部電路以 度之電源電壓動作》因此，爲了以外部電路的時脈 ，標示爲CK)訊號來使內部電路的位移暫存器動 要以位準移位器等將CK訊號放大爲與內部電路的 壓相同程度的電壓。
在以外部電路放大CK訊號時，位準移位器1C 主動矩 生取樣 顯示裝 特別是 上之電 電路） :源極 制配置 等而與 動作受 ，以低 常外部 10V程 (以後 作，需 電源電 、電源 -5- (2) (2)1352331 1 c等之零件增加、消耗電力增加等之問題因而產生。在 內部電路中，於FPC的輸入部設置放大Ck訊號之位準移 ’對位移暫存器全部進行供給時，會產生配置面積增 加、消耗電力增加、高頻動作困難等問題。 因此’以低電壓的CK訊號動作之位移暫存器被提出 。此發明之位移暫存器係藉由具備差動放大型之資料傳送 部’而使得即使是低電源電壓、低電壓輸入訊號也可充分 動作（例如，參考日本專利特開平1 1 - 1 84432號公報）。 具備上述差動放大型資料傳送部之位移暫存器，在構 成差動放大器之電晶體特性偏離假定的特性時，會有電晶 體誤動作的情形。在不是單結晶之多晶矽TFT等中，有 特性偏差無法忽視之問題。 本發明係有鑑於上述問題點而完成，課題在於提供： 不易受到電晶體的特性偏差影響的低消耗電力電晶體。 【發明內容】 本發明係介由電容手段而對取得了臨界値電位之反相 器的輸入部輸入CK訊號，CK訊號被放大，將該放大的 CK訊號使用於位移暫存器。即藉由取得反相器的臨界値 電位，可提供對電晶體的特性偏差幾乎沒有影響的位移暫 存器。 另外，放大CK訊號之位準移位器係藉由使用位移暫 存器的輸出脈衝所產生的控制訊號而動作故，只在CK訊 號之放大所需要的短期間動作。藉此，CK訊號的位準移 -6- (3) (3)1352331 位器其貫穿電流流通期間短，可提供低消耗電力的位移暫 存器。 以下記載本發明之構造。 本發明之位移暫存器是一種具有放大時脈訊號的振幅 之位準移位器之位移暫存器，其特徵爲： 上述位準移位器係具有： 電容手段： 和輸入部連接在上述電容手段的第1電極之反相器； 和電性連接上述反相器的輸入部和輸出部之手段； 和對上述電容手段的第2電極輸入基準電位之第1手 段； 和對上述電容手段的第2電極輸入上述時脈訊號之第 2手段； 和固定上述位準移位器的輸出電位之第3手段； 和在上述位準移位器不動作之期間，固定上述反相器 的輸入部的電位之第4手段， 上述位準移位器的控制訊號係由上述位移暫存器的輸 出脈衝所產生。 另外，特徵爲：使用上述時脈訊號的Η位準和L位 準的電位當成上述基準電位。 本發明之位移暫存器係一種具有放大時脈訊號之振幅 的位準移位器之位移暫存器， 其特徵爲：上述位準移位器具有： 電容手段； (4) (4)1352331 和輸入部連接在上述電容手段的第1電極之第1反相 器； 和輸入部連接在上述第1反相器的輸出部之第2反相 〇£ · OT * 和設置在上述第1反相器的輸入部和輸出部間之第1 開關； 和設置在上述第1反相器的輸入部和電源間之第2開 關； 和對上述電容手段的第2電極輸入基準電位之第1手 段； 和對上述電容手段的第2電極輸入上述時脈訊號之第 2手段， 上述第2反相器，具有在上述第1反相器的輸出不定 之期間中，固定上述位準移位器的輸出電位之第3開關， 上述位準移位器的控制訊號，係由上述位移暫存器的 輸出脈衝所形成。 本發明之位移暫存器係一種具有放大時脈訊號之振幅 的位準移位器之位移暫存器，其特徵爲： 上述位準移位器具有： 被串聯連接之第1反相器和第2反相器； 和設置在上述第1反相器之輸入部和輸出部間之第1 開關； 和設置在上述第1反相器之輸入部和電源間之第2開 關： -8- (5) 1352331 和第1電極連接在上述第1反相器的輸入部之第1電 容手段和第2電容手段； 和對上述第1電容手段的第2電極輸入當成基準電位 之上述時脈訊號的Η位準之第3開關： 和對上述第2電容手段的第2電極輸入當成基準電位 之上述時脈訊號的L位準之第4開關；
對上述第1電容手段和第2電容手段的第2電極輸入 上述時脈訊號之手段， 上述第2反相器，具有在上述第1反相器的輸出不定 之期間中，固定上述位準移位器的輸出電位之第5開關， 上述位準移位器的控制訊號，係由上述位移暫存器的 輸出脈衝所形成。 本發明之位移暫存器係一種具有放大時脈訊號之振幅 的位準移位器之位移暫存器，其特徵爲： 上述位準移位器具有：
被串聯連接之第〗反相器和第2反相器； 和設置在上述第1反相器之輸入部和輸出部間之第1 開關； 和設置在上述第1反相器之輸入部和電源間之第2開 關； 和第1電極連接在上述第1反相器的輸入部之第1電 容手段和第2電容手段； 和輸出部連接在上述第1電容手段的第2電極之第3 反相器； -9- (6) (6)1352331 和設置在上述第3反相器的輸入部和輸出部間之第3 開關； 和設置在上述第3反相器的輸入部和電源間之第4開 關； 和第1電極連接在上述第3反相器的輸入部之第3電 容手段； 和對上述第3電容手段的第2電極輸入上述時脈訊號 之Η位準電位之第5開關； 和輸出部連接在上述第2電容手段的第2電極之第4 反相器； 和設置在上述第4反相器的輸入部和輸出部間之第6 開關： 和設置在上述第4反相器的輸入部和電源間之第7開 關， 和第1電極連接在上述第4反相器的輸入部之第4電 容手段； 和對上述第4電容手段的第2電極輸入上述時脈訊號 的L位準電位之第8開關； 和對上述第3電容手段及第4電容手段的第2電極輸 入上述時脈訊號之手段， 上述第2反相器，具有在上述第1反相器的輸出不定 之期間中，固定上述位準移位器的輸出電位之第9開關， 上述位準移位器的控制訊號，係由上述位移暫存器的 輸出脈衝所形成。 -10- (7) (7)1352331 另外，本發明之位移暫存器，其特徵爲： 構成位移暫存器之位準移位器的段數和正反器的段數 比爲1 : N ( N爲2以上）。 本發明之位移暫存器之驅動方法，係一種具有放大時 脈訊號之振幅的位準移位器，且上述位準移位器具有： 電容手段： 和輸入部連接在上述電容手段的第1電極之反相器； 和設置在上述反相器的輸入部和輸出部間之開關； 和對上述電容手段的第2電極輸入基準電位之第1手 段； 和對上述電容手段的第2電極輸入時脈訊號之第2手 段； 和固定上述位準移位器的輸出電位之第3手段； 和固定上述反相器的輸入部的電位之第4手段之位移 暫存器之驅動方法，其特徵爲： 在重置期間中，開啓上述開關，藉由使上述反相器的 輸入部和輸出部成爲上述反相器的臨界値電位，使得上述 電容手段的第1電極成爲上述臨界値電位，藉由上述第1 手段，使得上述電容手段的第2電極成爲基準電位， 在時脈取入期間中，藉由上述第2手段，對上述電容 手段的第2電極輸入上述時脈訊號，依據來自上述基準電 位的電位變動，藉由上述第3手段，對應所輸入之上述時 脈訊號而輸出Η位準或L位準， 在上述反相器之輸出不定期間中，藉由上述第3手段 -11 - (8) (8)1352331 來固定上述位準移位器的輸出電位， 在上述位準移位器不動作之期間中，藉由上述第4手 段來固定上述反相器輸入部的電位， 上述位準移位器的控制訊號，係由上述位移暫存器的 輸出脈衝所產生。 另外，本發明之位移暫存器之驅動方法，其特徵爲·· 上述基準電位係使用上述時脈訊號之Η位準和L位準之 電位。 【實施方式】 以下說明本發明之實施形態。 〔實施形態1〕 第1(A)圖係顯示放大本發明之位移暫存器的CK 訊號之位準移位器的第1構造。 本實施形態之位準移位器係具有：CK取入用開關 1001、基準用開關1002、臨界値設定用開關1003、電容 手段1004、補正反相器1005、電位固定用開關1006、輸 出反相器1〇〇7，輸出反相器1 007具有：第1Ρ型 TFT 1 008 ' 第 2P 型 TFT 1 009 fi. N 型 TFT1010。 CK取入用開關1001係藉由自位移暫存器的輸出脈衝 所產生的訊號②而被控制爲開啓、關閉，以取入CK訊號 。基準用開關1002係藉由自位移暫存器的輸出脈衝所產 生的訊號①而被控制爲開啓、關閉，在CK取入用開關 -12- (9) (9)1352331 1001和電容手段1004的連接部取入基準電位（Reference Voltage)。補正反相器1 005的輸出部、輸出部係介由臨 界値設定用開關1 003而電性連接，上述臨界値設定用開 關1 003的開啓、關閉係藉由訊號①所控制。此處，CK取 入用開關1001、基準用開關1 002、臨界値設定用開關 1 003 '電位固定用開關1006係設爲控制訊號爲Η位準時 成爲開啓。 在上述位準移位器不動作之期間，爲了防止補正反相 器1005的誤動作或貫穿電流，補正反相器1〇〇5的輸入部 係介由電位固定用開關1 006而與GND電源連接。上述電 位固定用開關1 006係藉由自位移暫存器的輸出脈衝所產 生的訊號③而被控制爲開啓、關閉。第1Ρ型TFT 1 00 8藉 由位移暫存器的輸出脈衝所產生的訊號④而被控制爲開啓 、關閉，使得輸出反相器1 00 7直到CK訊號取入開始爲 止都不會有誤動作。 此處，OUT在位準移位器不動作之期間中，變成 GND電位，在取入了 CK訊號之Η位準時，變成VDD電 位之設定。因此，在位準移位器不動作之期間中，補正反 相器1 005之輸入部係固定爲GND電位。另外，輸出反相 器1007設置第1Ρ型TFT1008之開關的目的，是藉由以 第1Ρ型TFT1 008來控制VDD的輸出期間，以免補正反 相器1 005之輸出不定時，不會有誤動作。 另外，在位準移位器不動作之期間中，於將補正反相 器1005的輸入部固定爲Η位準爲邏輯上爲適當時，將電 -13- (10) (10)1352331 位固定用開關1006設爲P型TFT，將補正反相器1005的 輸入部電性連接於VDD。另外，藉由將輸出反相器1007 做成例如第1 1圖之1 1 07所示的構造，可代替控制輸出反 相器1007的VDD之輸出期間的第1P型TFT1008，藉由 以N型TFT11〗〇來控制GND的輸出期間，於重置期間T1 中，補正反相器1 005的輸出不定時，也不會有誤動作。 另外，第11圖中，對於與第1圖相同之元件使用相同符 號。 第I ( B )圖係顯示本實施形態之位準移位器的時序 圖。利用第1 ( A ) 、（ B )圖，說明以上述位準移位器來 放大低電壓的CK訊號之動作。明白記載爲電位舉例來作 說明。GND爲0V、VDD爲7V，訊號①、② '③以及④ 之Η位準爲7V、L位準爲0V、CK訊號之Η位準爲3V、 L位準爲0V'基準電位（Reference Voltage)爲CK訊號 的中間電位之1.5V。 首先，期間T1爲重置期間。訊號①成爲Η位準（7V )’基準用開關1 002、臨界値設定用開關1 003開啓。節 點a成爲基準電位（1.5V)。節點b被回饋節點c之電位 ，作用於電位不動的方向故，變成補正反相器1 005的臨 界値電位（此處，設爲3.5V)。此處，電容手段1004的 兩端之電位差得以被保存。 接著，移往CK取入期間T2，訊號②變成Η位準（ 7V ) ，CK取入用開關1001開啓。Τ2期間的最初，CK訊 號爲L位準（0V)故，節點a的電位由1.5V變成〇V。電 -14- (11) (11)1352331 容手段10 04的兩端之電位差得以被保持故，節點b在節 點a之電壓變化份程度變化。因此，節點b由3.5V降低 至1.5V程度。 第10圖係顯示一般的反相器之V IN-VOUT特性。如 第10圖所示般，VIN由臨界値往上下即使少許變動， VOUT便會大爲接近VDD或GND。 因此，在T1期間中，節點b被設定爲補正反相器 1 005的臨界値電位故，節點c會敏感反應節點b的變化 。在此情形，節點b的電位降低故，節點c大爲接近 VDD。而且，OUT之輸出維持爲GND(OV)。 接著，在T2期間中，CK訊號由L位準（0V )變化 爲Η位準（3V )。藉此，節點a由0V變成3V，節點b 上升爲3.5(臨界値電位）+1.5V之程度的電位。因此， 節點v接近GND。此時，訊號④爲L位準（0V)故， OUT 變成 VDD ( 7V )。 另外，在T2期間的最後，CK訊號由Η位準（3V) 變化爲L位準（0V)。藉此，節點a由3V變成0V，節 點b降低爲3 .5 (臨界値電位）-1 .5程度之電位。因此， 節點c接近VDD，OUT成爲GND ( 0V )。如此，如第1 (B)圖之OUT般，只在CK訊號的一半週期，產生成爲 Η位準（7V)之脈衝。 CK訊號的放大結束後，訊號③變成Η位準（7V)， 電位固定用開關1 006開啓，補正反相器1 005的輸入部被 共定爲GND ( 0V )。 -15- (12) (12)1352331 另外，基準電位雖期望爲CK訊號振幅的中間電位， 但是嚴格而言，不一定要爲中間電位，可在與上述CK訊 號的最高電位、最低電位不同，且不出上述CK訊號的振 幅之範圍多少有些變動。此中間電位可在外部電路產生， 也可在內部電路產生。 如本實施形態般，對於電源電壓，即使CK訊號的振 幅小，也可幾乎不受到電晶體的特性偏差所影響，能夠放 大CK訊號。另外，位準移位器不動作之期間中，固定電 位，防止誤動作或貫穿電流流通。因此，低消耗電力變成 可能。如此，本發明適合於電晶體的特性偏差大，使用多 晶矽TFT等之位移暫存器。 〔實施形態2〕 第2 ( A )圖係顯示本發明之放大位移暫存器的CK 訊號之位準移位器的第2構造。 在實施形態1中，雖顯示基準電位爲使用CK訊號的 中間電位之例子，但是，在實施形態2中，顯示不使用中 間電位’而是將CK訊號的Η位準與L位準當成基準電位 使用以放大CK訊號之例子。 本實施形態之位準移位器係具有：CK取入用開關 2001及第2CK取入用開關2004、第1基準用開關2002 及第2基準用開關2005、Η設定用電容手段2003及L設 定用電容手段2006、臨界値設定用開關2007、補正反相 器2008、電位固定用開關2009、輸出反相器2010，輸出 -16- (13) (13)1352331 反相器2010具有：第IP型TFT2011、第2P型TFT2012 及 N 型 TFT2013 。 本實施形態之位準移位器係將連接於補正反相器 2008的輸入部之電容手段分成Η設定用電容手段2003和 L設定用電容手段2006之2個。在與補正反相器2008連 接的Η設定用電容手段2003之相反側的端子連接有第1 基準用開關2002和CK取入用開關200 1，在L設定用電 容手段2006的相反側的端子連接有第2基準用開關2005 及第2CK取入用開關2004。此處，設Η設定用電容手段 2003和L設定用電容手段2006的電氣電容相等。 另外，臨界値設定用開關2007、電位固定用開關 2 009、輸出反相器201 0與實施形態1相同，在補正反相 器2008的輸入部和輸出部間設置有臨界値設定用開關 2007。而且，在補正反相器2008的輸出連接有輸出反相 器2010，在輸出反相器2010設置有控制VDD的輸出期 間之第1Ρ型TFT2011。藉由以第1Ρ型TFT2011來控制 VDD的輸出期間，在補正反相器2008的輸出不定時，可 使之不會有誤動作。另外，在位準移位器不動作期間，固 定電位故，補正反相器的輸入部係介由電位固定用開關 2009而與GND連接。 另外，在位準移位器不動作之期間中，於將補正反相 器2 00 8的輸入部固定爲Η位準在邏輯上合適時，將電位 固定用開關2009設爲Ρ型TFT，將補正反相器2008的輸 入部電性連接於VDD。另外，與實施形態1相同，介由 -17- (14) (14)1352331 將輸出反相器20 1 0做成例如如第1 1圖之1 1 〇7所示構造 ，代替控制輸出反相器2010之VDD的輸出期間的第1Ρ 型TFT2011，藉由以Ν型TFT1110來控制GND的輸出期 間，在重置期間Τ1中，也可在補正反相器2008的輸出不 定時，使之不會有誤動作。另外，第11圖中，對於與第 1圖相同之元件，係使用相同符號。 第2(B)圖係顯示本實施形態之位準移位器的時序 圖。利用第2 ( A ) 、 （ B )圖，說明以本實施形態之位準 移位器來放大低電壓的CK訊號之動作。明白記載爲電位 舉例來作說明。GND爲0V、VDD爲7V，訊號①、②、 ③以及④之Η位準爲7V、L位準爲〇V' CK訊號之Η位 準爲3V、L位準爲0V、基準電位之Η位準爲3V、L位準 爲0V。 控制訊號① '② '③、④之時序與實施形態1相同。 首先’在重置期間Τ1中，第1基準用開關2002以及第2 基準用開關2005成爲開啓，節點e變成3V，節點f變成 0V之電位。臨界値設定用開關2007成爲開啓，補正反相 器2008的輸入部變成補正反相器200 8的臨界値電位^ Η 設定用電容手段2003以及L設定用電容手段2006的個別 之電容手段的兩端電位差得以被保存。 接著’移往CK取入期間Τ2，CK取入用開關200 1及 第2CK取入用開關2004成爲開啓。CK訊號爲L位準（ 0V)故’節點e的電位由3V變成0V，節點f的電位維持 0V。藉由此節點e的改變’節點g的電位由補正反相器 -18- (15) 1352331 2008的臨界値電位下降1.5V程度。接著，CK訊 爲Η位準（3V )時，節點e的電位由〇V變成3V : 的電位由OV變成3 V。藉由此節點f的改變，節點 位由補正反相器2008的臨界値電位上升1.5V程 T2期間的最後，CK訊號變成L位準（0V )，節點 位變成由補正反相器2008的臨界値電位下降1.5V 電位。如此，如第2 ( B )圖之OUT般，只在CK 一半週期，產生成爲Η位準（7V)之脈衝。 如上述般，基準電位不使用CK訊號的中間電 利用CK訊號的Η位準、L位準來作CK訊號的放 此，即使不追加CK訊號的中間電位之電源，藉 C Κ訊號的Η位準電源、L位準電源，可削減電源婁 〔實施形態3〕 第3圖係顯示本發明之放大位移暫存器的CK 位準移位器之第3構造。 在實施形態1或實施形態2中，取入CK訊號 補正反相器的輸入部之自臨界値電位的電位變化 CK訊號振幅的一半程度，但是，在實施形態3中 可設爲與CK訊號振幅相同程度之例子。 本實施形態之位準移位器係具有：第1及第 入用開關300 1、3008、第1及第2基準用開關 30 09、第1、第2、第3、第4及第5電容手段 3007、3010' 3014、3015、第 1 及第 2 補正反相: 號一成 節點f g的電 度。在 g的電 程度之 訊號的 位，可 大。因 由使用 訊號之 時，由 ，雖係 ，顯示 2CK取 3002 ' 3 003、 器 3 00 5 -19- (16) (16)1352331 、3 012、第1及第2臨界値設定用開關3 004、301 1、第1 及第2電位固定用開關3006、3013、第3補正反相器 3017、第3臨界値設定用開關3016、第3電位固定用開 關3018、輸出反相器3019。 本實施形態之位準移位器係將連接於第3補正反相器 3017的輸入部之電容手段分成第2電容手段3007和第4 電容手段3014之2個》在與第3補正反相器3017連接之 第2電容手段3 007的相反側端子連接有第1補正反相器 3 005的輸出部，第1補正反相器3005的輸入部則與第1 電容手段3003連接。第1補正反相器3005的輸入部和輸 出部係介由第1臨界値設定用開關3004而電性連接，第 1補正反相器3 005的輸入部係介由第1電位固定用開關 3 006而與VDD連接。再予第1補正反相器3 005連接的 第1電容手段3 003的相反側端子連接有第1CK取入用開 關3 001和第1基準用開關3002，由第1CK取入用開關 3001取入CK訊號，由第1基準用開關3002取入基準電 位。 在與第3補正反相器3017連接的第4電容手段3014 的相反側端子連接有第2補正反相器3012的輸出部，第 2補正反相器3012的輸入部與第3電容手段3010連接。 第2補正反相器3012的輸入部和輸出部係介由第2臨界 値設定用開關30 11而電性連接，第2補正反相器3012的 輸入部係介由第2電位固定用開關3013而與VDD連接。 另外’第1補正反相器3 005的輸入部和第2補正反相器 -20- (17) (17)1352331 3012的輸入部係以第5電容手段3015連接。在與第2補 正反相器3012連接的第3電容手段3010的反相側端子連 接有第2CK取入用開關3008和第2基準用開關3009。由 第2 CK取入用開關3008取入CK訊號，由第2基準用開 關3009取入基準電位。 另外，第3補正反相器3017的輸入部和輸出部係介 由第3臨界値設定用開關3016而相連接，第3補正反相 器3017的輸入部係介由第3電位固定用開關3018而與 GND連接。第3補正反相器3017的輸出係連接於輸出反 相器3019，在輸出反相器3019設置控制輸出VDD之期 間的第1P型TFT3 02 0。此處，設第1、第2、第3及第4 電容手段的電氣容量相等，設第5電容手段的電氣容量比 第1、第2、第3及第4電容手段的電氣容量小很多。 另外，在位準移位器不動作之期間中，於將第3補正 反相器3017的輸入部固定爲Η位準在邏輯上爲適當時， 將電位固定用開關3018設爲Ρ型TFT，將第3補正反相 器3017的輸入部電性連接於VDD。另外，與實施形態1 相同，藉由將輸出反相器3019做成例如第11圖之1107 所示的構造，可代替控制輸出反相器3019的VDD之輸出 期間的第1P型TFT3020’藉由以N型TFT1110來控制 GND的輸出期間，於重置期間T1中，第3補正反相器 3017的輸出不定時，也不會有誤動作。另外’第Π圖中 ，對於與第1圖相同之元件使用相同符號。 第4圖係顯示本實施形態之位準移位器的時序圖。利 -21 - (18) (18)1352331 用第3圖、第4圖’說明以本實施形態之位準移位器來放 大低電壓的CK訊號之動作。明白記載爲電位舉例來作說 明。GND爲0V、VDD爲7V，訊號① '②.③以及④之η 位準爲7V、L位準爲0V ' CK訊號之Η位準爲3V、L位 準爲0V、基準電位之Η位準爲3V、L位準爲0V。 控制訊號①、② '③及④之時序與實施形態1、2相 同。首先’在重置期間Τ1中，第1及第2基準用開關 3002及3 009成爲開啓，節點i變成3V，節點f變成0V 之電位。同時’第1、第2及第3臨界値設定用開關3 004 、3011及3016成爲開啓’第1、第2及第3補正反相器 3005、3012及3017的輸入輸出部變成第1、第2、及第3 補正反相器3005、3012及3017的臨界値電位（設爲 3.5V)。此處’第1、第2、第3、第4及第5電容手段 的的兩端電位差得以被保存。 接著，移往CK取入期間T2，第1及第2CK取入用 開關3001及3008成爲開啓。首先，CK訊號爲Η位準（ 3 V )故，節點i的電位維持爲3 V，節點j的電位由〇 V變 成3V。藉由此節點j的改變，節點1的電位變成由3.5V 上升3V之程度，節點η由3.5V變成0V。另外，節點k 之電位藉由第5電容手段3015而稍微被提升。藉此，節 點m的電位也由3.5V往GND方向下降。因此，節點〇的 電位由3.5V變成GND(OV)，節點p變成VDD(7V) ’ OUT變成GND ( 0V )。接著，CK訊號雖變化爲L位準 (0V ) 、Η位準（3V )，但是，因應此，各節點可如第4 -22- (19) 1352331 圖般適當地變化。 藉由使用此構造，可使補正反相器對CK 由臨界値電位的電位變化做成與CK訊號振幅 可期待更爲穩定之動作》另外，基準電位不使, 的中間電位，藉由使用CK訊號的Η位準'L 減電源數。 實施形態I、2及3中，雖說明只在重置 準電位由基準用開關所輸入，但是，不一定只 使基準用開關開啓。即在重置期間結束之時間 容之一方的電極可成爲基準電位，則在位準移 之期間，使基準用開關開啓，於CK取入期間 基準用開關關閉亦可。 另外，在位準移位器不動作之期間，輸出 出爲L位準。此係位移暫存器的D-正反器（] 時，需要設定Η位準的CK訊號故。即在設定 以使得以L位準的CK訊號使位移暫存器的D ，位準移位器不動作時的輸出反相器之輸出變 。此時的補正反相器的輸入部係介由電位固定 VDD連接，輸出反相器係在Ν型TFT設置開 要時，使GND電位被輸出即可。 另外，補正反相器的輸出不定時之誤動作 ’在上述實施形態中雖顯示於輸出反相器的P N型TFT設置開關之例子，但是不一定要此種 ’在補正反相器以後設置類比開關，使得在補 訊號振幅之 相同程度， 用CK訊號 位準，可削 期間中，基 在此期間才 點，只要電 位器不動作 開始前，使 反相器的輸 D-FF)動作 位移暫存器 -FF動作時 成Η位準 用開關而與 關，只在必 的防止手段 型TFT或 方法，例如 正反相器的 -23- (20) 1352331 輸出不定時，不會輸出錯誤位準亦可。 另外’因應CK取入用開關 '基準用開關 '臨 定用開關、電位固定用開關、CK訊號電位、電源 也可設爲N型TFT、設爲p型TFT，設爲使用N 和P型TFT之兩方的類比開關。各種控制訊號也 各開關的極性而適當地產生反轉訊號等。 另外’關於位準移位器不動作之期間的補正反 輸入部之電位固定’在上述實施形態中，雖設爲介 固定用開關而與電源連接即可，但是如補正反相器 部成爲電源電位即可時，可介由定時反相器而將補 器的輸出部和輸入部連接爲迴路狀。另外，亦可將 反相器連接的電容手段之反相側端子固定爲所期望 ，以使得補正反相器的輸入部成爲貫穿電流不會流 位。 〔實施形態4〕 接著，利用第5圖說明由位移暫存器的輸出脈 位準移位器的控制訊號①、②、③及④之時序。 第5圖係顯示產生附隨於構成位移暫存器之| 的D-正反器（D-FF )之第N段的位準移位器之控 所必要的訊號之時序圖。顯示第N-2段之D-FF Q5001、第N-2段之D-FF的反轉輸出Qb5002、第 之D-FF的輸出Q5003、第N-1段之D-FF的反 Qb5004 。 界値設 電位， 型TFT 可配合 相器的 由電位 的輸入 正反相 與補正 的電位 通之電 衝產生 ;N段 制訊號 的輸出 N-1段 轉輸出 •24- (21) (21)1352331 重置期間τ 1係訊號①成爲Η位準之期間，採用第N-2段之D-FF的輸出Q5001和第N-1段之D-FF的反轉輸 出Qb5004的NAND，可藉由反轉NAND輸出而產生。CK 訊號的取入期間T2係訊號②成爲Η位準之期間，可使用 第Ν-1段之D-FF的輸出Q5003。電位固定期間Τ3係訊 號③成爲Η位準之期間，可藉由採取第Ν-2段之D_FF的 輸出Q5001和第N-1段之D-FF的輸出Q5003的NOR而 產生。另外，控制輸出反相器的VDD輸出之訊號④可使 用訊號②的反轉訊號。 但是，上述說明係設完全沒有訊號延遲之例。實際上 ，需要注意訊號延遲而產生控制訊號。特別是，爲了防止 貫穿電流，需要注意：在關閉電位固定開關後，才開始重 置期間、爲了防止輸入的基準電位改變，在重置期間結束 後，才開始CK訊號取入期間、輸出反相器的VDD輸出 控制訊號④在開始CK訊號取入後，雜訊的影響不見後， 才使之開啓（L位準）。 另外，在實施形態4中，雖說明在產生CK訊號的位 準移位器之各種控制訊號上，爲使用N-2段之D-FF和N-1段之D_FF的輸出而產生之例，但是並不一定受限於此 。也可在重置期間中，使用N-3段之D-FF的輸出，在 CK訊號取入期間中，使用N-1段的D-FF輸出而產生。 總之，可因應目的而由位移暫存器的輸出脈衝予以適當地 產生。 如此，可由位移暫存器的輸出脈衝產生位準移位器的 -25- (22) (22)1352331 控制訊號。 (實施例） 以下，記載本發明之實施例。 利用實施形態1、2以及3之位準移位器，說明構成 位移暫存器時的各段之D-FF和位準移位器的連接關係。 〔實施例1〕 第6圖係顯示使用本發明之位準移位器的位移暫存器 之構造例。 上述位移暫存器係藉由多數段的位準移位器（LS ) 600 1和D-FF6002所構成。第N段的位準移位器的輸入 N1係連接在第N-2段之D-FF的輸出Q，第N段的位準移 位器的輸入N2係連接於第N-1段的D-FF之輸出Q，第N 段的位準移位器之輸出OUT係連接於第N-1段之D-FF的 CK2和第N段的D-FF之CK1。在第N段的D-FF的輸入 IN連接第N-1段之D-FF的輸出Q，在第N段的D-FF之 輸出Q連接第N+1段的D-FF之輸入IN。另外，在第N 段的D-FF的CK2連接第N + 1段的位準移位器的輸出 OUT。 在本實施例中，雖顯示構成位移暫存器的位準移位器 的段數和正反器的段數的比爲1 : 1之例，但是，構成位 移暫存器之位準移位器的段數和正反器的段數比也可爲1 :N(N爲2以上）。可考慮電路的配置面積、動作頻率 -26- (23) (23)1352331 、消耗電力等而適當選擇。 〔實施例2〕 接著’第7 ( A )圖係顯示上述D - F F 6 0 0 2的構造例， 第7(B)圖係顯示時序圖。 上述D-FF6002係具有：串聯連接之第！定時反相器 7〇〇〗及反相器7002 ’和與上述反相器連接爲迴路狀之第 2定時反相器7003。第1定時反相器700 1由串聯連接的 第 1P 型 TFT7004 、第 2P 型 TFT7005 、第 1N 型 TFT7006 、第2N型TFT7007所形成，第2定時反相器7003由串 聯連接的第 3P型 TFT700 8、第 4P型 TFT7009、第 3NTFT7010、第 4NTFT7011 形成。 第2N型TFT7007及第3P型TFT7008係藉由CK1而 被控制爲開啓、關閉，第1P型TFT7004及第4NTFT7011 係藉由CK2而被控制爲開啓、關閉。在第2P型TFT7005 和第1N型TFT7006的閘極輸入上述D-FF的輸出（IN) 〇 利用第7 ( B)圖之時序圖，說明本實施例的動作。 首先，在期間T1中，脈衝被輸入於IN，成爲Η位準 ，第2Ρ型TFT7005關閉，第1Ν型TFT7006開啓。接著 ，在期間Τ2中，CK1成爲Η位準，第2Ν型TFT7 00 7開 啓，節點Qb變成GND電位，節點Q成爲VDD電位。接 著，在期間T3中，CK2成爲Η位準，第4NTFT7011開啓 ，節點Qb保持爲GND電位。進而在期間Τ4中，CK2成 -27- (24) (24)1352331 爲L位準，第IP型TFT7004開啓，第4NTFT7011關閉 ，節點Qb成爲VDD電位，節點Q成爲GND電位。 在本實施例中，雖使用第7(A)圖之D-FF，但是不 用說並不受限於此構造的正反器。 〔實施例3〕 雖以實施形態4說明由位移暫存器的輸出脈衝來產生 位準移位器的控制訊號之時序，但是，實際上使用時，需 要考慮各種控制訊號的延遲而輸入於位準移位器。顯示其 之具體例。 第8(A)圖係顯示考慮來自位移暫存器的輸出脈衝 之延遲，以產生位準移位器之控制訊號①、②、③及④之 電路的例子。第8(B)圖係顯示其之時序圖。 說明第N段的位準移位器的控制訊號之產生。首先 ，將第N-2段之D-FF的輸出Q(N-2 Q)和第N-1段之 D-FF 的輸出 Q(N-1 Q)輸入於 NOR8001，將 NOR8001 的輸出當成訊號③。第N-2段的D-FF的輸出Q (N-2 Q) —成爲Η位準，則訊號③便成爲L位準。接著，將以第1 反相器8002來使第Ν-2段之D-FF的輸出Q(N-2 Q)和 第N-1段的D-FF之輸出Q(N-1 Q)反轉的輸出輸入於 NAND8003，以第2反相器8 0 0 4使NAN D 8 0 0 3的輸出反 轉，產生訊號①。與訊號③比較，訊號①由於多了第2反 相器80 04部份之延遲，由於訊號③往L位準，所以訊號 ①往Η位準。另外，如在第2反相器8004串聯附加多數 -28- (25) 1352331 的反相器時，則訊號③的Η位準和訊號①的Η位準相重 疊的時序完全不見，可使貫穿電流不見。
另外，在串聯連接的第1Ρ型TFT8005、第 2Ρ型 TFT8006 以及 Ν 型 TFT8007 中，於第 2Ρ 型 TFT8 006 及 Ν 型TFT8007的閘極輸入第Ν-1段的D-FF之輸出Q的反轉 脈衝，在第1Ρ型TFT8005的閘極輸入訊號①。第1Ρ型 TFT8005的源極係連接於VDD，Ν型TFT8007的源極係 連接於GND，第2Ρ型TFT8006及Ν型TFT8007的汲極 相連接，第3反相器8008、第4反相器8009、第5反相 器8010、第6反相器8011、第7反相器8012係相串聯連 接。 在第1Ρ型TFT8005的閘極輸入了訊號①之故，在訊 號①變成L位準後，第3反相器8008的輸入部才成爲Η 位準。另外，藉由第4反相器8009予以反轉，產生訊號 ②。藉此，使得重置期間和CK取入期間不相重疊。
另外，使訊號②透過第5反相器80 10、第6反相器 8011及第7反相器8012而產生訊號④。藉此，在CK取 入期間開始後，輸出反相器可作VDD輸出。 在本實施例中，雖說明第8(A)圖之構造，但是’ 不用說並不受限於此種構造。可考慮各種控制訊號的延遲 時間、頻率等而適當地構成。 〔實施例4〕 本發明之顯示裝置可以使用在各種電子機器的顯示部 -29- (26) (26)1352331 。特別是期望可將本發明之顯示裝置使用於要求低消耗電 力之攜帶型機器。 具體之上述電子機器可舉出：攜帶型資訊終端（行動 電話、攜帶型電腦、攜帶型遊戲機或者電子書籍等）、影 像照相機、數位相機 '頭戴型顯示器、顯示器、導航系統 等。第9圖顯示這些電子機器的具體例。 第9(A)圖係顯示器，包含：框體9001、聲音輸出 部9002、顯示部9003。本發明之顯示裝置可以使用於顯 示部9003。顯示裝置係包含個人電腦用、TV廣播收訊用 '廣告顯示用等全部的資訊顯示裝置。 第9(B)圖係顯示攜帶型電腦，包含：本體9101、 記錄筆9102、顯示部9103、操作按鈕9104'外部介面 9105等。本發明之顯示裝置可以使用在顯示部9103。 第9(C)圖係遊戲機，包含：本體9201、顯示部 9202 '操作按鈕9203等。本發明之顯示裝置可以使用在 顯示部9202。 第9(D)圖係行動電話，包含：本體9301、聲音輸 出部9302、聲音輸入部93 03、顯示部93 04、操作開關 93 05、天線93 06等。本發明之顯示裝置可以使用於顯示 部 9304 。 如上述般’本發明之顯示裝置的使用範圍極爲廣泛， 可以使用在所有領域的電子機器。 產業上利用可能性 -30- (27) (27)1352331 本發明在使用多晶矽TFT等特性偏差大的電晶體， 以振幅小於電源電壓之CK訊號使位移暫存器動作時極爲 有效。藉由使用本發明之位移暫存器，特性偏差的影響幾 乎可以忽視。另外，CK訊號的位準移位器係使用在位移 暫存器所產生的脈衝來控制，CK訊號的放大只在必要的 短期間動作故，所以貫穿電流流通期間短，能夠提供低消 耗電力的位移暫存器。 【圖式簡單說明】 第1圖係顯示實施形態1之圖。 第2圖係顯示實施形態2之圖。 第3圖係顯示實施形態3之圖。 第4圖係顯示實施形態3之時序圖的圖。 第5圖係顯示控制訊號的時序之圖。 第6圖係顯示可以使用本發明之位移暫存器的構造圖 〇 第7圖係顯示d_FF的構造例圖。 第8圖係顯示本發明的控制訊號之產生方法例圖。 第9圖係顯示可以使用本發明之電子機器例圖。 第1〇圖係顯示反相器的特性圖。 第Π圖係顯示輸出反相器的其他構造例圖。 主要元件對照表 1001 : CK取入用開關 •31 - (28) (28)1352331
1 002 :基準用開關 1003 :臨界値設定用開關 1 0 0 4 :電容手段 1 0 〇 5 :補正反相器 1006:電位固定用開關 1007:輸出反相器 1 00 8：第 1 P 型 TFT 1009：第 2P 型 TFT 1010： N 型 TFT 2001 :第1CK取入用開關 2002 :第1基準用開關 2003: Η設定用電容手段 2004 :第2CK取入用開關 2005 :第2基準用開關 2006 : L設定用電容手段 2007 :臨界値設定用開關 200 8 :補正反相器 2009:電位固定用開關 2010:輸出反相器 20 11 ：第 1Ρ 型 TFT 2012 ：第 2P 型 TFT 2013： N 型 TFT 300 1 :第1CK取入用開關 3002 :第1基準用開關 -32- (29)1352331 3 008 :第2CK取入用開關
-33-

Claims (1)

1352331 第092135240號專利申請案中文申請專利範圍修正本 民國100年7月曰修正 拾、申請專利範圍 1 · 一種位移暫存器，是針對具有放大時脈訊號的振幅 之位準移位器之位移暫存器，其特徵爲： 上述位準移位器係具有： 電容手段； 和輸入部連接在上述電容手段的第1電極之反相器； 和電性連接上述反相器的輸入部和輸出部之手段； 和對上述電容手段的第2電極輸入基準電位之第1手 段； 和對上述電容手段的第2電極輸入上述時脈訊號之第 2手段； 和固定上述位準移位器的輸出電位之第3手段； 和在上述位準移位器不動作之期間，固定上述反相器 的輸入部的電位之第4手段， 上述位準移位器的控制訊號係由上述位移暫存器的輸 出脈衝所產生。 2 .如申請專利範圍第1項所記載之位移暫存器，其中 ，上述基準電位係使用上述時脈訊號的Η位準和L位準 的電位。 3 · —種位移暫存器，是針對具有放大時脈訊號之振幅 的位準移位器之位移暫存器，其特徵爲： 上述位準移位器具有： 1352331 電容手段； . 和輸入部連接在上述電容手段的第1電極之第1反相 器； 和輸入部連接在上述第1反相器的輸出部之第2反相 器； 和設置在上述第1反相器的輸入部和輸出部間之第1 開關； 和設置在上述第1反相器的輸入部和電源間之第2開 籲關； 和對上述電容手段的第2電極輸入基準電位之第1手 段； 和對上述電容手段的第2電極輸入上述時脈訊號之第 2手段， 上述第2反相器，具有在上述第1反相器的輸出不定 之期間中，固定上述位準移位器的輸出電位之第3開關， 上述位準移位器的控制訊號，係由上述位移暫存器的 β輸出脈衝所形成。 4.一種位移暫存器，是針對具有放大時脈訊號之振幅 的位準移位器之位移暫存器，其特徵爲： 上述位準移位器具有： 被串聯連接之第1反相器和第2反相器； 和設置在上述第1反相器之輸入部和輸出部間之第1 開關； 和設置在上述第1反相器之輸入部和電源間之第2開 -2- 1352331
和第1電極連接在上述第1反相器的輸入部之第1電 容手段和第2電容手段； 和對上述第1電容手段的第2電極輸入當成基準電位 之上述時脈訊號的Η位準之第3開關： 和對上述第2電容手段的第2電極輸入當成基準電位 之上述時脈訊號的L位準之第4開關； 對上述第1電容手段和第2電容手段的第2電極輸入 上述時脈訊號之手段， 上述第2反相器，具有在上述第1反相器的輸出不定 之期間中’固定上述位準移位器的輸出電位之第5開關， 上述位準移位器的控制訊號，係由上述位移暫存器的 輸出脈衝所形成。 5 _ —種位移暫存器，是針對具有放大時脈訊號之振幅 的位準移位器之位移暫存器，其特徵爲： 上述位準移位器具有： 被串聯連接之第1反相器和第2反相器； 和設置在上述第1反相器之輸入部和輸出部間之第1 開關； 和設置在上述第1反相器之輸入部和電源間之第2開 關； 和第1電極連接在上述第1反相器的輸入部之第1電 容手段和第2電容手段； 和輸出部連接在上述第1電容手段的第2電極之第3 -3 - 135-2331 反相器； 和設置在上述第3反相器的輸入部和輸出部間之第3 開關； 和設置在上述第3反相器的輸入部和電源間之第4開 關； 和第1電極連接在上述第3反相器的輸入部之第3電 容手段； 和對上述第3電容手段的第2電極輸入上述時脈訊號 之Η位準電位之第5開關； 和輸出部連接在上述第2電容手段的第2電極之第4 反相器； 和設置在上述第4反相器的輸入部和輸出部間之第6 開關； 和設置在上述第4反相器的輸入部和電源間之第7開 關； 和第1電極連接在上述第4反相器的輸入部之第4電 容手段； 和對上述第4電容手段的第2電極輸入上述時脈訊號 的L位準電位之第8開關； 和對上述第3電容手段及第4電容手段的第2電極輸 入上述時脈訊號之手段， 上述第2反相器，具有在上述第1反相器的輸出不定 之期間中，固定上述位準移位器的輸出電位之第9開關， 上述位準移位器的控制訊號，係由上述位移暫存器的 -4- 1352331 輸出脈衝所形成。 6.如申請專利範圍第1項至第5項中任一項所記載之 位移暫存器，其中，構成上述位移暫存器之位準移位器的 段數和正反器的段數比爲1·· N(N爲2以上之正整數）。 7·—種位移暫存器之驅動方法，係一種具有放大時脈 訊號之振幅的位準移位器，且上述位準移位器具有·· 電容手段； 和輸入部連接在上述電容手段的第1電極之反相器； 和設置在上述反相器的輸入部和輸出部間之開關； 和對上述電容手段的第2電極輸入基準電位之第1手 段； 和對上述電容手段的第2電極輸入時脈訊號之第2手 段； 和固定上述位準移位器的輸出電位之第3手段； 和固定上述反相器的輸入部的電位之第4手段之位移 暫存器之驅動方法，其特徵爲： 在重置期間中，開啓上述開關’藉由使上述反相器的 輸入部和輸出部成爲上述反相器的臨界値電位，使得上述 電容手段的第1電極成爲上述臨界値電位，藉由上述第1 手段’使得上述電容手段的第2電極成爲基準電位， 在時脈取入期間中，藉由上述第2手段，對上述電容 手段的第2電極輸入上述時脈訊號，依據來自上述基準電 位的電位變動’藉由上述第3手段，對應所輸入之上述時 脈訊號而輸出Η位準或L位準， -5- 135-2331 在上述反相器之輸出不定期間中，藉由上述第3手段 來固定上述位準移位器的輸出電位， 在上述位準移位器不動作之期間中，藉由上述第4手 段來固定上述反相器輸入部的電位， 上述位準移位器的控制訊號，係由上述位移暫存器的 輸出脈衝所產生。 8. 如申請專利範圍第7項記載之位移暫存器之驅動方 法’其中，上述基準電位係使用上述時脈訊號之Η位準 •和L位準之電位。 9. 如申請專利範圍第1〜5項中的任一項所記載之位 移暫存器，其中上述位移暫存器係搭載於顯示器、攜帶型 電腦、遊戲機、或行動電話。
-6 -
TW092135240A 2002-12-19 2003-12-12 Shift register and driving method thereof TWI352331B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002368888 2002-12-19

Publications (2)

Publication Number Publication Date
TW200421248A TW200421248A (en) 2004-10-16
TWI352331B true TWI352331B (en) 2011-11-11

Family

ID=32677130

Family Applications (3)

Application Number Title Priority Date Filing Date
TW095146125A TW200711310A (en) 2002-12-19 2003-12-12 Shift resistor and method for driving same
TW100126175A TWI450258B (zh) 2002-12-19 2003-12-12 位移暫存器及其驅動方法
TW092135240A TWI352331B (en) 2002-12-19 2003-12-12 Shift register and driving method thereof

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW095146125A TW200711310A (en) 2002-12-19 2003-12-12 Shift resistor and method for driving same
TW100126175A TWI450258B (zh) 2002-12-19 2003-12-12 位移暫存器及其驅動方法

Country Status (9)

Country Link
US (5) US6870895B2 (zh)
EP (1) EP1575167B1 (zh)
JP (1) JP4583933B2 (zh)
KR (3) KR101129614B1 (zh)
CN (1) CN100530961C (zh)
AU (1) AU2003289344A1 (zh)
DE (1) DE60326642D1 (zh)
TW (3) TW200711310A (zh)
WO (1) WO2004057760A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE402017T1 (de) * 2001-02-09 2008-08-15 Seiko Epson Corp Tintenstrahlaufzeichnungsvorrichtung, steuerungs- und tintennachfüllsverfahren in der vorrichtung ausgeführt, tintenversorgungssystem in der vorrichtung, und verwaltungsverfahren der von dem system versorgt tintenmenge
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
JP3974124B2 (ja) * 2003-07-09 2007-09-12 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
JP4457810B2 (ja) * 2004-03-04 2010-04-28 富士電機システムズ株式会社 表示装置駆動回路
JP4082384B2 (ja) * 2004-05-24 2008-04-30 セイコーエプソン株式会社 シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
WO2006064822A1 (en) * 2004-12-13 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
JP4826213B2 (ja) * 2005-03-02 2011-11-30 ソニー株式会社 レベルシフト回路およびシフトレジスタ並びに表示装置
US7483013B2 (en) 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
TWI274349B (en) * 2005-07-12 2007-02-21 Chi Mei Optoelectronics Corp Shift register
KR100624115B1 (ko) * 2005-08-16 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 발광제어 구동장치
JP4887799B2 (ja) 2006-01-20 2012-02-29 ソニー株式会社 表示装置および携帯端末
TWI325132B (en) * 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
WO2008023473A1 (fr) * 2006-08-25 2008-02-28 Sharp Kabushiki Kaisha Circuit amplificateur et appareil d'affichage comportant celui-ci
TWI831616B (zh) 2006-09-29 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置
JP5246726B2 (ja) * 2006-10-05 2013-07-24 株式会社ジャパンディスプレイウェスト シフトレジスタ回路および表示装置
US20080088353A1 (en) * 2006-10-13 2008-04-17 Chun-Hung Kuo Level shifter circuit with capacitive coupling
US20090096491A1 (en) * 2007-10-15 2009-04-16 Seiko Epson Corporation Driver circuit, data driver, integrated circuit device, and electronic instrument
WO2009147770A1 (ja) * 2008-06-02 2009-12-10 パナソニック株式会社 クロック信号増幅回路
WO2011132023A1 (en) * 2010-04-22 2011-10-27 Freescale Semiconductor, Inc. Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method
KR20120091880A (ko) * 2011-02-10 2012-08-20 삼성디스플레이 주식회사 인버터 및 이를 이용한 유기전계발광 표시장치
JP5181057B1 (ja) * 2011-12-02 2013-04-10 シャープ株式会社 液晶表示装置、及び、テレビジョン受像機
US9202590B2 (en) 2013-07-29 2015-12-01 Broadcom Corporation Low power shift register
JP6225790B2 (ja) * 2014-03-27 2017-11-08 富士通株式会社 データ転送回路
CN110264936A (zh) * 2019-06-24 2019-09-20 京东方科技集团股份有限公司 栅极驱动电路和显示装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126319A (ja) * 1982-08-31 1984-07-20 Toshiba Corp チヨツパ形コンパレ−タ
DE3339253A1 (de) * 1983-10-28 1985-05-09 Siemens AG, 1000 Berlin und 8000 München Cmos-inverter
US4633222A (en) * 1985-10-01 1986-12-30 Rca Corporation Clock shaping circuit and method
JPS62220026A (ja) * 1986-03-20 1987-09-28 Toshiba Corp 出力バツフア回路
US4760279A (en) * 1986-07-02 1988-07-26 Kabushiki Kaisha Toshiba Noise cancelling circuit
JPS63299513A (ja) * 1987-05-29 1988-12-07 Toshiba Corp 出力回路
JP2541244B2 (ja) * 1987-10-30 1996-10-09 日本電気株式会社 クロック発生回路
JPH01138808A (ja) * 1987-11-26 1989-05-31 Toshiba Corp 電圧比較回路
NL8800234A (nl) * 1988-02-01 1989-09-01 Philips Nv Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap.
JP2542678B2 (ja) * 1988-06-17 1996-10-09 富士通株式会社 半導体装置
JPH0695635B2 (ja) * 1988-06-21 1994-11-24 日本電気株式会社 レベルシフト回路
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5262685A (en) * 1991-10-16 1993-11-16 Unitrode Corporation High-speed, low power auto-zeroed sampling circuit
US5696463A (en) * 1993-11-02 1997-12-09 Hyundai Electronics Industries Co., Ltd. Address transition detecting circuit which generates constant pulse width signal
JPH07273616A (ja) * 1994-03-29 1995-10-20 Kawasaki Steel Corp チョッパ型コンパレータ
US5491429A (en) * 1994-09-16 1996-02-13 At&T Global Information Solutions Company Apparatus for reducing current consumption in a CMOS inverter circuit
JP3734537B2 (ja) 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
KR0163938B1 (ko) * 1996-01-13 1999-03-20 김광호 박막 트랜지스터형 액정표시장치의 구동회로
JPH10145220A (ja) * 1996-11-13 1998-05-29 Toshiba Corp 駆動回路及び半導体集積回路
US5825219A (en) * 1997-02-21 1998-10-20 Silicon Integrated System Corp. Fast edge rate signal driver
JPH10242834A (ja) * 1997-02-26 1998-09-11 Nippon Precision Circuits Kk Ｃｍｏｓ回路
TW402841B (en) * 1997-04-24 2000-08-21 Hitachi Ltd Complementary MOS semiconductor circuit
JPH1186586A (ja) 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP3288962B2 (ja) 1997-11-10 2002-06-04 日本プレシジョン・サーキッツ株式会社 ３値出力回路
JPH11184432A (ja) 1997-12-19 1999-07-09 Sony Corp 液晶表示装置の駆動回路
JPH11184440A (ja) * 1997-12-25 1999-07-09 Sony Corp 液晶表示装置の駆動回路
US6433607B2 (en) 1998-01-21 2002-08-13 Fujitsu Limited Input circuit and semiconductor integrated circuit having the input circuit
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
KR20000065711A (ko) * 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
JP3473745B2 (ja) 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3428527B2 (ja) * 1999-09-29 2003-07-22 日本電気株式会社 波形整形回路
JP2002196732A (ja) 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
JP2001332696A (ja) 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
JP3607580B2 (ja) 2000-07-10 2005-01-05 沖電気工業株式会社 電圧制御発振器
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW521249B (en) * 2000-09-05 2003-02-21 Toshiba Corp Display apparatus and its driving method
JP3428593B2 (ja) 2000-09-05 2003-07-22 株式会社東芝 表示装置及びその駆動方法
JP2002111479A (ja) 2000-09-29 2002-04-12 Ricoh Co Ltd レベルシフト回路
TW562964B (en) * 2001-03-08 2003-11-21 Sanyo Electric Co Image display device
JP4707858B2 (ja) 2001-03-28 2011-06-22 ソニー株式会社 シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置
US6512407B2 (en) 2001-04-05 2003-01-28 Parthus Ireland Limited Method and apparatus for level shifting approach with symmetrical resulting waveform
US6700415B2 (en) 2001-06-07 2004-03-02 Atmel Corporation Sense amplifier with configurable voltage swing control
KR100397890B1 (ko) 2001-07-04 2003-09-19 삼성전자주식회사 펄스 신호를 발생시키는 고속 입력 리시버
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP4327411B2 (ja) * 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
US6650157B2 (en) 2002-01-11 2003-11-18 Sun Microsystems, Inc. Using a push/pull buffer to improve delay locked loop performance
US6753707B2 (en) * 2002-04-04 2004-06-22 Oki Electric Industry Co, Ltd. Delay circuit and semiconductor device using the same
US7142030B2 (en) 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
JP4551731B2 (ja) * 2004-10-15 2010-09-29 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
JPWO2004057760A1 (ja) 2006-04-27
KR20100132054A (ko) 2010-12-16
EP1575167A4 (en) 2006-05-17
DE60326642D1 (de) 2009-04-23
AU2003289344A1 (en) 2004-07-14
KR101129614B1 (ko) 2012-03-27
US7680239B2 (en) 2010-03-16
TWI328929B (zh) 2010-08-11
EP1575167B1 (en) 2009-03-11
US20040202276A1 (en) 2004-10-14
WO2004057760A1 (ja) 2004-07-08
US6870895B2 (en) 2005-03-22
TWI450258B (zh) 2014-08-21
CN1729623A (zh) 2006-02-01
US8526568B2 (en) 2013-09-03
US20110148517A1 (en) 2011-06-23
CN100530961C (zh) 2009-08-19
KR101037120B1 (ko) 2011-05-26
KR20050085458A (ko) 2005-08-29
TW201205548A (en) 2012-02-01
KR101079760B1 (ko) 2011-11-04
US8189733B2 (en) 2012-05-29
JP4583933B2 (ja) 2010-11-17
TW200711310A (en) 2007-03-16
US20050134325A1 (en) 2005-06-23
TW200421248A (en) 2004-10-16
KR20110052738A (ko) 2011-05-18
US20100183114A1 (en) 2010-07-22
US20060245535A1 (en) 2006-11-02
EP1575167A1 (en) 2005-09-14
US7079617B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
TWI352331B (en) Shift register and driving method thereof
JP6746768B2 (ja) 半導体装置
KR100832252B1 (ko) 펄스 출력 회로
TWI320171B (en) Shift register and display driving device comprising the same
US7843421B2 (en) Gate driver and driving method thereof in liquid crystal display
EP1977428A1 (en) Shift register circuit and display drive device
US7898558B2 (en) Gate driving circuit and driving circuit unit thereof
JP4339828B2 (ja) 半導体装置
JP2003209466A (ja) 電圧レベルシフタ、駆動回路、電極基板及び平面表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees