TWI312236B - Delay locked loop and clock generation method thereof - Google Patents

Delay locked loop and clock generation method thereof Download PDF

Info

Publication number
TWI312236B
TWI312236B TW093118723A TW93118723A TWI312236B TW I312236 B TWI312236 B TW I312236B TW 093118723 A TW093118723 A TW 093118723A TW 93118723 A TW93118723 A TW 93118723A TW I312236 B TWI312236 B TW I312236B
Authority
TW
Taiwan
Prior art keywords
signal
clock signal
clock
delayed
delay
Prior art date
Application number
TW093118723A
Other languages
English (en)
Other versions
TW200515709A (en
Inventor
Jong-Tae Kwak
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200515709A publication Critical patent/TW200515709A/zh
Application granted granted Critical
Publication of TWI312236B publication Critical patent/TWI312236B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

1312236 九、發明說明： 【發明所屬之技術領域】 本案係關於一種延遲閉鎖迴路（delay locked loop，LLP) ，特別是關於一種用於補償介於一內部時脈信號與一外部 時脈信號之間的一差異（skew)以及用於校正一責務錯誤 (duty error)的裝置及方法。 【先前技術】 一般說來，一延遲閉鎖迴路係應用於一同步半導體記 憶裝置以藉由一外部時脈信號同步一內部時脈信號，在該 同步半導體記憶裝置中，諸如一讀取運作以及一寫入運作 等資料存取運作係以同步於該外部時脈信號之上升緣 (rising edges)和下降緣（falling edges)的方式而被執行。 由於當該外部時脈信號被輸入至該同步半導體記億裝 置時會有一時間延遲，該延遲閉鎖迴路便被用於利用補償 介於該內部時脈信號與該外部時脈信號之間的該·時間延遲 、而藉由該外部時脈信號同步該內部時脈信號。 然而，在一雙倍資料傳送率（double data rate，DDR) 的同步半導體記憶裝置中，該資料存取運作係被執行於該 內部時脈信號之一上升緣和一下降緣上，因此，該內部時 脈信號有必要具有50%的一責務比率（duty ratio)。 用於補償介於該內部時脈信號與該外部時脈信號之間 的一時脈差異以及用於校正一責務比率的該延遲閉鎖迴路 的不同技術在市面上已相當風行了。 舉例來說，在 J〇ng-Tae所著的名爲” Low Cost High P er fo rm anc e Reg i s ter- C o ntr ο 11 ed D i git al D L L f or 1 Gbps x3 2 1312236 DDR SDRAM”（收錄於超大型積體電路論文集（SOVC)(2003 年06月09日））中，即揭露一種延遲閉鎖迴路，其係使用 兩條延遲線藉由延遲該外部時脈信號而校正該時脈差異及 該責務比率。 在收錄於此處作爲參考之用、屬於同一申請人且同時 在審查當中的2002年12月30日所申請之美國專利第 10/33 14 12號、名爲”用於校正責務循環之數位延遲閉鎖迴 路裝置及其方法”的申請案當中，揭露一種傳統的延遲閉鎖 迴路，第1圖係爲其方塊圖。 如圖所示，該種傳統的延遲閉鎖迴路包括一緩衝器110 、一延遲線單元120、一責務錯誤控制器130，一第一延遲 模組單元140、一第一直接相位偵測器150、一第二延遲模 組單元1 60、以及一第二直接相位偵測器1 70。 緩衝器110接收一外部時脈信號ext_clk並產生一第 一內部時脈信號，該第一內部時脈信號會啓動（activated)於 該第一內部時脈信號的一邊緣（edge)，該第一內部時脈信號 被輸入至延遲線單元120。 延遲線單元1 20接收該第一內部時脈信號，並自第一 及第二直接相位偵測器1 5 0和1 7 0接收一第一和一第二偵 測信號，延遲線單元1 20延遲基於該第一及該第二偵測信 號的該第一內部時脈信號，並輸出一第一延遲內部時脈信 號intclkl和一第二延遲內部時脈信號intclk2至責務錯誤 控制器1 3 0。 詳細地來說，延遲線單元120包括一第一控制器121 、一第一延遲線122、一第二控制器123、以及一第二延遲 1312236 線 124 ° 爲了控制該第一偵測信號的一延遲量，第一控制器1 2 1 輸出一第一控制信號至第一延遲線1 22。 第一延遲線1 22接收該第一控制信號及該第一內部時 脈信號，該第一內部時脈信號係根據延遲線1 22的該第一 控制信號而被延遲，那就是說，第一延遲線1 22根據該第 一控制信號藉由延遲該第一內部時脈信號而產生第一延遲 內部時脈信號intclkl，第一延遲內部時脈信號intclkl接 著被輸出至責務錯誤控制器1 3 0。 爲了控制該第二偵測信號的一延遲量，第二控制器1 23 輸出一第二控制信號至第二延遲線1 24。 第二延遲線1 24接收該第二控制信號及該第一內部時 脈信號，第二延遲線1 24延遲基於該第二控制信號的該第 一內部時脈信號，接著，被延遲的該第一內部時脈信號被 反相且被輸出成爲第二延遲內部時脈信號intclk2，第二延 遲內部時脈信號intclk2接著被輸出至責務錯誤控制器130 〇 責務錯誤控制器1 3 0接收第一及第二內部時脈信號 intclkl及intclk2，責務錯誤控制器130藉由轉移第一及第 二責務控制時脈信號int_clk及intclk2’之下降緣至第一及 第二責務控制時脈信號int_clk及intclk2’之下降緣的一中 段（middle)、以產生一第一責務控制時脈信號int_clk及一 第二責務控制時脈信號intclk2’，此處，在如前述般地藉由 轉移其下降緣使得第一及第二責務控制時脈信號int_clk及 intclk2’被責務校正之後，它們便具有一 50%的責務比率’ 1312236 第一及第二責務控制時脈信號int_clk及intclk2’接著會被 分別輸出至第一及第二延遲模組單元140及160。 責務錯誤控制器130包括一第一相位偵測器131、一 混合控制器1 3 2、一第一相位混合器1 3 3、以及一第二相位 混合器1 3 4。 第一及第二延遲內部時脈信號intclkl及intclk2會被 反相並被輸出至第一相位偵測器1 3 1，第一相位偵測器1 3 1 會比較第一及第二延遲內部時脈信號intclkl及intclk2的 下降緣以決定其下降緣中之何者引導另一個，並且接著產 _ 生基於該比較結果的一相位偵測信號，該相位偵測信號接 著被輸出至混合控制器132。 混合控制器1 3 2接收該相位偵測信號以決定該相位偵 測信號的一權重（weight)k，權重k包括第一及第二延遲內 部時脈信號intclkl及intclk2的兩下降緣之間的一差額， 權重k接著被輸出至第一及第二相位混合器1 3 3和1 3 4， 權重k包括複數個權重信號。 第一相位混合器133接收權重k'第一及第二延遲內 φ 部時脈信號intclkl及intclk2，第一相位混合器133將1 減去權重k而計算得到一差値，藉由將該差値應用於第一 延遲內部時脈信號intclkl以及將權重k應用於第二延遲內 部時脈信號intclk2，第一相位混合器133便會產生一第一 責務控制時脈信號int_clk，第一責務控制時脈信號int_clk 接著被輸出至第一延遲模組單元1 4 0。 第二相位混合器134接收權重k、並將1減去權重k 而計算得到一差値，第二相位混合器1 3 4藉由將權重k應 1312236 用於第一延遲內部時脈信號intclkl以及將該差値應用於第 二延遲內部時脈信號intclk2以產生一第二責務控制時脈信 號intclk2’，第二相位混合器134接著輸出第二責務控制時 脈信號intclk2’至第二延遲模組單元160。 此處，如前所述，第一及第二責務控制時脈信號int_clk 及intclk2’皆係藉由轉移其下降緣至其下降緣的一中段而產 生，而該轉移的一方向及一量則由權重k及該差値所決定 〇 第一延遲模組單元1 4〇即接收第一責務控制時脈信號 _ int_clk並估算一延遲量，該延遲量係產生於當外部時脈信 號ext_clk通過該種傳統的延遲閉鎖迴路並被輸出成爲第一 及第二責務控制時脈信號int_clk及intclk2’之時，第一延 遲模組單元140產生基於該估算延遲量的一第一補償時脈 信號iclkl，並輸出第一補償時脈信號iclkl至第一直接相 位偵測器150。‘ 第一直接相位偵測器150接收外部時脈信號ext_clk 並藉由比較外部時脈信號ext_clk和第一補償時脈信號iclkl φ 以產生該第一偵測信號，第一直接相位偵測器1 50輸出該 第一偵測信號至延遲線單元120。 第二延遲模組單元1 60接收第二責務控制時脈信號 intclk2’並估算一延遲量，該延遲量係產生於當第二責務控 制時脈信號intclk2’行進至一資料輸入/輸出接腳（DQ pin) ，第二延遲模組單元160產生基於該估算延遲量之一第二 補償時脈信號iclk2，並輸出第二補償時脈信號iclk2至第 二直接相位偵測器170。 -10- 1312236 第二直接相位偵測器17〇接收外部時脈信號ext_clk 並藉由比較外部時脈信號ext_clk和第二補償時脈信號iclk2 以產生該第二偵測信號，第二直接相位偵測器1 70輸出該 第二偵測信號至延遲線單元1 20。 第2圖係爲第1圖之傳統的延遲閉鎖迴路之運作時序 圖。 該種傳統的延遲閉鎖迴路之運作將藉由參考第1圖及 第2圖詳述如下。 首先，當外部時脈信號ext_clk被輸入至緩衝器110， 緩衝器110便輸出該第一內部時脈信號，延遲單元120藉 由延遲該內部時脈信號而產生第一及第二延遲內部時脈信 號intclkl及intclk2，如第2圖所示，第一延遲內部時脈 信號intclkl的一上升緣同步於第二延遲內部時脈信號 intclk2的一上升緣，但第一延遲內部時脈信號intclkl的 一下降緣並不同步於第二延遲內部時脈信號intclk2的一下 降緣，從而產生一責務錯誤。 第一及第二延遲內部時脈信號intclkl及intclk2被輸 入至第一相位偵測器I 3 1，而第一相位偵測器1 3 1則偵測 第一及第二延遲內部時脈信號intclkl及intclk2之間的一 相位差額’混合控制器1 3 2接收該相位差額並產生基於該 相位差額之權重k，以轉移第一延遲內部時脈信號intclkl 及第二延遲內部時脈信號intclk2的該下降緣，那就是說， 權重k係被控制於轉移第一延遲內部時脈信號intclkl及第 二延遲內部時脈信號intclk2之二下降緣至intclkl及intclk2 之二下降緣的一中段。 -11 - 1312236 請參閱第2圖，第二延遲內部時脈信號intclk2相較於 第一延遲內部時脈信號intclkl需要更多的權重以補償第一 及第二延遲內部時脈信號intclkl及intClk2之二下降緣的 該相位差額，在第2圖所示第一延遲內部時脈信號intclkl 之一高時鐘脈波寬度相較第二延遲內部時脈信號intclk2之 一高時鐘脈波寬度爲寬的情形之下，第二延遲內部時脈信 號intclk2所需之權重大於0.5。 權重k之値啓始時係設定爲〇，當第一補償時脈信號 iclkl和第二補償時脈信號iclk2的上升緣同步於外部時脈 信號ext_clk的一上升緣時，權重k之値則會開始一點一點 地漸漸增加，每當權重k增加時，由第一相位混合器1 3 3 輸出之第一責務控制時脈信號int_clk的該下降緣便被一點 一點地轉移至第一及第二延遲內部時脈信號intclkl及 intclk2之二下降緣的該中段，並且由第二相位混合器134 輸出之第二責務控制時脈信號intclk2’的一下降緣便被一點 —點地轉移至第一及第二延遲內部時脈信號intclkl及 intClk2之二下降緣的該中段，藉由上述運作，第一及第二 責務控制時脈信號int_clk及intclk2’便皆具有50%的一責 務比率。 如上所述，在第2圖所示第一延遲內部時脈信號intclkl 之一高時鐘脈波寬度相較第二延遲內部時脈信號intclk2之 一高時鐘脈波寬度爲寬的情形之下，爲了轉移位於第一及 第二相位混合器133及134之第一及第二延遲內部時脈信 號intclkl及intclk2的該下降緣，第二延遲內部時脈信號 ititclk2必須具有超過0.5的該權重値，如果第二延遲內部 -12- 1312236 時脈信號intclk2的該下降緣落後第一延遲內部時脈信號 intclkl的該上升緣，第一相位混合器133的權重k便可設 定成0.6，而第二相位混合器134的權重k可設定成〇.4。 在上述例子中，如果應用於第二延遲內部時脈信號 intclk2的一權重爲〇·6，應用於第一延遲內部時脈信號 intclkl的—權重則爲〇 4(=1_〇 6)，同樣地，在第二相位混 合器134中’如果應用於第一延遲內部時脈信號intciki的 一權重爲〇.4’應用於第二延遲內部時脈信號intclk2的一 權重則爲0.6(=1-0.4),在上述例子中，由於第—及第二延 遲內部時脈信號intclkl及intclk2的該上升緣爲同相，第 一及第二延遲內部時脈信號intclkl及intclk2的該上升緣 便無法被補償，然而，如果第一及第二延遲內部時脈信號 intclkl及intclk2的該上升緣不同，那麼它們便可獲得補 償以同步該二下降緣。 第3圖係爲第一及第二延遲線〗22及124之輸出端的 電路圖。 如圖所示’兩個及三個串聯連接的反相器分別耦合於 第一及第二延遲線122及124之輸出端。 如前所述，當第一及第二延遲內部時脈信號intclkl及 intclk2係由第一及第二延遲線122及124所產生時，其二 者係爲反相；亦即，如果第一延遲內部時脈信號intclkl的 —責務比率爲60%，第二延遲內部時脈信號inUlk2的一責 務比率則爲4 0 %。 然而，因爲連接於第一及第二延遲線122及124之輸 出端的反相器的某些變化；例如：製造程序 '電壓及溫度 -13- 1312236 ，第一及第二延遲內部時脈信號intclkl及intclk2便有可 能具有反相責務’因此，該種傳統的延遲閉鎖迴路即係因 爲上述問題而降低了運作表現。 【發明內容】 因此，本案之目的係提供將一內部時脈信號同步於一 外部時脈信號、以及校正該內部時脈信號之一責務比率的 一種延遲閉鎖迴路及其方法。 根據本案之目的，提供一種半導體記憶裝置，包括：一 第一時脈緩衝器’透過該第一時脈緩衝器之一非反相端接 收一外部時脈信號、以及透過該第一時脈緩衝器之一反相 端接收一外部時脈反相信號，藉以輸出一第一時脈輸入信 號；一第二時脈緩衝器，透過該第一時脈緩衝器之該非反 相端接收該外部時脈反相信號、以及透過該第一時脈緩衝 器之該反相端接收該外部時脈信號，藉以輸出一第二時脈 輸入信號；以及一延遲閉鎖迴路（DLL)，接收該第一時脈輸 入信號和該第二時脈輸入信號，藉以產生一責務校正時脈 信號。 根據本案之另一目的，提供一種延遲閉鎖迴路裝置， 包括：一第一時脈緩衝器，透過該第一時脈緩衝器之一非 反相端接收一外部時脈信號、以及透過該第一時脈緩衝器 之一反相端接收一外部時脈反相信號，藉以輸出一第一時 脈輸入信號；一第二時脈緩衝器，透過該第一時脈緩衝器 之該非反相端接收該外部時脈反相信號、以及透過該第一 時脈緩衝器之該反相端接收該外部時脈信號，藉以輸出一 第二時脈輸入信號；一延遲線單元，接收該第一時脈輸入 -14- 1312236 信號及該第二時脈輸入信號，藉由延遲基於一第—比較信 號和一第二比較信號的該第一時脈輸入信號和該第二時脈 輸入信號，以產生一第一延遲時脈信號和一第二延遲時脈 信號；一責務校正單元，接收該第一延遲時脈信號及該第 二延遲時脈信號，藉由將該第一延遲時脈信號和該第二延 遲時脈信號之下降緣移至該第一延遲時脈信號和該第二延 遲時脈信號之該下降緣的一中段，以產生一第一責務校正 時脈信號和一第二責務校正時脈信號；一第一延遲模組單 元，估算該第一責務校正信號通過一資料輸入/輸出接腳時 g 所產生的一延遲量，並藉由補償基於估算之該延遲量的該 第一責務校正信號而輸出一第一補償時脈信號；一第一直 接相位偵測器，藉由比較該第一時脈輸入信號和該第一補 償時脈信號，以產生該第一比較信號；一第二延遲模組單 元，估算該第二責務校正信號通過該資料輸入/輸出接腳時 所產生的一延遲量，並藉由補償基於估算之該延遲量的該 第二責務校正信號而輸出一第二補償時脈信號；以及一第 二直接相位偵測器，藉由比較該外部時脈信號和該第二補 φ 償時脈信號，以產生該第二比較信號。 根據本案之再一目的，提供一種產生一責務校正時脈 信號的方法’包括下列步驟：藉由緩衝透過一非反相端所 輸入的一外部時脈信號以及緩衝透過一反相端所輸入的一 外部時脈反相信號’而產生一第一時脈輸入信號；藉由緩 衝透過該非反相端所輸入的該外部時脈反相信號以及緩衝 透過該反相端所輸入的該外部時脈信號，而產生一第二時 脈輸入信號；以及藉由同步該第一時脈輸入信號和該第二 -15- 1312236 時脈輸入信號的上升緣以及將其下降緣移至其下降緣之一 中段，而產生該責務校正時脈信號。 根據本案之再一目的，提供一種產生一責務校正時脈 信號的方法，包括下列步驟：藉由緩衝透過一非反相端所 輸入的一外部時脈信號以及緩衝透過一反相端所輸入的一 外部時脈反相信號，而產生一第一時脈輸入信號；藉由緩 衝透過該非反相端所輸入的該外部時脈反相信號以及緩衝 透過該反相端所輸入的該外部時脈信號，而產生一第二時 脈輸入信號；藉由緩衝該第一時脈輸入信號和該第二時脈 φ 輸入信號而產生一第一延遲時脈信號和一第二延遲時脈信 號；藉由將該第一延遲時脈信號和該第二延遲時脈信號的 下降緣移至該下降緣之一中段，而產生一第一責務校正時 脈信號和一第二責務校正時脈信號；藉由補償該第一責務 校正時脈信號之一延遲量而產生一第一補償時脈信號，該 第一責務校正時脈信號係產生於當該第一責務校正時脈信 號通過一資料輸入/輸出接腳時；藉由比較該第一時脈輸入 信號和該第一補償時脈信號而產生一第一比較信號；藉由 φ 補償該第二責務校正時脈信號之一延遲量而產生一第二補 償時脈信號，該第二責務校正時脈信號係產生於當該第二 責務校正時脈信號通過該資料輸入/輸出接腳時；以及藉由 比較該第二時脈輸入信號和該第二補償時脈信號而產生一 第二比較信號。 根據本案之再一目的，提供一種半導體記憶裝置，包 括：一第一時脈緩衝器，透過該第一時脈緩衝器之一非反 相端接收一外部時脈信號、以及透過該第一時脈緩衝器之 -16- 1312236 一反相端接收一外部時脈反相信號，藉以輸出一第一時脈 輸入信號；一第二時脈緩衝器’透過該第一時脈緩衝器之 該非反相端接收該外部時脈反相信號、以及透過該第一時 脈緩衝器之該反相端接收該外部時脈信號’藉以輸出一第 二時脈輸入信號；以及一延遲閉鎖迴路’接收該第一時脈 輸入信號和該第二時脈輸入信號，藉以校正該外部時脈信 號之一責務。 根據本案之再一目的，提供一種產生一責務校正時脈 信號的方法，包括下列步驟：藉由緩衝透過一非反相端所 β 輸入的一外部時脈信號以及緩衝透過一反相端所輸入的一 外部時脈反相信號，而產生一第一時脈輸入信號；藉由緩 衝透過該非反相端所輸入的該外部時脈反相信號以及緩衝 透過該反相端所輸入的該外部時脈信號，而產生一第二時 脈輸入信號；以及藉由使用該第一時脈輸入信號和該第二 時脈輸入信號以校正該外部時脈信號之一責務。 【實施方式】 以下將藉由參考所附圖示以詳細說明本案的延遲閉鎖 φ 迴路（DLL)。 第4圖係爲本案一較佳實施例之延遲閉鎖迴路之方塊 圖。 如圖所示，延遲閉鎖迴路包括一第—時脈緩衝器410 、一第二時脈緩衝器4 2 0、一延遲線單元4 3 〇、一責務錯誤 控制器44〇、一第一延遲模組單元450、一第二延遲模組單 元4 7 0、一第一直接相位偵測器4 6 〇 '以及—第二直接相位 偵測器4 8 0。 -17- 1312236 延遲線單元43 0包括一第一控制器431、一第一延遲 線432、一第二控制器433、以及一第二延遲線434，責務 錯誤控制器440包括一第一相位混合器443、一第二相位混 合器444、一混合控制器442、以及一第一相位偵測器441 〇 延遲線單元43 0、責務錯誤控制器440、第一延遲模組 單元450、第二延遲模組單元470、第一直接相位偵測器460 、以及第二直接相位偵測器480的運作及結構皆與傳統的 延遲閉鎖迴路所具有的完全相同。 然而，本案的延遲閉鎖迴路包括用於接收一外部時脈 信號的二個時脈緩衝器，並且第二延遲線434的一輸出端 並不包括一反相器。 第一及第二時脈緩衝器410及42 0皆接收一外部時脈 信號CLK及其反相信號；即一外部時脈反相信號CLKB， 並藉由緩衝被接收的該信號以產生一第一時脈輸入信號和 一第二時脈輸入信號，此處，第一及第二時脈緩衝器410 及420係爲完全相同。 第一時脈緩衝器410透過其非反相（non-inverting)端（+ ) 及其反相（inverting)端（-)分別接收外部時脈信號CLK及外 部時脈反相（bar)信號CLKB，以輸出該第一時脈輸入信號 ，另一方面，第二時脈緩衝器42 0，透過其反相端（-)及其 非反相端（+ )分別接收外部時脈信號CLK及、外部時脈反相 信號CLKB，因此，該第一時脈輸入信號的一責務便與該第 二時脈輸入信號的一責務反相；亦即，如果該第一時脈輸 入信號的該責務爲60%，那麼該第二時脈輸入信號的該責 -18- 1312236 務便爲4 0 °/。。 同時，外部時脈信號CLK及外部時脈反相信號CLKB 係爲一晶片組所產生的微分時脈信號’並會被輸入至一半 導體記憶裝置中，由於外部時脈信號CLK及外部時脈反相 信號CLKB係爲微分時脈信號，二者的相位便永遠相反。 因此，由第一及第二延遲線43 2及434所產生之一第 一及一第二延遲內部時脈信號intclkl及intclk2的上升緣 便會被同步，並且不管製造程序、電壓、或溫度如何變化 ，第一延遲內部時脈信號intclkl的一責務永遠反相於第二 延遲內部時脈信號intclk2的一責務。 因此，具有50 %之責務的一第一及一第二責務校正時 脈信號int_clk及intclk2’便可由責務錯誤控制器44〇所產 生。 第5圖係爲本案另一較佳實施例之延遲閉鎖迴路之方 塊圖。 如圖所示，第5圖之延遲閉鎖迴路的結構與第4圖之 延遲閉鎖迴路的結構完全相同。 然而，和第4圖之延遲閉鎖迴路不同的是’一第一時 脈緩衝器5 1 0係透過其非反相端及其反相端分別接收外部 時脈反相信號CLKB及外部時脈信號CLK ’毫無疑問地’ 第5圖之延遲閉鎖迴路的運作和第4圖之延遲閉鎖迴路的 運作完全相同。 第6圖係爲第4圖及第5圖之延遲閉鎖迴路之運作時 序圖。 如圖所示，如果具有反相責務的外部時脈信號CLK和 -19- 1312236 外部時脈反相信號CLKB被輸入’具有反相責務 第二延遲內部時脈信號intclkl及intclk2便會產 ，藉由使用第一及第二延遲內部時脈信號intclkl \ ，外部時脈信號CLK的一責務便會被校正成具有 務。 根據本案再一實施例，源自於第4圖之第一 器4 1 0的一輸出信號可以取代外部時脈信號CLK 至第一及第二直接相位偵測器460及48 0。 同樣地，根據本案再一實施例，源自於第5 時脈緩衝器5 20的一輸出信號可以被輸入至第一 接相位偵測器5 6 0及5 8 0。 此外，第4圖及第5圖中的該第一及該第二 器亦可從第4圖及第5圖所示之延遲閉鎖迴路中穆 如上所述，根據本案，具有反相責務的兩個 可被產生用以校正一時脈信號的責務，不管製造 壓、或溫度如何變化，另外，本案之延遲閉鎖迴 的兩條延遲線具有不將反相器與其輸出端耦合的； 並且因此，可以更爲正確地產生校正時脈信號， 用本案之延遲閉鎖迴路可以增強延遲閉鎖迴路的 〇 本案包含了於2003年10月30日對韓國專利 申請之韓國申請第2003-76265號案件的主要內容 內容皆附加於此處而作爲參考之用。 即使本案發明係以以上之較佳實施例來作說 對於熟習本項技術者來說，本案仍不限於這些實 的第一及 生，接著 5. intclk2 50%的責 時脈緩衝 而被輸入 圖之第二 及第二直 時脈緩衝 >除。 時脈信號 程序、電 路所包括 泪同結構； 是故，使 運作表現 局所提出 ，其全部 明，然而 施例和使 -20- I3l2236 用方法，尤有甚者，凡依本案所附申請專利範圍所做的均 等變化及修飾，皆爲本案專利範圍所涵蓋。 【圖式簡單說明】 本案得藉由下列圖式及詳細說明，俾得一更深入之了 解： 第1圖表示一傳統的延遲閉鎖迴路之方塊圖； 第2圖表示第1圖之傳統的延遲閉鎖迴路之運作時序 圖； 第3圖表示第1圖之第一及第二延遲線之輸出端的電 φ 路圖； 第4圖表示本案一較佳實施例之延遲閉鎖迴路之方塊 圖； 第5圖表示本案另一較佳實施例之延遲閉鎖迴路之方 塊圖；以及 第6圖表示第4圖及第5圖之延遲閉鎖迴路之運作時 序圖。 【圖示符號說明】 φ 110 緩衝器 120 延遲線單元 12 1 第 一控制器 122 第 一延遲線 123 第 二控制器 124 第 二延遲線 130 責務錯誤控制器 13 1 第 一相位偵測器 -21- 1312236 132 133 134 140 150 160 170 4 10 420 43 0 43 1 432 43 3 434 440 44 1 442 443 444 450 460 470 480 e x t_ i n t c 混合控制器 第一相位混合器 第二相位混合器 第一延遲模組單元 第一直接相位偵測器 第二延遲模組單元 第二直接相位偵測器 ' 510 第一時脈緩衝器 、5 20 第二時脈緩衝器 ' 5 3 0 延遲線單元 、53 1 第一控制器 ' 5 3 2 第一延遲線 ' 5 3 3 第二控制器 ' 534 第二延遲線 ' 540 責務錯誤控制器 、54 1 第一相位偵測器 ' 542 混合控制器 、5 4 3 第一相位混合器 、544 第二相位混合器 ' 5 5 0 第一延遲模組單元 ' 5 6 0 第一直接相位偵測器 ' 5 7 0 第二延遲模組單元 ' 5 8 0 第二直接相位偵測器 .elk 外部時脈信號 lkl 第一延遲內部時脈信號
-22- 1312236 intclk2 第二 i nt elk 第一 i nt_c 1 k 第一 intclk2， 第二 intclk2 ’ 第二 i c lk 1 第一 iclk2 第二 k 權重 CLK 外部 CLKB 外部 延遲內部時脈信號 責務控制時脈信號 責務校正時脈信號 責務控制時脈信號 責務校正時脈信號 補償時脈信號 補償時脈信號 時脈信號 時脈反相信號
-23-

Claims (1)

  1. 鮮X月/，日修正本 1312236 第93118723號「延遲閉鎖迴路及其時脈產生方法」專利案 (2009年2月修正） 十、申請專利範圍： 1. 一種用於校正一時脈信號之一責務循環（duty cycle)的裝 置，包括： 一第一時脈緩衝器，透過該第一時脈緩衝器之一非 反相（non-inverting)端接收一外部時脈信號、以及透過 該第一時脈緩衝器之一反相（i n v e r t i n g )端接收一外部時 脈反相（bar)信號，藉以輸出一第一時脈輸入信號； 一第二時脈緩衝器，透過該第一時脈緩衝器之該非 反相端接收該外部時脈反相信號、以及透過該第一時脈 緩衝器之該反相端接收該外部時脈信號，藉以輸出一第 二時脈輸入信號，·以及一延遲閉鎖迴路（DLL)，接收該 第一時脈輸入信號和該第二時脈輸入信號，藉以產生一 責務校正時脈信號，其包括一延遲線單元，藉由延遲該 第一時脈輸入信號與該第二時脈輸入信號，產生第一延 遲時脈信號與第二延遲時脈信號，以及一責務校正單元’ 響應該第一延遲時脈信號與該第二延遲時脈信號，.產生 第一責務校正時脈信號與第二責務校正時脈信號’ 其中該責務校正單元包括： 第一相位偵測器，接收該第一延遲時脈信號與該第 二延遲時脈信號的反相信號，藉以輸出一相位偵測信號’ 該相位偵測信號之邏輯準位顯示該第一延遲時脈信號和 該第二延遲時脈信號中何者具有一引導下降緣； 混合控制器，產生基於該相位偵測信號之權重値； 1312236 第一相位混合器’將1減去該權重値所得到之値應 用於該第一延遲時脈信號’並將該權重値應用於該第二 延遲時脈信號，藉以產生該第一責務校正時脈信號； 第二相位混合器’將該權重値應用於該第一延遲時 脈信號，並將1減去該權重値所得到之該値應用於該第 二延遲時脈信號，藉以產生該第二責務校正時脈信號。 2. 如申請專利範圍第1項之裝置，其中該責務校正時脈信 號係藉由同步該第一時脈輸入信號和該第二時脈輸入信 號之上升緣（rising edges)、以及將其下降緣（falling edges) 移至其下降緣之一中段（middle)，而被責務校正以及被 同步於該外部時脈信號。 3. 如申請專利範圍第2項之裝置，其中該延遲閉鎖迴路包 括二延遲線，用於分別延遲該第一及該第二時脈輸入信 號以產生該責務校正時脈信號。 4. 如申請專利範圍第2項之裝置，其中該延遲線單元接收' 該第一時脈輸入信號與該第二時脈輸入信號，以及基於 第一比較信號與第二比較信號，藉由延遲該第一時脈輸 入信號與該第二時脈輸入信號，產生該第一延遲時脈信 號與該第二延遲時脈信號，以及該責務校正單元接收該 第一延遲時脈信號與該第二延遲時脈信號，並藉由將該 第一延遲時脈信號與該第二延遲時脈信號之下降緣移至 該第一延遲時脈信號與該第二延遲時脈信號之該下降緣 的中段，以產生該第一責務校正時脈信號和該第二責務 校正時脈信號。 5 _如申請專利範圍第 4項之裝置，其中該延遲閉鎖迴路更 1312236 包括： 一第一延遲模組單元，估算該第一責務校正信 號透過一資料輸入/輸出接腳時所產生的一延遲量，並 藉由補償基於估算之該延遲量的該第一責務校正信號而 輸出一第一補償時脈信號； 一第一直接相位偵測器，藉由比較該外部時脈信號 和該第一補償時脈信號，以產生該第一比較信號； 一第二延遲模組單元，估算該第二責務校正信號透 過該資料輸入/輸出接腳時所產生的一延遲量，並藉由 補償基於估算之該延遲量的該第二責務校正信號而輸出 一第二補償時脈信號；以及 一第二直接相位偵測器，藉由比較該外部時脈信號 和該第二補償時脈信號，以產生該第二比較信號。 6. 如申請專利範圍第5項之裝置，其中該延遲線單元包括： 一第一控制單元，產生一第一控制信號，藉以控制 基於該第一直接相位偵測器所輸出之該第一比較信號的 一延遲量； 一第一延遲線，藉由延遲基於該第一控制信號的該 第一時脈輸入信號，以產生該第一延遲時脈信號； 一第二控制單元，產生一第二控制信號，藉以控制 基於該第二直接相位偵測器所輸出之該第二比較信號的 一延遲量；以及 一第二延遲線，藉由延遲基於該第二控制信號的該 第二時脈輸入信號，以產生該第二延遲時脈信號。 7. —種用於校正一時脈信號之一責務的延遲閉鎖迴路’包 1312236 括： 一第一時脈緩衝器，透過該第一時脈緩衝器之一非 反相端接收一外部時脈信號、以及透過該第一時脈緩衝 器之一反相端接收一外部時脈反相信號，藉以輸出一第 一時脈輸入信號； —第二時脈緩衝器，透過該第一時脈緩衝器之該非 反相端接收該外部時脈反相信號、以及透過該第一時脈 緩衝器之該反相端接收該外部時脈信號，藉以輸出一第 二時脈輸入信號； 一延遲線單元，接收該第一時脈輸入信號及該第二 時脈輸入信號，藉由延遲基於一第一比較信號和一第二 比較信號的該第一時脈輸入信號和該第二時脈輸入信 號，以產生一第一延遲時脈信號和一第二延遲時脈信號； 一責務校正單元，接收該第一延遲時脈信號及該第 二延遲時脈信號，藉由將該第一延遲時脈信號和該第二 延遲時脈信號之下降緣移至該第一延遲時脈信號和該第 二延遲時脈信號之該下降緣的一中段’以產生一第—責 務校正時脈信號和一第二責務校正時脈信號； 一第一延遲模組單元，估算該第一責務校正信號通 過一資料輸入/輸出接腳時所產生的一延遲量’並藉由 補償基於估算之該延遲量的該第一責務校正信號而輸出 一第一補償時脈信號； 一第一直接相位偵測器’藉由比較該第一時脈輸入 信號和該第一補償時脈信號’以產生該第一比較信號； 一第二延遲模組單元，估算該第二責務校正信號通 1312236 過該資料輸入/輸出接腳時所產生的一延遲量’並藉由 補償基於估算之該延遲量的該第二責務校正信號而輸出 一第二補償時脈信號；以及 一第二直接相位偵測器，藉由比較該第一時脈輸入 信號和該第二補償時脈信號，以產生該第二比較信號’ 其中該責務校正單元包括： 第一相位偵測器，接收該第一延遲時脈信號與該第 二延遲時脈信號的反相信號，藉以輸出一相位偵測信號’ 該相位偵測信號之邏輯準位顯示該第一延遲時脈信號和 該第二延遲時脈信號中何者具有一引導下降緣； 混合控制器，產生基於該相位偵測信號之權重値； 第一相位混合器，將1減去該權重値所得到之値應 用於該第一延遲時脈信號，並將該權重値應用於該第二 延遲時脈信號，藉以產生該第一責務校正時脈信號；以及 第。二相位混合器，將該權重値應用於該第一延遲時 脈信號，並將1減去該權重値所得到之該値應用於該第 二延遲時脈信號，藉以產生該第二責務校正時脈信號。 8 .如申請專利範圍第7項之延遲閉鎖迴路’其中該延遲線 單元包括： 一第一控制單元，產生一第一控制信號’藉以控制 基於該第一直接相位偵測器所輸出之該第一比較信號的 一延遲量·， 一第一延遲線，藉由延遲基於該第一控制信號的該 第一時脈輸入信號’以產生該第一延遲時脈信號； 一第二控制單元’產生—第二控制信號，藉以控制 1312236 基於該第二直接相位偵測器所輸出之該第二比較信號的 —延遲量；以及 一第二延遲線，藉由延遲基於該第二控制信號的該 第二時脈輸入信號，以產生該第二延遲時脈信號； 其中，該第一及該第二延遲線係爲相同。 9 .如申請專利範圍第7項之延遲閉鎖迴路，其中該第一延 遲模組和該第二延遲模組包括該第一時脈緩衝器之一延 遲量。 10.—種藉由使用一延遲閉鎖迴路以產生一責務校正時脈信 鲁 號的方法，包括下列步驟： 藉由緩衝透過一非反相端所輸入的一外部時脈信號 以及緩衝透過一反相端所輸入的一外部時脈反相信號， 而產生一第一時脈輸入信號； 藉由緩衝透過該非反相端所輸入的該外部時脈反相 信號以及緩衝透過該反相端所輸入的該外部時脈信號， 而產生一第二時脈輸入信號；以及 藉由同步該第一時脈輸入信號和該第二時脈輸入信 Φ 號的上升緣以及將其下降緣移至其下降緣之一中段，而 產生該責務校正時脈信號，其中產生該責務校正時脈信 號包括： 藉由緩衝該第一時脈輸入信號和該第二時脈輸入信 號，產生第一延遲時脈信號與第二延遲時脈信號； 藉由將該第一延遲時脈信號與該第二延遲時脈信號 之下降緣移至該下降緣之中段，產生第一責務校正時脈 信號與第二責務校正時脈信號； 1312236 藉由補償該第一責務校正時脈信號之延遲量，產生 第一補償時脈信號，該第一責務校正時脈信號係在該第 一責務校正時脈信號通過資料輸入/輸出接腳時產生； 藉由比較該外部時脈信號與該第一補償時脈信號， 產生第一比較信號； 藉由補償該第二責務校正時脈信號之延遲量，產生 二補償時脈信號，該第二責務校正時脈信號係在該第二 責務校正時脈信號通過該資料輸入/輸出接腳時產生；以及 藉由比較該外部時脈信號與該第二補償時脈信號， 產生第二比較信號。 11.如申請專利範圍第 10項之產生一責務校正時脈信號的 方法，其中產生該第一延遲時脈信號和該第二延遲時脈 信號的步驟包括： 產生一第一控制信號，以控制基於該第一比較信號 的一延遲量； ’ 藉由延遲該第一時脈輸入信號基於該第一控制信號 的一預定時間，產生該第一延遲時脈信號； 產生一第二控制信號，以控制基於該第二比較信號 的一延遲量；以及 藉由延遲該第二時脈輸入信號基於該第二控制信號 的一預定時間，產生該第二延遲時脈信號。 1 2 .如申請專利範圍第 1 0項之產生一責務校正時脈信號的 方法，其中產生該第一責務校正時脈信號和該第二責務 校正時脈信號的步驟包括： 產生一相位偵測信號，該相位偵測信號係決疋該弟 1312236 一延遲時脈信號和該第二延遲時脈信號中何者具有一引 導下降緣； 產生基於該相位偵測信號的一權重値； 藉由將1減去該權重値所得到之一値應用於該第一 延遲時脈信號’並將該權重値應用於該第二延遲時脈信 號，以產生該第一責務校正信號；以及 藉由將該權重値應用於該第一延遲時脈信號’並將 1減去該權重値所得到之該値應用於該第二延遲時脈信 號，以產生該第二責務校正信號。 鲁 13. 一種使用—延遲閉鎖迴路產生一責務校正時脈信號的方 法，包括下列步驟： 藉由緩衝透過一非反相端所輸入的一外部時脈信號 以及緩衝透過一反相端所輸入的一外部時脈反相信號’ 而產生一第一時脈輸入信號； 藉由緩衝透過該非反相端所輸入的該外部時脈反'相 信號以及緩衝透過該反相端所輸入的該外部時脈信號， 而產生一第二時脈輸入信號； Φ 藉由緩衝該第一時脈輸入信號和該第二時脈輸入信 號而產生一第一延遲時脈信號和一第二延遲時脈信號； 藉由將該第一延遲時脈信號和該第二延遲時脈信號 的下降緣移至該下降緣之一中段，而產生一第一責務校 正時脈信號和一第二責務校正時脈信號； 藉由補償該第一責務校正時脈信號之一延遲量而產 生一第一補償時脈信號，該第一責務校正時脈信號係產 生於當該第一責務校正時脈信號通過一資料輸入/輸出 1312236 接腳時； 藉由比較該第一時脈輸入信號和該第一補償時脈信 號而產生一第一比較信號； 藉由補償該第二責務校正時脈信號之一延遲量而產 生一第二補償時脈信號，該第二.責務校正時脈信號係產 生於當該第二責務校正時脈信號通過該資料輸入/輸出 接腳時；以及 藉由比較該第二時脈輸入信號和該第 二補償時脈信號而產生一第二比較信號，其中產生該第 一責務校正時脈信號與該第二責務校正時脈信號包括： φ 產生相位偵測信號，該相位偵測信號係決定該第一 延遲時脈信號與該第二延遲時脈信號中何者具有引導下 降緣； 基於該相位偵測信號產生一權重値； 藉由將1減去該權重値所得到之値應用於該第一延 遲時脈信號，並將該權重値應用於該第二延遲時脈信號， 以產生該第一責務校正信號；以及 藉由將該權重値應用於該第一延遲時脈信號，並將1 · 減去該權重値所得到之該値應用於該第二延遲時脈信 號，以產生該第二責務校正信號。 1 4 .如申請專利範圍第 1 3項之產生一責務校正時脈信號的 方法，其中產生該第一延遲時脈信號和該第二延遲時脈 信號的步驟包括： 產生一第一控制信號，以控制基於該第一比較信號 的一延遲量； 藉由延遲該第一時脈輸入信號基於該第一控制信號 1312236 的一預定時間，產生該第一延遲時脈信號； 產生一第二控制信號，以控制基於該第二比較信號 的一延遲量；以及 藉由延遲該第二時脈輸入信號基於該第二控制信號 的一預定時間，產生該第二延遲時脈信號。 15.—種用於校正時脈信號之責務循環之裝置，包括： 第一時脈緩衝器，透過該第一時脈緩衝器之非反相 端接收一外部時脈信號，以及透過該第一時脈緩衝器之 反相端接收一外部時脈反向信號，藉以輸出第一內部時 φ 脈信號； 第二時脈緩衝器，透過該第二時脈緩衝器之非反相 端接收該外部時脈限制信號，以及透過該第二時脈緩衝 器之該反相端接收該外部時脈信號，藉以輸出第二內部 時脈信號；
    延遲線單元，用以自該等時脈緩衝器接收該第一與 第二內部時脈信號、第一偵測信號以及第二偵測信號， 用以依據該第一偵測信號，藉由延遲該第一內部時脈信 號而輸出第一延遲內部時脈信號，以及依據該等第二偵 測信號，藉由延遲該第二內部時脈信號而輸出第二延遲 內部時脈信號； 責務誤差控制器，用以接收該第一與第二延遲內部 時脈信號，並藉由移動該第一與第二延遲內部時脈信號 之每一邊緣至相匹配，輸出第一責務控制時脈信號與第 -10- 1312236 第一延遲模組單元，用以接收行進至資料輸入/輸出 接腳之該第一責務控制時脈信號，藉由補償該外部時脈 信號與該第一責務控制時脈信號之間的差異’輸出第一 補償時脈信號； 第一直接相位偵測器，用以接收該外部時脈信號， 藉由比較該外部時脈信號與該第一補償時脈信號，產生 第一偵測信號並將該第一偵測信號輸出至該延遲線單元； 第二延遲模組單元，用以接收行進至資料輸入/輸出 接腳之該第二責務控制時脈信號，藉由補償該外部時脈 φ 信號與該第二責務控制時脈信號之間的差異，輸出第二 補償時脈信號；以及 第二直接相位偵測器，藉由比較該外部時脈信號與 該第二補償時脈信號，產生第二偵測信號並將該第二偵 測信號輸出至該延遲線單元。 16.如申請專利範圍第15項之裝置，其中該延遲線單元包 括： 第一控制手段，依據該第一偵測信號產生用以控制 φ 延遲量之第一控制信號； 第一延遲線，用以接收該第一控制信號與該第一內 部時脈信號，依據該第一控制信號藉由延遲該第一內部 時脈信號，產生該第一延遲內部時脈信號； 第二控制手段，依據該第二偵測信號產生用以控制 延遲量之第二控制信號；以及 1312236 第二延遲線’用以接收該第二控制信號與該第二內 部時脈信號，依據該第二控制信號藉由延遲該第二內部 時脈信號，產生該第二延遲內部時脈信號。 17. 如申請專利範圍第15項之裝置，其中該責務誤差控制 器包括： 第一相位偵測器’用以接收該第一延遲內部時脈信 號與該第二延遲內部時脈信號，藉由選擇具有該第一延 遲內部時脈信號與第二延遲內部時脈信號之超前下降緣 之一個信號，用以產生相位偵測信號； 混合控制器，依據該相位偵測信號用以決定複數權 重並將該等複數權重輸出； 第一相位混合器，藉由接收該權重來產生第一責務 控制時脈信號，並輸出該第一責務控制時脈信號至該第 一延遲模組單元，其中該第一責務控制時脈信號係藉由 將1減去該權重所1得之値應用於該第一延遲內部時脈信 號並將該權重應用至該第二延遲內部時脈信號而產生；以 及 第二相位混合器，藉由接收該權重以產生第二責務 控制時脈信號’並輸出該第二責務控制時脈信號至該第 二延遲模組單元，其中該第二責務控制時脈信號係藉由 將該權重應用至該第一延遲內部時脈信號並將丨減去該 權重所得之値應用於該第二延遲內部時脈信號而產生。 18. —種藉由使用延遲閉鎖迴路（DLL)以產生責務校正時脈 信號之方法，包括： -12- 1312236 a) 藉由緩衝透過一非反相端所輸入的外部時脈信號 以及緩衝透過一反相端所輸入的外部時脈反向信號’產 生一第一時脈輸入信號； b) 藉由緩衝透過該非反相端所輸入的該外部時脈反 向信號以及緩衝透過該反相端所輸入的該外部時脈信 號’產生第二時脈輸入信號； Ο決定~外部時脈信號之上升緣是否與一第一補償 時脈信號及一第二補償時脈信號之上升緣匹配，藉以藉 由延遲該第一時脈輸入信號與該第二時脈輸入信號而分 · 別產生第一延遲內部時脈信號與第二延遲內部時脈信號； d) 若該等上升緣爲匹配，選擇具有該第一延遲內部 時脈信號與該第二延遲內部時脈信號間超前下降之該第 一延遲內部時脈信號與該第二延遲內部時脈信號之一信 號；以及 e) 應用大於或等於0並小於〇 .5之第一値至沒有在 步驟b)中被選到的該第一延遲內部時脈信號與該第二延 遲內部時脈信號之一者，以及應用大於〇 . 5並小於或等 · 於1之第二値至在步驟b)中有被選到的該第一延遲內部 時脈信號與該第二延遲內部時脈信號之一者。 19·如申請專利範圍第18項之方法，其中更包括： f) 控制一延遲量’用以在該等上升緣沒有被匹配之 情況下，匹配該等上升緣。 -13- 1312236 七、指定代表圖： (一） 本案指定代表圖為：第4圖。 (二) 本代表圖之元件代表符號簡單說明: 410 420 430 43 1 432 433 434 440 44 1 442 443 444 450 460 470 480 intclk 1 intclk2 int_clk intclk2 iclkl iclk2 第一時脈緩衝器 第二時脈緩衝器 延遲線單元 第一控制器 第一延遲線 第二控制器 第二延遲線 責務錯誤控制器 第一相位偵測器 混合控制器 第一相位混合器 第二相位混合器 第一延遲模組單元 第一直接相位偵測器 第二延遲模組單元 第二直接相位偵測器 第一延遲內部時脈信號 第二延遲內部時脈信號 第一責務校正時脈信號 第二責務校正時脈信號 第一補償時脈信號 第二補償時脈信號 1312236 k 權重 CLK 外部時脈信號 CLKB 外部時脈反相信號 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW093118723A 2003-10-30 2004-06-28 Delay locked loop and clock generation method thereof TWI312236B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076265A KR100578232B1 (ko) 2003-10-30 2003-10-30 지연 고정 루프

Publications (2)

Publication Number Publication Date
TW200515709A TW200515709A (en) 2005-05-01
TWI312236B true TWI312236B (en) 2009-07-11

Family

ID=34545614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118723A TWI312236B (en) 2003-10-30 2004-06-28 Delay locked loop and clock generation method thereof

Country Status (6)

Country Link
US (1) US7268601B2 (zh)
JP (1) JP4992020B2 (zh)
KR (1) KR100578232B1 (zh)
CN (1) CN1612482B (zh)
DE (1) DE102004031448A1 (zh)
TW (1) TWI312236B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187221B2 (en) * 2004-06-30 2007-03-06 Infineon Technologies Ag Digital duty cycle corrector
KR100645461B1 (ko) * 2004-06-30 2006-11-15 주식회사 하이닉스반도체 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법
KR100641360B1 (ko) * 2004-11-08 2006-11-01 삼성전자주식회사 지연 동기 루프 및 이를 구비한 반도체 메모리 장치
JP4665569B2 (ja) * 2004-11-30 2011-04-06 トヨタ自動車株式会社 電圧変換装置および電圧変換装置における電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体
KR100685606B1 (ko) * 2004-12-01 2007-02-22 주식회사 하이닉스반도체 지연 동기 루프의 듀티 사이클 보정회로
KR100696957B1 (ko) * 2005-03-31 2007-03-20 주식회사 하이닉스반도체 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법
GB2428149B (en) * 2005-07-07 2009-10-28 Agilent Technologies Inc Multimode optical fibre communication system
KR100711547B1 (ko) * 2005-08-29 2007-04-27 주식회사 하이닉스반도체 지연 고정 루프
JP4915017B2 (ja) * 2005-09-29 2012-04-11 株式会社ハイニックスセミコンダクター 遅延固定ループ回路
KR100701704B1 (ko) * 2006-01-12 2007-03-29 주식회사 하이닉스반도체 듀티 교정 회로
KR100776906B1 (ko) * 2006-02-16 2007-11-19 주식회사 하이닉스반도체 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 ｄｌｌ 및 그 락킹 동작 방법
KR100954117B1 (ko) * 2006-02-22 2010-04-23 주식회사 하이닉스반도체 지연 고정 루프 장치
KR100838376B1 (ko) * 2006-08-24 2008-06-13 주식회사 하이닉스반도체 전원전압 변동에 대비한 디엘엘장치.
KR100806140B1 (ko) * 2006-09-01 2008-02-22 주식회사 하이닉스반도체 반도체 메모리 장치
KR100808055B1 (ko) * 2006-10-31 2008-02-28 주식회사 하이닉스반도체 반도체 소자의 지연 고정 루프와 그의 구동 방법
KR100863001B1 (ko) * 2007-02-09 2008-10-13 주식회사 하이닉스반도체 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법
KR101018706B1 (ko) 2007-03-29 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP5448324B2 (ja) * 2007-10-23 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル Ｄｌｌ回路及びこれを備える半導体装置、並びに、データ処理システム
KR100881715B1 (ko) * 2007-11-02 2009-02-06 주식회사 하이닉스반도체 지연고정루프 및 그의 동작방법
KR100971428B1 (ko) 2007-12-26 2010-07-21 주식회사 하이닉스반도체 듀티 보정 회로
KR100930415B1 (ko) 2008-05-09 2009-12-08 주식회사 하이닉스반도체 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치
JP5308510B2 (ja) * 2009-02-26 2013-10-09 パナソニック株式会社 位相調整回路
KR101086882B1 (ko) * 2010-04-30 2011-11-25 주식회사 하이닉스반도체 차동 신호 생성 회로
US9444442B2 (en) 2013-03-06 2016-09-13 Rambus Inc. Open-loop correction of duty-cycle error and quadrature phase error
US9264029B2 (en) * 2013-03-15 2016-02-16 Nanya Technology Corporation Clock cycle compensator and the method thereof
US9225324B2 (en) * 2014-04-21 2015-12-29 Qualcomm Incorporated Circuit for generating accurate clock phase signals for high-speed SERDES
US10923177B1 (en) * 2019-12-23 2021-02-16 Nanya Technology Corporation Delay-locked loop, memory device, and method for operating delay-locked loop

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1841895A (en) * 1994-02-15 1995-08-29 Rambus Inc. Delay-locked loop
JPH0888545A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd デューティ比補正方法および装置
US5757218A (en) * 1996-03-12 1998-05-26 International Business Machines Corporation Clock signal duty cycle correction circuit and method
US5945862A (en) * 1997-07-31 1999-08-31 Rambus Incorporated Circuitry for the delay adjustment of a clock signal
KR100272167B1 (ko) * 1998-07-13 2000-11-15 윤종용 동기식 반도체 메모리 장치의 기준 신호 발생 회로
KR100340863B1 (ko) * 1999-06-29 2002-06-15 박종섭 딜레이 록 루프 회로
JP2001084763A (ja) * 1999-09-08 2001-03-30 Mitsubishi Electric Corp クロック発生回路およびそれを具備した半導体記憶装置
KR100366618B1 (ko) * 2000-03-31 2003-01-09 삼성전자 주식회사 클럭 신호의 듀티 사이클을 보정하는 지연 동기 루프 회로및 지연 동기 방법
KR100360403B1 (ko) * 2000-04-10 2002-11-13 삼성전자 주식회사 듀티 싸이클 보정회로 및 방법
KR100527402B1 (ko) * 2000-05-31 2005-11-15 주식회사 하이닉스반도체 디디알 동기식메모리의 지연고정루프 장치
JP4443728B2 (ja) * 2000-06-09 2010-03-31 株式会社ルネサステクノロジ クロック発生回路
JP3888603B2 (ja) * 2000-07-24 2007-03-07 株式会社ルネサステクノロジ クロック生成回路および制御方法並びに半導体記憶装置
US6384652B1 (en) * 2000-08-17 2002-05-07 Vanguard International Semiconductor Corporation Clock duty cycle correction circuit
KR100384781B1 (ko) * 2000-12-29 2003-05-22 주식회사 하이닉스반도체 듀티 사이클 보정 회로
US6518809B1 (en) * 2001-08-01 2003-02-11 Cypress Semiconductor Corp. Clock circuit with self correcting duty cycle
JP4846144B2 (ja) * 2001-09-14 2011-12-28 ルネサスエレクトロニクス株式会社 同期型半導体記憶装置
JP4609808B2 (ja) * 2001-09-19 2011-01-12 エルピーダメモリ株式会社 半導体集積回路装置及び遅延ロックループ装置
KR100401522B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 듀티 보정 회로
KR100424180B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로
DE10214304B4 (de) * 2002-03-28 2004-10-21 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander
KR100477809B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
KR100477808B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
KR100486256B1 (ko) * 2002-09-04 2005-05-03 삼성전자주식회사 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로
KR100486268B1 (ko) * 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
KR100500925B1 (ko) * 2002-11-27 2005-07-14 주식회사 하이닉스반도체 디지털 위상 혼합기를 갖는 2 코스 하프 딜레이 라인을이용한로우 지터 ｄｌｌ
KR100515071B1 (ko) * 2003-04-29 2005-09-16 주식회사 하이닉스반도체 디엘엘 장치
KR100605577B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 레지스터 제어형 지연 고정 루프 및 그의 제어 방법

Also Published As

Publication number Publication date
TW200515709A (en) 2005-05-01
DE102004031448A1 (de) 2005-06-02
CN1612482B (zh) 2010-11-24
US20050093600A1 (en) 2005-05-05
US7268601B2 (en) 2007-09-11
KR20050041196A (ko) 2005-05-04
KR100578232B1 (ko) 2006-05-12
JP2005135567A (ja) 2005-05-26
JP4992020B2 (ja) 2012-08-08
CN1612482A (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
TWI312236B (en) Delay locked loop and clock generation method thereof
TWI316791B (en) Delay locked loop and its control method
TWI326981B (en) Ditital delay locked loop capable of correcting duty cycle and its method
TWI296171B (en) Digital dll apparatus for correcting duty cycle and method thereof
TWI298583B (en) Delay locked loop and its control method
TWI293519B (en) Register controlled delay locked loop and its control method
US7161854B2 (en) Jitter and skew suppressing delay control apparatus
JP4868353B2 (ja) 遅延固定ループ
US7956659B2 (en) Semiconductor memory device capable of easily performing delay locking operation under high frequency system clock
US7741891B2 (en) Delay locked loop circuit
TWI321400B (en) A method for operating a delay locked loop of a semiconductor memory device and delay locked loop in semiconductor memory device
US7535270B2 (en) Semiconductor memory device
US7936196B2 (en) First delay locking method, delay-locked loop, and semiconductor memory device including the same
US7778095B2 (en) Semiconductor memory device and method for driving the same
US8125252B2 (en) Multi-phase signal generator and method
TWI322575B (en) Delay locked loop circuit
US6625242B1 (en) Delay locked loops and methods that shift the phase of a delayed clock signal based on a reference phase value
US7710171B2 (en) Delayed locked loop circuit
TWI332317B (en) Delay locked loop (dll) circuit and method for locking clock delay by using the same
US7902899B2 (en) Apparatus and method of generating reference clock for DLL circuit
US7633323B2 (en) Delayed locked loop
US20070216456A1 (en) Delay locked loop and method of locking a clock signal
US7737742B2 (en) Delay locked loop

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees