TWI258147B - Semiconductor memory device and test pattern data generating method using the same - Google Patents

Description

1258147 九、發明說明： 【發明所屬之技術領域】 本揭示内容係關於一種半導體記憶體裝置， — 之，係關於一種半導體記憶體裝置及 更特疋。 料產生方法，該裝置在-平行位元測試期間之測試圖案資 設定測試圖案資料的模式設定暫存器石馬 了減少用於 【先前技術】 目。 一習知半導體記憶體裝置為在 測铽円查— 十仃位兀冽試期間寫入一 成I忒圖案，不得不設定並輸入與個別 的楹弄私士抑 、圖案相關的木同

、才、式曰存态設定碼（下文簡稱為”MRS Ή' i日叫 ★ 、、）。在平行位元測 式期間，若該習知半導體記憶體裝置 沾W哔測忒态施加 、s碼而能在内部產生總計16個獨特的測試圖案(一四 位凡測試圖案），則該外部測定器在平行位元測試期間必須 提供_不同的MRS碼以產生該等16個不同的測試圖案。 、，因此’該習知半導體記憶體裝置需要大量的MRS碼用於 平行位元測試，因而’可用於其㈣途之咖碼則供應不 足。 本發明之實施例可解決該習知技術之此等缺點及其他缺 點。 【發明内容】 本發明之實施例提供一種半導體記憶體裝置及一使用其 之測试圖案資料產生方法，該半導體記憶體裝置在平行位 兀測試期間，可減少用於設定測試圖案資料的MRS碼之數 目° 97142.doc 1258147 稭參考隨附之圖式詳細描述較佳實施例 述及其他特徵舆優㈣於此項技術之_般技術者將會是更 顯而易見的。 【實施方式】 參照展示本發明之首選實施例的該等伴隨圖式，下文現 :更充刀地“述本發明。然巾，本發明可以不同形式實施 不應士本文所述之該等實施例所限加以分析。當然，會 提供：等實施例’使得本揭示内容全面且完整，且將本： 明之崎充分地傳達給熟習此項技術者。在圖式中，該等 層及區域之厚度為清楚起見而加以誇示。說明書全文中相 同數字係指類似元件。 圖1係一方塊圖，其說明根據本發明的某些實施例之一半 導體記憶體裝置。圖！之該半導體記憶體裝置包括：一命令 解碼器1G—模式設定暫存器]2、—測試圖案資料產生電 路4開關16及20、一資料輸入缓衝器i 8、一位址輸入緩 衝器22、一位址解碼器24、一資料多工器％、一資料輪入 驅動器28及一記憶體單元陣列1〇〇。 圖1中，’’INI-η”代表MRS碼或經由一位址輸入終端施加 的位址，COM代表一經由一命令輸入終端施加的命令， ”Dinl-m”代表經由一資料輸入終端施加的資料。 下文將說明圖1之半導體記憶體裝置之組件的功能。 命令解碼10回應一外部施加的命令c〇M而產生一模式 設定命令MRS、一有效命令ACT及一寫入命令WR。模式設 定暫存器12儲存自一外部測試器（未圖示）施加的]^[11§碼，並 97142.doc 1258147 回應一模式設定命令MRS而輸出一平行位元測試訊號 pbtxi&hCODE。回應一寫入命令WR及—經緩衝之資 料D’測試圖案資料產生電路14產生一對應於模式設定暫存 器12輸出的一平行位元測試訊號PBTX1及碼CODE之測試 圖案資料TPD。此處，資料D為一對應於自資料輸入緩衝器 1 8輸出的經緩衝之資料BDin丨,中的一位元之資料。開關i 6 在平行位元測試期間回應一平行位元測試訊號ρβτχι而傳 輸該測試圖案資料TPD，並在一正常寫入操作期間切斷該 測試圖案資料TPD。資料輸人緩衝器18回應—寫人命令徵 而、·爰衝自外部測試益輸入的資料Din丨，以產.生經緩衝之 資料BDln i _m。„ 2G在平行位元_期間回應平行位元測 試訊號PBTX1而切斷經緩衝之資料Bdin丨_m，並在一正常寫 入操作期間傳輸經緩衝之資料Bdinl_m。資料多工器％在一 平打位το測試期間輸出自開關16傳輸的資料，並在一正常 寫入操作期間輸出自開關20傳輪的資料。資料輸入驅動器 28將自資料多工器26傳輸之資料儲存於記憶體單元陣列 100中。位址輸入緩衝器22回應一有效命令ACT而緩衝該列 位址輸入腿-n，並回應一寫入命令WR，藉由緩衝行位址 輸入而產生經緩衝之位址BADm_n。位址解碼器24將經緩 衝之位址BADD1_n解碼，以選擇對應於該輯碼之位址之 記憶體單元陣列刚之記憶體單元。記憶體單元陣列1〇〇將 自資料輸入驅動器28輸出之資料儲存於對應於由位址解碼 器24解碼之位址的記憶體單元中。 圖2係一方塊圖，其說明圖1之半導體記憶體裝置的實例 97142.doc 1258147 測試圖案資料產生電路14。圖2之測試圖案f料產生電㈣ 包括·一傳輸電路4〇、一反轉與傳輸電路a及一反相器η。 圖2中，訊號PlBw、P2BW及P4BW代表圖}之模式設定暫 存器12產生的碼C0DE。下文將說明圖2之實例測試圖案資 料產生電路14之操作。 该傳輸電路40接收平行位元訊號ΡΒΤχι及訊號piBw、 P2BW與PABW，以回應一寫入命令WR及為，，丨，，之資料D而產 生一測試圖案資料TPD。該反轉與傳輸電路42接收一平行 位元讯號PBTX1及訊號PlBW、P2BW與P4B W，以回應一寫 入印令WR·及為之資料d而產生一測試圖案資料τρρ。 如下所示，表1描述了圖1之半導體記憶體裝置之測試圖 案資料產生電路的測試圖案資料產生方法。 [表1] 1 2 3 4 5 6 7 ------^ 8 Π ΡΒΤΧ1 1 1 1 1 1 1 Τ 1 P1BW 0 0 0 0 1 1 1 — 1 P2BW 0 0 1 Τ 0 0^ r 1 • P4BW 0 1 0 1 0 1 0 1 ----- D 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 TPD 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 如表1所示，當平行位元測試訊號PBTX1設定為，，r時，

測試圖案資料產生電路14可以8種不同方式（”〇〇〇’’、 ’’00Γ、”010”、”011”、”100"、”101”、”110”及 ”111”）設定訊 號P1BW、P2BW及P4BW之狀態。因而，當為”1”之資料D 97142.doc 1258147 與寫入命令WR_起輸人時，該測試圖案資料產生電路Μ產 生 8類測試圖案資料TpD(”1〇〇〇"、” 1〇〇1"、，|1〇1〇"、，，⑺ip、 pO”、”1101”、”1110”及"nil");當為，，〇”之資料 d 與寫入 命令WR—起輪入時，該測試圖案資料產生電路14產生8類 測試圖案資料TPD (”0111”、”〇11〇"、”〇ι〇ι„、，，〇1〇〇,、、 ”0011”、”0010”、”0001 ”及”〇〇〇〇”）。 因此，本發明之上述實施例僅使用8種MRS碼可產生總計 1:種測试圖案資料TPD。如以上說明，習知半導體記憶體 裝置需要16種MRS碼以產生總計丨6種測試圖案資料TpD。 圖3係日守序圖，其說明圖1之半導體記憶體裝置的平行 位元測試操作。假設圖丨之半導體記憶體裝置與一時脈訊號 CLK同步操作，且模式設定暫存器12產生一 4位元碼。不考 慮外部施加之命令C0M與輸入訊號IN1_n的時序範圍 (timing margin)。 在日守間段τ 1期間，當將用於產生模式設定命令mrs之一 命令C〇M與用於設定平行位元測試訊號PBTX1之一 MRS碼 MSC1自外部一起輸入時，模式設定暫存器12接收該MRS碼 MSC 1 ’以回應一模式設定命令MRS而產生一平行位元測試 訊號PBTX1。與之回應，開關16接通，且開關2〇斷開。 在時間段T2期間，當將用於產生模式設定命令mrs之一 命令C0M與用於設定測試圖案資料TPD之一 MRS碼MSC2 自外部一起輸入時，命令解碼器1〇產生一模式設定命令 MRS ’且該模式設定暫存器丨2儲存外部施加之該MRS碼 MSC2並輸出一碼code。在時間段T3期間，當將用於產生 97142.doc -10- 1258147 一有效命令ACT的一命令COM與列位址RAl-n自外部一起 輸入時，位址輸入緩衝器22緩衝該列位址RA1 _η，以產生經 緩衝之列位址BADD1-η。位址解碼器24沿列方向選擇對應 於該經緩衝之列位址BADDl-n之記憶體單元陣列1〇〇中的 記憶體單元。 在呀間段T4期間，當將用於產生一寫入命令WR之命令 COM、一行位址CA3_n及資料Dinl自外部一起輸入時，位 址輸入緩衝器22緩衝該行位址CA3-n，以產生經緩衝的行位 址BADD3-n，且資料輸入緩衝器18緩衝資料〇{111，以產生 資料D。位址解碼器24沿行方向選擇對應於該經緩衝之行位 址BADD3-n之記憶體單元陣列1〇〇中的記憶體單元。此時， 為了一平行位元測試之操作，藉由不施加行位址之較低之2 位元，沿行方向同時選擇四個記憶體單元。如表丨所示，測 試圖案資料產生電路14回應一寫入命令觀與資料β而產生 一對應於模式設定暫存H12輸出的—平行位元測試訊號 PBTX i與一碼c〇DE之測試圖案資料TpD。開關丨6回應該平 行位元測試訊號PBTX1而將該測試圖案資料TpD輸出至資 料多二器22。資料多工器22輸出經由開關16輸入之測試= 案貝料TPD ’且資料輸入驅動器28將自資料多工器η輸出 之測試圖案資料TPD輸入記憶體單元陣列1〇〇。結果，自資 料輸入驅動器28輸出之資料沿列與行方向儲存於記憶體單 :陣列100之經選擇的記憶體單元内。此後，即施加二預充 電命令PRE，^因此該半導體記憶體裝置執行—預充電操 作。當改變—位址時，藉由重複執行如下操作：將列位址 97142.doc 1258147 RA1_n與—有效命令ACT共同施加及將行位址CA3·讀一寫 二p : W R共同施加，來完成一測試圖案資料之平行位元測 試#作。 為改變-m式圖案資料，在時間段T5期間，執行與時間 段丁2相同之操作以_ / 資料之 °時間段T6期間’執行與時間段T3相同之摔作， 並細段Τ7期間執行與時間段Τ4相同之操作，藉此為一 不:j 4圖案資料執行平行位元測試操作。 思二本發明之實施例之測試圖案資料產生方法執行施 命令及一難8碼之操作以在-平行位元測試 ^ ^ ^ 貝枓因此，較少數目之MRS碼可用於 產生各種測試圖案資料。 圖4係一方塊圖’其說明根據本發明之其他實施例之一半 導體記憶體農置。圖4之半導體記憶體裝置除圖^所說明 之組件外包括一開關50。 :圖1及圖4中’類似參考數字指示類似零件，因而為避 免：複：：省略在圖1之論述中已描述之組件。然而，圖4 、：式叹疋暫存崙12及測試圖案產生電路丨4與圖工所說明 田之類似模式設定暫存器12及測試圖案產生電路14在功能上 同因而’下文將說明圖4之模式設定暫存器I〕及測 忒圖案產生電路14之功能。 模式設定暫存器12回應一模式設定命令刪而儲存一 =RS碼以產生_平行位元測試訊號ρΒτ幻。測試圖案資料 生兒路14回應一寫入命令魏與資料D而產生一對應於一 97142.doc -12- 1258147 平行位元測試訊號PBTX1及一碼CODE之測試圖案資料 TPD。開關50回應一寫入命令WR及一平行位元測試訊號 PBTX1而將經缓衝之位址bADD1、2輸出至位址解碼器24 或測試圖案資料產生電路14。 圖4之半導體記憶體裝置接收mrs碼作為在一平行位元 測試期間當施加一寫入命令時未使用的一行位址之預定位 元0 如下所示，表2描述圖4之半導體記憶體裝置之測試圖案 資料產生電路14之測試圖案資料產生方法。 [表2] ΡΒΤΧ1 Α ΤΡν τχ t 1 1 1 4 1 BADD1 ηπν A λ 0 0~~ 1 1 BADD2 0 Ί~~ ' 0 1 D nn χ\ t^v 1 0 1 0 1 0 1 0 TPD 0 1 0 Ί 0 1 0 l 0 1 1 0 0 1 1 〇 0 1 0 1 1 0 1 〇 0 1 1 0 1 0 0 1 如表2所不，在平行位元測試訊號ρΒΤχι設定為，，丨，，的狀 悲時’藉由組合經開關5〇輸出的兩位址位元BADD1及 BADD2與資料D，圖4之半導體記憶體裝置之測試圖案資料 產生電路14產生8種不同的測試圖案資料TpD。意即，在平 行位元測试汛唬PBTX1設定為”丨，，的狀態下，當位址BADD1 與 BADD2及資料 D為”〇〇1”、”〇〇〇”、”〇11，，、，，1〇1”、，，1〇〇，，、 111及110日守’產生測試圖案資料，，〇〇〇〇，，、、 0101、1010’、”〇011”、”11〇〇”、，，〇11〇”及，’1〇〇1，，。 因此’圖4况明之實施例不需要用於設定測試圖案資料的 97142.doc -13 - 1258147 MRS碼，便可產生8種不同的測試圖案資料TpD。藉由使用 來自該測試期間未使用之行位址的位元實現此目的。 圖5係一時序圖，其說明圖4之半導體記憶體裝置之平行 位元測試操作。與圖3之時序圖相似，該半導體記憶體裝置 與一時脈訊號CLK同步操作，且不考慮外部施加之命令 COM與輸入訊號in 1 -η之時序範圍。 時間段τη之操作與圖3之時間段71之操作㈣，因而省 略重複描述。 時間段Τ12之操作與圖3之時間段丁3之操作相同，因而省 略重複描述。 在時間段Τ13期間，當將行位址CA1_n及資料mni與用以 產生^寫入命$WR之命令C〇M—起自外部施加時，位址輸 入緩衝裔22緩衝該行位址CA1-n#產生經緩衝之行位址 BADDl-n，且資料輸入緩衝器18緩衝資料丨以產生資料 D。此時，利用行位址CA1_n之行位址CA1、2之2位元產生 一測試圖案資料TPD。開關50回應一寫入命令WR&一平行 位元測試訊號PBTX1而將經緩衝之位址BADm、2輸出至測 試圖案資料產生電路14。位址解碼器24沿行方向選擇對應 =經緩衝之行位址BADD3_n之記憶體單元陣列1〇〇的4個記 憶體單元。測試圖案資料產生電路14回應一寫入命令WR& 一平行饭元測試訊號PBTX1而輸出一對應於經由開關5〇輸 出之經緩衝之行位址BADD1、2及資料D的測試圖案資料 。意即，如表2所示產生對應於行位址BADD1、2與資 料D的測試圖案資料TpD。開關16回應一平行位元測試訊號 97142.doc -14- 1258147 4圖案貧料TPD輸出至資料多工器22。資 枓多工器22輪屮絲士 μ „，，土人 二欠 、、工一關16輸入之測試圖案資料TPD，且 貝料輸入驅動哭9又啦：ώ -欠丨丨々

Tpn^ U將自詞多工以2輸出之測試圖案資料 中輸入，記憶體單元陣列1〇〇。結果，資料輸入驅動器28 Γ之貝料沿列與行方向儲存在記憶體單元陣列_之選 疋記憶體單元中。 :後，施加-預充電命令pRE，因而該半導體記憶體裝 下預充電操作。#改變—位址時，#由重複執行如 下插作：將列位址RA1_n與—有效命令act共同施加並將行 = CA3-n與—寫入命令職共同施加，來完成—測試圖案 貝料之平订位7〇測4知作。此時，與寫人命令起施加 之行位址CA1、2係固定的。 為改變測試圖案資料，在時間段Τ14期間，執行與時間段 T13相同之操作’並在時間段出期間，改變並施加行位址 CAi、2’並執行與時間段Τ13相同之操作，藉此執行一不 同的測試圖案資料之平行位元測試操作。 心即圖4之半導體記憶體裝置之測試圖案資料產生方法 藉由僅改、s： δ亥行位址之位元資料來改變一測試圖案資料， 该行位址之位元資料未使用但與一寫入命令一起施加。因 而，無需產生另-模式設定命令MRS或另一 MRS碼。 因此’圖4之半導體記憶體裝置之測試圖案資料產生電路 不需要設定MRS碼以獲得測試圖案資料。亦省略將對應於 測減圖案貝料的MRS碼與一模式設定命令一起輪入的操 作’且因而所需之測試時間亦縮短。 97142.doc -15- 1258147 即使兩個行位址位元未在上述實施例中使用，本發明之 其他實施例可應用於當未使用三個或三個以上行位址位元 時。類似地，即使僅1資料D位元在上述實施例中使用，本 發明之其他實施例可應用於當使用兩個或兩個以上資料D 位元時。 同樣，本發明之上述實施例描述回應一有效命令及一寫 入命令將列與行位址相繼輸入該半導體記憶體裝置，但是 本舍明之其他貫施例可應用於當回應一有效命令及一寫入 命令將列與行位址同時輸入時。 如上所述，根據本發明之實施例的半導體記憶體裝置及 測試圖案資料產生方法藉由使用來自外在部分之較少數目 的MRS碼可產生大量測試圖案資料。 此外，無需分別設置用於產生測試圖案資料之MRs碼， 便可產生各種類型之測試圖案資料。因此，用於平行位元 測試之MRS碼可用於其他用途。 如上所說明，本發明有多種實施方法。隨後所述為本發 明的某些實施例的例示性、非限制性描述。 本毛明的某些實施例提供—種半導體記憶體裝置，包 括：-模式設定暫存器，其回應一模式設定命令，根據外 ㈣加的—权式設定暫存器碼而設^ —平行位元測試訊號 及-碼；-資料輸入電路，其回應一寫入命令而接收並輸 出至少一外部施加資料位元；及_測試圖案資料產生電 路^其回應該自資料輸入電路輸出的至少一資料位元而接 收5玄千仃位元測試訊號及碼之預定位元，以產生一測試圖 97142.doc -16- 1258147 案資料。 該測試圖案資料產生電路包括··一傳輸電路，其回應至 少一資料位元，藉由，，按現狀”輸出該平行位元測試訊號及 碼之預定位元而產生測試圖案資料；及一反轉與傳輸電 路，其回應至少一資料位元，藉由反轉並輸出該平行位元 測試訊號及碼之預定位元而產生測試圖案資料。

此外，本發明之其他實施例進一步提供一種半導體記憶 體裝置，包括：一模式設定暫存器，其回應一模式設定命 令，根據一外部施加的模式設定暫存器碼而設定一平行位 元測試訊號；一資料輸入電路’其回應一寫入命令而接收 並輸出外部施加之至少一資料位元；一位址輸入電路，其 回應一寫入命令而接收並輸出外部施加之位址；及一測試 圖案資料產生電路，其回應該寫人命令及該平行位元測試 訊號’藉由組合與該窝入合入 ._ 发馬入叩令一起輸入之預定位址位元與 至少一資料位元而產生一測試圖案資料。

μ預疋位址位可為在一平行位元測試期@未作為位 使用之位址位元。該位址可為一行位址。 該半導體記憶體裝置進-步包括-開關，其回應該寫 Ρ 7及D亥平订位凡測試訊?虎而將該預定位址位元作為該: 試圖案資料輸出。 仍有本發明之其他實施例提供一種半導體記憶體裝置， 立极式°又定暫存器，其回應一模式設定命令，根據 σ外^加之模式設定暫存器碼而設定-平行位it測試訊 〜貝料輸人電路，其回應-寫人命令而接收並輸出外 97142.doc •17- 1258147 部施加之資料；一位址輸入電路，其回應一有效命令而接 收並輸出一外部施加的列位址，且回應該寫入命令而接收 並輸出一外部施加的行位址；一開關，其回應該寫入命令 及u亥平行位元測试訊號而選擇並輸出位址輸入電路輸出之 行位址之預定位元；一測試圖案資料產生電路，其回應該 寫入命令及該平行位元測試訊號，藉由組合自該開關輸出 之預定位址位元與自該資料輸入電路輸出之至少一資料位 凡而產生一測試圖案資料；一資料選擇電路，其選擇並輪 出自該測試圖案資料或該資料輸入電路輸出的資料；及一 記憶體單元陣列，其回應自該位址輸入電路輸出的一位址 而將自該資料選擇電路輸出之資料儲存於選定記憶體單元 中。 間未作為 導體記憶體 驟：回應_ 生一平行位 式設定暫存 命令而接收 料位元而接 生一測試圖 一資料位元 定位元；或 該預定位址位元可能係在一平行位元測試期 位址使用之位址位元。 仍有本發明之其他實施例提供一種用於一半 裝置之測試圖案資料產生方法，其包括以下步 杈式設定命令，根據一模式設定暫存器碼而產 兀測試訊號；回應該模式設定命令，根據該模 器碼而設定碼之預定位元之狀態；回應一寫入 外部施加之至少一資料位元；及回應至少一資 收該平行位元測試訊號及碼之預定位元，以產 案資料。 產生δ亥測试圖案資料之過程包括：回應至少 而按現狀’’輸出該平行位元測試訊號及碼之預 97142.doc -18- 1258147 回應至少一資料位元而反轉並輸 碼之預定位元。 輪出…位元測試訊號及 本發明之某些其它實施例提供-種用於-半導體吃情體 裝置之測試圖案資料產生方法，包括以下步 ： 式設定命令，根據—模式設定暫存器碼而產生一平;^拉 測試訊號；回庫、一官A人八；^ W 丁 疋 _ 應胃入βρ令而接收外部施加之至少—資粗 位兀與一位址；及回應一寫入 、’ ^ 4十订位兀測試郊 號，措由組合預定位址位元與至 ° 試圖案資料。 -枓位-而產生一測 該預定位址位元可為尤—巫彡 一 了為在千仃位π測試期間未作為一位 址使用之位址位元。該位址可為—行位址。 如上所述’可對該等所述之實施例做出各種修正而不脫 離如附加之中請專利範圍所界定的本發明之㈣與精神。 【圖式簡單說明】 圖1係t塊圖，其說明根據本發明的某些實施例之一半 導體記憶體裝置。 圖2係一方塊圖，其說明圖i之半導體記憶體裝置之測試 圖案資料產生電路。 圖3係日守序圖，其說明圖J之半導體記憶體裝置之平行 位元測試操作。 圖係方塊圖，其說明根據本發明的其他實施例之一半 導體記憶體裴置。 圖5係一時序圖，其說明圖4之半導體記憶體裝置之平行 位π測試操作。 97142.doc -19- 1258147 【主要元件符號說明】 10 命令解碼器 12 模式設定暫存器 14 測試圖案資料產生電路 16 開關 18 資料輸入緩衝器 20 開關

22 位址輸入緩衝器/資料多工器 24 位址解碼器 26 資料多工器 28 貢料輸入驅動裔 40 傳輸電路 42 反轉與傳輸電路 50 開關 100 記憶體單元陣列

11 反相器 97142.doc -20-

Claims (1)

1258147 十、申請專利範圍： 一種半導體記憶體裝置，其包含： 、拉式°又疋暫存器，其係組態為回應-外部施加之模 式設定暫存器碼並一 — 、 應一拉式έ又疋命令而產生一平行位 元測試訊號及一碼； 、一資料輸人電路，其係組態相應-寫人命令而接收 、、輸出至7貞料位元，該至少—資料位元係外部施 加；及 /測試®案產生電路，其係組態為接㈣平行位元測 试訊號及該碼的ms，且係組態為回應自該資料 輸入電路輸出之该至少一資料位元而產生一測試圖案資 料 2·如請求項1之裝置，該測試圖案資料產生電路包含： 傳輸黾路，其係組態為回應該至少一資料位元，藉 由知:現狀（as is)”輪出該平行位元測試訊號及該預定位元 而產生該測試圖案資料；及 一反轉電路’其係組態為回應該至少一資料位元，藉 由反轉並輸出該平行位元測試訊號及該預定位元而產生 該測試圖案資料。 3· —種半導體記憶體裝置，其包含： 一模式設定暫存器，其被組態為回應一外部施加的模 式设定暫存器碼並回應一模式設定命令而產生一平行位 元測試訊號及一碼； 一資料輸入電路，其被組態為回應一寫入命令而接收 97142.doc 1258147 並輪出至少一資料位元，該至少—資料位元係外部施加； ;位址輸人電路，其係组態為回應—寫人命令而接收 亚輸出一位址，該位址係外部施加；及 八-測試圖案資料產生電路，其係組態為回應該寫入命 令及該平行位元測試訊號，藉由組合該位址的一預定位 元與該至少一資料位元而產生一測試圖案資料。 4·請求項3之裝置’該預定位元不組態為在一平行位元測 減期間用作該位址之一部分。 5·如請求項3之裝置，該位址包含一行位址。 6.如2求項3之裝置，進一步包含一開關，其用於回應該寫 入命令及該平行位元測試訊號而將該預定位元輪出至該 測試圖案資料產生電路。 7· 一種半導體記憶體裝置，其包含： 一模式設定暫存器，其係組態為回應一模式設定命 令，根據一外部施加之模式設定暫存器碼而產生一平行 位元測試訊號； 一資料輸入電路，其係組態為回應一寫入命令而接收 並輸出資料，該資料係外部施加； 一位址輸入電路，其係組態為回應_有效命令而接收 亚輸出一列位址，且係組態為回應該寫入命令而接收並 輸出一行位址，該列位址及該行位址係外部施加； 一開關’其係耦合至該位址輸入電路且係組態為回應 4寫入命令及該平行位元測試訊號而選擇並輸出該行位 址之一預定位元； 97142.doc 1258147 -測試圖案資料產生電路，其係_合至該開關及該資 宫輪入電路’該測試圖案資料產生電路係組態為回應該 命令及該平行位元測試訊號，藉由組合該預定位元 人資料之至少一資料位元而產生一測試圖案資料； 千―資料選擇電路，其係組態為自該測試圖案資料產生 J路選擇該測試圖案資料或自該資料輸入電路選擇該資 入:記憶體單元陣列，其係組態為回應_來自該位址輸 二路之位址，而將—來自該資料選擇電路之輸出儲存 於邊定之記憶體單元中。 =Γ7之襄置，該預定位元包含—在—平行位元測試 ，月間未用作一位址之位元。 9. r種用於—半導體記憶體裝置之測試圖案資料產生方 法，包含以下步驟·· ，據模式設定暫存器碼並回應—模式設定命令而產 生一平行位元測試訊號； —根據錢式設定暫存器碼並回應該模式㈣命令而設 疋一預定位元之一狀態； 回應—寫入命令而接收至少一資料位元，該至少 料位元係外部施加；及 、 9 =該至少—資料位元而接收該平行位元測試訊號及 该預疋位元以產生一測試圖案資料。 •、、員9之方法’其中產生該測試圖案資料包含以下步 驟· 97142.doc 1258147 若該至少一資料位元係處於一第一狀態，則輪出—亥平 行位元測試訊號及該預定位元；及 若該至少一資料位元係處於一第二狀態，則輪出該平 行位元測試訊號之一反轉形式及該預定位元的_反轉米 式。 11. 12. 13. 種用於一半導體記憶體裝置之測試圖案資料產生方 法，包含β下步驟： 根據一拉式設定暫存器碼並回應一模式設定命令而產 生一平行伋元測試訊號； 回應一寫入命令而接收至少一資料位元及一位址，該 至少一資料位元及該位址係外部施加；及 回應該寫入命令及該平行位元測試訊號，藉由組合該 位址之一預定位兀及該至少一資料位元而產生一測試圖 案資料。 σ月求項11之方法，其中該預定位元在一平行位元測試 期間未用作一位址。 如請求項U之方法，其中該位址係_行位址。 97142.doc 4-