TWI246743B - A semiconductor apparatus having electrostatic discharge circuit with thyristor circuit as protection device - Google Patents
A semiconductor apparatus having electrostatic discharge circuit with thyristor circuit as protection device Download PDFInfo
- Publication number
- TWI246743B TWI246743B TW094103339A TW94103339A TWI246743B TW I246743 B TWI246743 B TW I246743B TW 094103339 A TW094103339 A TW 094103339A TW 94103339 A TW94103339 A TW 94103339A TW I246743 B TWI246743 B TW I246743B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- circuit
- thyristor
- semiconductor device
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000012530 fluid Substances 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000009467 reduction Effects 0.000 claims description 12
- 230000003028 elevating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 27
- 230000009471 action Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000001960 triggered effect Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 241000196324 Embryophyta Species 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000036541 health Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241000321096 Adenoides Species 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241000579895 Chlorostilbon Species 0.000 description 1
- 235000009917 Crataegus X brevipes Nutrition 0.000 description 1
- 235000013204 Crataegus X haemacarpa Nutrition 0.000 description 1
- 235000009685 Crataegus X maligna Nutrition 0.000 description 1
- 235000009444 Crataegus X rubrocarnea Nutrition 0.000 description 1
- 235000009486 Crataegus bullatus Nutrition 0.000 description 1
- 235000017181 Crataegus chrysocarpa Nutrition 0.000 description 1
- 235000009682 Crataegus limnophila Nutrition 0.000 description 1
- 235000004423 Crataegus monogyna Nutrition 0.000 description 1
- 240000000171 Crataegus monogyna Species 0.000 description 1
- 235000002313 Crataegus paludosa Nutrition 0.000 description 1
- 235000009840 Crataegus x incaedua Nutrition 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 210000002534 adenoid Anatomy 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 229910052876 emerald Inorganic materials 0.000 description 1
- 239000010976 emerald Substances 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
I2467435pifd〇c 九、發明說明: 本案主張日本專利申請案2004-089619(申請日為2 年3月5日)的優先權。該案的全部内部皆併入本案‘以 參考。 乍為 【發明所屬之技術領域】 本發明是關於-種具備為防止突波(surge)等產 大電流流人的靜電放電悔電路的半導體裝置 ^ 講是關於-種具備使用職體(SCR)料賴元^地 電放電保護電路的半導體裝置。 千的靜 【先前技術】 口口⑶等半導料置中設置有為保護内 突波(surge)等產生的過大電流 路不雙 (也稱為ESD倾電路)。 放電保護電路 對於靜電放電保護電路的構造,人們已經 ,樣=方* ’其中廣為使用的是用二極 來保護内部電路的方式。然而,::晶體 化和低電壓化,二極體和M〇s電‘集 保護作用。因此,有例如日本專利 充刀地起到 和國際專利中請特表第2,_5262⑻。二4_318265號 體(¥迦)作為保護元件的靜電放電保心間流 為閘流體可以實現高速開關動作,能夠案。因 且不易被損壞,所以使用·體的靜^^大電流通過並 高性能、賴能相的優良雜。 讀4電路具有 上述使用開流體的靜電放電保護電路是由問流體、複 5 1246743 ⑹ I5pif:d〇c 數個二極體以及阻抗等構 的端子(電源端子)連接極與加電源電>1 地端子)連接:ί :,陰極與加接地電位的端子(接 上述稷數個二極體是降搞 個順序連接的基礎上,連 κ極和除極一個接一 極之間。這些二_作 ^源端子和·體的間 體的同時,錢接有設㈣ ^切數個二極 之間的電壓大幅度變化日士 源知子和接地端子 極體以及脏於、、六上守,從電源端子通過複數個二 電壓,美二二厂^ j"而子。這樣在閉流體的閘極上產生 么仏。其結果,間流體被 ^ 觸發電壓由複數二正::fv了内部電路。上述 阻抗值決定。 _正向⑼vF的和以及阻抗的 t於近些年半導體裝置更加高積集化和低電壓 部電路的M0S電晶體變得微細化,間極 桃版溥膜化,而變得容易被損壞。為了安全地保護這樣 U細化的MOS電晶體,當突波電壓加上時,有必要降低 開啟閘流體_發電壓,使其低於閘極氧化膜_壓值。-在MOS電晶體的閘極氧化臈厚的情況下,加在電源 端子和接地端子之_電壓超過電源電壓的最大值,並且 閘流體在閘極氧化膜的耐壓值以下低電壓的範圍 内開通。 所以,能有效地保護内部電路因突波產生的過大電流造成 1246743 16115pif.doc 的損壞。但是,在閘極氧化膜薄的情況下,由於閘 ,的耐壓值降低,電源電壓的最大值㈣極氧化膜的_ =間的讀小。因此’閘流體開通的電壓有可能超過開 極乳化M的耐壓值。也就是說,在靜電 =:構成内部電路的職電晶體晴: 為了使上面所描述的使用閘流體的靜電放電保谁 =見低的觸發電壓,必須減少起觸發電路作用的二^的 、、及數(段數)。但是’減少二極體的級數,將會導致正常 ^時,電源端子通過二極體以及阻抗流向接地端子的 級增加,而增大消耗電流。 【發明内容】 本發服供—健備制·體料健元件的 放電保濩電路的半導體裝置。根據本發明 式,其半導體裝置包括:陽極盥第u山 考貝轭方 9 ,山工坫a 万炫一弟U而子連接,陰極與第 月4= 流體、#上述第1端子上加上突波電壓時, 月匕觸务(turn on)上述閘流體的觸發電路、 問流體的_與上述第2端子之間 ^ = 4 斷你便其在正常動作時遮 ΓΓΐί電路流向上述第2端子的電流,當突波電壓 二ϋ摘發電路—起設定上述觸發閘流體的觸發電 土的犬波4測/漏電減少電路。 括.,據本發明的—種實財式,其半導體裝置包 ΐ上端子連接陰極與第2端子連接的閉流體、 田义弟1^子上加上突波電壓時,能觸發上述閘流體的 7 12467¾ 5pif.doc =發電路、以及設置在上述閘流體 正常動作時阻抗值大,當^ 丨且抗值變小的可變阻抗電路。 另外’根據本發明的一種實施方式,其 陽極t極與第1端子連接,陰極與第2端子連接的閘i體、 -極=二第1端子連接的第1二極體、陽極與上述第1 極與上述間流體的閉極連接的第2二極 通路的另述閘流體的閘極連接,電流 連接的MOS電晶體連接’閘極與上述閘流體的閘極 易懂為3::之上述和其他目的、特徵和優點能更明顯 明如下 實施例,並配合所《式,作詳細說 【實施方式】 日日I圖1疋猙兒放電保濩電路基本構成的電路圖,用於古兒 的實施例的半導财置。這個電路由閘流㈣ 21: L,〜2 Γ及突波檢測/漏電減少電路23構成。閘流體 極彳盘」構成閘流體21的PNP雙極型電晶體21a的射 極^^ιΓ連接’陰極(構成閑流體21的NPN雙 '曰曰體2lb的射極)與第2端子25連接。上述觸發電 带疋配置在上述閘流體21的陽極和間極(pNp雙極型 2曰曰體2 i a的集極和N p N雙極型電晶體2! b的基極的連接 …卜it間。此觸發電路22的作用是檢測加到帛1端子24 的幻皮電壓(ESD突波),並產生觸發(_ 〇n)問流體2 i 8 1246743 16115pif.doc 的觸發電流。 ' 在上述閑^另外,上述突波檢測/漏電減少電路23配置 漏電減21白勺間極和第2端子25之間。此突波檢測/ 時,與上】 ϋ的作用是檢測突波電壓,當突波電壓加上 發電壓發電路22 一起設定觸發上述閘流體21的觸 2端子25 :動=時遮斷或減少從上述觸發電路22流向第 現在正常動竹属士% "IL。換句話說,此電路23的構成是要實 按昭、丄4、日守阻抗值高,保護動作時阻抗值低。 ^ 22 T f 波檢測/漏電減Λ々減少二極體的級數,然而通過上述突 少從上述觸笋f \在正常動作時也能夠遮斷或減 且飓从二兒路流向弟2端子25的漏電流。 15V兄例如對於設計規格0.13Hm、電源電壓 的⑶來^ 1ΪΪ的電晶體的閘極氧化膜為3· 2級。 "^路中需要3級二極體的地方可以減為 的f電放電保護電路,在上述條件下假設可 &侍3.5V左右的觸發電壓,閘流體的閘極和端子^之門 抗值為1K時,級二極體構成觸發電路將^ Α左右的漏電流(高溫時)。對此,採用圖】所示電 路,在相同條件下形成的電路僅流掉1q.7a左右的 (高溫時)。 一所以,^僅沒有損害使用閘流體的靜電放電保護電路 的咼性能以及具有良好的保護能力的特點,還能在正〆 作時減少漏電流、降低消耗電流。 b 吊 9 ^46743 16115pif.doc 厂 詳細說明為實式以及第1至第4變形例 作方式。 又動作的具體的構成實例以及其動 [第1實施方式] 於說以輪的具體構成例的電路圖,用 觸發電路22是*们貝歹的半導體裝置。圖2所示電路中, 漏電減少電路Μ Η山χτ、1 -〜26_η形成、突波檢測/ 外,圖中所示的實^是此電晶體27構成。此 子之間,在第i 心放電保護電路配置在電源端 以上加電ΐ電厂源電㈣°,在第2端子 極與 〜26_n是险炻# 為觸务电路工作的二極體26-1 的陽極與‘序連接,二極體糾 開極連接。並且,Μ〇κ曰it的陰極與閉流體21的 流體的閘極連接,源極f的汲極和間極與上述閘 與電源端子25連1。==,(腺蛛_ 放電保料& Φ,電晶體2 7取代以往靜電 η二二、/在間流體的閘極與接地端子之間的阻 抗固疋阻抗)’在正常動作時和加上esd時 可曼化的可變阻抗(或可變阻抗電路)工作。 對於上述構成,如圖3所示,在正常動作時,因為 =27的没極•源極間電壓Vds低,所以這個 4晶體27處於斷開狀態,基本上沒核極•源極間 10 12467¾ 15pif.doc 電流Ids流過。因朴π、、、、 -旦突波電壓加上時吊動作時的漏電流。然而, 〜In向閘流體21 ’H輯子24經過二極體⑹ 電晶體27的閘極電了觸發電流。這時候侧 高),此MOS電晶俨27 =波極•源極間電壓Vds也升 a 27受成開通的狀態交 源極間電流Ids流過。 ^午大的/及極· 26^26嫌方向‘:二』的_壓由二極體 子(接地電位)在^ 圖4是圖2中所示靜電放雷 電流特性圖。賴0S電晶电路中閘流體的電壓 路中的阻抗,使得當突波電;加::夺=電放電保護電 r毫,_21 的保=hi== 的閘流體21在正常動作時是不能二^ 汉疋Ih> ILU (閉鎖規定電流) 0所以通兩 流。閉鎖規定電流是在靜電放電保護 電放電保護電路時,至少在ILU 4放電舰電_心發朗鎖 =生線短路的現= 圖2所不的笔路構成,可以通過調整 的開啟阻抗,來調整觸發電流的電流 電-體 =電保護電路,實現對使心心 ⑶實繼紐鳥,4巾點_;^^ I2467435pifd〇c 增大觸發電流時,實線所示的閘流體21的開啟電流Itl和 保持電流Ih同時增大(但是,閘流體21的開啟電壓Vtl 和保持電流Vh兩者都變化不大)。由此能夠增大在正常動 作時對閘流體21誤動作的容錯範圍,即由於雜訊等引起的 電源或信號的瞬間變化時,發生閉鎖等誤動作的容錯範圍。 所以,根據這樣的構成,即使減少作為觸發電路工作 的二極體26-1〜26-n的級數,降低了觸發電壓,正常動作 時MOS電晶體27也是處於斷開狀態,從而能夠遮斷漏電 流的通路,並且,由於Ih> ILU (閉鎖規定電流),確保了 正常動作時防止誤動作的容錯範圍。當然,當突波電壓加 上時,MOS電晶體27變成開通狀態,與以往的靜電放電 保護電路中的阻抗(固定阻抗)起相同的作用,所以保護 能力沒有降低。 還有,雖然上述第1實施方式中,以第1、第2電源 端子24、25是電源端子為例給予了說明,但是如圖5所示, 設置在I/O端子28和電源端子25之間也可以實行同樣的 保護動作。 另外,圖2和圖5是以用二極體26-1〜26-n構成觸發 電路22為例給予說明,但是如圖6所示,用汲極與閘極相 連接的(二極體方式連接的)複數個N通道型MOS電晶 體35-1〜35-n (二極體鏈,diode chain)構成也可以獲得 同樣的作用效果。 當然,也可以用二極體方式連接的P通道型MOS電 晶體取代N通道型MOS電晶體35-1〜35-n。 1246743 16115pif.doc 並且’根據1C或LSI的電綠電壓’間極氧化 的條件,觸發電路22也可以用- 、又寺 晶體構成。 肖1個二極體或1個MOS電 [第2實施方式] 圖7是靜電放電保護電路的呈 =發明的第2實施例的半導繼:圖;二: 路是圖2所示的電路中的·體21與1/0; =和電源端子25連接的同時突波檢測/漏電減少電路 ;通道型MOS電晶體29構成。 i的:極與_子28連接,陰極與電船^ =觸發電路工作的二極體26]〜26_n是陰極和陽極一個 接=順序連接,二極體糾的陽極與ι/〇端子Μ連接, 二極體26-n的陰極與閘流體21㈣極連接。此外,⑽ 電晶體29的祕與上賴流體21的閘極連接,沒極 源端子25連接。閘極和後端閘極與電源端子24連接。 對於上述構成,在正常動作時,因為m〇s電晶體 的閘極上加有電源電壓Vdd,這個M〇s電晶體 開狀:態。然而,、-旦在1/〇端子28上加上突波電壓,就= I/CU而子28經過二極體26」〜26_n向問流體21的間極供 給了觸發電流。於是,當在閘流體21㈣極上Mos帝Γ 體29的閥值電壓高於電源電壓%時,此圓電晶體= 變成開通狀態。上述閘流體21的觸發電壓由二極體 正方向電壓Vf的和以及M〇S電晶體29的開啟 阻抗設定。一旦向閘流體21供給了觸發電流,間流體21 13 1246743 16115pif.doc 被觸發,加在I/O端子28上的突 地電位)25,内部電路得到被導向電源端子(接 的-:二26根1據5樣的:冓成’即使減少作為觸發電路工作 的一極體26-1〜26-n的級數,降供 時MOS電晶體29也是處於斷門p’正常動作 流的通路。當然,當突;電=r= 夠遮斷漏電 … 刀上日守,由於MOS雷曰μ 29變成開通狀態,與錄的靜電 相同的作用,所以健能力沒有降低。$路中的阻抗起 Ί ’雖然圖7是以用二極體26]〜2 路22為例給予了說明,但是如圖 =觸“ 連接的(二極體方式連接的)複t /極人閘極相 ^ ^ 1 ^ U )设數個N通道型MOS電晶 脰35-1〜35_n構成也可以獲得同樣的作用效果。 當然’也可以用二極體方式連接的p 晶體取代N通道型MOS電晶體兒 並且,根據1C或LSI的雷调雨两、 的條件,觸發電路22也可以用二'甲錢化版厚度等 晶體構成。 如個二極體或丨個聰電 [第3實施方式] 圖9是靜電放電保護電路的具 :說:,第3實施例的半導體裝置。圖二 中,突波檢測/漏電減少電路2λ θ + P 口所不兒路 體27、細以及阻抗=由二通曰道型M〇S電晶 的陽極與電源端子24連接,H㈣體21 為觸發電路工作仏25連接。作 26-n疋陰極和陽極一個接 14 1246743 15pif.doc 一個順序連接,二極體26」的陽極與電源端子 二極體26-n的陰極與閘流體21的閘極連接。連接, 電晶體27的汲極與上述職體21的間極連接’ M〇S 端間極與電源端子25連接。上述電容3卜=和後 源端子24連接,另一端的電極與上述M〇s電日曰^與電 閘極連接。上述阻抗31的一端與上述m〇s電晶^ 7的 閘極連接,另一端與電源端子25連接。 3 | 7的
對於上述構成,在正常動作時,M〇s電 ,開的狀態,基本上沒有漏電流流過。然而,—曰々處於 壓加上,就從電源端子24經過二極體26-1〜26_n ^波電 體21的閘極供給了觸發電流。接著電容3〇白勺位=間流 MOS電晶體27的閘極電位上升,於是此Μ〇§帝日^泉使 變成開通狀態。這樣,閘流體21被觸發,加在::麗27 24上的突波電壓被導向電源端子(接地電位兒子 路得到保護。 内部電 所以,根據這樣的構成,即使減少作為觸發電 的二極體26-1〜26_n的級數,降低了觸發電壓,正么工作 時MOS電晶體27也是處於斷開狀態,從而 二動作 流的通路。另外,當突波電壓加上時,由於M〇s 舄電 29變成開通狀態,與以往的靜電放電保護電路中的广晶題 相同的作用,所以保護能力沒有降低。 且挽% 還有,雖然上述第3實施方式中以靜電放電保 設置在電源端子24、25之間為例給予了說明,但,電% 10所不,設置在I/O端子28和電源端子25之間也$ 1246743 16115pif.doc 行同樣的保護動作。 3〇和< 阻=情況下,由於1/0端子28上連接有電容 資料的輪入輪的時間常數電路,所以導致正常動作時 果大,所以^社讀。因為從遮斷漏電流的意義上來講效 第卜第^的是’根據所需的賴特性區別使用上述 貝施方式的電路。 發電::2,為:ζ圖: 閘極相連_'、^ 是如圖11所示,用汲極與 電晶體35]〜35 連接的3)複數個N通道型_ ♦麸, 11構成也可以獲得同樣的作用效果。 晶體取代ν、i可,以用一極體方式連接的ρ通道型M〇s電 曰日月旦取代N通逼型M〇s電晶體说〜心。 兒 並且’根據1C或LST的命+ r 的條件,觸發電路==:=1極氧化膜厚度等 晶體構成。 個一極體或1個MOS電 [弟4實施方式] 於說叫频職儀t路圖,用 中,突波檢測/漏= -電容3。以及阻抗31構成。:== = 極與電源端子24連接,陰極愈t疋况’間*體2i的陽 發電路工作的二極體26_ 6、^原&子25連接。作為觸 順序連接,二極體糾的陽極H陰極和陽極一個接—個 體26-n的陰極與間流體21 ^ ^子24連接,二極 的閘極連接。另外,MOS電晶 1246743 16115pif.doc 體29的源極與上述閘流體21的閘極連接,汲極與電源端 子25連接。上述阻抗31的一端與電源端子24連接,另一 端與上述MOS電晶體29的閘極連接。上述電容30 —端 的電極與上述MOS電晶體29的閘極連接’另一端的電極 與電源端子25連接。 對於上述構成,在正常動作時,MOS電晶體29處於 斷開的狀態,基本上沒有漏電流流過。然而,一旦突波電 壓加上,就從電源端子24經過二極體26-1〜26-n向閘流 體21的閘極供給了觸發電流。接著MOS電晶體29的源 極電位上升,變得高於閘極電位,於是此MOS電晶體29 變成開通狀態。這樣,閘流體21被觸發,加在電源端子 24上的突波電壓被導向電源端子(接地電位)25,内部電 路得到保護。 所以,根據這樣的構成,即使減少作為觸發電路工作 的二極體26-1〜26-n的級數,降低了觸發電壓,正常動作 時MOS電晶體27也是處於斷開狀態,從而能夠遮斷漏電 流的通路。另外,當突波電壓加上時,由於MOS電晶體 29變成開通狀態,與以往的靜電放電保護電路中的阻抗起 相同的作用,所以保護能力沒有降低。 還有,雖然上述第4實施方式中以靜電放電保護電路 設置在電源端子24、25之間為例給予了說明,但是如圖 13所示,設置在I/O端子28和電源端子25之間也可以實 行同樣的保護動作。這時,與第3實施方式相同,由於I/O 端子28上連接有電容30和阻抗31形成的時間常數電路, 1246743 16115pif.doc 戶^以^^動作時料的輪人輪出變慢,因此較佳的 u斤而的保護特性區別使用不同的電路。 發電路22為例办/了 體26_1〜⑹構成觸 間極相連接的(二_^連^;圖14所示,肢極與 電晶體35-i 〜35_η構;也了連接^ )複數個Ν通道型MOS 各妙.^構成也可以獲得同樣的作用效果。 晶用二極體方式連接的ρ通道型M〇s電 0 版取代Ν通逼型MOS電晶體3Μ〜35_η。 並且’根據1C或LSI的電泝Φ厭„权"/ 的條件,觸發電路22也可氧化膜厚度等 晶體構成。 個一極體或1個MOS電 [第5實施方式] 圖15是靜電放電保護電路的 於說明本發明的第5實施例的半^成=電路圖,用 中,突波檢測/浥+、4、, + 紅衣置。圖15所示電略 32、Ϊ容減少電路23是由1^雙極型電晶ί w包合30以及阻抗31構 _ 土私日日體 春極與電源端子24連接,陰界^兄,^體的陽 發電路工作的二極^ 2 $原&子25連接。作為鱗 m ^ Μ·1 26_n是陰極和陽極一個接. 順序連接,二極體糾的陽極 =個接1 體26-n的陰極與間流㉟ ^ ’、 連接,二桎 晶體幻的射極與i二1體2^,另外,雙極型電 端子25連接。上述阻抗31二—山f 5連接,集極與電綠 一端與上述雙極型電晶體=與電源端子24連接,另 端的電極與上述雙極 ^連接。上述電容30、 又才%曰曰體32的基極連接,另—端的電 1246743 16115pif.doc 極與電源端子25連接。 對於上述構成,在正常動作時,雙極型電晶體32處於 斷開的狀態,基本上沒有漏電流流過。然而,—旦突波電 壓加上,就從電源端子24經過二極體26-1〜26_n向閘流 體21的閘極供給了觸發電流。接著當雙極型電晶體%的 射極電位比基極電位高Vbe以上時,這個雙極型電晶體32 變成開通狀態。這樣,閘流體21被觸發,加在電^端 24上的突波被導向電源端子(接地電位)25, ^雷' 到保護。 °丨电峪侍 所以,根據這樣的構成,即使減少作為觸發電路工 的二極體26-1〜26-η的級數,降低了觸發電壓, ,雙極型電晶體32也是處於斷開狀態,從而能夠 =路。另外’當突波電壓加上時,由於雙極型電晶二 相_作用,所以保護能力沒有降低。隻电路中的阻抗起 還有’雖然上述第5實施方式中 設置在電源端子24、25之間為例給予了 =讀達電路 設置在1/〇端子28和電源端子25之門^如圖 仃同樣的保護動作。這時,盥第3 之間也可以實 由於I/O端子28上連接㈣㈣和4 =施方式相同, 數電路’所以導致正常動作時資料几丄形成的時間常 較佳的是,根據所需的保護特性區別出變慢’因此 义另外,ffi 15和圖16是以用二極體^同的電路。 發電路22為例給予了說明,但是如& 、〜26_n構成觸 -疋’ 17所示,用没極與 1246743 16115pif.doc
MOS 电日日脰Μ-Ι〜35-n構成也可以媒m 當然,也可以用樣的作用效果。 曰, 万式連接的ρ通道型MOS雷 晶體取代N通道型M0S電晶體Μ·〗〜35_n。 OS电 =成 也可州個二極體或1個⑽電 [弟6實施方式] 圖〗8是靜電放電保護電路的 7說明本發_第6實施_铸二置。= 中檢測/漏電減少電路23是由Np 二 33、電容30以及阻抗31構成。也又:“日曰月豆 極與電源端子24連接,陰極與電=21的陽 發電路工作的二極體26-1〜26 η 而 連接。作為觸 ,以、心 / 是陰極和陽極-個接-個 順序連接’二極體26]的陽極與電源端子 接一固 體26-η的陰極與閘流體21的閘極連接。 = 端子25 _山。上述電容30 —端的電極與上述電源端子 連接H的電極與雙極型電晶體33的基極連接 阻抗31的-端與上述雙極型電晶體33的基極 t 端與電源端子25連接。 〜 對於上述構成,在正常動作時,雙極型電 斷開的狀態,基本上沒有漏電流流過。然而 壓加上’就從電源端子24經過二極體糾〜⑹=閑、^ 20 1246743 I6115pif.doc 供給了觸發電流。接著電容料位務電流給 二成門:日日體33供給了基極電流’這個雙極型電晶體33 、交成開通狀態。這樣,閘流體21被 24上的突波被導向電源端子(接4=加=3 到保護。 i位)25,内部電路付 的一 S 樣的構成,即使減少作為觸發電路工作 ::_26-1〜26-n的級數’降低了觸笋 常動作
電晶體33也是處於斷開狀態;夠遮斷漏電 "_L的通路。另外,當突波電壓加上 此刃l I 33變成開通狀態,與以往的靜電放 ^雙極型電晶體 相同的作用,所以保護能力沒有降低:、4 -电路中的阻抗起 還有,雖然上述第6實施方式中 带 3又置在電源端子24、25之間為例 ^放私保護電路 =所示’設置在1/0端子28和電源端子了^,是如圖 行同樣的保護動作。這時,與第3至^ 之間也可以實 由於I/O端子28上連接有f容3g和=5實施方式相同, 數電路’所以導致正常動作時資料的形成的時間常 較佳的是,根據所需的保 出變慢,因此 、另外,圖1",19是以用二同的電路。 為例給予了說明,但是如® 2〇‘26·η構成觸 閘極相連接的(二Μ體所不’用沒極與 電晶體35-Μ5 遷接的)複數個Ν通道型M〇s ㈣,^構成也可以獲得同樣的作用效果 田…、也可Μ用二極體方式 用放果。 晶體取代Ν通道型M〇s電晶 通道型MOS電 1 〇
1246743 16115pif.doc 很儺纨的電源電壓,閘極氧化膜厚度耸 的條件,觸發電路22也可以用丨個m靴齡度4 晶體構成。 们個-極體或電 [第1變形例] ^ 主弟5貝施方式中以閘流體2 的%極與電源端子24連接為例給予了說明,但是如圖21 所不,閘流體21的陽極與電源端子24之間還可以設置二 極體34。通過設置二極體34可以調整問流體21的反向 復特性,使其能夠對應所使用的電源系統。 另外,例如第2實施方式以及第卜第3至第5實施 方式中的變形一樣,閘流體21的陽極與1/〇端子28連接 的構成同樣,閘流體21的陽極與1/〇端子28之間也可以 設置二極體34。 還有,雖然圖21中僅設置了一個二極體%,但是相 應於反向恢復特性的調整幅度也可以設置複數個二極體。 此外,如圖22所示,設置汲極與閘極相連接的(二極 體方式連接的)N通迢型MOS電晶體36也可以獲得同樣 的作用效果。當然,也可以用P通道型M〇s電晶體取代 二極體方式連接的N通道型MOS電晶體36。 並且,相應於反向恢復特性的調整幅度也可以設置複 數個上述N通道型MOS電晶體或p通道型電晶體。 [第2變形例] ' 上述弟1至弟6戶、施方式中’雖然觸發電路中二極體 26-1的陽極是與電源端子24 (閘流體21的陽極)連接, 22 1246743 I6115pif.doc ,疋二n:壓加上時’能夠生成觸發電流供給閘流體 21的間極’那麼也可轉其他的端子或電路連接。 [第3變形例] 逆接 -26^26^ 月丑 或一極體方式連接的MOS電晶I# 35_1〜 35-n構成為例給予了說明,但是如果是僅在突波^加上 [第4變形例] 上述弟3至弟6貫施方式中,雖 =;T突波的電路部分是 構成為例給予了說明,但是只 矛Ρ抗31 元件(_電晶體27、29或雙極型電^來^ ’能使開關 而在正常動作時斷開’那麼採用其他 '%)打開’ 以。正常動作時阻抗值报大,突波電^才^的電路也可 可變阻抗或可變阻抗電路也可^ °上日报抗值低的 電減少電路23。 、乍為此突波檢測/漏 如上所述,根據本發明的—種實 能夠減少正常動作時漏電流的靜電放::以獲得具備 裝置。 ’、。又笔路的半導體 雖然本發明已以較佳實施觸露如上 限定本發明,任何熟習此技藝者,在 + “、'、其並非用以 和範圍内,當可作些許之更;,::士發明之精神 因此本發明之保護 1246743 16115pif.doc 範§祝俊附之甲#寻利乾圍所 【圖式簡單說明】 〇 圖1是靜電放電保護電 於說明本發明的實施例的半導壯土本構成的電路圖,用 圖2是靜電放電保護 用於說明本發明的第1實於 3/、肢構成例的電路圖, 圖3是圖2所示導體裝置。 以及突波電壓加上時’M〇s =曰電保護電路在正常動作時 汲極•源極間電壓之間關係=曰曰體的没極•源才亟間電流與
厂®4是圖2所示的靜C 堡電流特性圖。 故電贿電路巾閘流體的電 圖5是®1 2所示的‘ 例的電路圖。 月錢電保護電路的另-種配置 圖6是_ 2和圖5所 電路的另-種構成_電路=_電放電保護電路中觸發 圖7是靜電放電佴罐恭 用於說:本發明的第2實成例的電路圖, 圖8是圖7所示的,」的+導體裝置。 另—種構成例的電路圖。月毛放電保護電路中觸發 圖9是靜電放私、 用於說=發明的第3實施體構成例的電路圖, 圖10是圖9所示的體裝置。 例的電路圖。 )带笔放電保護電路 -11 e 勺另一種配置 圖11尺圖9和圖10所1 斤不的靜電放電 罨保遂電路中觸 24 1246743 16115pif.doc 發電路的另一種構成例的電路圖。 圖12是靜電放電保護電路的具體構成例的電路 圖,用於說明本發明的第4實施例的半導體裝置。 圖13是圖12所示的靜電放電保護電路的另一種配 置例的電路圖。 圖14是圖12和圖13所不的靜電放電保護電路中觸 發電路的另一種構成例的電路圖。 圖15是靜電放電保護電路的具體構成例的電路 圖,用於說明本發明的第5實例的半導體裝置。 圖16是圖15所示的靜電放電保護電路的另一種配 置例的電路圖。 圖17是圖15和圖16所示的靜電放電保護電路中觸 發電路的另一種構成例的電路圖。 圖18是靜電放電保護電路的具體構成例的電路 圖,用於說明本發明的第6實施例的半導體裝置。 圖19是圖18所不的靜電放電保護電路的另'^種配 置例的電路圖。 圖20是圖18和圖19所示的靜電放電保護電路中觸 發電路的另一種構成例的電路圖。 圖21是對於本發明的第1、第3至第6實施例的半 導體裝置中靜電放電保護電路的第1變形例的電路圖。 圖22是圖21所示的靜電放電保護電路的另一種配 置例的電路圖。 【主要元件符號說明】 25 1246743 16115pif.doc 21 :閘流體 21a : PNP雙極型電晶體 21b : NPN雙極型電晶體 22 :觸發電路 23 :突波檢測/漏電減少電路 24 :第1端子(電源端子) 25 :第2端子(電源端子) 26-1 〜26-n :二極體 27 : MOS電晶體 28 : I/O端子 29 : MOS電晶體 30 :電容 31 :阻抗 32 :雙極型電晶體 33 :雙極型電晶體 34 :二極體 35-1〜35-n : MOS電晶體 36 : MOS電晶體 26
Claims (1)
1246743 i6J15pif.doc 十、申請專利範圍: I 一種半導體裝置,包括·· 1端子連接’陰極與第2端子連接的閘流體; 俨的田弟/端子上加上突波電_,能觸發上述間流 體的觸發電路;以及 二置在上述間流體的間極與上述第2端子之間,使盆 電流吊發電路⑽上述第2端子的 m、ώ i σ %'與上述觸發電路一起設定觸發上 述閘&體的觸發電壓的突波檢測/漏電少電路。 申請翻_第1項的半導财置,其中觸 =包L串聯連接在上述第1端子與上述開流體的= 之間的複數個二極體。 J /·如t 4專利範圍第1項所述的半導體裝置,其 X私路具有閘極與汲極相連接的複數個M0S電曰雕 :=: M0S電晶體的電流通路是串聯連接在::第i i^子與上述閘流體的閘極之間。 、、4.如巾請專利範圍第i項所賴半導跋置, 迷突波檢測/漏電減少電路包括電流通路的 ί體的閘極連接,另-端與第2端子連接,間極與二 机體的閘極連接的第i導電型M0S電晶體。一处甲 5·如申請專利範圍第丨項所述的半導體裝置,苴 述突波檢測/漏電減少電路包括電流通路的—π二上 流體的閘,接,另一端與第2端子連接,閉:與第 子連接的第2導電型MOS電晶體。 、 而 27 1246743 i6115pif.doc 〇.如甲請專利朗第1項所述的半導體 、:由仏、:曰丨丨/、、e兩、上丄个 、、 一·▼ i 厂/|, 述突波檢測/漏電減少電路包括·· =與上述閘流體的_連接,集極與上述& 連接的弟1極性的雙極型電晶體; 而子 的阻;;=:^雙極_晶體“極和上述第1端子之間 的=接在上述雙極型電晶體的基極和上述苐2端子之間 7·如申請專利範圍苐〗項所述的半導體裝 述突波檢測/漏電減少電路包括: t /、中上 集,與上述閘流體的連接,射極與上2 連接的第2極性的雙極型電晶體,· 、 而 的電述雙極型電晶體的基極和上述第1端子之間 的阻2接在上述雙極型電晶體的基極和上述第2端子之間 8.如申請專利範圍第丨項所述 述突波檢測/漏電減少電路包括:、版衣置“中上 元件連Ϊί上述間流體的間極和上述第2端子之間的開關 、十、=據i述第1端子和上述第2端子之間的電壓控制上 述開關7L件開/閉的時間常數電路。 述門9βΐ如利範圍第8項所述的半導體裝置,其中上 為电晶體、上述時間常數電路具備串聯連接在 28 1246743 16115pif.doc 上述第 電容和阻的電容和阻抗’由上述 心半導:裝=位控制上述電晶體的開/閉。 It:連接,陰極與第2端子連接的閘流體; 體“路^及上加上突波電屢時,能觸發上述間流 ,下ίίίΐ述問流體的間極和第2端子之間’使其具有 可變阻抗電路。 田大加上時阻抗值變小的 上、利範圍第1〇項所述的半導體裝置,其中 間串聯連接的複數個二極體。。上这開級脰的間極之 12.如申請專利範圍第1〇項 i述觸發電路具有·與汲極相連接 :第M0S電晶體的電流通路是串聯連接:: 这弟1鈿子與上述閘流體的閘極之間。 上、十請專利範圍第10項所述的半導體裝置,其中 上述可受阻彳几電路包括 開極連接,另-端與i述;;接流體的 體的開極連接的第1導電型M〇S電晶體、上述閉流 上、Λ4二申請專利範圍第10項所述的半導體裝置,並中 間極連接,1與上述間流體的 連接的第2 _ Γ上心2端子連接,_與第3端子 運接的弟2導電型m〇S電晶體。 29 1246743 16115pif.doc 5·如申請專利範®第1()項所述的轉 上述可變阻抗電路包括: 乂 〃、中 射,與上述閘流體的閑極連接,集極與上述第2 連接的第1極性的雙極型電晶體; 而子 的阻述雙極型電晶二基極和上述第1端子之間 的電^接在上述又極型電晶體的基極和上述第2端子之間 16·如申%專利範圍第1G項所述的半導並中 上述可變阻抗電路包括: ^千净版衣罝,其中 連接閘流體的閘極連接,射極與上述第2端子 運接的弟2極性的雙極型電晶體; 的電ί接述雙極型電晶體的基極和上述第1端子之間 的阻ί接在上述雙極型電晶體的基極與上述第2端子之間 可雄阻利1&圍第1G項所述的半導體裝置,其中 口」、交阻抗電路包括: τ 元件連=上述間流體的間極和上述第2端子之間的開關 述Η^據^述第1立而子與上述第2端子之間的電壓控制上 述開關兀件_的時間常數電路。 上述Si二;'專:曰:第17項所述的半導體裝置,其中 件疋电曰曰體、上述時間常數電路具備串聯連接 30 1246743 16115pif.doc 在上述第1端子和上述第2端子之 — :電容和阻抗連接處連接點的電位控制 19. 一種半導體裝置,包括· 連接,陰極與第2端子連接的間流體; 個的H =子和上述_的之間至少— 的g^與上相流體㈣彳錢接,電流通路 的MOS電晶體^子連接’閘極與上述閘流體的閘極連接 20. 如申請專利範圍第19項所述的半導體裝置,立中 =第第電源端子,上述— 31
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089619A JP3825785B2 (ja) | 2004-03-25 | 2004-03-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200532852A TW200532852A (en) | 2005-10-01 |
TWI246743B true TWI246743B (en) | 2006-01-01 |
Family
ID=34988737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094103339A TWI246743B (en) | 2004-03-25 | 2005-02-03 | A semiconductor apparatus having electrostatic discharge circuit with thyristor circuit as protection device |
Country Status (4)
Country | Link |
---|---|
US (1) | US7405435B2 (zh) |
JP (1) | JP3825785B2 (zh) |
CN (1) | CN100485923C (zh) |
TW (1) | TWI246743B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4515822B2 (ja) | 2004-05-25 | 2010-08-04 | 株式会社東芝 | 静電保護回路及びこれを用いた半導体集積回路装置 |
US20080123239A1 (en) * | 2006-11-28 | 2008-05-29 | Emerson Electric Co. | Transient voltage surge suppressor |
JP4303761B2 (ja) * | 2007-03-07 | 2009-07-29 | Necエレクトロニクス株式会社 | 半導体回路及びその動作方法 |
DE102008023126B4 (de) * | 2007-05-09 | 2012-08-30 | Infineon Technologies Ag | Schaltkreis und Verfahren zum Schalten einer Verbindung |
US20090052102A1 (en) * | 2007-08-20 | 2009-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR101006097B1 (ko) * | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 정전기 보호회로 |
US8039868B2 (en) | 2008-12-23 | 2011-10-18 | International Business Machines Corporation | Structure and method for an electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure |
CN101814498B (zh) * | 2010-03-10 | 2011-09-07 | 浙江大学 | 一种内嵌nmos辅助触发可控硅结构 |
CN102315215B (zh) * | 2010-06-29 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 栅驱动晶闸管电路以及静电保护电路 |
US8335064B2 (en) | 2010-06-30 | 2012-12-18 | Infineon Technologies Ag | ESD clamp adjustment |
US8451569B2 (en) * | 2010-07-12 | 2013-05-28 | National Semiconductor Corporation | High voltage tolerant, small footprint BJT-CMOS active clamp |
US8373956B2 (en) * | 2010-11-11 | 2013-02-12 | International Business Machines Corporation | Low leakage electrostatic discharge protection circuit |
US8680573B2 (en) | 2012-04-25 | 2014-03-25 | International Business Machines Corporation | Diode-triggered silicon controlled rectifier with an integrated diode |
US9882375B2 (en) | 2013-03-15 | 2018-01-30 | Sofics Bvba | High holding voltage clamp |
KR102140734B1 (ko) * | 2014-05-14 | 2020-08-04 | 삼성전자주식회사 | 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법 |
CN106099883A (zh) * | 2015-06-29 | 2016-11-09 | 苏州森特克测控技术有限公司 | 一种芯片esd防护电路 |
CN105552872A (zh) * | 2015-12-18 | 2016-05-04 | 锐迪科创微电子(北京)有限公司 | 一种esd保护电路 |
JP6602266B2 (ja) * | 2016-06-06 | 2019-11-06 | 株式会社東芝 | 半導体装置、電力変換装置、及び、車両 |
TWI661530B (zh) * | 2018-02-13 | 2019-06-01 | 力晶積成電子製造股份有限公司 | 靜電放電保護元件 |
US11296499B2 (en) * | 2018-10-31 | 2022-04-05 | Nxp B.V. | Discharge protection circuit and method for operating a discharge protection circuit |
KR20200074581A (ko) * | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | Esd 보호 장치 |
US12046895B2 (en) * | 2022-04-20 | 2024-07-23 | Innoscience (suzhou) Semiconductor Co., Ltd. | Method for wafer-level adjustment of protection circuits of electronic devices and a wafer for facilitating the same |
EP4362095A1 (en) * | 2022-10-28 | 2024-05-01 | Samsung Electronics Co., Ltd. | Device for electrostatic discharge protection using silicon controlled rectifier |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452171A (en) | 1992-06-15 | 1995-09-19 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
US5528188A (en) * | 1995-03-13 | 1996-06-18 | International Business Machines Corporation | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier |
DE60130028T2 (de) | 2000-11-06 | 2008-06-26 | Sarnoff Corp. | Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern |
EP1368875A1 (en) | 2001-03-16 | 2003-12-10 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
JP4176481B2 (ja) * | 2001-03-16 | 2008-11-05 | サーノフ コーポレーション | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造 |
JP3983067B2 (ja) | 2001-03-19 | 2007-09-26 | Necエレクトロニクス株式会社 | 半導体集積回路の静電保護回路 |
KR100441116B1 (ko) | 2001-07-21 | 2004-07-19 | 삼성전자주식회사 | 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로 |
JP4915040B2 (ja) * | 2001-09-17 | 2012-04-11 | ヤマハ株式会社 | 入力保護回路 |
JP4008744B2 (ja) | 2002-04-19 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
-
2004
- 2004-03-25 JP JP2004089619A patent/JP3825785B2/ja not_active Expired - Fee Related
- 2004-10-04 US US10/958,319 patent/US7405435B2/en not_active Expired - Fee Related
-
2005
- 2005-02-03 TW TW094103339A patent/TWI246743B/zh not_active IP Right Cessation
- 2005-03-25 CN CNB2005100601540A patent/CN100485923C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005277184A (ja) | 2005-10-06 |
JP3825785B2 (ja) | 2006-09-27 |
TW200532852A (en) | 2005-10-01 |
CN100485923C (zh) | 2009-05-06 |
US7405435B2 (en) | 2008-07-29 |
US20050212009A1 (en) | 2005-09-29 |
CN1674275A (zh) | 2005-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI246743B (en) | A semiconductor apparatus having electrostatic discharge circuit with thyristor circuit as protection device | |
US11990467B2 (en) | Low capacitance bidirectional transient voltage suppressor | |
US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
Liu et al. | An improved bidirectional SCR structure for low-triggering ESD protection applications | |
US20050152080A1 (en) | Integrated electronic disconnecting circuits, methods, and systems | |
TW312052B (en) | The I/O protection circuit with SOI | |
US20040027745A1 (en) | Drain-extended MOS ESD protection structure | |
TW200534465A (en) | System and method for ESD protection on high voltage I/O circuits triggered by a diode string | |
JP2015500566A (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
WO2005094522A2 (en) | Method and apparatus for protecting a gate oxide using source/bulk pumping | |
TWI253165B (en) | Semiconductor device with protection circuit | |
JPH06196634A (ja) | 空乏制御型分離ステージ | |
US6900969B2 (en) | ESD protection with uniform substrate bias | |
US20230070932A1 (en) | Optically controlled field effect transistor | |
WO2016017386A1 (ja) | 保護素子、保護回路及び半導体集積回路 | |
TW399337B (en) | Semiconductor device | |
TW536803B (en) | Gate equivalent potential circuit and method for input/output electrostatic discharge protection | |
US20120250195A1 (en) | Electrostatic discharge power clamp with a jfet based rc trigger circuit | |
JP4437682B2 (ja) | 低容量esd保護回路 | |
TW200532890A (en) | Output buffer ESD protection using parasitic SCR protection circuit | |
US20030043517A1 (en) | Electro-static discharge protecting circuit | |
KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
CN106783839B (zh) | 具体用于防止过电压的电子设备 | |
US8654491B2 (en) | Low voltage ESD clamping using high voltage devices | |
Lai et al. | A novel gate-coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |