TW202209118A - 晶片及其設計方法與故障分析方法 - Google Patents

晶片及其設計方法與故障分析方法 Download PDF

Info

Publication number
TW202209118A
TW202209118A TW110128515A TW110128515A TW202209118A TW 202209118 A TW202209118 A TW 202209118A TW 110128515 A TW110128515 A TW 110128515A TW 110128515 A TW110128515 A TW 110128515A TW 202209118 A TW202209118 A TW 202209118A
Authority
TW
Taiwan
Prior art keywords
chip
volatile
configuration
register
nvm
Prior art date
Application number
TW110128515A
Other languages
English (en)
Other versions
TWI801954B (zh
Inventor
伊蘭 馬格利特
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Publication of TW202209118A publication Critical patent/TW202209118A/zh
Application granted granted Critical
Publication of TWI801954B publication Critical patent/TWI801954B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種晶片亦稱積體電路，包括通常為揮發性之配置暫存器，及／或至少一晶片上非揮發性記憶體m，其通常包括至少一保留記憶體位置，可被保留以儲存該等配置暫存器中至少一通常為揮發性之配置暫存器r的內容；及／或寫入單元，被配置為至少一次儲存指示該等配置暫存器中至少一通常為揮發性之配置暫存器的內容的數值於例如晶片上非揮發性記憶體中的例如該至少一保留記憶體位置中。

Description

晶片及其設計方法與故障分析方法
總體而言，本揭露係關於硬體；特定而言，本揭露係關於半導體裝置。
多種用於儲存配置的持續性儲存體(persistent storage)，無論是以非揮發性記憶體(NVM)、或以舊式的「互補式金氧半導體(CMOS)記憶體」實施者，皆為習知。
下列連結：https://www.tech-faq.com/cmos-ram.html 敘述一方法，用於在個人電腦(PC)領域保存系統配置設定。
其他與擷取系統配置有關的先前技術包括：US5497490A (IBM, 1991)；US5768568A (IBM, 1997)；US20100037042A1(富士康，2008)；US6601190B1 (HP, 1999)； US20130111275A1及US20140325286A1 (戴爾，2011)；及 US20060168471A1 (Tandberg Storage ASA, 2005)。
本說明書中提及之所有公開文件及專利文件之揭露內容，以及該等公開文件及專利文件中直接或間接引用之公開文件及專利文件之揭露內容，除否認或放棄之標的外，特此併入參照文件。若該併入內容與本揭露所示不一致，則應解讀為本揭露所示乃敘述某些實施例，而該併入內容敘述其他實施例。該併入內容中之詞彙定義可視為所述詞彙之一種可能定義。
下列詞彙之解釋可依據任何出現於先前技術文獻中之定義、或依據本說明書之定義為之，或於其個別範圍內包括下列定義：
詞彙「寫入異動(write transaction)」或「寫入操作」乃意圖包括處理器或其他種類之主機(master)所發佈的目標位址及待寫入資料、並導致該資料被置於由該位址指向的目標的任何操作，該目標可為任何合適之目標，包括但不限於一暫存器(register)、一輸入／輸出埠(IO port)、或一記憶體位址。寫入異動可包括一請求訊息，或控制訊號的一邏輯組合，指明將執行的操作為「寫入」。
詞彙「晶片」、「裝置」及「積體電路」可彼此互換。
詞彙「程式化一暫存器」及「寫入一暫存器」可彼此互換。
「配置暫存器」乃意圖包括任何儲存數值的暫存器，該數值影響裝置的功能，例如改變裝置的運作頻率、改變裝置的輸入／輸出功能、或開啟或關閉某些裝置功能。
依據某些實施例，一配置暫存器內的位元或數值被施加至一積體電路，造成該積體電路的多個配置。
某些實施例試圖經由在晶片內提供支援晶片故障分析的(通常為非揮發性)資訊，促進故障(例如故障的晶片)的重建，因故障分析通常僅需要基於可自該晶片自身得出的資訊而進行，而不需要獲取額外的資訊。
晶片具有寬廣的可工作配置範圍，導致傳統的故障重建十分困難。然而，本發明的實施例利用「應用系統將所有必要設定寫入晶片的配置暫存器中，即意指吾人實際上已對此晶片從寬廣的可工作配置範圍中選擇某一可工作配置」之事實；儲存該晶片中的此一配置(configuration)，供稍後的故障分析(若有)情境中最終提取之用，進而得出一極有利之故障分析快捷方式。
某些實施例試圖提供一改良之積體電路，例如以本說明書所述之方式，被設計為促進本說明書中敘述的任何功能。
某些實施例試圖提供一晶片或積體電路，包括下列部件之所有或任何子集合：NVM、配置暫存器、NVM寫入器(例如本說明書中所述者)、一指示符，於該NVM寫入器於運作一次後抑制其再次運作、及該NVM寫入器的一觸發訊號。該晶片可嵌入於一應用系統中，該應用系統可儲存該晶片的設定於該晶片的配置暫存器中。
某些實施例試圖提供一方法，其中一晶片被設計(一般而言，對至少一配置暫存器而言，包括識別一NVM，在該NVM中儲存於該暫存器中的配置將以非揮發形式儲存)，及／或建立一處理器，當該處理器對該裝置(晶片)進行配置時，該處理器將該配置設置於該NVM中，及／或在晶片文獻中記錄那些配置儲存於那些NVM中。
某些實施例試圖提供一NVM寫入操作流程，包括下列操作之所有或任何子集合，以合適之順序(例如下列順序)進行： 操作1:提供一非揮發性指示符(例如一位元，或為安全起見使用更多位元)，用於完成保存配置。 操作2:於離開重置(reset)後，若該指示符表示「完成」，則NVM寫入維持關閉(去能)並不進行任何動作。反之，則發生下列事件。 操作:3於觸發後(例如圖式中的「儲存暫存器設定」觸發)，則NVM寫入器進行下列動作： a. 讀取指定儲存位址。 b. 該數值是否為預設值(被抹除)？ c. 若為預設值，則寫入該暫存器數值至該指定位置。 d. 否則，略過寫入動作，因推定該數值已在先前的配置序列中儲存。 操作4: 於完成裝置配置後，韌體程式碼將設定該非揮發性指示符，使其表示「完成」。 操作5:於隨後的開機或重置週期中，進行操作2。
若因某些理由，例如使用者中斷或發生系統故障，使配置未能於一次序列中完成，則後續之序列將以上述操作完成該配置。
因此，至少有下列實施例：
實施例1：一晶片，又稱積體電路，該晶片包括 揮發性(volatile)配置暫存器；及／或 至少一晶片上(on-chip)非揮發性記憶體m，一般而言包括至少一保留記憶體位置，被保留以儲存該等揮發性配置暫存器中至少一揮發性配置暫存器r的內容；及／或 寫入單元，被配置為儲存數值至少一次，該等數值指示該等暫存器中至少一揮發性配置暫存器r的內容，一般而言儲存於該晶片上非揮發性記憶體m的該至少一保留記憶體位置中。
該寫入單元可包括一NVM寫入器，且亦可接收本說明書他處所述之觸發訊號。
一般而言，該至少一位置(可包括多個此等位置)包括至少一完整空間、區段或區域，該完整空間、區段或區域包括多個位置，位於該非揮發性記憶體m中。
該至少一記憶體位置被「保留」，使該晶片上的韌體及硬體皆不被配置為將該保留記憶體位置使用於其自身用途(亦即除了儲存該寫入單元所提供的內容之外的用途)。此一配置可確保用於此實施例的空間在該晶片的總可用空間內安全無虞。
該至少一保留記憶體位置可包括對一個或多個暫存器的儲存空間分配，其中每一暫存器一般而言寬度為數個位元組。分配儲存空間的暫存器數量，是依據大小及成本的限制，以及給定晶片的配置複雜度而定。
實施例2：如任一前述實施例之晶片，其中該寫入單元包括硬體，位於該晶片內。
實施例3：如任一前述實施例之晶片，其中該寫入單元包括韌體，位於該晶片內。
以硬體實施該寫入單元的一優點，例如完全以硬體實施，而非完全以韌體實施、或部分以硬體實施而部分以韌體實施，在於儲存暫存器數值並不會中斷該晶片的常規執行及功能，因此該寫入單元的運作對該應用系統而言為透明的(transparent)。然而，在某些用例中，該晶片可負擔讓韌體儲存暫存器數值的一複本至該NVM的時間。
實施例4：一種晶片設計方法，包括： 使用電子設計自動化(EDA)軟體設計至少一晶片，該至少一晶片一般而言包括位於該晶片中的非揮發性記憶體(NVM)及／或揮發性配置暫存器；其中該設計一般而言包括提供該至少一晶片NVM寫入功能，該功能被配置為寫入至少一設定至該非揮發性記憶體至少一次，該至少一設定一般而言已由該應用系統儲存於該晶片的至少一揮發性配置暫存器中。
實施例5：如任一前述實施例之晶片，其中該寫入單元(又稱「NVM寫入器」)於寫入至該至少一揮發性配置暫存器r時，接收該至少一揮發性配置暫存器r的一位址，接收至少部分寫入至該至少一揮發性配置暫存器r的資料，並儲存該資料於該至少一保留記憶體位置中。
實施例6：如任一前述實施例之晶片，其中該寫入單元由一觸發訊號觸發，且其中該觸發訊號於識別對該暫存器r的一次寫入時產生至少一次。
對一次寫入的識別，可依據設計者對所述機制或NVM寫入器應涉及何等配置暫存器的定義而定。
一般而言，該NVM寫入器在對預設暫存器範圍中的每一暫存器進行寫入異動時被觸發，例如包括將儲存於該晶片內的非揮發性記憶體中的暫存器內容或數值。
該NVM寫入器(例如圖示者)或機制於被觸發後發出一寫入異動至被分配為儲存所述暫存器數值的NVM空間，該寫入異動的資料與前述傳輸相同。
實施例7：如任一前述實施例之晶片，其中該寫入單元被配置為僅於該晶片所在之應用系統第一次開機時儲存該等內容於記憶體m中，而在該應用系統後續的每一次開機時不儲存該等內容於記憶體m中。
實施例8：如任一前述實施例之晶片，其中當該寫入單元儲存該至少一暫存器r的內容於晶片上非揮發性記憶體m後，將至少一次被抑制(或稱關閉)儲存該至少一暫存器r的內容於晶片上非揮發性記憶體m。
一般而言，該寫入單元被永久(或固定、恆定)抑制，使該寫入單元於儲存該至少一暫存器r的內容於晶片上非揮發性記憶體m後，被抑制而不再儲存該至少一暫存器r的內容於晶片上非揮發性記憶體m。
實施例9：如任一前述實施例之晶片，其中當該寫入單元儲存該至少一暫存器r的內容於晶片上非揮發性記憶體m後，被抑制而不再儲存該至少一暫存器r的內容於晶片上非揮發性記憶體m。
實施例10：如任一前述實施例之晶片，其中該寫入單元接收一觸發訊號，該觸發訊號的邏輯結構確保該寫入單元在對該暫存器r進行後續寫入時，不儲存寫入資料於非揮發性記憶體m的該至少一保留記憶體位置中。
實施例7至10的一個特定優點，在於儲存該晶片上的揮發性配置暫存器內容的程序，並不會在每次系統啟動時皆重複執行。此種重複並不必要，且會導致非揮發性記憶體承受相同位置的多次寫入。
實施例11：一種故障分析方法，包括： 提供至少一故障晶片，該故障晶片一般而言包括： 非揮發性記憶體(NVM)，及／或 揮發性配置暫存器；及／或 NVM寫入功能，一般而言被配置為至少一次寫入表示儲存於該晶片的至少一揮發性配置暫存器的至少一設定的位元，一般而言寫入至該非揮發性記憶體；及／或 接收該等位元，並且在重建該晶片的故障時，依據該等位元配置該晶片。
該晶片的配置一般而言包括儲存於該晶片所有配置暫存器中的所有設定。
一般而言(但並非必要)，寫入至該NVM的該等位元為儲存於該晶片全部或部分配置暫存器中的全部或部分位元。或者，寫入至該NVM的該等位元可經由對儲存於該晶片的揮發性配置暫存器中的位元進行可逆推導而得，使儲存於該晶片的揮發性配置暫存器中的部分或全部位元可經由在故障分析時擷取實際儲存於該晶片的NVM中的位元並進行推導而得。例如，若因某些理由使寫入至該NVM的位元被知悉為儲存於該等配置暫存器中的位元的反相(例如對儲存於該等配置暫存器中的每一個”1”而言，有一”0”被寫入至該NVM；反之亦然，對儲存於該等配置暫存器中的每一個”0”而言，有一”1”被寫入至該NVM)，則在進行故障分析時，吾人可將自該NVM讀取到的位元進行反相運算，進而推導出當時載入至該晶片的配置暫存器的數值。
在重建該晶片的故障時，依據該等擷取位元配置該晶片：當該晶片運作時(並且可推斷當該晶片故障時)，若載入至該晶片所有配置暫存器的所有位元皆儲存於該晶片的NVM中、或可自該晶片的NVM推導而得，則載入所有該等位元至該晶片的配置暫存器，並繼續故障重建程序。若載入至該晶片所有配置暫存器的所有位元並非皆儲存於該晶片的NVM中、或可自該晶片的NVM推導而得，則載入所有可用位元至該晶片的配置暫存器，並經由「掃描」所有相容於該等可用位元(及儲存於NVM中的位元)的配置選項，繼續故障重建程序。例如，若僅有5個該晶片的配置暫存器儲存於該晶片的NVM中，則依據該等配置暫存器配置晶片，並以該5個剩餘暫存器的每一可能配置運作該晶片，直到此次故障以其中一配置獲得重建為止。
前述各實施例，及其他實施例，將於「實施方式」一節中詳述。
於本說明書及圖式中出現的任何商標，乃其所有者之財產，於本說明書中之出現僅為解釋或圖示本發明一實施例的實施方式之用。
除非另有聲明，否則在下文中顯而易見地，應注意到，在本說明書全文中，使用「處理」、「運算」、「估計」、「選擇」、「排序」、「評等」、「計算」、「決定」、「生成」、「重估」、「分類」、「產生」、「立體匹配(stereo-matching)」、「登錄」、「偵測」、「關聯」、「疊加」、「獲取」或相似之詞彙，乃指稱至少一電腦或運算系統、或處理器或相似之電子運算裝置的動作及／或程序，將該運算系統的暫存器及／或記憶體中以物理(例如電子)量值表示的資料，操縱及／或轉換為該運算系統的記憶體、暫存器或其他此種資訊儲存、傳輸或顯示裝置中其他以相似形式表示為物理量值的資料。「電腦」一詞應廣泛解釋為涵蓋任一種具有資料處理能力的電子裝置，包括但不限於個人電腦、伺服器、嵌入式核心、運算系統、通訊裝置、處理器(例如數位訊號處理器(DSP)、微控制器、現場可程式化邏輯閘陣列(FPGA)、特定應用積體電路(ASIC)等)及其他電子運算裝置。
本說明書中單獨列出的元件，毋須為不同之部件，而可為相同之結構。「一元件或特徵可／可能存在」之陳述，乃意圖包括(a)實施例，其中該元件或特徵存在；(b)實施例，其中該元件或特徵不存在；以及(c)實施例，其中該元件或特徵是否存在為可選，例如使用者可配置或選擇該元件或特徵存在或不存在。
由IC(積體電路)製造商製造的裝置具有多種配置選項，被提供以使IC具有使用彈性，及／或使裝置功能與系統特定(system-specific)及應用特定(application-specific)的需求匹配。IC配置通常以暫存器(register)設定。用於設定IC配置的暫存器(或稱「配置暫存器」)通常為揮發性(volatile)，故非預設的配置設定於切斷電源後隨即流失。對系統本身而言，此情況並非問題，因裝置位於系統內部，且系統亦具有軟體或韌體程式碼，依據該特定系統所需的確切、特定配置對該裝置進行配置。一般而言，於系統每次開機時，該軟體或韌體程式碼會經由將儲存於配置暫存器中的某些預設IC配置，設定替換為儲存於該軟體或韌體程式碼中的非預設設定，對該等配置暫存器進行重新程式化。此動作亦可基於某些表單進行，該表單可基於某些外部(對晶片而言)輸入被參照或存取(例如指示系統模型)，該表單決定一組配置選項中何者應由該韌體程式碼所套用。
不幸地，IC的配置暫存器的揮發性對IC製造商的故障分析工程師而言乃一問題。在許多情況下，IC製造商將裝置出貨予客戶，隨後裝置被客戶退回。由於配置設定為揮發性，故障分析工程師缺乏故障裝置在客戶系統中確切配置情形的資訊。故障分析工程師並不具備客戶的特定系統，且假設能取得每一故障的客戶系統乃不切實際。因此，當前對被退回晶片的故障分析經常必須完全在缺乏脈絡(out of context)的情形下進行。在某些情況下，故障分析工程師甚至並不了解該等被退回裝置乃自何種系統模型中卸除。
某些實施例經由提供工程師問題發生時的裝置配置及運作資訊，使故障分析工程師得以更容易進行除錯(debug)及識別導致該裝置故障的問題。
了解晶片於系統中的運作情形，在此種故障分析中極為有用。例如，該故障可能僅在某些條件下發生，此時了解該晶片的運作情形及／或運作於何種系統中可有助於決定該裝置故障的條件，而另一裝置可能因其並未處於該等確切條件下而未故障。應注意，裝置製造商接著可能改良裝置設計(即使在此種後期階段)、或要求裝置接受測試以保證裝置不再以相同方式故障、或單純廢棄該等裝置、或進行任何其他合適處置。
客戶可能在系統研發階段或其後(例如系統大量生產階段)退回裝置。裝置通常被安裝於較大型的客戶系統中。安裝該裝置的系統在安裝完成後進行開機及驗證。該系統可能在運作或驗證時故障。在此等情況下，例如使用習知的除錯流程，客戶可得出該裝置可能為故障原因的結論。客戶接著可能拆焊該裝置，並將其送至裝置製造商處進行分析。若此情況發生於系統研發階段而非系統大量生產階段，則可能有一客戶研發團隊可非正式地提供裝置工程師系統資訊、以及故障時的裝置配置資訊及系統使用情形。然而，若已進入大量生產階段，則不再有此種客戶研發團隊，對裝置製造商而言獲取任何正確資訊(故障時的裝置配置及使用情形)將變得十分困難。某些實施例試圖提供一故障分析方法，包括： 提供一批積體電路晶片系統，其中每一積體電路晶片包括揮發性配置暫存器、至少一非揮發性記憶體M，被保留以儲存該等揮發性配置暫存器中至少一暫存器R的內容；以及寫入單元，用於儲存該至少一暫存器R的內容的一複本至該非揮發性記憶體M；以及 當該批積體電路晶片系統中一個別晶片系統因故障責任而被退回時，對該個別晶片系統進行故障分析，包括自記憶體M擷取暫存器R的內容，進而擷取該個別晶片系統於故障時的配置特徵，並依據該特徵配置該個別晶片系統以重建該故障。
某些實施例試圖保存IC配置記錄，包括記錄該IC內所有或至少關鍵的硬體及／或韌體配置，以供未來需要進行故障分析時參考之用。
某些實施例包括一晶片系統，該晶片系統包括(例如第1圖所示者)下列各項的全部或部分子集合(一般而言全部位於單一晶片中)； 揮發性配置暫存器，由韌體程式化； (一般而言，該韌體位於配置該裝置的處理器可用或可存取的記憶體中。該處理器及該記憶體可位於該裝置內部或外部，該裝置的配置為吾人所欲保存者)； 非揮發性儲存空間(或稱NVM)，位於該晶片內；以及 寫入單元，用於記錄該NVM中至少部分該等暫存器的內容。
保存於該NVM內的資訊可包括下列各項的全部或部分子集合； 1.   一預設暫存器配置值集合：時脈、接腳多工配置等。 2.   一預設韌體配置及運作模式設定集合：例如溫度感測器數量、風扇數量及接腳、其他特定參數。 3.   一預設OEM(原始設備製造商)定義參數集合。
應注意，上述所列僅為配置暫存器的可能目的(或內容)的範例，而非意圖限制。用於記錄內容的寫入單元可以硬體或韌體實施。若以硬體實施，則該用於記錄內容的寫入單元一般而言包括回寫(write-back)硬體；其中當該韌體每一次程式化該等暫存器中至少一預設子集合中的任一暫存器、進而定義將套用至該晶片的一配置時，該硬體會儲存代表該晶片配置的配置資料於該NVM中(一般而言為自動進行，一般而言並無任何使用者或韌體介入)，進而確保將套用至該晶片的該配置被持續性地保存。一般而言，該配置資料包括該暫存器中的確切位元。
該預設暫存器子集合可為所有配置暫存器的集合，此時所有配置暫存器中的所有內容將被儲存。或者，若儲存所有配置暫存器所需的NVM容量過大，則可定義一重要暫存器子集合，且僅儲存該重要子集合的內容，而不儲存該重要子集合之外的配置暫存器的內容。
一般而言，在將保存至少部分配置暫存器內容的未來IC的架構定義階段，IC開發者會決定那些暫存器子集合為足夠重要而必須記錄以供未來除錯之用。一般而言，此一決定隨後會被定義為該未來IC的架構的一部分，並被實施。
一般而言，當該韌體每一次寫入一數值於至少一該等暫存器中時，該硬體會接收該數值，並儲存該數值於該NVM中的一預設位置。
重新「預設」：任何預設資訊可記載於企業文件中。例如該裝置的內部或外部規格(其為自然語言文件)，可包括「模組X的暫存器A、B、C的數值分別可自NVM位址D、E及F獲取。模組Y的暫存器H、I、J的數值可自NVM位址K、L及M獲取。」等指示。
一般而言，當製造商接收到自使用現場退回的裝置、並對該裝置進行故障分析時，主要NVM區域的內容會被轉存、存取或下載(例如以電腦檔案的形式)，且配置資訊為可取得。故障分析人員接著可取得所有此等資訊以促成對該裝置的分析及測試；使其可聚焦於對使用該晶片的該特定系統中，該晶片所使用的特定配置的分析。以下範例顯示故障分析的耗時程度，故吾人亟需將分析聚焦：一裝置具有77個使用者可選時脈選項。該裝置被客戶退回，且無工程師可與客戶團隊聯繫以識別該裝置故障時係使用何種時脈選項。根據習知技術，此一情況將迫使故障分析工程師必須在全部77個時脈選項下分析或驗證該裝置。然而，若實際應用於該系統中的時脈設定為故障分析工程師可取得(例如以本說明書中所述之方式)，則僅需在此單一時脈設定下驗證該裝置，可大幅節省除錯時間，並使問題得以更快被識別。
根據習知技術，當被退回的裝置到達裝置製造商處以進行故障分析時，故障分析工程師甚至可能不了解該等故障裝置係自何種系統模型中拆卸。
系統模型可記錄於該裝置中，例如可能具有程式碼，將某些系統識別碼程式化於NVM上(若該程式碼具有此資訊)。然而，一般而言，具有如本說明書中所述的配置資訊即意指故障分析工程師不再需要了解系統模型。
由於對韌體實施具有特定適用性，應注意，根據習知技術，該晶片具有二個運作狀態： 狀態1：運作前(該裝置在開機後甦醒的狀態)； 狀態2：完全配置運作(該裝置被完全配置的狀態)。
一般而言，用於記錄內容的寫入單元包括韌體程式碼，運作於該裝置中，其中當一晶片處於後者之狀態(完全配置運作狀態)時，該裝置採取一預設配置參數子集合(讀取並隨後將此等參數寫入至NVM中的一「預設」空間)，例如以記錄該NVM中至少該配置參數子集合。
一種操作方法，包括下列操作的全部或任何子集合，以合適之順序(例如以下列順序)進行，該操作方法可被提供以作為例如該NVM寫入器的延伸或觸發訊號，使該寫入器僅運作一次。
操作1a：在晶片設計階段，自該晶片的配置暫存器中選取欲儲存的配置暫存器內容。
操作1b：藉由確保該晶片上的韌體及硬體被配置為使用某一專用(即用於儲存該NVM寫入器所提供的配置暫存器內容以外的用途)的保留記憶體位置，於該晶片的總可用空間中保留足夠的NVM空間，以儲存操作1a中選取的內容。
操作1c：除了被保留以儲存配置暫存器內容的NVM空間之外，亦在該晶片中分配NVM位元，用於保存非揮發性指示或指示符，以准許／觸發或(例如藉由忽略)防止／抑制該NVM寫入器，一般而言依該等配置暫存器的內容尚未或已寫入至該NVM而定。該非揮發性指示符可包括單一位元(已完成／未完成)，或為安全起見採用多於一位元。
操作1d：根據一實施例，在生成特別負責該晶片的配置的應用韌體程式碼時，加入在裝置配置完成後設定該非揮發性指示符為例如「已完成」或「未完成」(例如當該等配置暫存器的內容尚未被寫入至該NVM時)的邏輯運算。
該「應用韌體程式碼」一般而言為該裝置(或晶片)的韌體程式碼，執行符合該裝置(例如該晶片所嵌入者)製造目的之任何主要應用。一般而言，該應用韌體執行的其中一種首要操作，為配置該韌體所運作並於其上運作的裝置或晶片。此一配置一般而言以一韌體指令序列進行，該韌體指令序列執行對暫存器的一對應寫入序列。若此一序列(花費一些時間)成功完成，則最終結果為所有必需數值皆被儲存於該晶片的配置暫存器中。然而，有時該序列無法成功完成，此時並非所有必需的配置數值皆被儲存於該NVM中。
因此，該機制或NVM寫入器負責重複操作前述流程，直到例如該韌體程式碼將配置標記為已完成為止。
操作2a：當該系統(該晶片所嵌入的應用系統)每一次離開重置(例如任何開機或重置週期)時，若該指示符表明「已完成」，則該NVM寫入器維持關閉，因而不進行任何動作，流程結束。
操作2b：若否(若該指示符表明該配置的保存尚未完成，或尚未寫入至該NVM)，則一解碼器(例如第1圖中所示者)提供一觸發訊號(例如圖中的「儲存暫存器設定」)至該NVM寫入器。該解碼器一般而言識別對該配置暫存器的寫入、及該暫存器為操作1a中所選取的暫存器之一的事實。
範例解碼邏輯顯示於第2圖中。
操作3：回應於該觸發訊號； 操作3a：該NVM寫入器讀取該指定儲存位址(例如該晶片上記憶體中的位址，已被保留以保存該配置) 操作3b：若該指定儲存位址中的數值為預設值(已抹除)，則該NVM寫入器寫入該暫存器數值至該指定位置(指定儲存位址)。 否則(例如若該指定儲存位址中的數值並非預設值(未抹除))，則該NVM寫入器跳過寫入操作3b，因該暫存器數值可推定為已在先前的配置序列中被儲存。
操作4：於晶片配置完成時，負責該晶片配置的應用韌體程式碼(其可確切知悉晶片配置已完成)設定該指示符為例如「未完成」。
因此，若(例如因使用者中斷或系統故障)配置未於一次序列中完成，則執行暫存器寫入的應用韌體指令的後續序列將完成配置，且寫入操作3b將於該等後續序列中進行。
應注意，本說明書中的實施例有助於支援對製造缺陷導致的故障進行的分析，且亦有助於發現先前階段中未發現的設計缺陷。
根據某些實施例，提供一方法，包括下列操作的全部或部分子集合，以合適之順序(例如以下列順序)進行： a. 晶片製造商設計一晶片架構，該晶片內包括： 揮發性配置暫存器； 至少一非揮發性記憶體M，被保留以儲存該等揮發性配置暫存器中至少一暫存器R的內容；以及 硬體或韌體，被配置以儲存至少暫存器R的內容的一複本至該非揮發性記憶體M； b. 晶片製造商生成產品文獻，包括對該非揮發性記憶體的人類可讀敘述，該非揮發性記憶體被保留以儲存至少一該等揮發性配置暫存器的內容； c. 晶片製造商製造一批晶片； d. 晶片製造商進行生產測試，以識別缺陷晶片，例如具有製造缺陷的晶片。然而，生產測試可能受限於尚未知悉的「測試覆蓋性漏洞(testing coverage pinhole)」，其可能導致缺陷晶片偶發性的未被偵測。因此，舉例而言，若有95%的晶片可被完美地製造及測試，則有5%的晶片具有製造缺陷。在此等缺陷晶片中，大部分(可能大於4.9%)被成功篩除或由現有的生產測試測出，然而例如在一給定瞬間，一極小比例(例如數個DPPM(每百萬個晶片中的缺陷晶片個數))的晶片具有製造缺陷但未被測出，進而定義測試覆蓋性中的一個漏洞； e. 晶片製造商提供生產測試後的晶片予客戶，其中可能包括缺陷晶片。晶片處於運作前狀態；客戶安裝晶片於其系統(或稱「應用系統」)中； f.  該應用系統每一次開機時，系統的處理器或軟體或韌體程式碼配置該晶片，包括將暫存器R的內容(例如預設值或「重置值」)替換為系統選定的配置值；以及因暫存器R的內容被替換而被觸發的硬體或韌體將該(等)系統選定配置值複製至該晶片上(即位於該晶片內)非揮發性記憶體M。 應注意，前述操作e係關於大批通過生產測試的晶片中的異常晶片，其通過一漏洞並具有製造缺陷，而不若同批生產的其他晶片，該等其他晶片一般而言不具有缺陷，故前述操作e不適用於該等其他晶片； g. 一般而言，該應用系統最終將故障；客戶拆焊該晶片，並將已拆焊的該晶片(其被歸咎為導致故障之原因)退回至晶片製造商的故障分析工程師處。一般而言，關於該故障，客戶僅提供工程師模糊的資訊、或不提供資訊(例如「系統無法開機」或「系統持續顯示黑屏」)； h. 晶片製造商的故障分析工程師轉存該晶片的非揮發性記憶體M，隨後查詢產品文獻以識別其儲存何等揮發性配置暫存器的內容，進而至少部分了解該晶片故障時的配置； i.  對該晶片故障時的配置越完整了解，晶片製造商的故障分析工程師越能輕易而快速地達成重製或重建該故障(造成客戶回報的故障再一次實際發生)的目標。重建該故障所需的時間減少，因需要測試以重建客戶回報的故障的晶片配置數量減少，一般而言二者以相同的倍數減少。 範例：某一晶片設計具有二個時脈域(即具有二個邏輯域)，每一時脈域具有不同頻率的時脈。具有此一設計的某一晶片具有缺陷。該缺陷僅在該二使用中時脈之間具有某一關係時導致故障，例如可能僅在第一時脈恰為第二時脈的二倍時。根據習知技術，關於該晶片故障時的實際配置的可取得資訊甚少或全無。因此，工程師必須多次分析該晶片的運作狀態以重建客戶回報的故障(對該二時脈的所有頻率組合皆必須分析)，直到一種頻率組合恰可導致客戶回報的故障為止，就統計角度而言，此情況可能僅在費力地逐一檢查例如該等頻率組合的半數之後發生。然而，依據本發明一實施例，設定的頻率配對會被記錄在產品文獻指明的一位置中。此一配置的優點在於故障分析工程師僅需要在此一特定時脈設定下測試該晶片(以驗證回報的故障確實發生)，可縮短識別該故障根本原因所需的時間； j.  故障分析工程師識別測試覆蓋性漏洞，該漏洞容許前述成功重建的故障發生。當故障重建藉由識別該晶片故障時的運作配置被促成時，任何習知方法，例如藉由決定該晶片中何一特定功能導致整體故障，皆可用以識別該覆蓋性漏洞所在。例如，該漏洞可能肇因於該晶片的現有測試流程未能偵測某一時脈產生器產生錯誤時脈頻率、或某一位址解碼器防止某一暫存器存取、或一特定正反器(flip-flop)故障，此一時脈產生器(或位址解碼器、或正反器)即為導致整體故障的原因； k. 故障分析工程師實施一測試補丁(patch)，該補丁彌補該測試覆蓋性漏洞。例如，故障分析工程師設計一測試，添加至現有測試流程，檢查被忽略的時脈產生器是否產生正確的時脈頻率、或檢查被忽略的位址解碼器是否不再防止暫存器存取、或檢查被忽略的正反器是否正常運作，以此類推。
因此，工程師可進行更高效的故障分析，因該晶片故障時的配置至少部分為可知悉。應注意，以本說明書所述方法促成的故障重建通常為故障分析程序中最具挑戰性的部分。
應注意，更為廣義而言，當故障重建藉由識別該晶片故障時的運作配置被促成時，任何習知方法皆可用以識別該覆蓋性漏洞所在。
應注意，一裝置即使在故障時仍可能為可運作，因故障可能為部分的(可能僅一特定功能、或僅一特定訊號故障或損毀)而不必然意指該裝置完全死機，故該裝置可能仍可運作，使該故障得以被觀測，以獲取資訊供除錯及故障分析之用。
應注意，多種實施皆為可能，特別依據每一給定晶片的微架構、及使用中的特定記憶體而定。
某些實施例的一特定優點，在於揮發性暫存器一般而言無法全部以非揮發性暫存器取代，因事實上記憶體(無論揮發性或非揮發性)並不具有由外部至每一位元的可存取性或接觸管道，而此一配置一般而言恰為配置暫存器所需。吾人可儲存一配置於NVM中、韌體隨後複製(即儲存一複本)該配置，且本說明書所述的實施例可自動達成此程序，而不需要例如使用者介入該裝置以完成該程序。
本說明書所述的機制或NVM寫入器，可以該晶片中的(有限)狀態機器(finite state machine)實施；該狀態機器任何合適的硬體實施皆可以習知技術使用，例如https://mitpress.mit.edu/books/finite-state-machines-hardware等習知文獻中所述者。一般而言，該狀態機器獲取位址資訊及資料，並產生一NVM寫入異動。韌體若用以實施本說明書中的某些實施例，可被保存於非揮發性記憶體中，例如快閃記憶體(Flash)或唯讀記憶體(ROM)。
或者，本說明書所述某些實施例可部分或僅(即不使用韌體)以硬體實施，在此種情況下本說明書中所述的部分或全部變數、參數、有序操作及運算可以硬體實施。
應注意，「必要」、「必須」、「需要」等詞彙乃為說明清晰易懂起見，用於指稱本說明書中所述的特定實施或應用情境下所作出的實施選擇，而並非意圖限制，因在替換性實施中相同元件可被定義為非必要、或甚至可一同被除去。
本發明以多個單獨實施例之脈絡敘述的各特徵(包括各操作)，亦可在單一實施例中以組合形式實施。例如，一系統實施例意圖包括一對應程序實施例，反之亦然。各特徵亦可與本發明所屬領域中習知的特徵合併，特別是(但不限於)「先前技術」一節中所述、以及該節中提及的公開文件中的習知特徵。反之，本發明的各特徵(包括各操作)，為說明簡潔起見而於單一實施例脈絡中、或以某一順序敘述者，亦可單獨實施、或以任何合適的子組合實施，包括本發明所屬領域習知特徵(特別是(但不限於)「先前技術」一節中所述、以及該節中提及的公開文件中的習知特徵)、或以不同順序實施。「例如」一詞意指非限制性範例。每一方法可包括部分或全部圖示或敘述的操作，以合適之順序進行，例如以本說明書圖示或敘述的順序進行。
NVM:非揮發性記憶體
本發明的某些實施例圖示於下列圖式中； 第1圖為一簡化之方塊圖，依據一實施例圖示一晶片系統，包括圖中所有方塊的所有或任何子集合，一般而言全部位於單一晶片中。 第2圖為一解碼器，依據一實施例圖示，可用於實施第1圖中的解碼器。 第3圖為一NVM寫入器，依據一實施例圖示，可用於實施第1圖中的NVM寫入器。 包含於本發明範圍中的方法及系統，可包括例如部分(例如任何合適之子集合)或所有顯示於明確圖示的實施中的功能區塊，以任何合適之順序排列(例如所示者)。 本說明書中所述或圖示之運算、功能或邏輯部件，可以多種形式實施，例如以硬體電路(例如但不限於客製化VLSI電路、邏輯閘陣列或可程式化硬體裝置(例如但不限於FPGA))、或儲存於至少一有形或無形電腦可讀媒體，並可由至少一處理器執行的軟體程式碼、或前述部件的任何合適組合實施。一特定功能部件可由一特定序列或軟體程式碼形成、或由多個此種特定程序或軟體程式碼形成，其中該等程序或軟體程式碼針對所述功能部件以本說明書所述之方式集體運作。例如，該部件可分布於數個程式碼序列中，例如但不限於物件、程序、函式、常式及程式，且可來源自數個一般而言協同運作的電腦檔案。
本說明書中所述的任何邏輯功能可酌情以即時(real-time)應用程式實施，且可使用任何合適的架構選項，例如但不限於ASIC或DSP、或上述各種架構的任何合適組合。本說明書中所提及的任何硬體部件可事實上包括一個或多個硬體裝置(例如晶片)，該等硬體裝置可位於同一處或相互遠離。
NVM:非揮發性記憶體

Claims (11)

  1. 一晶片，包括： 複數個揮發性配置暫存器； 晶片上非揮發性記憶體，包括至少一保留記憶體位置，該保留記憶體位置用以儲存該等揮發性配置暫存器中至少一揮發性配置暫存器的內容；以及 寫入單元，被配置為於該晶片上非揮發性記憶體的該至少一保留記憶體位置中儲存數值，該等數值指示該等揮發性配置暫存器中至少一揮發性配置暫存器的內容。
  2. 如請求項1之晶片，其中該寫入單元包括位於該晶片內的硬體。
  3. 如請求項1之晶片，其中該寫入單元包括位於該晶片內的韌體。
  4. 如請求項1之晶片，其中該寫入單元於對該至少一揮發性配置暫存器進行寫入時，接收該至少一揮發性配置暫存器的一位址，接收至少部分寫入至該至少一揮發性配置暫存器的資料，並儲存該資料於該至少一保留記憶體位置中。
  5. 如請求項1之晶片，其中該寫入單元被一觸發訊號觸發，且其中在識別對該暫存器的寫入時至少一次產生該觸發訊號。
  6. 如請求項1之晶片，其中該寫入單元被配置為僅在該晶片所在的應用系統第一次開機時儲存該內容於該晶片上非揮發性記憶體中，且在該應用系統隨後的每一次開機時不儲存該內容於該晶片上非揮發性記憶體中。
  7. 如請求項1之晶片，其中該寫入單元在儲存該內容於該晶片上非揮發性記憶體後，至少一次被抑制儲存該內容於該晶片上非揮發性記憶體。
  8. 如請求項7之晶片，其中該寫入單元在儲存該內容於該晶片上非揮發性記憶體後，被永久抑制儲存該內容於該晶片上非揮發性記憶體。
  9. 如請求項1之晶片，其中該寫入單元接收一觸發訊號，該觸發訊號的邏輯運算確保該寫入單元於隨後對該暫存器的寫入動作中，不儲存寫入至該暫存器的資料於該至少一保留記憶體位置。
  10. 一種晶片設計方法，包括： 使用電子設計自動化(EDA)軟體，以設計至少一晶片，該晶片包括非揮發性記憶體(NVM)及揮發性配置暫存器； 其中該設計包括提供NVM寫入功能予該至少一晶片，該NVM寫入功能被配置為寫入至少一設定至該非揮發性記憶體，其中該設定係為被儲存於該晶片的至少一揮發性配置暫存器中的內容。
  11. 一種故障分析方法，包括： 提供至少一故障晶片，該故障晶片包括： 非揮發性記憶體(NVM)； 揮發性配置暫存器；以及 NVM寫入功能，被配置為至少一次寫入位元至該非揮發性記憶體，該等位元用以指示儲存於該晶片的至少一揮發性配置暫存器中的至少一設定；以及 擷取該等位元，並在重建該晶片的故障時依據該等位元配置(configure)該晶片。
TW110128515A 2020-08-27 2021-08-03 晶片及其設計方法與故障分析方法 TWI801954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/004,636 US11334447B2 (en) 2020-08-27 2020-08-27 Integrated circuit facilitating subsequent failure analysis and methods useful in conjunction therewith
US17/004,636 2020-08-27

Publications (2)

Publication Number Publication Date
TW202209118A true TW202209118A (zh) 2022-03-01
TWI801954B TWI801954B (zh) 2023-05-11

Family

ID=80357693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128515A TWI801954B (zh) 2020-08-27 2021-08-03 晶片及其設計方法與故障分析方法

Country Status (4)

Country Link
US (1) US11334447B2 (zh)
JP (1) JP7329568B2 (zh)
CN (1) CN114121133A (zh)
TW (1) TWI801954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12026403B1 (en) 2023-01-03 2024-07-02 Silicon Motion, Inc. Method and apparatus for performing configuration management of memory device in predetermined communications architecture with aid of electronic fuse data preparation, and associated computer-readable medium

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736175B2 (ja) 1991-10-11 1995-04-19 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット
JP2823767B2 (ja) * 1992-02-03 1998-11-11 松下電器産業株式会社 レジスタファイル
US5768568A (en) 1994-04-29 1998-06-16 International Business Machines Corp. System and method for initializing an information processing system
US6601190B1 (en) * 1999-10-28 2003-07-29 Hewlett-Packard Development Company, L.P. Automatic capture and reporting of computer configuration data
US6580659B1 (en) * 2000-08-25 2003-06-17 Micron Technology, Inc. Burst read addressing in a non-volatile memory device
US6445606B1 (en) * 2001-05-10 2002-09-03 Koninklijke Philips Electronics N.V. Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor
US7219271B2 (en) * 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7498839B1 (en) * 2004-10-22 2009-03-03 Xilinx, Inc. Low power zones for programmable logic devices
US7418635B2 (en) 2005-01-25 2008-08-26 Tandberg Storage Asa Automatically triggered snapshot data dump for storage unit with embedded system
JP2009163790A (ja) * 2007-12-28 2009-07-23 Toshiba Corp オンチップ不良情報解析装置及びオンチップ不良情報解析方法
CN101645016A (zh) 2008-08-08 2010-02-10 鸿富锦精密工业（深圳）有限公司 Bios设定值切换***
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
JP5282147B2 (ja) 2010-02-15 2013-09-04 株式会社日立製作所 暗号通信システム及びそれに用いる送信機及び受信機
US8782472B2 (en) 2011-10-28 2014-07-15 Dell Products L.P. Troubleshooting system using device snapshots
CN104094351A (zh) * 2012-01-31 2014-10-08 惠普发展公司，有限责任合伙企业 内存模块缓冲器数据存储
EP2784662A1 (en) * 2013-03-28 2014-10-01 Dialog Semiconductor B.V. Electronic circuit for and method of executing an application program stored in a One-Time-Programmable (OTP) memory in a System on Chip (SoC)
JP2016520226A (ja) 2013-05-16 2016-07-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 領域特有のメモリアクセススケジューリングを有するメモリシステム
US9389793B2 (en) * 2014-03-06 2016-07-12 Freescale Semiconductor, Inc. Trusted execution and access protection for embedded memory
JP2016110400A (ja) 2014-12-05 2016-06-20 富士通株式会社 演算処理装置および演算処理装置の制御方法
US10101388B2 (en) * 2015-12-15 2018-10-16 International Business Machines Corporation Method for enhanced semiconductor product diagnostic fail signature detection
US10360114B2 (en) * 2016-02-24 2019-07-23 Quanta Computer Inc. Hardware recovery systems
US11176300B2 (en) * 2018-02-03 2021-11-16 Irdeto B.V. Systems and methods for creating individualized processing chips and assemblies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12026403B1 (en) 2023-01-03 2024-07-02 Silicon Motion, Inc. Method and apparatus for performing configuration management of memory device in predetermined communications architecture with aid of electronic fuse data preparation, and associated computer-readable medium

Also Published As

Publication number Publication date
TWI801954B (zh) 2023-05-11
US20220066884A1 (en) 2022-03-03
CN114121133A (zh) 2022-03-01
JP2022050315A (ja) 2022-03-30
JP7329568B2 (ja) 2023-08-18
US11334447B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
US8341337B1 (en) Data storage device booting from system data loaded by host
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
TWI482084B (zh) 提供平***立記憶體邏輯之裝置、方法及系統
JP7062409B2 (ja) 自己テスト可能な集積回路装置及び集積回路を自己テストする方法
US20080109594A1 (en) Non-volatile memory device controlled by a micro-controller
US9728276B2 (en) Integrated circuits with built-in self test mechanism
TWI497511B (zh) 具嵌入式非揮發性記憶體之晶片及其測試方法
US20120124441A1 (en) Embedded testing module and testing method thereof
US20060277444A1 (en) Recordation of error information
US20160364280A1 (en) Circuitry and method for testing an error-correction capability
CN117219146A (zh) 一种面向安全启动的片上efuse读写控制装置及方法
TWI801954B (zh) 晶片及其設計方法與故障分析方法
CN113127283B (zh) 芯片修复***、方法、装置、计算机设备和存储介质
CN113742123A (zh) 内存故障信息记录方法及设备
JP5986474B2 (ja) メモリ故障診断装置、メモリ故障診断方法
CN113377586A (zh) 一种服务器自动化检测方法、装置及存储介质
US20060036803A1 (en) Non-volatile memory device controlled by a micro-controller
JP2007058450A (ja) 半導体集積回路
CN113311319A (zh) 集成电路芯片与配置方法以及测试***和测试方法
Cheng Comprehensive study on designing memory BIST: algorithms, implementations and trade-offs
US10319459B1 (en) Customizable built-in self-test testplans for memory units
TWI417888B (zh) An embedded chip system, a method for burning a wafer, and a computer program product
US11442106B2 (en) Method and apparatus for debugging integrated circuit systems using scan chain
JP7425839B2 (ja) フェイルセーフｉｃ製造テスト
CN109426506B (zh) 选用只读存储器的加载方法