TW201801072A - 記憶體裝置及其操作方法 - Google Patents
記憶體裝置及其操作方法 Download PDFInfo
- Publication number
- TW201801072A TW201801072A TW105120690A TW105120690A TW201801072A TW 201801072 A TW201801072 A TW 201801072A TW 105120690 A TW105120690 A TW 105120690A TW 105120690 A TW105120690 A TW 105120690A TW 201801072 A TW201801072 A TW 201801072A
- Authority
- TW
- Taiwan
- Prior art keywords
- information
- memory
- command
- memory device
- custom
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
一種記憶體裝置,包括記憶胞陣列、暫存單元以及指令產生器。記憶胞陣列包括多個記憶胞。暫存單元用以記錄多個自定義資訊。指令產生器耦接於暫存單元以及記憶胞陣列。指令產生器接收自定義命令,並且依據所接收的自定義命令以及自定義資訊對記憶胞陣列執行至少兩個記憶體操作。自定義資訊是依據所述的至少兩個記憶體操作來產生。此外,一種記憶體裝置操作方法亦被提出。
Description
本發明是有關於一種記憶體裝置及其操作方法,且特別是有關於一種可自定義記憶體命令的記憶體裝置及其操作方法。
同步動態隨機存取記憶體(synchronous dynamic random-access memory,SDRAM)是具有一個同步接口的動態隨機存取記憶體,藉由時脈訊號來與電腦的匯流排達成同步。隨著記憶體技術的進步,雙倍資料率同步動態隨機存取記憶體(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)也被發展出來。DDR SDRAM是具有雙倍傳輸率的SDRAM,其在系統時鐘的上升沿和下降沿都可以進行資料的傳輸,因而其傳輸速率為系統時脈的兩倍,具有較高的工作效率。
為了進一步提升工作效率,第二代、第三代以及***的DDR SDRAM都已經發展出來。然而,由於JEDEC固態技術協會(JEDEC Solid State Technology Association)對DRAM所訂定的標準,DRAM在執行動作時需要從記憶體控制器陸續接收多個記憶體命令,並且分別對逐個記憶體命令執行對應的記憶體操作才能完成動作。舉例而言,當欲寫入一筆資料時,記憶體控制器會對DRAM陸續下達對應於記憶體操作:激活(Activate)列位址、讀取(Read)行位址以及預充電(Precharge)的三個記憶體命令,並且由DRAM陸續完成上述的三個記憶體操作。在另一個例子中,當欲連續寫入多筆資料時,記憶體控制器不僅需要多次對DRAM下達RD命令,還必須傳輸多個記憶體位址給DRAM。因此,倘若能夠減少記憶體控制器與DRAM之間過多的傳輸,包括記憶體命令或位址等,將能夠提升系統的效率,並降低系統的功耗。
本發明提供一種記憶體裝置及其操作方法,可減少記憶體命令的傳輸次數,以提升記憶體裝置的效率並減少功耗。
本發明的記憶體裝置包括記憶胞陣列、暫存單元以及指令產生器。記憶胞陣列包括多個記憶胞。暫存單元用以記錄多個自定義資訊。指令產生器耦接於暫存單元以及記憶胞陣列。指令產生器接收自定義命令,並且依據所接收的自定義命令以及自定義資訊對記憶胞陣列執行至少兩個記憶體操作。自定義資訊是依據所述的至少兩個記憶體操作來產生。
本發明的記憶體裝置操作方法適用於包括記憶胞陣列以及暫存單元的記憶體裝置。此記憶體裝置操作方法包括以下步驟。寫入多個自定義資訊至暫存單元。接收自定義命令。依據所接收的自定義命令以及自定義資訊對記憶胞陣列執行至少兩個記憶體操作。自定義資訊是依據所述的至少兩個記憶體操作來產生。
基於上述,在本發明的實施例中,在記憶體裝置的暫存單元中記錄多個自定義資訊,此種記憶體裝置操作方法可在記憶體裝置接收到一個自定義命令時,依據自定義命令以及自定義資訊來執行至少兩個記憶體操作。據此,可提升記憶體裝置的存取效率並降低功耗。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1繪示本發明一實施例之記憶體裝置的概要方塊圖。請參考圖1,本實施例之記憶體裝置100包括暫存單元110、指令產生器120以及記憶胞陣列130。在本實施例中,暫存單元110例如為模式暫存器(Mode Register,MR),其中記錄有多個自定義資訊UD_INFO。指令產生器120例如為狀態機(state machine),藉由系統的時脈來驅動,以依據所接收到的自定義命令UD_CMD以及暫存單元110中所記錄的自定義資訊UD_INFO來對記憶胞陣列130進行至少兩個記憶體操作。
舉例而言,在記憶體裝置100啟動(Power On)後,例如可經歷包括初始化(Initialization)、閒置(Idle)、激活(Activate)或預充電(Precharge)等狀態,其中在閒置狀態中可進入模式暫存器設置(Mode Register Set,MRS)狀態。在一實施例中,上述自定義資訊UD_INFO可例如是於此MRS狀態中寫入暫存單元110。倘若指令產生器120接收到自定義命令UD_CMD,則可依據暫存單元110中的自定義資訊UD_INFO來對記憶胞陣列130執行至少兩個記憶體操作。以下利用圖1的記憶體裝置100來舉例說明本發明的記憶體裝置操作方法。
圖2繪示本發明一實施例之自定義資訊的示意圖。請參考圖2,本實施例之自定義資訊UD_INFO為使用者可自行定義以讓記憶體裝置100對應執行記憶體操作的資訊,記錄於暫存單元110中。在本實施例中,自定義資訊UD_INFO包括命令流程資訊210、位址遞增資訊220、起始位址資訊230以及迴圈資訊240。然而,本發明並不限於此。在其他實施例中,所屬領域具備通常知識者可依不同的需求來調整自定義資訊UD_INFO中所包括的資訊,使記憶體裝置100接收到自定義命令UD_CMD時,可依據自定義資訊UD_INFO來執行所需的至少兩個記憶體操作。
在本實施例中,命令流程資訊210包括命令資訊CMD1至CMD3以及延遲資訊DL1至DL3,用以提供對記憶體陣列130執行操作的操作資訊。例如,命令資訊CMD1至CMD3分別為1、3與4,分別對應激活(ACT)、讀取(RD)以及預充電(PRE)三個記憶體操作。延遲資訊DL1至DL3皆對應於0個時脈週期(CK),分別代表執行完對應命令資訊CMD1至CMD3的記憶體操作後,除記憶體本身規範所須延遲的時間外,使用者所自訂額外延遲的時間。詳細來說,命令資訊CMD1與CMD2例如分別是對應激活與讀取的記憶體操作。通常在記憶體裝置100執行激活操作後,至少須經過列控制器至行控制器傳輸延遲(RAS# to CAS# Delay,TRCD
)才能繼續接收讀取命令以執行讀取操作。而本實施例之自定義資訊UD_INFO更定義延遲資訊DL1,使記憶體裝置100在執行對應激活操作的命令資訊CMD1後,經過TRCD
以及自定義的DL1的延遲,才繼續執行對應讀取操作的命令資訊CMD2,以增加記憶體裝置的穩定性。
在本實施例中,起始位址資訊230包括起始列位址RA_INI、起始行位址CA_INI以及起始區塊位址BA_INI。起始位址資訊230用以指向記憶胞陣列130的多個記憶胞中的其中之一。當指令產生器120接收到自定義命令UD_CMD後,依據自定義命令UD_CMD以及記錄於暫存單元110中的自定義資訊UD_INFO,對記憶胞陣列130或起始位址資訊230所指向的記憶胞開始執行命令流程資訊210所對應的至少兩個記憶體操作。為方便說明,以下將起始位址資訊230所對應的記憶胞稱作第一記憶胞。
圖3繪示習知的記憶體裝置操作方法的示意圖。請參考圖3。一般來說,在記憶體裝置欲寫入一筆資料至列位址、行位址以及區塊位址分別為RA_INI、CA_INI以及BA_INI的第一記憶胞時,例如於時脈週期T1,先從記憶體控制器接收激活(ACT)的記憶體命令,並提供區塊位址BA_INI與列位址RA_INI。在接收到激活記憶體命令後,至少經過列控制器至行控制器傳輸延遲TRCD
,再於時脈週期T6從記憶體控制器接收另提供有行位址CA_INI的讀取(READ)記憶體命令。接收到讀取記憶體命令後,至少經過讀取延遲(Read Latency,RL),便於時脈週期T11開始從第一記憶胞讀取資料D1至D8。另一方面,接收到讀取記憶體命令後,至少經過內部讀取到預充電命令延遲(Read to Precharge Time,TRTP
),再於時脈週期T10從記憶體控制器接收預充電(PRE)命令以執行預充電操作。如此一來,在上述圖3的實例中記憶體裝置至少包括3次的記憶體命令傳輸。
圖4繪示本發明一實施例之記憶體裝置操作方法的示意圖。請參考圖4,本發明實施例將包括命令流程資訊210以及起始位址資訊230的自定義資訊UD_INFO定義於記憶體裝置100的暫存單元110中,其中自定義資訊UD_INFO是依據激活、讀取以及預充電三個記憶體操作來產生。據此,在本實施例中,當指令產生器120於時脈週期T1自外部(例如,記憶體控制器)接收到自定義命令UD_CMD後,依據命令流程資訊210,首先會執行對應命令資訊CMD1的激活記憶體操作。隨後,經過列控制器至行控制器傳輸延遲TRCD
、延遲資訊DL1所對應的延遲時間以及讀取延遲RL後,指令產生器120開始對第一記憶胞執行讀取操作。另一方面,在接收到自定義命令UD_CMD後,經過列控制器至行控制器傳輸延遲TRCD
、延遲資訊DL1所對應的延遲時間(在本實施例中為0)、內部讀取到預充電命令延遲TRTP
以及延遲資訊DL2(在本實施例中為0)所對應的延遲時間後,指令產生器120開始對記憶胞陣列130執行預充電操作。
相比於圖3中的記憶體裝置操作方法,在圖4實施例中的記憶體裝置100僅包括一次的自定義命令UD_CMD傳輸,便可從第一記憶胞中讀取D1至D8的資料,並執行完如圖3實例中的所有記憶體操作。此外,在本實施例中,指令產生器120對記憶胞陣列130執行預充電操作後,再經過列位址預充電時間(Row Precharge Time,TRP
)以及延遲資訊DL3所對應的延遲時間便能夠再次執行下一個記憶體操作。
利用本發明實施例的記憶體裝置操作方法,藉由將上述的命令流程資訊210以及起始位址資訊230定義在自定義資訊UD_INFO並記錄於暫存單元110中,指令產生器120在接收到自定義命令UD_CMD後,便能夠依其對記憶胞陣列130執行至少兩個記憶體操作。值得一提的是,在一些情況中,使用者更例如是希望重複執行命令流程資訊210中所對應的記憶體操作。因此,在本實施例中更將位址遞增資訊220以及迴圈資訊240定義於自定義資訊UD_INFO當中。
請再參考圖2。在本實施例中,位址遞增資訊220包括列遞增資訊RS、行遞增資訊CS以及區塊遞增資訊BS,迴圈資訊240包括迴圈數LP。迴圈數LP用以表示依據命令流程資訊210來對記憶胞陣列130進行記憶體操作的重複次數,並且位址遞增資訊220用以決定重複進行記憶體操作時作為操作對象的記憶胞。舉例而言,迴圈數LP所對應的重複次數例如為2次,列遞增資訊RS、行遞增資訊CS以及區塊遞增資訊BS皆對應於N=N+1。據此,指令產生器120在依據起始位址資訊230對列位址、行位址以及區塊位址分別為RA_INI、CA_INI以及BA_INI的第一記憶胞,依據命令流程資訊210進行至少兩個記憶體操作後,會接著對列位址、行位址以及區塊位址分別為RA_INI+1、CA_INI+1以及BA_INI+1的記憶胞,再次依據命令流程資訊210進行至少兩個記憶體操作。
在本實施例中,藉由進一步將位址遞增資訊220以及迴圈資訊240定義於自定義資訊UD_INFO當中,指令產生器120在接收自定義命令UD_CMD後,可依據起始位址資訊230、位址遞增資訊220以及迴圈資訊240來依序對記憶胞陣列130中的至少一個記憶胞重複執行命令流程資訊210中所對應的至少兩個記憶體操作。
值得一提的是,圖2實施例之自定義資訊UD_INFO中的命令對照表、延遲對照表、位址遞增對照表以及迴圈對照表是用以方便對應命令流程資訊210、位址遞增資訊220以及迴圈資訊240中的各數字所代表的內容,但本發明並不加以限制自定義資訊UD_INFO的表示方法。除了使用上述的各對照表外,在其他實施例中,所屬領域具備通常知識者可依不同的需求以其他的方式記錄自定義資訊UD_INFO。
在本實施例中,記憶體操作例如包括激活、讀取以及預充電,但本發明並不限於此。在其他實施例中,記憶體操作可例如為無操作(NO OPERATION)、激活(ACTIVATE)、讀取(READ)、寫入(WRITE)、預充電(PRECHARGE)以及省電(POWER DOWN)等記憶體操作的其中之一。
另一方面,在本實施例中,命令資訊CMD1至CMD3例如是分別對應於不同的記憶體操作。然而,本發明並不限於此,在另一實施例中,命令資訊CMD1至CMD3可例如是對應於相同的記憶體操作。以下將舉本發明的另一實施例,詳述本發明實施例的記憶體裝置操作方法。
圖5繪示本發明一實施例之記憶體裝置的架構示意圖。圖6繪示本發明一實施例之記憶體裝置操作方法的流程圖。請參考圖5,本實施例的記憶體裝置100包括暫存單元110、指令產生器120以及記憶胞陣列130外,還包括偵測單元140、訊號解碼器150以及多個多工器161、163。值得一提的是,本實施例的指令產生器120包括自定義命令產生器121以及自定義位址產生器123,訊號解碼器150包括命令解碼器151以及位址解碼器153。
請同時參考圖5與圖6。在步驟S610中,記憶體裝置100會在暫存單元110中寫入多個自定義資訊UD_INFO。在本實施例中,寫入自定義資訊UD_INFO至暫存單元110的步驟又包括步驟S611至S615。在步驟S611中,記憶體裝置100可例如自外部接收訊號。在步驟S613中,偵測單元140會偵測所接收的訊號是否為對應於自定義資訊UD_INFO的至少其中之一的寫入訊號。若所接收的訊號是對應於自定義資訊UD_INFO的至少其中之一的寫入訊號,則於步驟S615中,依據此寫入訊號將其所對應的至少一個自定義資訊UD_INFO記錄於暫存單元110中。在本實施例中,對應於自定義資訊UD_INFO的至少其中之一的寫入訊號可例如是來自使用者自行定義的寫入訊號。因此,步驟S611至S615可例如是重複執行數次以記錄所有使用者所需的自定義資訊UD_INFO。
舉例而言,記憶體裝置100可例如自外部接收對應於命令流程資訊210的寫入訊號,且命令流程資訊210包括至少兩個命令資訊以及至少一個延遲資訊。在偵測單元140偵測所接收的寫入訊號是對應於命令流程資訊210後,便可依據此寫入訊號將命令流程資訊210寫入暫存單元110中。除此之外,記憶體裝置100可例如自外部接收對應於迴圈資訊240的另一個寫入訊號。在偵測單元140偵測所接收的寫入訊號是對應於迴圈資訊240後,便可依據此寫入訊號將迴圈資訊240寫入暫存單元110中。然而,本發明並不在此限制寫入訊號所對應的自定義資訊UD_INFO的內容。也就是說,本實施例中的寫入訊號可例如是對應於命令流程資訊、起始位址資訊、位址遞增資訊以及迴圈資訊的其中之一或其組合。在其他實施例中,所屬領域具備通常知識者可依其需求來定義對應於不同的自定義資訊的寫入訊號。
在自定義資訊UD_INFO被記錄至暫存單元110後,於步驟S620中,指令產生器120會接收自定義命令UD_CMD。在本實施例中,自定義命令UD_CMD例如是由使用者藉由至少一熱鍵來產生,並透過記憶體控制器傳遞至指令產生器120,但本發明並不限於此。在其他實施例中,自定義命令UD_CMD也可例如是定義為其他任意型式的觸發訊號。
一旦指令產生器120接收到自定義命令UD_CMD,則進入步驟S630。在步驟S630中,指令產生器120會依據所接收的自定義命令UD_CMD以及暫存單元110中的自定義資訊UD_INFO來對記憶胞陣列130執行至少兩個記憶體操作。在本實施例中,多工器161是耦接於自定義命令產生器121與命令解碼器151,且多工器163是耦接於自定義位址產生器123與位址解碼器153。當指令產生器120接收到自定義命令UD_INFO時,多工器161會切換以使自定義命令產生器121依據命令流程資訊210來對記憶胞陣列130下達命令,並且多工器163會切換以使自定義位址產生器121依據位址遞增資訊220、起始位址資訊230以及迴圈資訊240來對記憶胞陣列130提供位址資訊。在本實施例中,指令產生器120依據所接收的自定義命令UD_CMD以及暫存單元110中的自定義資訊UD_INFO來對記憶胞陣列130執行至少兩個記憶體操作的方式已於前述實施例中詳細說明,在此不再贅述。
回到步驟S613,若所接收的訊號並非對應於自定義資訊UD_INFO的至少其中之一的寫入訊號,則進入步驟S640。在步驟S640中,訊號解碼器150會解碼所接收的訊號以得到解碼結果。隨後,在步驟S650中,依據解碼結果對記憶胞陣列130執行所接收的訊號所對應的單一記憶體操作。在本實施例中,被訊號解碼器150所解碼的訊號可例如是包括對應單一記憶體操作的外部訊號,解碼結果包括記憶體命令以及位址資訊。命令解碼器151會解碼此外部訊號以得到其所對應的記憶體命令。多工器161會切換以使命令解碼器151依據此記憶體命令來對記憶胞陣列130執行對應的單一記憶體操作。另一方面,位址解碼器153會解碼此外部訊號以得到其所對應的位址資訊。多工器163會切換以使位址解碼器153依據此位址資訊來提供給記憶胞陣列130,以配合執行上述的單一記憶體操作。
換言之,在本實施例中,多個自定義資訊UD_INFO會被記錄在暫存單元110中。倘若記憶體裝置100接收到對應於單一記憶體操作的外部訊號,而未接收到作為觸發訊號的自定義命令UD_CMD,則會依據對外部訊號解碼後的解碼結果來對記憶胞陣列130執行對應的單一記憶體操作。特別是,倘若記憶體裝置100的指令產生器120接收到自定義命令UD_CMD作為觸發訊號,則會依據自定義命令UD_CMD以及記錄於暫存單元110中的自定義資訊UD_INFO來對記憶胞陣列130執行至少兩個記憶體操作。
值得一提的是,以第三代雙倍資料率同步動態隨機存取記憶體(DDR3 SDRAM)來說,當從記憶體控制器接收到對應一個讀取操作的外部訊號時,可讀取的資料長度為8個位元,即突發長度(Burst Length,BL)為8。然而,在本實施例中的命令流程資訊210所包含的三個命令資訊CMD1至CMD3皆是對應於讀取操作RD。因此,當使用者欲從記憶體裝置100中讀取24個位元的資料時,僅需將一個自定義命令UD_CMD傳遞至記憶體裝置100的指令產生器120,便能夠依序執行三個讀取操作,以讀取24個位元的資料。換言之,藉由本發明實施例的自定義命令UD_CMD可依序對記憶胞陣列130執行兩個以上相同的記憶體操作。
此外,本發明實施例的自定義命令是對應於自定義資訊,而本發明並不限制自定義命令的數量。在其他實施例中,暫存單元也可例如是記錄包括多組的自定義資訊,其中各組自定義資訊皆包括命令流程資訊、位址遞增資訊、起始位址資訊以及迴圈資訊等,並且依據所接收到的自定義命令種類來選擇其中一組自定義資訊作為依據,來對記憶胞陣列執行至少兩個記憶體操作。舉例來說,暫存單元例如記錄有第一自定義資訊以及第二自定義資訊。當使用者藉由輸入熱鍵組合來產生第一自定義命令,並且指令產生器接收到此第一自定義命令時,便依據暫存單元中所記錄的第一自定義資訊來對記憶胞陣列執行第一自定義資訊所對應的至少兩個記憶體操作。另一方面,當指令產生器接收到來自主機系統的第二自定義命令時,便依據暫存單元中所記錄的第二自定義資訊來對記憶胞陣列執行第二自定義資訊所對應的至少兩個記憶體操作。
綜上所述,本發明實施例所提供的記憶體裝置以及記憶體裝置操作方法,將自定義資訊記錄於記憶體裝置的暫存單元中,並且在接收到自定義命令時,觸發記憶體裝置依據所接收的自定義命令以及記錄於暫存單元中的自定義資訊,對記憶體裝置的記憶胞陣列執行至少兩個記憶體操作。據此,可節省指令傳輸的次數,以減少系統的功耗。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧記憶體裝置
110‧‧‧暫存單元
120‧‧‧指令產生器
121‧‧‧自定義命令產生器
123‧‧‧自定義位址產生器
130‧‧‧記憶胞陣列
140‧‧‧偵測單元
150‧‧‧訊號解碼器
151‧‧‧命令解碼器
153‧‧‧位址解碼器
161、163‧‧‧多工器
210‧‧‧命令流程資訊
220‧‧‧位址遞增資訊
230‧‧‧起始位址資訊
240‧‧‧迴圈資訊
ACT、WR、RD、PRE、PREA、PD、PRE‧‧‧記憶體命令
BA_INI‧‧‧區塊起始資訊
BS‧‧‧區塊遞增資訊
CA_INI‧‧‧行起始資訊
CK‧‧‧時脈週期
CMD1、CMD2、CMD3‧‧‧命令資訊
CS‧‧‧行遞增資訊
D1、D2、D3、D4、D5、D6、D7、D8‧‧‧資料
DL1、DL2、DL3‧‧‧延遲資訊
LP‧‧‧迴圈數
RA、CA、BNK‧‧‧位址資訊
RA_INI‧‧‧列起始資訊
RL‧‧‧讀取延遲
RS‧‧‧列遞增資訊
S610、S611、S613、S615、S620、S630、S640、S650‧‧‧記憶體裝置操作方法的步驟
T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15‧‧‧時脈週期
tRCD‧‧‧列控制器至行控制器傳輸延遲
tRTP‧‧‧內部讀取到預充電命令延遲
UD_CMD‧‧‧自定義命令
UD_INFO‧‧‧自定義資訊
110‧‧‧暫存單元
120‧‧‧指令產生器
121‧‧‧自定義命令產生器
123‧‧‧自定義位址產生器
130‧‧‧記憶胞陣列
140‧‧‧偵測單元
150‧‧‧訊號解碼器
151‧‧‧命令解碼器
153‧‧‧位址解碼器
161、163‧‧‧多工器
210‧‧‧命令流程資訊
220‧‧‧位址遞增資訊
230‧‧‧起始位址資訊
240‧‧‧迴圈資訊
ACT、WR、RD、PRE、PREA、PD、PRE‧‧‧記憶體命令
BA_INI‧‧‧區塊起始資訊
BS‧‧‧區塊遞增資訊
CA_INI‧‧‧行起始資訊
CK‧‧‧時脈週期
CMD1、CMD2、CMD3‧‧‧命令資訊
CS‧‧‧行遞增資訊
D1、D2、D3、D4、D5、D6、D7、D8‧‧‧資料
DL1、DL2、DL3‧‧‧延遲資訊
LP‧‧‧迴圈數
RA、CA、BNK‧‧‧位址資訊
RA_INI‧‧‧列起始資訊
RL‧‧‧讀取延遲
RS‧‧‧列遞增資訊
S610、S611、S613、S615、S620、S630、S640、S650‧‧‧記憶體裝置操作方法的步驟
T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15‧‧‧時脈週期
tRCD‧‧‧列控制器至行控制器傳輸延遲
tRTP‧‧‧內部讀取到預充電命令延遲
UD_CMD‧‧‧自定義命令
UD_INFO‧‧‧自定義資訊
圖1繪示本發明一實施例之記憶體裝置的概要方塊圖。 圖2繪示本發明一實施例之自定義資訊的示意圖。 圖3繪示習知的記憶體裝置操作方法的示意圖。 圖4繪示本發明一實施例之記憶體裝置操作方法的示意圖。 圖5繪示本發明一實施例之記憶體裝置的架構示意圖。 圖6繪示本發明一實施例之記憶體裝置操作方法的流程圖。
S610、S611、S613、S615、S620、S630、S640、S650‧‧‧記憶體裝置操作方法的步驟
Claims (20)
- 一種記憶體裝置,包括: 一記憶胞陣列,包括多個記憶胞; 一暫存單元,用以記錄多個自定義資訊;以及 一指令產生器,耦接於該暫存單元以及該記憶胞陣列, 其中該指令產生器接收一自定義命令,並且依據該自定義命令以及該些自定義資訊對該記憶胞陣列執行至少兩個記憶體操作,其中該些自定義資訊是依據該至少兩個記憶體操作來產生。
- 如申請專利範圍第1項所述的記憶體裝置,更包括: 一偵測單元,用以接收一寫入訊號,並偵測該寫入訊號是否對應於該些自定義資訊的至少其中之一, 其中若該寫入訊號對應於該些自定義資訊的至少其中之一,依據該寫入訊號記錄對應的該至少一自定義資訊於該暫存單元。
- 如申請專利範圍第1項所述的記憶體裝置,更包括: 一訊號解碼器,用以接收並解碼一外部訊號,並依據該訊號解碼器的一解碼結果對該記憶胞陣列執行該外部訊號對應的單一記憶體操作。
- 如申請專利範圍第1項所述的記憶體裝置,其中該暫存單元為一模式暫存器,並且該些自定義資訊的至少其中之一在該記憶體裝置的一模式暫存器設置狀態寫入該模式暫存器。
- 如申請專利範圍第1項所述的記憶體裝置,其中該些自定義資訊包括至少兩個命令資訊以及至少一延遲資訊,其中該些命令資訊對應於該些記憶體操作。
- 如申請專利範圍第5項所述的記憶體裝置,其中該些自定義資訊更包括一迴圈資訊, 其中該指令產生器依據該迴圈資訊重複對該記憶胞陣列執行該些記憶體操作。
- 如申請專利範圍第6項所述的記憶體裝置,其中該些自定義資訊更包括一起始位址資訊以及一位址遞增資訊, 其中該指令產生器依據該起始位址資訊、該位址遞增資訊以及該迴圈資訊依序操作該記憶胞陣列中的至少一該記憶胞。
- 如申請專利範圍第1項所述的記憶體裝置,其中該至少兩個記憶體操作包括一第一記憶體操作以及一第二記憶體操作,且該第一記憶體操作相同於該第二記憶體操作。
- 如申請專利範圍第1項所述的記憶體裝置,其中該記憶體操作為無操作、激活、讀取、寫入、預充電以及省電的其中之一。
- 如申請專利範圍第1項所述的記憶體裝置,其中該自定義命令係由至少一熱鍵來產生。
- 一種記憶體裝置操作方法,適用於一記憶體裝置,其中該記憶體裝置包括一記憶胞陣列以及一暫存單元,該記憶體裝置操作方法包括: 寫入多個自定義資訊至該暫存單元; 接收一自定義命令;以及 依據該自定義命令以及該些自定義資訊對該記憶胞陣列執行至少兩個記憶體操作,其中該自定義資訊是依據該至少兩個記憶體操作來產生。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,其中寫入該些自定義資訊至該暫存單元的步驟包括: 接收一寫入訊號; 偵測該寫入訊號是否對應於該些自定義資訊的至少其中之一;以及 若該寫入訊號對應於該些自定義資訊的至少其中之一,依據該寫入訊號記錄對應的該至少一自定義資訊於該暫存單元。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,更包括: 接收並解碼一外部訊號以得到一解碼結果;以及 依據該解碼結果對該記憶胞陣列執行該外部訊號所對應的單一記憶體操作。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,其該暫存單元為一模式暫存器,並且該些自定義資訊的至少其中之一在該記憶體裝置的一模式暫存器設置狀態寫入該模式暫存器。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,其中寫入該些自定義資訊至該暫存單元的步驟包括: 寫入至少兩個命令資訊以及至少一延遲資訊至該暫存單元, 其中該些命令資訊對應於該些記憶體操作。
- 如申請專利範圍第15項所述的記憶體裝置操作方法,其中寫入該些自定義資訊至該暫存單元的步驟更包括: 寫入一迴圈資訊至該暫存單元,其中依據該自定義命令以及該些自定義資訊對該記憶胞陣列執行該至少兩個記憶體操作的步驟包括: 依據該迴圈資訊重複對該記憶胞陣列執行該至少兩個記憶體操作。
- 如申請專利範圍第16項所述的記憶體裝置操作方法,其中寫入該些自定義資訊至該暫存單元的步驟更包括: 寫入一起始位址資訊以及一位址遞增資訊至該暫存單元,其中依據該自定義命令以及該些自定義資訊對該記憶胞陣列執行該至少兩個記憶體操作的步驟包括: 依據該起始位址資訊、該位址遞增資訊以及該迴圈資訊依序對該記憶胞陣列中的至少一記憶胞執行該至少兩個記憶體操作。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,其中依據該自定義命令以及該些自定義資訊對該記憶胞陣列執行該至少兩個記憶體操作的步驟包括: 依據該自定義命令以及該些自定義資訊,依序對該記憶胞陣列執行一第一記憶體操作以及一第二記憶體操作, 其中該第一記憶體操作相同於該第二記憶體操作。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,其中該記憶體操作為無操作、激活、讀取、寫入、預充電以及省電的其中之一。
- 如申請專利範圍第11項所述的記憶體裝置操作方法,其中該自定義命令係由至少一熱鍵來產生。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105120690A TWI614764B (zh) | 2016-06-30 | 2016-06-30 | 記憶體裝置及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105120690A TWI614764B (zh) | 2016-06-30 | 2016-06-30 | 記憶體裝置及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201801072A true TW201801072A (zh) | 2018-01-01 |
TWI614764B TWI614764B (zh) | 2018-02-11 |
Family
ID=61725414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105120690A TWI614764B (zh) | 2016-06-30 | 2016-06-30 | 記憶體裝置及其操作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI614764B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7617283B2 (en) * | 2005-01-10 | 2009-11-10 | International Business Machines Corporation | System and method for instant messaging |
KR101191942B1 (ko) * | 2007-10-10 | 2012-10-17 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 명령 입력방법 |
JP4746699B1 (ja) * | 2010-01-29 | 2011-08-10 | 株式会社東芝 | 半導体記憶装置及びその制御方法 |
US9570164B2 (en) * | 2011-08-24 | 2017-02-14 | Rambus Inc. | System and method for performing memory operations on RRAM cells |
KR102087436B1 (ko) * | 2013-04-02 | 2020-04-14 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
KR102130171B1 (ko) * | 2014-01-13 | 2020-07-03 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
-
2016
- 2016-06-30 TW TW105120690A patent/TWI614764B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI614764B (zh) | 2018-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665273B2 (en) | Semiconductor memory devices, memory systems and refresh methods of the same | |
TWI735727B (zh) | 記憶體裝置以及其刷新方法及記憶體系統 | |
US10957413B2 (en) | Shared error check and correct logic for multiple data banks | |
US10614871B2 (en) | Semiconductor devices and semiconductor systems including the semiconductor devices | |
KR20130119544A (ko) | 휘발성 메모리 장치의 동작 방법, 휘발성 메모리 장치 및 메모리 시스템의 제어 방법 | |
JP2009151856A (ja) | 半導体メモリおよびシステム | |
KR20150099170A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
US20140177371A1 (en) | Suspend sdram refresh cycles during normal ddr operation | |
JP6476325B1 (ja) | 擬似sram及びその制御方法 | |
JP5344408B2 (ja) | 高速dram中の信号を処理するためのシステムおよび方法 | |
US20140189226A1 (en) | Memory device and memory system having the same | |
JPWO2005004164A1 (ja) | 半導体記憶装置 | |
TW200522065A (en) | Semiconductor memory device for reducing address access time | |
CN107564563B (zh) | 存储器装置及其操作方法 | |
US11403217B2 (en) | Memory bank group interleaving | |
TWI614764B (zh) | 記憶體裝置及其操作方法 | |
WO2002095760A1 (fr) | Memoire a semi-conducteurs | |
US9734889B2 (en) | Reconfigurable row DRAM | |
JP2005196952A (ja) | ダイナミック半導体記憶装置及びこの装置の節電モード動作方法 | |
TW201933118A (zh) | 頁面大小感知調度方法和非暫時性電腦可讀記錄媒體 | |
JP2014220025A (ja) | 半導体装置 | |
JP5861553B2 (ja) | メモリ制御方法、メモリコントローラ及び電子装置 | |
US20240029777A1 (en) | Memory device and refresh method thereof | |
KR20210104499A (ko) | 셀프라이트방법 및 이를 이용한 반도체장치 | |
JP2023090690A (ja) | メモリからeccを読み出す回路および方法 |