TW201108896A - Printed circuit board strip and panel - Google Patents

Printed circuit board strip and panel Download PDF

Info

Publication number
TW201108896A
TW201108896A TW099113532A TW99113532A TW201108896A TW 201108896 A TW201108896 A TW 201108896A TW 099113532 A TW099113532 A TW 099113532A TW 99113532 A TW99113532 A TW 99113532A TW 201108896 A TW201108896 A TW 201108896A
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
lead
region
plating
Prior art date
Application number
TW099113532A
Other languages
English (en)
Other versions
TWI395526B (zh
Inventor
Ki-Gon Kim
Kwang-Seop Youm
Hyoung-Won Kang
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201108896A publication Critical patent/TW201108896A/zh
Application granted granted Critical
Publication of TWI395526B publication Critical patent/TWI395526B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

201108896 六、發明說明: 【相關案件之參照】 此申請案主張2009年8月31曰提交予韓國智慧財產 局之韓國專利申請案第10-2009-0081211號的優先權, 其揭示内容之全文是併入於此以供參照。 【發明所屬之技術領域】 本發明是關於一印刷電路板與一印刷電路板盤。 【先前技術】 在半導體封裝基材中,一電子裝置是裝配在表面之 上,或在一球格陣列(BGA)基材的實例中,電連接是以 另一封裝基材製作。此處,一打線焊墊或焊接球墊是用 於提供至一電子裝置或另一封裝基材的電連接。 第1圖為根據相關技術之一印刷電路板帶的平面圖, 而第2圖為根據相關技術之一單元板的平面圖。如第1 圖所繪示,板帶1〇〇包括在其中形成單元板13〇的單元 品域120以及除了早元區域120之外,在其中形成模 閘極112的虛擬區域11〇β最後,板帶1〇〇藉由切斷為單 元板130之產品區域(第2圖的14〇)而變為成品。 如第2圖所緣示,纟一半導體封裝基材的實例中,一 焊接球墊或打線焊塾!34是形成為提供至外側的電連 在焊接球墊中,為了防止銅(Cu)氧化並改善焊接球 201108896 的黏著強度’在-鋼層表面上執行—有機保焊膜⑽p) 製程或電鍍Ni/AU及/或其他金屬。在打線焊墊中,於表 面上執行金(Au)和鎳(Ni)的鍍金。對鍍金而言,電鍍引入 線136是連接至鑛金墊Η〕。 同時,如第2圖所綠示,由於模閘極112透過引線⑴ 電連接至電鑛引人線138,如果在鑛金塾132上執行鑛 金’則亦對模閘極112的表面進行鍍金。不過,由於模: 閘極112具有相對鑛金墊132之較大的面積,在模閉極 112上過度鍍金可導致製造成本的過度增加❶ 【發明内容】 本發明提供一印刷電路板帶與一印刷電路板盤,其可 藉由防止在一不必要的區域中形成一過度電鍍層而顯著 節省製造成本。 本發明之一實施態樣提供一印刷電路板帶,其包括: 一單70區域;一電鍍引入線,其用於電鍍該單元區域; 以及一模閘極,其配置在該單元區域的外側上。此處, 該電鍍引入線與該模閘極透過一具有複數次彎曲之形狀 的引線彼此電連接。 本發明之另一實施態樣提供—印刷電路板盤,其包括 一帶狀區域,其具有複數個設置在其中的帶;一電鍍引 入線,其用於電鍵該帶狀區域;以及一虛擬區域,其設 置在該帶狀區域的外側上。此處,一用於增強結構剛性 201108896 的金屬層是設置在該虛擬區域中,至少_部分的該金屬 層為了在該印刷電路板盤之運送期間用於夾鉗而暴露, 且該電鑛引人線與該金屬層的該暴露部分是透過一具有 複數次彎曲之形狀的引線彼此電連接。 該引線可為複數個引線。本發明之額外的實施態樣與 優點將在下列敘述中部分提出,而部分則由敘述當可明 白或可藉由實行本發明而習得。 【實施方式】 由於本發明容許多種改變及許多實施例,特定實施例 將、會示於圖式中並在書面敘述中詳細說明。不過,這並 非打算使本發明受限於特定的實行模式,且須了解所有 不偏離本發明之精神及技術範圍之改變、等效物、及替 代物係包括在本發明之中。 一根據本發明之特定實施例的印刷電路板帶與印刷電 路板盤將在下文參照伴隨圖式更詳細敘述。那些相同或 相應的。ρ件不管圖式編號為何皆賦予相同的參考號碼, 並省略多餘的敘述。 第3圖顯示一根據本發明之一實施例的印刷電路板 帶’而第4圖為第3圖之一單元板的放大圖。 根據本實施例的印刷電路板帶200包括單元區域 220 ’在其中設有複數個單元板230 ;電鍍引入線236和 238 ’其用於電鍍單元區域220 ;以及模閘極212,其配 201108896 置在單元區域22〇的外側上。模閘極212設置在單元區 域220的外側上,亦即,設置在虛擬區域2⑺中,且一 金屬層(未顯示)形成在模閘極212的表面上。 模閉極212,更具體地,形成在模閘極212之表面上 的金屬層,透過引線214連接至電鍍引入線236和23卜 經由此結構,當對單元區域220中的墊232進行表面處 理(舉例來說’鍍金)時,由於施加一電流至金屬層,用 於一透過樹脂注入之成型製程之一鍍金層亦可形成在形 成於模閘極2U之表面上的金屬層上。 不過,由於模閘極212相對在其上形成鍍金層之單元 區域220之某些部分而具有較大面積,一相對大量的鍍 金層可形成在模閘極212的表面上。此外,由於模閘極 212並未包括在最終產品中,在模閘極212上以昂貴的 金形成一電鑛層可為節省製造成本的阻礙。 考慮上述問題,本實施例提供一結構,其中模閘極212 和電鍍引入線238透過彎曲複數次的引線214彼此電連 接。那就是說,藉由使模閘極212和電鍍引入線238彼 此連接的引線214更細且更長,模閘極212和電鍍引入 線238之間的電阻變得更大,從而降低施加至模閘極212 的電流強度。 因此,藉由降低施加至模閘極212的電流強度,在稍 後電鍍金時,一相對較薄的鍍金層可形成在模閘極212 上’從而防止金的不必要浪費。 同時,如果引線2 14形成為更細且更長以降低施加萆- 201108896 模閘極2 12的電流強度,引線2 14可能斷開’以致電流 無法施加至模閘極212,導致完全不形成鍍金層的問題。 為了解決此問題,如第3和4圖所繪示,複數個使模閘 極212和電鑛引入線238彼此連接的引線214可並聯設 置。在此實例中,即使複數個引線214之一斷開,模閘 極212和電鍍引入線238可藉由並聯連接之剩餘的引線 214彼此電連接,排除在模閘極212上完全未形成鍍金 層的可能性。 第5圖顯示一根據本發明之另一實施例的印刷電路板 盤。根據本實施例的印刷電路板包括帶狀區域300,其 設置在一内側上;一電鍍引入線,其用於電鍍帶狀區域 3 00 ;以及虛擬區域400 ’其設置在帶狀區域3〇〇的外側 上。此處,為了增強結構剛性,金屬層410可設置在虛 擬區域400中,且至少一部分的金屬層41〇為了 一可能 運送期間的夾鉗而暴露。 萬一製造的是一薄型電路板,一用作一絕緣材料的絕 緣體對處理用於不同製程的材料而言可能太薄。考慮到 這個情況,諸如銅薄膜之金屬層41〇可設置在虛擬區域 400中。雖然為了增強虛擬區域4〇〇的結構剛性,金屬 層41〇可個別設置,其亦可為一堆疊在一絕緣體之整個 表面上之金屬板的一部分,以形成一内層電路。 在薄型印刷電路板的實例中,使用一夾鉗,以免在印 刷電路板浸入電鍍浴槽以及之後從電鍍浴槽移除時,使 印刷電路㈣曲。此處,為了暴露印刷電路板,在欲气 201108896 鉗之-部分的印刷電路板上’一絕緣體或抗焊劑(sr)必 須從印刷電路板表面移除。如果形成在表面之夾鉗部分 的絕緣體或SR未移除,一外來物質,亦即,絕緣體或 SR,可黏附至重複用於數個印刷電路板的夹鉗,以致稍 後夾鉗的另一印刷電路板可能受到外來物質的污染。 就其本身而言,金屬層410為了用於夾钳而暴露的部 刀可連接至電銀引入線(參考第4圖的參考數字238)。經 由此結構,當對帶狀區域3〇〇,更具體地,帶狀區域3〇〇 内侧的單元區域(參考第3圖的參考數字22〇),進行表面 處理(舉例來說,鍍金)時,一鑛金層亦可形成在金屬層 410的暴露表面上。 不過’由於金屬層410在虛擬區域400中的暴露部分 並未餘留在最終產品中’在暴露的金屬層41〇上過度地 形成昂貴的鍍金層妨礙了節省製造成本的努力。 考慮上述問題’本實施例提供一結構,其中金屬層4 1 〇 在虛擬區域400中的暴露部分和電鍍引入線透過彎曲複 數次的引線420彼此電連接。那就是說,藉由讓虛擬區 域400中的暴露金屬層410與電鍍引入線(指的是第4圖 的參考數字23 8)彼此連接的引線42〇更細且更長,使金 屬層4 1 0的暴露部分和電鍍引入線間的電阻變得更大。 就其本身而言,如果施加至金屬層410在虛擬區域400 中之暴露部分的電流強度減小,一相對薄的鑛金層可藉 由金的電鑛形成在暴露金屬層410上,從而防止金之不 必要的浪費。 201108896 在此貫施例中, 線可並聯設置。 ’類似於先前敘述的實施例,複數個弓丨
430可重複地形成在虛擬區域4〇〇中如 裂,矩形金屬圖案 ’如第5圖所繪示。 在此實例中’引線420可透過矩形金屬圖案43〇電連接 至電鑛引入線。 在具有上述結構的印刷電路板中,可藉由減少形成在 暴露金屬層410上的電鍍厚度來防止淤渣產生。結果, 使在電鍍早元時防止齡渣所導致的產品可靠度下降基本 上變為可行。 雖然本發明之精神已參照特定實施例詳細敘述,該實 施例僅用於說明目的而不應限制本發明》須了解那些熟 悉此技術者可在不偏離本發明之範圍與精神的情況下變 化或修改那些實施例。 同樣地,許多除了那些在上文提出外之實施例可在附 加的申請專利範圍中找到。 【圖式簡單說明】 第1圖顯示一根據相關技術的印刷電路板帶。 第2圖為第1圖之一單元板的放大圖。 第3圖顯示一根據本發明之一實施例的印刷電路板 帶。 第4圖為第3圖之一單元板的放大圖。 10 201108896 第5圖顯示一根據本發明之另一實施例的印刷電路板 盤。 【主要元件符號說明】 100 板帶 110 虛擬區域 112 模閘極 114 引線 120 單元區域 130 單元板 132 鍍金墊 134 焊接球墊/打線焊墊 136 電鍍引入線 138 電鍍引入線 140 產品區域 200 印刷電路板帶 210 虛擬區域 212 模閘極 214 引線 220 單元區域 230 單元板 232 墊 11 201108896 236 電鍍引入線 238 電鍍引入線 300 帶狀區域 400 虛擬區域 410 金屬層 420 引線 430 矩形金屬圖案

Claims (1)

  1. 201108896 七、申請專利範圍: κ 一種印刷電路板帶,其包括: 一單元區域; 一電鍍引入線’其用於電鍍該單元區域;以及 一模閘極’其配置在該單元區域的外側上, 其中該電鍍引入線與該模閘極透過一具有複數次彎 曲之形狀的引線彼此電連接。 2. 如申請專利範圍第1項所述之印刷電路板帶,其中 該引線為複數個引線。 3. 一種印刷電路板盤,其包括: .一帶狀區域,其具有複數個設置在其中的帶; 一電鍍引入線’其用於電鍍該單元區域;以及 一虛擬區域’其設置在該帶狀區域的外側上, 其中一用於增強結構剛性的金屬層是設置在該虛擬 區域中, 至少一部分的該金屬層為了在該印刷電路板盤之運 送期間用於夾鉗而暴露,且 該電鍍引入線與該金屬層的該暴露部分是透過一具 有複數次彎曲之形狀的引線彼此電連接。 4. 如申請專利範圍第3項所述之印刷電路板盤,其中 該引線為複數個引線。 13
TW099113532A 2009-08-31 2010-04-28 印刷電路板帶與印刷電路板盤 TWI395526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090081211A KR101066642B1 (ko) 2009-08-31 2009-08-31 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
TW201108896A true TW201108896A (en) 2011-03-01
TWI395526B TWI395526B (zh) 2013-05-01

Family

ID=43623161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113532A TWI395526B (zh) 2009-08-31 2010-04-28 印刷電路板帶與印刷電路板盤

Country Status (5)

Country Link
US (1) US8253032B2 (zh)
JP (2) JP5323763B2 (zh)
KR (1) KR101066642B1 (zh)
CN (1) CN102005427B (zh)
TW (1) TWI395526B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376673A (zh) * 2010-08-06 2012-03-14 南亚电路板股份有限公司 封装基板及其形成方法
CN103046031B (zh) * 2012-12-11 2014-08-13 胜宏科技(惠州)股份有限公司 一种线路板电镀金方法
KR20140108865A (ko) 2013-03-04 2014-09-15 삼성전자주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판을 포함하는 반도체 패키지
KR102211089B1 (ko) * 2014-05-23 2021-02-02 해성디에스 주식회사 반도체칩 실장용 인쇄회로기판
JP7003012B2 (ja) * 2018-08-10 2022-02-04 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
CN111668111B (zh) * 2019-03-08 2021-09-21 矽磐微电子(重庆)有限公司 半导体封装方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575394A (en) * 1980-06-11 1982-01-12 Fujitsu Ltd Method of electrolytically plaing printed board contact plug terminal
US5956237A (en) * 1993-12-24 1999-09-21 Ibiden Co., Ltd. Primary printed wiring board
JP3066251B2 (ja) * 1994-08-05 2000-07-17 シャープ株式会社 プリント配線基板
JP3680398B2 (ja) * 1995-12-26 2005-08-10 イビデン株式会社 プリント配線板
JPH11177191A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
US6278618B1 (en) * 1999-07-23 2001-08-21 National Semiconductor Corporation Substrate strips for use in integrated circuit packaging
JP3427352B2 (ja) * 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
US6206694B1 (en) * 1999-11-24 2001-03-27 Crystalmark Dental Systems, Inc. Handpiece assembly for air abrasion
US20010026537A1 (en) * 2000-02-24 2001-10-04 Michael Massey Satellite internet backbone network system using virtual onboard switching
JP4246876B2 (ja) * 2000-03-23 2009-04-02 日本特殊陶業株式会社 配線基板
JP2002261426A (ja) * 2001-02-28 2002-09-13 Optrex Corp フレキシブル配線基板
WO2002080268A1 (en) 2001-03-30 2002-10-10 Infineon Technologies Ag A substrate for mounting a semiconductor chip
US7443010B2 (en) * 2001-04-05 2008-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Matrix form semiconductor package substrate having an electrode of serpentine shape
US7017042B1 (en) * 2001-06-14 2006-03-21 Syrus Ziai Method and circuit to accelerate IPSec processing
MY131114A (en) * 2001-06-27 2007-07-31 Shinko Electric Ind Co Wiring substrate having position information
JP2003086735A (ja) * 2001-06-27 2003-03-20 Shinko Electric Ind Co Ltd 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法
JP4051273B2 (ja) * 2002-08-30 2008-02-20 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
JP4451298B2 (ja) * 2004-12-20 2010-04-14 大日本印刷株式会社 Icカードモジュール体
SG145564A1 (en) * 2003-09-09 2008-09-29 Micron Technology Inc Systems for degating packaged semiconductor devices with tape substrates
JP2005209761A (ja) 2004-01-21 2005-08-04 Sumitomo Metal Electronics Devices Inc 多数個取り配線基板
US7181837B2 (en) * 2004-06-04 2007-02-27 Micron Technology, Inc. Plating buss and a method of use thereof
US7643409B2 (en) * 2004-08-25 2010-01-05 Cisco Technology, Inc. Computer network with point-to-point pseudowire redundancy
KR100845534B1 (ko) * 2004-12-31 2008-07-10 엘지전자 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
US20060171369A1 (en) * 2005-02-03 2006-08-03 Telefonaktiebolaget L M Ericsson (Publ) Resource utilization for multimedia broadcast multicast services (MBMS)
US8675486B2 (en) * 2005-05-17 2014-03-18 Hughes Network Systems, Llc Method and system for efficient flow control in a spot beam satellite system
GB2428103B (en) * 2005-07-07 2009-06-17 Agilent Technologies Inc An optical device
KR100693755B1 (ko) * 2005-07-27 2007-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 구조
US7684640B2 (en) * 2005-10-20 2010-03-23 Sharp Laboratories Of America, Inc. Methods and systems for automatic digital image enhancement with local adjustment
JP2007180211A (ja) * 2005-12-27 2007-07-12 Ngk Spark Plug Co Ltd 配線基板製造用コア基板、配線基板の製造方法
JP4312758B2 (ja) * 2005-12-27 2009-08-12 日本特殊陶業株式会社 配線基板の製造方法、配線基板の中間製品
KR100797670B1 (ko) * 2006-06-12 2008-01-23 삼성전기주식회사 인쇄회로기판의 도금선 형성 방법
JP5037071B2 (ja) * 2006-08-29 2012-09-26 新光電気工業株式会社 樹脂封止型半導体装置の製造方法
US7701073B2 (en) * 2006-09-19 2010-04-20 Texas Instruments Incorporated Locking feature and method for manufacturing transfer molded IC packages
US20090001573A1 (en) * 2007-01-08 2009-01-01 Phontara Jirawongsapiwat Structure and method for wire bond integrity check on BGA substrates using indirect electrical interconnectivity pathway between wire bonds and ground
JP2009027009A (ja) * 2007-07-20 2009-02-05 Fujikura Ltd フレキシブルプリント基板のメッキリード構造
JP5427181B2 (ja) * 2007-10-03 2014-02-26 ヴァーテラ テクノロジー サーヴィシズ インコーポレイテッド 仮想化アプリケーション加速化インフラストラクチャ
KR100901512B1 (ko) * 2007-10-30 2009-06-08 삼성전기주식회사 기판 스트립
KR20090054817A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 인쇄회로기판
US8457035B2 (en) * 2009-04-17 2013-06-04 Viasat, Inc. Mobility across satellite beams using L2 connectivity
US8427999B2 (en) * 2009-04-17 2013-04-23 Viasat, Inc. Multi-satellite architecture
WO2010121220A1 (en) * 2009-04-17 2010-10-21 Viasat, Inc. Packet acceleration through a network tunnel
WO2010121215A1 (en) * 2009-04-17 2010-10-21 Viasat, Inc. Layer-2 extension services
US20100265927A1 (en) * 2009-04-21 2010-10-21 Crestcom, Inc. Efficient Allocation of Power to Bandwidth In a Multi-Carrier Cellular Communication System

Also Published As

Publication number Publication date
US20110048784A1 (en) 2011-03-03
JP5323763B2 (ja) 2013-10-23
JP2013118418A (ja) 2013-06-13
US8253032B2 (en) 2012-08-28
JP2011054930A (ja) 2011-03-17
JP5588035B2 (ja) 2014-09-10
CN102005427B (zh) 2012-09-19
KR101066642B1 (ko) 2011-09-22
CN102005427A (zh) 2011-04-06
KR20110023373A (ko) 2011-03-08
TWI395526B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5893826B2 (ja) リードフレーム及びその製造方法
TWI395526B (zh) 印刷電路板帶與印刷電路板盤
TWI826671B (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
JP2008263125A5 (zh)
CN108141955A (zh) 柔性电路板
TW200931548A (en) Method for manufacturing a substrate for mounting a semiconductor element
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
JP2011014879A (ja) 半導体装置
JP2008519426A (ja) 半導体パッケージ用印刷回路基板のウィンドー加工方法
JP4620584B2 (ja) 回路部材の製造方法
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP6736717B1 (ja) 半導体素子搭載用基板
JP2009141180A (ja) 半導体装置製造用基板とその製造方法
TW200408331A (en) Electroplating method and printed wiring board manufacturing method
JP2004343122A (ja) 金属チップスケール半導体パッケージ及びその製造方法(Metalchipscalesemiconductorpackageandmanufacturingmethodthereof)
TW201203411A (en) Manufacturing method of chip package and chip package manufactured using the same
TWI416687B (zh) 薄化注澆口表面電鍍層之基板條結構
CN112151489A (zh) 引线框架、引线框架的形成方法及引线框架封装体
JP4320841B2 (ja) 複合リードフレームおよびそれを用いた半導体装置
JP2010040596A (ja) 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法
TW201911493A (zh) 引線框架、引線框架的製造方法和半導體裝置的製造方法
JPH02177452A (ja) 金属単層のフィルムキャリア
KR20090015731A (ko) 반도체 패키지 제조용 스트립 레벨 기판