TW201003662A - Memory malfunction prediction system and method - Google Patents

Description

201003662 六、發明說明： 【發明所屬之技術領域】 本發明係關於記憶體裝置，且更特定言之，在各種實施 例中，係關於一種用於在記憶體裝置故障發生之前預測記 憶體故障以允許在記憶體裝置故障發生前採取校正動作之 系統及方法。 【先前技術】 各種各樣之記憶體裝置存在於電子系統中。舉例而言， 動態隨機存取記憶體裝置（「DRAM」）通常用作電腦系統 中之系統記憶體。雖然DRAM裝置高度可靠，但其有時仍 發生故障。普通DRAM裝置故障模式為資料保留錯誤，其 在記憶體裝置不能儲存資料歷經充分持續時間週期時產 生。如此項技術中眾所熟之，DRAM單元必須經週期性地 再新以保留。資料保留錯誤常由DRAM記憶體單元不能在 再新之間保留資料而導致。 一般在電腦系統之「啟動」期間測試用於電腦系統中之 DRAM裝置。然而，即使DRAM裝置在啟動期間通過測 試，其在隨後使用期間仍可能故障。DRAM裝置故障通常 不造成太多問題，因為可簡單切斷系統電源及藉由獲得及 安裝新DRAM裝置來修復系統。雖然當安裝DRAM裝置時 必須關閉系統，但彼亦通常不是問題。然而，存在在不造 成某些更大之問題的情況下不能關閉的系統。舉例而言， 關閉用於伺服自動櫃員機（「ATM」）之網路的電腦將使 ATM機在進行修復之整個時期變得不能使用。另一實例由 140650.doc 201003662 用作電腦系統中之系統記憶體之DRAM裝置的故障而導 致，該電腦系統執行可能需要很長時間（諸如若干星期）來 完成之計算。若DRAM裝置故障湧入計算，則常有必要在 替換故障DRAM裝置之後重複整個計算。遺憾地，不存在 適當技術來減輕該等DRAM故障之不利效應。 因此需要（例如）在使用含有DRAM裝置之電子系統（諸如 電腦系統）期間，降低發生意外記憶體裝置故障之風險的 系統及方法。 【實施方式】 圖1中展示根據本發明之一項實施例之DRAM裝置1 0。 如下文更詳細解釋，DRAM裝置10包括用於在故障實際發 生之前預測DRAM故障的電路。結果，存在足夠時間用於 採取適當校正動作。DRAM裝置10藉由依序測試DRAM單 元之每一列來預測DRAM故障。在每一列之測試期間，將 儲存於列中之資料儲存於替代儲存位置中，且以測試速率 再新受測試之列中的DRAM單元，該測試速率慢於在正常 再新期間使用之速率。在經延長之再新間隔之後，讀取列 中之DRAM單元，且比較自該等單元讀取之資料與儲存於 替代儲存位置處之資料。若資料不匹配，則提供未來故障 警報。 進一步參看圖1，DRAM裝置10包括DRAM記憶體單元陣 列1 4，該等DRAM記憶體單元以習知方式排列成列及行。 陣列14中之DRAM單元耦接至一組感測放大器18，感測放 大器中之一者通常經提供用於記憶體單元之各行。一般針 140650.doc 201003662 對回應於由DRAM裝置10接收且由指令解碼器（未圖示）解 碼之§己憶體指令所進行的讀取或寫入操作來存取陣列14中 之DRAM單元。接著自DRAM單元讀取資料或將資料寫入 至DRAM單元，該等DRAM單元由列及行位址識別。列及 行位址一般經由位址匯流排（未圖示）應用於DRAM裝置 1 〇，且藉由列及行解碼器（未圖示）解碼。列解碼器解碼列 位址以選擇陣列14中之DRAM單元的列，且行解碼器解碼 行位址以選擇陣列14中之DRAM單元的行。 DRAM裝置1〇包括應力控制器24，其控制1；)11八]^裝置之 操作以預測未來故障，如下文更詳細解釋。DRAM裝置亦 包括測試計數器26，其經增量以當測試每一列時依序提供 列位址。將當前受測試之列的位址應用於引導邏輯，引 導邏輯22在接㈣自自動再新計數㈣的當前受測試之列 的位址時將彼位址再映射至保持列28。結果，當自動再新 計數器20輸出受測試之列的位址時，將該位址再映射至保 持列28 ’因此受測試之列未經再新。取而代之，保持㈣ 經再新。如下文更詳細解釋’保持⑽為儲存於受測試之 列中之資料的儲存之處，因此在測試期間無資料損失。雖 然圖^之實施例中使用專用保持列28，但在其他實施例中 用於儲存來自受測試之列的資料之列為經動態選擇的。 DRAM震置1G亦包括再新應力計數器3()，其藉由位址比 較器34而經增量。位址比較器34接收來自自動再新計數器 20的被再新之列的位址，且自測試計數㈣接收受測試之 列的位址。若位址匹配’則位址比較器㈣出使再新應力 140650.doc 201003662 计數器30增量之信號。再新應力計數器魏此方式持續追 縱已快速處理受測試之列之再新的次數。當再新應力計數 為30之計數到達特定（亦即，預定）數目時，其將—「列完 成」信號輸出至應力控制器24以指示已完成該列之測試。 * 應力控制器24接著將一信號發出至測試計數器26，此使測 «式6十數益26增量至待測試之下一列的位址。 如上文所提及，在測試DRAM單元之每一列之前，將儲 存於彼列中之資料傳送至保持列28。此藉由應力控制器24 將一信號輸出至列複製控制器38而實現。列複製控制器“ 將一信號輸出至引導邏輯22及列解碼器40，此使待測試之 列經致動而使得彼列中之資料自感測放大器丨8輸出。引導 邏輯22接著致動保持列28，使得自感測放大器18輸出之資 料儲存於保持列2 8中。 當感測放大器18輸出儲存於待測試之列中的資料時，資 料由產生對應於忒資料之循環冗餘檢查「CRC」值的 U 產生益44接收。接著在對儲存彼資料之列之測試期間該 CRC值儲存於CRC儲存裝置46(諸如習知暫存器）中。冬每 一列之測試完成時，再新應力計數器3〇將一信號輸出至應 . 力控制器24。應力控制器24接著將一信號輸出至引導邏輯 22，此再次致動受測試之列。接著藉由感測放大器18輸出 在測試期間儲存於彼列中之資料，且CRC產生器44產生對 應於彼資料之CRC值。將所產生之CRC值應用於CRc比較 器48 ’ CRC比較器48亦接收儲存於CRC儲存裝置46中之 CRC值。若匹配（此指示儘管快速處理了若干次再新作典 140650.doc 201003662 列仍能夠在測試期間保留所儲存之資料），則CRC 比較以8將—通過信號輸出至應力控制器24。應朴制哭 24措由將—信號應用於測試計數器％來進行回應 ^ 試計數器26增量至待測試之下一列的位址。〜 測 存=:=之列中的資料在測試結束時與測試前儲 不匹配。結果Λ,對應於不同f料之CRC值將 應力控制㈣。二:=! 一「失敗」信號輸出至 ，…… 4接著將一信號發出至列修復 …此使陣列14中之記憶體單元之冗餘列取代故障 二==程式化列修復邏輯5°以將故障列之位址重映 射至取代故&列的冗餘列之位址而實現。然而，在其他實 施例中’應力控制器24使得可採取其他類型之校正動作= ，例而言’應力控制器24可將一信號輸出至諸如時鐘產生 D。之電路（未圖不）’該時鐘產生器產生一使自動再新計數 器20增量以使其更快增量之信號。進行此操作減小再新間 隔’因此故障列中之記憶體單元經更頻繁地再新。亦可採 取其他類型之校正動作。 圖2中展不根據本發明之另_實施例之測試陣列14中之 記憶體皁元的方法。在此方法中，在步驟6〇處回應於偵測 自動再新指令而起始該測試。接著在步驟64處自測試計數 器26獲得待測試之列的位址’且在步驟喊將儲存於該受 測試之列中的資料傳送至保持列28。在步驟⑽處，弓！導邏 輯22使該受測試之列的位址映射(例如，重定向)至保持列 28之位址，使得每當自動再新計數器2〇輸出該受測試之列 I40650.doc 201003662 的位址，該引導邏輯可使該保持列被再新。結果，保持列 28以正常再新速率再新。又’在步驟7〇處，在快速處理受 測試之列的再新之前，CRC產生器44產生一crc值且使該 CRC值儲存於CRC儲存裝置46中。此CRC值對應於來自受 . 測試之㈣資料’該㈣在步驟66處儲存於㈣列28中。 . I步驟72處’如上文所解釋’經由若干次再新循環使再新 位址計數器26增量，其中每當快速處理受測試之列的—再 n 較使再新應力計數器30增量。當再新測試計數器％到達 特定計數時，讀取儲存於受測試之列中的資料，且在步驟 74處計算⑽值。在步驟78處’ CRC比較器佩較測試前 產生的CRC值與測試後產生的CRC值。若crc值不匹配， 則在步驟80處進行判定是否存在任何可修復之剩餘列或採 取其他校正動作。若如此，則在步驟82處採取校正動作。 舉例而言，此校正動作可為：藉由將存取映射至冗餘列或 藉由增加再新速率而使列修復邏輯5〇修復列。若不存在可 I) 純之列或不採取其他修正動作，則在步驟84處產生—信 號以提供應立即替換記憶體裝置（例如，記憶體模組）之警 告。接著將在步驟66處儲存於保持列28中之資料複製至剛 在步驟86處測試過之記憶體單元之列，使得該列現將儲存 正確貝料。在步驟88處，接著使測試計數器％進階至下— 待測試之列的位址。 I回v驟78右判定測試前自儲存於受測試之列中之次 料產生的C職與測試後自儲存於彼列中之資料產生: CRC值匹配’則將錄存於保持列中之資料複製回至在步 140650.doc 201003662 8 6處受測試之列，且石 . 文所解釋，在步驟88處使測試計 數器進階。然而，在—此杳,山 , 二只^例中，若測試後自儲存於受 ^、之W中之貝料產生的CRC與測試前自錯存於該列令之 貧料產生的CRC匹配，則該方法自步驟冗直接前進至步驟 口為》之列將料正確諸目巾使步驟 要。 記憶體裝置1〇或根據本發明之一些其他 裝置可用於各種各樣的電 匕體 卞糸、.苑午舉例而§ ’記憶 置则於如圖3所示之電腦系統1〇〇中。電腦系統⑽包括 處理器1〇2，豆用於勃；^交你上丄々女 '、、執丁各種计鼻功能，諸如執行特定軟 體以執行特定計算或任務。處理器1〇2包括處理器匯流排 104其一般包括：位址匯流排、控制匯流排及資料匯流 排。另外，電腦系統100包括一或多個輸入装置ιΐ4(諸如 鍵盤或滑鼠），其耦接至處理哭丨〇2以允1 ；τ π > 处理ιυ2以允δ午刼作者與電腦系 統_建立介面。通常，電㈣W⑼亦包括_接至處理巧 ⑽之-或多個輸出裝置116 ’料輸出裝置通常為印表機 或我終端機。-或多個資料儲存裝置118通常亦搞接至 :理器1〇2，以允許處理器102將資料儲存於内部或外部儲 存媒體（未圖示）中或自該内部或外部儲存媒體操取資料。 典型儲存農置118之實例包括硬碟及軟性磁碟、卡式磁帶 及緊密光碟·唯讀記憶體（CD_R〇M)。處理器丨g2通常亦轉 接至快取記憶體126，其通常為靜態隨機存取記憶體 Μ」）最後’處理器經由記憶體控制器⑽輕接至 記憶體裝置1〇。根據本發明之一項實施例，記憶體控制器 140650.doc ' 10- 201003662 130耦接至記憶體裝置132，諸如圖1之記憶體裝置1〇。記 憶體裝置132經由控制匯流排134及位址匯流排138耗接至 記憶體控制器130。資料匯流排140自記憶體裝置132直接 (如圖所示）或經由記憶體控制器130或藉由一些其他構件而 耦接至處理器流排104。

自前述内容應暸解，雖然本文中已為說明之目的而描述 本發明之特定實施例’但在不脫離本發明之精神及範嘴的 情況下可進行各種修改。舉例而言’雖然已在用於預測由 資料保留問題導致之DRAM裝置故障之系統的上下文中描 述記憶體故障預測系統及方法’但其亦可應用於預測 DRAM裝置或其他類型之記憶體裝置中的多種其他問題。 舉例而言，其可用於預測快閃記憶體裝置中之故障。替代 以逐列為基礎測試及修復快閃記憶體單元，可以逐區塊或 其他為基礎來測試及修復快閃記憶體單元。在該狀況中， 在測a式期間，儲存於待測試之區塊中的資料將傳送至保持 區塊。接著比較儲存於彼處之資料或資料之壓縮版本（諸 如CRC值）與在測試完成之後由儲存於區塊中之資料產生 t資料或資料之壓縮版本（諸如CRC值）。因為快閃記憶體 單元無需再新，所以可以除藉由降低再新速率之外的方弋 來測試（例如，加應力）快閃記憶體單元。舉例而言，η 除區塊中之記憶體單元且接著以在正常操作期間—般^使 用之方式重寫區塊中之記憶體單元，諸如藉由使字”壓 自-般用於寫入操作之字線電壓變更。又，雖然在測試及 再新記憶體單元之列的上下文中解釋系統及方法，但應理 140650.doc 201003662 後，料/員型之群組中測試及/或再新記憶體單元。最 故之飞=_之故障可為事故，但其亦可為對未達到事 術者將早7°或記㈣裝置之效能的限制。m習此項技 ’者將-而易見其他變化及替代。因此 附申姓s… 本發明除如由隨 寸申明專利乾圍所限制之外不受限制。 【圖式簡單說明】 圖1為根據本發明之一項眚 含有記憶體故障預測 糸統之S己憶體裝置的方塊圖； 圖2為根據本發明之—項實施例之用於預測記憶體裝置 故障之方法的流程圖； 圖3為根據本發明之—實施例之含有記憶體裝置之電腦 系統的方塊圖。 【主要元件符號說明】 10 DRAM裝置、記憶體裝置 14 DRAM記憶體單元陣列 18 感測放大器 20 自動再新計數器 22 引導邏輯 24 應力控制器 26 測試計數器、再新位址詞 28 保持列 30 再新應力計數器、再新消 34 位址比較器 38 列複製控制器 140650.doc -12- 201003662 40 列解碼器 44 CRC產生器 46 CRC儲存裝置 48 CRC比較器 50 列修復邏輯 100 電腦糸統 102 處理器 104 處理器匯流排 114 輸入裝置 116 輸出裝置 118 資料儲存裝置 126 快取記憶體 130 記憶體控制器 132 記憶體裝置 134 控制匯流排 138 位址匯流排 140 資料匯流排 140650.doc -13-

Claims (1)

1. 201003662 七 、申請專利範圍 h :種用於預測一記憶體單元陣列中之故障的系統，其包 ^ . -儲存農置’其具有足夠容量來儲 等記憶體單元的一列令錯存之資料； 再:電路’其可㈣以再新該陣列t之記憶體單元的 以再新電路係、可操作以按—測試再新速率再新 列中之記憶體單元的一受 遙列，且按—正常再新速 率再新该陣列中之記憶體單 早兀的該寺剩餘列，該正常再 新速率大體上快於該測試再新速率； 資料傳送電路， #置 ^接至⑸憶體單元陣列及該儲存 居置，该資料傳送電路係可操作 試再報、$玄$ ώ 在°亥再新電路按該測 ^新逮率再新該受測試之列之前將健存於該受測試之 列中的該資料複製至該儲存裝置；及 資料比較電路，其耦接至該 酤里 ύ匕體早凡陣列及該儲存 裝置，該資料比較電路係可摔作 、參* Α 木作以在已按該測試再新祙 率再新該受測試之列後， 、 該-貝料中的至少一些與 之 中的至少一些。 〜則武之列中之該資料 2. 如請求項丨之系統，其中該 nAs, ^ 仔凌置包含在該記憶體單 凡陣列中的記憶體單元之—列。 早 3. 如請求们之系統，其中該再新電路包含： 一再新計數器，其可操作以當 產生一列U. 田該再新計數器經増量時 及：王 列位址序列， 140650.doc 201003662 一測试計數器，其可操作以輸出對應於記憶體單元之 一受測試之列的一測試列位址；及 引導邏輯，其經耦接以自該再新計數器接收該等列位 址及自該測試計數器接收該測試列位址，該引導邏輯係 可操作以：若自該再新計數器接收之該列位址與該測試 列位址不匹配’則再新在對應於自該再新計數器接收之 該列位址的該列中之該等記憶體單元，且若自該再新計 數益接收之該列位址與該測試列位址匹配，則制止再新 在對應於自該再新計數器接收之該列位址的該列中之該 等記憶體單元。 4_如請求項3之系統，其進一步包含一再新應力計數器， 其可操作以回應於自該再新計數器接收之該列位址與該 測試列位址匹配而增量，該再新應力計數器係可操作以 回應於被增量至一特定值來以信號通知對記憶體單元之 該受測試之列之該測試的結束。 5.如請求項1之系統，其中該資料比較電路包含： 一循環冗餘檢查（CRC)產生器，其可操作以在該再新 電路按該測試再新速率再新該受測試之列之前產生一測 試前CRC值，該測試前CRC值對應於儲存於記憶體單元 之該受測試之列中的該資料；且在該再新電路已按該測 D式再新速率再新該文測试之列之後產生—測試後 值，該測試後CRC值對應於儲存於記憶體單元之該受測 試之列中的該資料； CRC儲存裝置，其耦接至該匸尺匸產生器，該儲 140650.doc 201003662 存裝置係可操作以& & &、 虽按忒測試再新速率再新記憶體單元 μ又及试之列時儲存該測試前crc值；及 CRC比較電路，其 ，、耦接至6亥CRC產生器及該CRC 裝置’該CRC比較雷致技叮4„从 ， 路係可刼作以比較儲存於該CRC儲 存裝置中之該測試前CRC值與該測試後crc值。 6·如凊求項1之系統，其中該資料比較電路係進一步可操 作^右^貝料比㈣路判定在已按該測試再新速率再新

   該叉測試之狀後儲存於該儲存裝置中之該資料中的至 少一些與儲存於該受職之列中的該資料不匹配，則產 生-故障指示’且其中該記憶體裝置進一步包含耦接至 該比”路之㈣復邏輯，該列修復邏輯係可操作以回 應於該故障指示以將對該受载之列的存取重映射至記 憶體單元之一冗餘列。 7· —種用於管理記憶體裝置故障之系統，其包含： 一儲存裝置； 測試電路’其可操作以依序測試記憶體單元之複數個 群組中之每一者來偵測一故障，該測試電路以一可能弓丨 起儲存於記憶體單元之該受測試群組中之f料損失的方 式測試記憶體單元之該受測試群組，該測試電路係可操 作以在δ己憶體單7〇之該受測試群組已通過該測試的情況 下提供—通過指示，且在記憶體單元之該受測試群組未 通過該測試的情況下提供—故障指示； 貝料傳送電@，其輕接i記憶體單元之該等群組及該 儲存裝置，《料傳送電路係可㈣以在载記憶料 140650.doc 201003662 鮮組中 元的該群組之前將儲存於記憶體單元之㈣、 之該資料複製至該錯存褒置；及 校正動作電路，其叙接至令、·目彳4 + 踗，# tM 忒杈正動作電路係可操作以 、科傳送電 收-故障指示以採取校正動作。…该，電路接 8·::“項7之系統’其中該資料傳送電路係進〜 以.在已完成對記憶體單元之該步可操 後’回應於該故障指示將儲存於該儲存夠試之 複製至記憶體單元之該受測試群組。 之該資料 9·如明求項7之系統，其中該等記憶體單元包含 存取記憶體單元，且並中 動心、機 -再m収電路係可操作來藉由按 ^新速率再新記憶體單元之受測試的—列而測試 仏體單元的複數個群組中之每—者，該再新速率大體 上t曼於一正當里缸·、由玄， " 吊再新速率，記憶體單元之該等剩餘列係按 該正常再新速率予以再新。 ^月求員7之系統，其中該校正電路包含修復邏輯，其 :操作以回應於該故障指示以將對記憶體單元之該受測 *式群組的存取映射至記憶體單元之-不同群組。 11 ·如請求項7夕备β -, 、 糸統’其中該校正動作包含變更該記憶體 裝置之操作以減輕該故障之效應。 12· 一種基於處理器之系統，其包含： -處理H單元，其可操作以執行計算功能； 5己憶體控制器，其耦接至該處理器；及 一記憶體裝置，其包含： 140650.doc 201003662 單元陣列；及 置陣列中之故障的 系統，其 一動態隨機存取記憶體 一用於預測該記憶體裝 包含： Α /!、i咱 If 你 ϊ 之該等記憶體單元的一群組中儲存之資料，· 元= 電路：其可操作以再新該陣列中之記憶體單

   率再新::陣新電路係可操作以按-測試再新速 革再新㈣財之記憶料元的-受㈣群电，且 按一正常再新速率再新該陣列中之記憶體單元之該 等剩餘群組，該正堂涵_4 4 紅*再新逮率大體上快於該測試再 新速率； 貝料傳送電路’其耦接至該記憶體單元陣列及該 儲存裝置’該資料傳送電路係可操作以在該再新電 路按該測試再新速率再新該受測試群組之前將儲存 於該受測試群組中的該資料複製至該儲存裝置；及 資料比較電路，其耦接至該記憶體單元陣列及該 儲存裝置，該資料比較電路係可操作以在已按該測 試再新速率再新該受測試群組之後，比較儲存於該 儲存裝置中之該資料中的至少—些與儲存於該受測 試群組中之該資料中的至少一些。 13·如請求項12之基於處理器之系、統，其中記憶體單元之該 群組包含該陣列中之記憶體單元之一列。 其中記憶體單元之該 14.如請求項1 2之基於處理器之系統 〇 列包含專用以充當該儲存裝置的記憶體單元之一列 140650.doc 201003662 15 16 17. 18. 19. 如請求項12之基於處理器之系統，其中該儲存裝置包含 該陣列中之記憶體單元的經動態選擇之一群組。 如請求項12之基於處理器之系統，其中該資料比較電路 係進一步可操作以使得在已按降低之再新速率再新該受 測試群組之後，記憶體單元之該受測試群組的該再新速 率回應於儲存於該儲存裝置中之該資料中的至少一些與 儲存於記憶體單元之該受測試群組中的該資料不匹配。 一種官理一含有記憶體單元之複數個群組之記憶體裝置 中之故障的方法，該方法包含： 以暫時方式依序儲存在記憶體單元之該複數個群組 中之每一者中儲存的資料； 在暫時儲存在記憶體單元之該複數個群組中之每一者 中儲存的該資料之後，測試記憶體單元之被複製該資料 的該等群組，該測試係以一可能引起儲存於記憶體單元 的該受測試群組中之該資料損失的方式進行； 若°己憶體單元之该文測試群組已通過該測試則提供一 通過指示； 若。己k體單元之该文測試群組未通過該測試則提供— 故障指示；及 回應於一故障指示在該記憶體裝置中採取校正動作。 如請求項17之方法，其中該採取校正動作之動作包含： 變更該記憶體裝置之操作，以減輕與該測試故障相關聯 之一欵能限制的任何效應。 如請求項17之方法’其進-步包含：在已完成對 140650.doc 201003662 單元之該受測試群組的測試之後，回應於該故障指示將 儲存於該儲存裝置中之該資料複製至記憶體單元的該受 測試群、组。 2〇·如請求項17之方法，其中該等記憶體單元包含 . 動態隨機存取記憶體單元，且其中該測試記憶體單元 之被複製該資料之該等群組的動作包含： 按一測試再新速率依序再新記憶體單元之列；及 (\ 按一正常再新速率再新除了按該測試再新速率再新之 L體單元之§亥列以外的該等列，該正常再新速率為大 體上快於該測試再新速率。 21·如请求項17之方法，其進一步包含，回應於該故障指 不，將對記憶體單元之該受測試群組的存取映射至記憶 體單元之一不同群組。 22'種用於預測動一態隨機存取記憶體單元陣列中之故障 的方法’該方法包含： (J 按—測試再新速率依序再新該陣列中之記憶體單元之 列中的每一者； 按一正常再新速率再新該陣列中之記憶體單元之該等 剩餘列’該正常再新速率大體上快於該測試再新速率； ' 在按該測試再新速率再新該列之前，將儲存於按該測 忒再新速率再新之該列中的資料複製至一暫時儲存裝 置；及 ~ 在已知δ亥測έ式再新速率再新該列之後，比較儲存於續 暫時儲存裝置中之該資料中的至少一些與儲存於按該測 140650.doc 201003662 试再新速率再新之該列中之該資料中的至少一些。 23.如請求項22之方法’其中該再新記憶體單元之該等列的 動作包含： 產生一列位址序列； 提供一對應於記憶體單元之待按該測試再新速率再新 之一列的測試列位址； 若該所產生之列位址與該測試列位址不匹配，則再新 該列中之對應於該所產生之列位址的記憶體單元；及 若該所產生之列位址與該測試列位址匹配，則制止再 新該列中之對應於該所產生之列位址的該等記憶體單 元。 24·如請求項23之方法’其進一步包含：回應於該所產生之 列位址與該測試列位址匹配達一特定次數，結束按該測 试再新速率進行之對記憶體單元之該列的該再新，且接 者按該正常再新速率再新記憶體單元之該列。 25.如請求項22之方法，其中該比較儲存於該暫時儲存裝置 中之該資料中的至少一些與儲存於按該測試再新速率再 新之該列中之該資料中的至少一些之動作包含： 在按該測試再新速率再新該列之前產生一測試前Crc 值’該測試前CRC值對應於儲存於按該測試再新速率再 新之記憶體單元之該列中的該資料； 在已按該測試再新速率再新該列之後產生—測試後 CRC值，該測試後CRC值對應於儲存於按該測試再新速 率再新之記憶體單元之該列中的該資料； 140650.doc 201003662 當按該測試再新速率再新之記憶體單元之該列正按該 測試再新速率被再新時儲存該測試前crc值；及 比較该測试月ij CRC值與該測試後crc值。 26.如請求項22之方法，其進—步包含： 右在已按該測試再新速率再新該列之後儲存於該暫時 儲存裝置中之該資料中的至少—些與儲存於按該測試再

   新速率再新之㈣中之該資料巾的至少—些不匹配，則 產生一故障指示；及 回應於該故障指示，將對在該故障指示之前按該測試 再新速率再新之該列的存取重映射至記憶體單元之一冗 餘列。 27_ -種預測一DRAM裝置中之故障的方法，其包含： 將儲存於單元之一列中的杳祖紗六& 甲的貝料儲存於一替代儲存位詈 中； 按比-正常再新速率慢之—速率再新單元的該列； 在按該較低速率再新單元的該列之後，比較自單元之 該列讀取的資料與儲存於該替代儲存位置中之該資料及 若該讀取資料與儲存於該替代儲存位置中之該資料不 匹配，則提供一未來故障之一指示。 28.如#求項27之方法，其進—步包含回應於—未來故障之 該指示而採取校正動作以減輕該未來故障。 140650.doc