TW200823907A - Method for repairing defects in memory and related memory system - Google Patents

Method for repairing defects in memory and related memory system Download PDF

Info

Publication number
TW200823907A
TW200823907A TW095142805A TW95142805A TW200823907A TW 200823907 A TW200823907 A TW 200823907A TW 095142805 A TW095142805 A TW 095142805A TW 95142805 A TW95142805 A TW 95142805A TW 200823907 A TW200823907 A TW 200823907A
Authority
TW
Taiwan
Prior art keywords
memory
address
stored
storage medium
redundant
Prior art date
Application number
TW095142805A
Other languages
English (en)
Other versions
TWI309044B (en
Inventor
Chuan-Jen Chang
Yen-Ping Chou
Wei-Li Liu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW095142805A priority Critical patent/TWI309044B/zh
Priority to US11/751,046 priority patent/US20080117696A1/en
Publication of TW200823907A publication Critical patent/TW200823907A/zh
Application granted granted Critical
Publication of TWI309044B publication Critical patent/TWI309044B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2229/00Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/72Location of redundancy information
    • G11C2229/723Redundancy information stored in a part of the memory core to be repaired

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

200823907 九、發明說明: 【發明所屬之技術領域】 本發明係相關於記憶體缺陷之補救,尤指一種軟式的^ ^ 、〜冗憶體缺 陷補救方法以及相關的記憶體系統。 【先前技術】 隨著記憶體元件的微小化以及製程複雜度的提高,記憶體元件 也變得容易受各式缺陷(defect)所影響。為此,記憶體製造商必 須使用一些特殊的補救措施,來解決記憶體元件中之缺陷所可能 帶來的問題。 舉例來說,在製造記憶體元件時,製造商會在記憶體元件中形 成一些熔絲(flise)以及冗餘電路(redundant circuit,例如冗餘列 與冗餘攔)。在檢測出記憶體元件中的缺陷位置後,製造商會使用 熔絲來將原本連接至缺陷單元(defectcdl)的位置跳接至冗餘單 元(redundantcell),如此一來,缺陷的問題即可解決。 而熱熔絲(fuse)和電熔絲(e-fuse)是記憶體缺陷修補技術中 車乂活見的兩種,這兩種缺陷修補技術皆屬於硬式修補 repai0,換句話說,執行完此類的硬式修補程序之後,原本連接至 缺陷單元的位置將會永久性地跳接至冗餘單元,故在記憶體元件 中所偵測出的缺陷,理想上應可獲得永久性的解決。 200823907 、然而’硬式修補程序有對記憶體元件造成永久性損害的風險, 此外’即使執行了硬式修補程序,依舊不能保證記憶體元件不會 新增其他額外的缺陷。若在使用者購入記憶體元件之後,記憶體 元件又新增了其他額外的缺陷,則這些新增的缺陷依舊可能導致 6己憶體元件運作失效,或導致其它問題的發生。 【發明内容】 本發明的實施例揭露一種記憶體缺陷補救方法,其包含有:對 -記憶體執行-缺陷職以得出該記憶體的至少—缺陷位址;將 付出的该至少-缺陷位址存人—儲存媒體之中;將存於該儲存媒 體之中的該至少-缺陷恤轉存人該記龍的—暫械組之中;、 當收到指向該記,隨的-目標位址的—存取要求後,判斷該目標 位址是否吻合於該至少-缺陷位址中的任―;以及於該目標位: 吻合於該至少-缺陳址中的—者時,對該目標位址所對應的一 記憶體單摘-冗鮮元進行柿以作為賴存取縣的回應。 本發明的實施例還揭露—種記憶體系統,其包含有:一加 體;一儲存媒體;以及—記憶體控制器。該記憶體控制器传輕; 於&己憶體以及_存媒體,用來對該記憶體執行 得出該記憶體的至少-缺陷位址、將得出的該至少—缺陷 入_存親之中、以及將存_畴顧 : 位址轉存入該記憶體的一暫存模組之中。 ^至夕—缺陷 200823907 【實施方式】 第1圖所示為本發明之記憶體系統的一實施例示意圖。本實施 -例中的記憶體系統湖包含有-記憶體12〇、一贿媒體14〇、、以 及一記憶體控制器160。記憶體120中包含有-暫存模組122,舉 例來況’暫存模,組I22可為内建於記憶體π〇之中的暫存器 (register)或閃鎖器(latch),至於儲存賴14〇貝何為内建或外 接於記憶體控制器160的暫存n、_器、或其他儲存媒體。 —第2圖所示為記憶體系統卿所執行之記憶體缺陷補救方法的 一實施例流程圖。其包含有以下步驟: • *. 步驟21〇 :記憶體控制器刚對兒憶體W執行一缺陷測試程 序以得出記憶體120中的缺陷位址。. 乂驟22〇 . 5己’f思體控制& 將得出的缺陷位址存入儲存媒體 >步驟230 .記憶體控制器16G控制記憶體系統卿進入一程控 模式(programming mode)。舉例來說,記憶體控制器16〇可使^ 特夂的私乜模式進入程序(pr〇gramming mode e卿sequence )來 控制記憶體系統10()進人該程控模式。而前述特定的程控模式進 入程序可以是傳送至記㈣12G的特定指令、特定位址、或特定 輸組合。 8 200823907 步驟240 :於該程控模式中,記憶體控制器]6〇透過特定的指 令(例如列選通脈衝(rowstrobe)或欄選通脈衝(c〇lumns_^將 存於儲存舰之巾的缺酿址轉存人記倾m的暫存模組 步驟250:記憶體控制器16〇控制記憶體系統觸進入一正常 操作模式(normal operation mode)。舉例來說,記憶體控制器 可使用特定的正f操倾歧人鱗(n_al Qpe她n _ sequence)來控制記憶體系統⑽進入該正常操作模式中。而前述 特定的正常操作模式進人程序可以是傳送至記㈣⑽的特定指 令、特定位址、或特定輸入k合。 步驟260:當記憶體120自記憶體控制器16〇收到指向一目標 位址的-存取要求(可為讀取或寫人要求)後,記倾12〇需^ 斷該目標位址是否吻合於暫存模組122中所儲存之缺陷位址的任 一。若發現該目標位址並未吻合於暫存模組122中所儲存的任一 缺陷位址,即進入步驟27〇,若發現該目標位址吻合於暫存模組 122中所儲存的缺陷位址的一者,則進入步驟28〇。 步驟270 :由於記憶體12〇判斷該目標位址不吻合於暫存模組 122中所儲存之缺陷位址的任一,故表示該目標位址所指向的記憶 體單元(memory cell)並非缺陷單元,故記憶體Go 200823907 可直接對該目標位址所指向的記憶體單元進行存取,以作為對該 存取要求的回應。 步驟280·•由於記憶體120判斷該目標位址吻合於暫存模組ι22 令所儲存的缺陷位址的一者’故表示該目標位址所指向的記憶體 單元係為缺陷單元,此時圮憶體120並不會對該目標位址所指向 的記憶體單元進行存取,而是對該目標位址所指向之記憶體^元 的冗餘單元(redundant cell)進行存取,以作為對該存取要求的回 應。此處所狀冗餘單元可位於記憶體12_冗餘歹4 row)或冗餘攔(recjundantc〇iumn)上。 1〇〇 ’若是,即回到 步驟29〇 ··觸是碰續使晚憶體系統 步驟260,否貝,卜則結束本流程圖。 補(价_。每陷補救方法’,可算是—種軟式修 皆可執行步驟加欲使用記憶體系_之前, 口。内的缺陷即可,二= 下來,於步驟260〜290中,記憶體 係在於不需對記I的解決。此種軟式修補作法的好處, 記憶體⑽造成初永久性的物理改變,因此並沒有對 外的缺陷單元,^ 險。此外,即使記憶體120中新増了額 陷單元以及新增=重t樣行步驟21G〜25G ’即可免除原有之缺 曰、陷早元所可能帶來的問題。 10 200823907 以上所述僅為本發明之較佳貫施例,凡依本發明申請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為本發明之記憶體系統的一實施例示意圖。 第2圖為第1®之記憶體系統所執行之記憶體缺陷補救方法的 一實施例流程圖。 【主要元件符號說明】 100 記憶體系統 .120 記憶體 122 智存模k 140 儲存媒體 160 5己憶體控制器

Claims (1)

  1. 200823907 十、申請專利範園: L 一觀tm缺賴财法,其包含有: 對一雜體執行—缺陷測試以得出該記憶體的至少—缺陷位 址; 將仔出的5亥至少一缺陷位址存入-儲存媒體之中; 將存於該儲存媒體之中的該至少—缺陷位址存人該記憶體的 一暫存模組之中; 當收到指向該記憶體的—目標位址的—存取要求後,判斷該 目標位址是否吻合於該至少一缺陷位址中的任一;以 及 , 於該目標位址吻合於該至少一缺陷位址中的一者時·,對該目 標位址所對應的一記憶體單元的一冗餘單元進行存取 •以作為對該存取要求的回應。 2. 如申請專利範圍第1項所述之方法,其另包含有 於該_標位址不吻合於該至少一缺陷位址中的任一時,對今 目標位址所對應的該記憶體單元進行存取以作為對兮 存取要求的回應。 3· 如申請專利範圍第1項所述之方法,其中將存於該儲存媒 體之中的該至少一缺陷位址轉存入該記憶體的該暫存模組 之中的步驟包含有: 控制該記憶體進入一程控模式;以及 12 200823907 於該程控模式下,將存於該儲存媒體之中的該至少 址轉存入該暫存模組之中。 、心位 4· 如申請專利範圍第3項所述之方法,其另包 ㈣—她㈣叙該暫存 、、,中之後,控制該記憶體進人—正常操作模式。 2請專利麵第〗項所述之方法,其中該暫存 内建於該記,的暫存ϋ。 、,、、係為 6· 士申π專利範圍第】項所述之方法, 内建於該記憶體巾_鎖器。 其中該暫存模組係為 :申請專利範圍第1項所述之方法,其中該儲存媒體係位 於該記憶體之外#。 、體係位 範圍第1項所述之方法,其中該冗餘單元係位 於叙憶體的—冗餘列上。 9· =3:圍第1項所述之方法’其中該冗餘單元係位 H己憶體的1餘欄上。 —種記憶體***,其包含有: -記憶體; 13 10. 200823907 一儲存媒體;以及 —記^控_’_於敕㈣以及贿存_, =己憶雜^缺_如得出該記憶體的至少一缺 之中、止以亥至少一缺陷位址存入該儲存媒體 將存於該儲存媒體之中的該至少一缺陷位 址轉存入該記憶體的一暫存模組之中。 II. 如申請專·圍第H)項所述之記憶體錢,其中當 體自該記憶體控制器接收到指向—目標位址的—存取要求。 後’該記憶體係辑該目標位址是否吻合於該至少一缺陷 位址中的任一。 12·如申請專利範圍第U項所述之記憶體系統,其中於該目標 位址勿合於5亥至少一缺陷位址中的一者時,該記憶體係對 邊目標位址所對應的一記憶體單元的一冗餘單元進行存取 以作為對該存取要求的回應。 3·如巾料利範圍第12項所述之記憶體系統,其中該冗餘單 元係位於該記憶體的一冗餘列上。 H.如申請專利範圍第12項所述之記憶體系統,其中該冗餘單 元係位於該記憶體的一冗餘攔上。 200823907 ,15.如申請專利範圍第11項所述之記憶體系統,其中於該時 -位料吻合於該至少—缺陳址中的任—時,該記憶體^ 對該目標位址所對應的一記憶體單元進行存取以作為兮 存取要求的回應。 -、 16· 17. 18. 19. 如申請專概圍第1()_叙記鐘祕,射該 控制為係於控繼記憶體進人—健模式之後,將存於今_ 儲存媒體之t的該至少-缺·轉存人該暫存模組之μ 如申請翻細第彳6項所述之記髓祕,其 3存$體之懷至少—缺陷位址轉存入該暫存模財、 式。,以魏體控制H係控制該記賴進人—正常操作模 如申請專· ® _項所述之記憶料統,其恃 組係為内建於該記紐巾的暫存器。 Λ子果 ^申請專·圍第Η)項所述之記憶勒統,其中 、、且係為内建於該記憶體中的閂鎖器。 "^ 其中該儲存媒 如申請專概®»1G_述之記憶體系統, 體係位於該記憶體之外部。 20.
TW095142805A 2006-11-20 2006-11-20 Method for repairing defects in memory and related memory system TWI309044B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095142805A TWI309044B (en) 2006-11-20 2006-11-20 Method for repairing defects in memory and related memory system
US11/751,046 US20080117696A1 (en) 2006-11-20 2007-05-21 Method for repairing defects in memory and related memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095142805A TWI309044B (en) 2006-11-20 2006-11-20 Method for repairing defects in memory and related memory system

Publications (2)

Publication Number Publication Date
TW200823907A true TW200823907A (en) 2008-06-01
TWI309044B TWI309044B (en) 2009-04-21

Family

ID=39416777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095142805A TWI309044B (en) 2006-11-20 2006-11-20 Method for repairing defects in memory and related memory system

Country Status (2)

Country Link
US (1) US20080117696A1 (zh)
TW (1) TWI309044B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617416B1 (ko) * 2016-03-16 2023-12-26 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10395748B2 (en) * 2016-06-15 2019-08-27 Micron Technology, Inc. Shared error detection and correction memory
EP3379416B1 (en) 2017-03-24 2023-06-14 Nxp B.V. Memory system
CN116580746B (zh) * 2023-07-06 2023-09-26 浙江力积存储科技有限公司 用于存储阵列的熔断器单元及其处理方法、存储阵列

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498342A (ja) * 1990-08-09 1992-03-31 Mitsubishi Electric Corp 半導体記憶装置
US5905858A (en) * 1996-11-01 1999-05-18 Micron Electronics, Inc. System for method memory error handling
JP4842719B2 (ja) * 2006-06-28 2011-12-21 株式会社日立製作所 ストレージシステム及びそのデータ保護方法

Also Published As

Publication number Publication date
TWI309044B (en) 2009-04-21
US20080117696A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
JP4534498B2 (ja) 半導体装置およびその起動処理方法
CN103858107B (zh) 安全恢复装置和方法
TWI375151B (en) A controller for one type of nand flash memory for emulating another type of nand flash memory and methods for the same
TW201003662A (en) Memory malfunction prediction system and method
TWI364657B (zh)
EP2095234B1 (en) Memory system with ecc-unit and further processing arrangement
US7675776B2 (en) Bit map control of erase block defect list in a memory
TWI322943B (en) Method and system for nand-flash identification without reading device id table
TWI300937B (en) Memory defect detection and self-repair technique
US20110055454A1 (en) Systems and methods for determining the status of memory locations in a non-volatile memory
TW200845007A (en) Flash memory with improved programming precision
US20070170268A1 (en) Memory cards, nonvolatile memories and methods for copy-back operations thereof
WO2018118837A1 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US20090063916A1 (en) Method for self-test and self-repair in a multi-chip package environment
JP2004152301A5 (zh)
TW200832426A (en) Defective block isolation in a non-volatile memory system
TW201227296A (en) Data transmission device, memory control device, and memory system
JP5619732B2 (ja) ハードウェアデータ保護装置
JPH08263222A (ja) 制御装置の識別システム
US20060253764A1 (en) Computer system and method for redundancy repair of memories installed in computer system
TW200823907A (en) Method for repairing defects in memory and related memory system
JP2010182366A (ja) 半導体装置
CN102043648A (zh) 多核***及其启动方法
CN103164316B (zh) 硬件监视器
US20080126913A1 (en) Methods and systems for managing corrupted meta-data in a computer system or network