TW200404346A - A method for monitoring overlay alignment on a wafer - Google Patents

A method for monitoring overlay alignment on a wafer Download PDF

Info

Publication number
TW200404346A
TW200404346A TW092113185A TW92113185A TW200404346A TW 200404346 A TW200404346 A TW 200404346A TW 092113185 A TW092113185 A TW 092113185A TW 92113185 A TW92113185 A TW 92113185A TW 200404346 A TW200404346 A TW 200404346A
Authority
TW
Taiwan
Prior art keywords
wafer
overlapping
data
monitoring
patent application
Prior art date
Application number
TW092113185A
Other languages
English (en)
Other versions
TWI246734B (en
Inventor
Tsung-Han Peng
Ding-Jie Jian
Tsung-Hsin Liu
Je-Jia Hsu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200404346A publication Critical patent/TW200404346A/zh
Application granted granted Critical
Publication of TWI246734B publication Critical patent/TWI246734B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

200404346 五、發明說明(1) [發明所屬之技術領域] 本發明是有關於一種半導體製造程序,且較特別的是 有關於一種在微影(p h 〇 t ο 1 i t h 〇 g r a p h i c )步驟期間,監控 重疊對準(overlay alignment)精禮度之方法。 [先前技術] 在半導體製造程序中,可以在一個矽晶圓上製造複數 個積體電路’且具有不同圖案電路佈局的若干個半導體材 料層會在預定位置上—m, ^ ^ . V. 不同階段中,*用—種” :f :層。在製造私序的各個 紫外線通過光罩(mas=,為步進機(stepper)的機器,以 (photoresists ϊ- k )或光柵(r e t i c 1 e )照射至光阻 光阻層上。電路佈1使其曝光’並將電路佈局圖案轉移到 柵而轉移到光阻上句圖案是利用步進及反覆的方式經由光 使圖案曝光至光p旦中光柵一次會移動一個預定的距離,而 晶圓上形成所有的 教顯影出來。光柵會持續地移動以在 重疊(。verl二積題電路。 machine overlay overlay)和製程感應 除了製程感應重叠 重 ^(process-induced overlay)。 合一種主要利用^ 外,單機重疊和配對機器重疊都是結 尺寸、特性 '性能以赞確度會大大地影響積體電路的關鍵 (production yiel 及晶圓(wafer)的生產良率 用若干種重疊對準 '。因此在半導體製造程序中,已經使 衝,例如是單機重疊(s i n g 1 e 配對機器重疊(matched machine 定重疊精確度的 圖衆 案(registration patterns)來決 對準"(pattern alignment)技術
200404346 五、發明說明(2) 定位圖案一般都是具有不同大小的正方形。一般而言,在 光柵上會設置有複數個定位圖案。標記(m a r k )也會在微影 步驟中隨著電路佈局而一起轉移到一個指定層上。在後續 M ( subsequent layer)之光柵圖案的微影製程期間,步進 機會定位或重組前層的標記,並且將上層的標記對準下 層。 定位圖案也可以架構成”框中框”(box-in-box)或”帶 中帶n (bar-in-bar)的目標類型,在其中可以使用一種度 量工具(metrology tool)決定第一層到第二層 (first-to-second layer)重疊的位置。另夕卜,也可以得 到第一層到第二層重疊的重疊資料或系統參數。重疊資料> 包括第一層和第二層之間的平移(translation)(也就是X 方向和/或Y方向的移動)、轉動和縮放比例(scaling或 magnification)。重疊資料係用於確定重疊精確度,所以 又被稱為晶圓對準資料。重疊資料測量值和基準 (baseline)或理想重疊參數之間的偏差(deviations)稱為 重疊誤差。 為了確保重疊對準的精確度,步進機製造商提供各種 方法來評估其微影曝光工具。舉例來說,美國内華達州的 A S Μ國際公司提供一種π機器配對測試π供其出售的部分步 進機使用。在機器配對測試中,先提供一個包括已餘刻的 第一層標記的控制晶圓,並在控制晶圓上形成第二層光 阻。在第二層光阻以紫外線曝光並經過顯影之後,在相同 之步進機中,對控制晶圓執行第一層和第二層之間的測
10106twf.ptd 第9頁 200404346 五、發明說明(3) 量。第一層 來,並且當 上,大約以 通常需要大 機必須從半 因為用來做 的相對精確 因此, 重疊對準。 [發明内容] 有鑑於 方法,該方 序;辨識複 少一指定定 料; 基準 機器 範圍 對準 該方 識複 複數 基準 提供複 資料建 的規格 内時, 〇 本發明 法包括 數個關 個重疊 資料建 和第二層之間的重疊系統參數就會被測量出 成資料模型使用。這個測量程序會在控制晶圓 每20 1個標記為單位重覆執行。整個處理程序 約3 0到9 0分鐘完成,而且在這段期間内,步進 導體生產製造程序中離線(off-line)。另外, 測試的機器本身也被用來製造晶圓,所以測試 度並不確定。 仍然需要一種快速有效並且精確的方法來評估 此,本發明提供一種在晶圓上監控重疊對準之 法包括下列步驟:辨識目標機器;辨識目標程 數個關鍵層(critical layers);從晶圓上至 位圖案中,獲得複數個重疊資料當成基準資 數個參考重疊資料;將複數個參考重疊資料與 立關聯,以獲得重疊誤差;將重疊誤差與目標 互相比較;當重疊誤差在目標機器的規格容許 接受基準資料,並且以基準資料執行監控重疊 另外提供一種在晶圓上監控重疊對準之方法, 下列步驟:辨識目標機器;辨識目標程序;辨 鍵層;從晶圓上複數個指定定位圖案中,獲得 資料當成基準資料;將複數個參考重疊資料與 立關聯,以獲得重疊誤差;當重疊誤差在目標
10106twf.ptd 第10頁 200404346 五、發明說明(4) . 機器規格容許範圍内時,接受基準資料,並且以基準資料 執行監控重疊對準。 w 在此要聲明的是上述的基本說明和以下的詳細說明, 都只是用來說明本發明的範例,本發明並不以此為限。 為讓本發明之上述和其他目的、特徵、和優點能明顯 易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下。 [實施方式] 以下將搭配所附圖式,詳細說明本發明的較佳實施 例。如果可能的話,當在圖式中參考相同或是類似元件 時,將儘量使用相同的參考號碼。 本發明提供一種監控系統,可以改進和取代習知的方 法(例如機器配對測試),並用來監控重疊對準。本發明的 監控系統只需要使用五個定位圖案,就可以監控重疊對 準。因為只需要使用少數定位圖案來測量重疊資料,所以 可以大量減少步進機的停工時間(d 〇 w η - t i m e )。另外,本 發明的監控系統也會改進習知的對準監控方法的精確度和 可靠度,這是因為用來監控重疊對準的重疊資料並不需要 來自相同的步進機。 ^ 第1圖為繪示本發明監控系統實施例的流程圖。請參 照第1圖,在步驟1 0·中首先辨識目標機器。目標機器可以 是選自製造程序中用來執行相同功能的多個步進機的其中1B 一個。目標機器較佳是選自所有步進機中最精確的一個。 步進機的精確度可以用具有最佳良率或是最嚴謹的工廠規
10106twf.ptd 第11頁 200404346 五、發明說明(5) 格來定義。從目標機器所收集的資料係作為本發明之方法 的基準重疊資料。 在步驟12中會辨識目標程序。目標程序可以是選自半 導體製造廠中所有可用的製造程序。目標程序可以是選自 具有最嚴謹產品規格的產品線之程序,在大部分的情況 下,可以選自最小關鍵尺寸的最先進程序。 在步驟1 2辨識目標程序之後,在步驟1 4中會辨識關鍵 層,以獲得本發明監控系統的重疊資料。關鍵層可以選自 關鍵尺寸中,具有最大影響或是最難做重疊對準的一層。 舉例來說,關鍵層可以選自淺溝渠隔離結構(shal low trench isolations)、場氧化層隔離結構(field oxide isolations)、或金屬和内連線(metal and interconnect)、多晶石夕層(polysilicon)戶斤成形 (formation)的複數層中。在辨識關鍵層之後,在步驟16 中所獲得重疊資料可以當成本發明所用方法的基準重疊資 料。為了獲得重疊資料,在步驟1 4所辨識的關鍵層之上再 加上第一層光阻。在第一層光阻經過紫外線曝光、顯影和 蝕刻之後,接下來會執行一個第二微影程序。並且測量第 一關鍵層上的第一定位圖案,與第二關鍵層上的第二定位 圖案之間的重疊資料。這些重疊資料被指定為π重疊資料 Aπ 。在步驟1 8中,會重覆執行所有指定定位圖案的測量程 序。定位圖案較佳是選自晶圓上不同的位置。本實施例指 定五個定位圖案,其中一個在晶圓的中心,另外四個則在 晶圓的四個角落互相保持相等距離的位置。
I讕II
10106twf.ptd 第12頁 200404346 五、發明說明(6) 請再參考步驟1 0,利用目標機器製造商所提供的習知 的監控重疊對準方法,例如是機器匹配測試之類的方法, 在步驟2 0中執行以獲得重疊資料。這些資料被指定為”重 疊資料Βπ 。在機器匹配測試的實例中,先提供一個包括已 蝕刻定位圖案的控制晶圓。然後,在控制晶圓上形成第一 層光阻。在第一層光阻的以紫外線、顯影和蝕刻之後,接 下來會在同一個步進機中執行第二微影程序。並且測量第 一定位圖案與第二定位圖案之間的重疊資料。並在控制晶 圓之所有定位圖案上重覆執行測量程序。 在步驟22中,將重疊資料Β與重疊資料Α建立關聯。這 兩組資料之間的關聯性代表本發明監控系統的重疊誤差或 基本偏差(basic offset)。在步驟24中,將重疊誤差與目 標機器的規格互相比較,以確認重疊誤差。如果重疊誤差 是在規格容許範圍之内,則重疊資料A可當成本發明所用 方法的基準資料。在步驟2 6中,可以用本發明的監控系統 來監控重疊對準,而不需要參考、獲得或關聯到由步進機 製造商所提供的例如是機器匹配測試方法的習知重疊對準 監控方法。 然而,如果在步驟24中所確認的重疊誤差是在目標機 器規格的容許範圍之外,就會重覆執行步驟1 6、1 8、2 2和 2 4,直到重疊誤差落在規格之内為止。因此所得到的對應 重疊資料A,可以被用來當成本發明所用監控重疊對準方 法的基準資料。 雖然本發明已以較佳實施例揭露如上,然其並非用以
10106twf.ptd 第13頁 200404346
10106twf.ptd 第14頁 200404346
10106twf.ptd 第15頁

Claims (1)

  1. 200404346 六、申請專利範圍 1 . 一種在晶圓上監控重疊對準之方法,包括: 辨識一目標機器; 辨識一目標程序; 識複數個關鍵層; 辨 從一晶圓上至少一指定定位圖案中,獲得複數個重疊 資料當成 提 將 一重疊 將 當 資料; 以2. 準之方 當 基準資 重 些重疊 將 以獲得 將 較。3. 供複 該些 誤差 該重 該重 以及 該基 如申 法, 該重 料; 覆執 資料 基準資料; 數個參考重 參考重疊資 疊誤差與該 疊誤差在該 準資料執行 請專利範圍 該方法更包 豐誤差超過 行從該晶圓 的該步驟, 該組不同的基準 同的重疊誤 同的重疊誤 不 該不 疊資料; 料與該基準資料建立關聯,以獲得 目標機器的複數個規格互相比較; 些規格容許範圍内時,接受該基準 監控重疊對準。 第1項所述之在晶圓上監控重疊對 括: 該些規格容許範圍時,拒絕使用該 上至少一指定定位圖案中,獲得該 以獲得一組不同的基準資料; 資料與該參考重疊資料建立關聯, 差;以及 差與該目標機器的該些規格互相比 如申請專利範圍第1項所述之在晶圓上監控重疊對
    10106twf.ptd 第16頁 200404346 六、申請專利範圍 準之方法,其中該目標機器是從複數個機器中挑選出來的 一具有最佳良率的機器。 4. 如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中該目標程序是從複數個具有最小關鍵尺寸 的程序中挑選出來。 5. 如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中該些關鍵層包括淺溝渠隔離結構所成形的 複數層。 6. 如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中該些關鍵層包括場氧化層隔離結構所成形 的複數層。 7. 如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中該些關鍵層包括金屬和内連線所成形的複 數層。 8. 如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中該些關鍵層包括一多晶矽層。 9 ·如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中獲得該些重疊資料的該步驟包括: 提供一第一層先阻,放置在該些關鍵層的一第一層 上; 在該第一層光阻上執行一第一微影處理; 在該些關鍵層的一第二層上執行一第二微影處理;以 及 獲得該些重疊資料。
    10106twf.ptd 第17頁 200404346 六、申請專利範圍 1 0 .如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,更加包括從當成該基準資料的所有指定定位圖 案中,獲得該些重疊資料。 1 1 .如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中至少有五個指定定位圖案。 1 2 .如申請專利範圍第1 0項所述之在晶圓上監控重疊 對準之方法,其中一指定定位圖案放置在該晶圓的一中心 位置,而其他指定定位圖案則放置在該晶圓的四角落,互 相保持相等距離的位置。 1 3 .如申請專利範圍第1項所述之在晶圓上監控重疊對 準之方法,其中提供該些參考圖重疊資料包括: 提供一包括第一層已蝕刻定位圖案的一控制晶圓; 執行一第二微影程序; 獲得該第一微影程序和該第二微影程序之間的該參考 重豐貢料,以及 重覆執行獲得該控制晶圓所提供的所有定位圖案的該 參考重疊資料的該步驟。 14. 一種在晶圓上監控重疊對準之方法,包括: 辨識一目標機器; 辨識一目標程序; 辨識複數個關鍵層; 從該晶圓上複數個指定定位圖案中,獲得複數個重疊 資料當成一基準資料; 將複數個參考重疊資料與該基準資料建立關聯,以獲
    10106twf.ptd 第18頁 200404346 六、申請專利範圍 得一重疊誤差; 當該重疊誤差在該目標 時,接受該基準資料;以及 以該基準資料執行監控 1 5 .如申請專利範圍第1 對準之方法,更加包括: 當該重疊誤差超過該些 基準資料;以及 重覆執行從該晶圓上該 重疊資料的該步驟,以獲得 得落在該目標機器的該些規 疊資料為止。 16.如申請專利範圍第1 對準之方法,其中該目標機 的一具有最佳良率的機器。 1 7.如申請專利範圍第1 對準之方法,其中該目標程 寸的程序中挑選出來。 1 8 .如申請專利範圍第1 對準之方法,其中一指定定 位置,而其他四個指定定位 落,與該中心保持相等距離 機器的該些規格容許範圍内 重疊對準。 4項所述之在晶圓上監控重疊 規格容許範圍時,拒絕使用該 些指定定位圖案中,獲得該些 一組不同的基準資料,直到獲 格容許範圍之内的一不同的重 4項所述之在晶圓上監控重疊 器是從複數個機器中挑選出來 4項所述之在晶圓上監控重疊 序是從複數個具有最小關鍵尺 4項所述之在晶圓上監控重疊 位圖案放置在該晶圓的一中心 圖案則放置在該晶圓的四角 的位置。
    10106twf.ptd 第19頁
TW092113185A 2002-09-09 2003-05-15 A method for monitoring overlay alignment on a wafer TWI246734B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/237,082 US6957119B2 (en) 2002-09-09 2002-09-09 Method for monitoring matched machine overlay

Publications (2)

Publication Number Publication Date
TW200404346A true TW200404346A (en) 2004-03-16
TWI246734B TWI246734B (en) 2006-01-01

Family

ID=31990738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092113185A TWI246734B (en) 2002-09-09 2003-05-15 A method for monitoring overlay alignment on a wafer

Country Status (3)

Country Link
US (1) US6957119B2 (zh)
CN (1) CN1225018C (zh)
TW (1) TWI246734B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606403B2 (en) * 2002-10-17 2009-10-20 Intel Corporation Model-based fusion of scanning probe microscopic images for detection and identification of molecular structures
WO2005022600A2 (en) * 2003-08-29 2005-03-10 Inficon Lt, Inc. Method and systems for processing overlay data
TWI403854B (zh) * 2005-05-25 2013-08-01 尼康股份有限公司 Exposure method and lithography system
US7415319B2 (en) * 2006-04-04 2008-08-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20080036984A1 (en) * 2006-08-08 2008-02-14 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
WO2010020331A1 (en) * 2008-08-19 2010-02-25 Asml Netherlands B.V. A method of measuring overlay error and a device manufacturing method
US9177219B2 (en) 2010-07-09 2015-11-03 Asml Netherlands B.V. Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
CN102929111B (zh) * 2011-08-10 2016-01-20 无锡华润上华科技有限公司 一种显影后的光刻胶层的对准检测方法
US9390492B2 (en) * 2013-03-14 2016-07-12 Kla-Tencor Corporation Method and system for reference-based overlay measurement
CN103646898B (zh) * 2013-11-29 2016-03-02 上海华力微电子有限公司 电子束检测晶圆缺陷的方法
US10444639B2 (en) * 2017-03-01 2019-10-15 Kla-Tencor Corporation Layer-to-layer feedforward overlay control with alignment corrections
CN110103134A (zh) * 2019-05-14 2019-08-09 应达利电子股份有限公司 晶片加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500199B1 (ko) 1995-05-29 2005-11-01 가부시키가이샤 니콘 마스크패턴을겹쳐서노광하는노광방법
JP2842362B2 (ja) * 1996-02-29 1999-01-06 日本電気株式会社 重ね合わせ測定方法
JPH09244222A (ja) 1996-03-08 1997-09-19 Mitsubishi Electric Corp 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
IL125337A0 (en) * 1998-07-14 1999-03-12 Nova Measuring Instr Ltd Method and apparatus for lithography monitoring and process control
TW408420B (en) * 1998-08-14 2000-10-11 Mosel Vitelic Inc A method to measure if the connecting via in the metal wiring layer is aligned correctly
US6163049A (en) * 1998-10-13 2000-12-19 Advanced Micro Devices, Inc. Method of forming a composite interpoly gate dielectric
KR20010004263A (ko) * 1999-06-28 2001-01-15 김영환 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법
US6535774B1 (en) * 1999-08-12 2003-03-18 Advanced Micro Devices, Inc. Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6248628B1 (en) * 1999-10-25 2001-06-19 Advanced Micro Devices Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
US6684122B1 (en) * 2000-01-03 2004-01-27 Advanced Micro Devices, Inc. Control mechanism for matching process parameters in a multi-chamber process tool
US6309944B1 (en) * 2000-05-26 2001-10-30 Taiwan Semiconductor Manufacturing Company Overlay matching method which eliminates alignment induced errors and optimizes lens matching
US6741903B1 (en) * 2000-06-01 2004-05-25 Adavanced Micro Devices, Inc. Method for relating photolithography overlay target damage and chemical mechanical planarization (CMP) fault detection to CMP tool indentification
US6833221B2 (en) * 2001-01-05 2004-12-21 Litel Instruments Method and apparatus for proper ordering of registration data
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
US6735492B2 (en) * 2002-07-19 2004-05-11 International Business Machines Corporation Feedback method utilizing lithographic exposure field dimensions to predict process tool overlay settings

Also Published As

Publication number Publication date
CN1482663A (zh) 2004-03-17
CN1225018C (zh) 2005-10-26
US20040049762A1 (en) 2004-03-11
TWI246734B (en) 2006-01-01
US6957119B2 (en) 2005-10-18

Similar Documents

Publication Publication Date Title
TWI668518B (zh) 獲得量測的方法、用於執行處理步驟的設備、度量衡設備、器件製造方法
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
TWI721092B (zh) 用於評估半導體製程的方法和裝置
US11392044B2 (en) Method of determining a position of a feature
CN115309005A (zh) 用于优化光刻工艺的方法和装置
TW200404346A (en) A method for monitoring overlay alignment on a wafer
US20050110012A1 (en) Overlay mark for measuring and correcting alignment errors
TW202004842A (zh) 微影疊對校正以及微影製程
US9871001B2 (en) Feeding overlay data of one layer to next layer for manufacturing integrated circuit
CN112987516A (zh) 半导体光刻工艺的方法
US6309944B1 (en) Overlay matching method which eliminates alignment induced errors and optimizes lens matching
US8174673B2 (en) Method for wafer alignment
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JP2003017386A (ja) 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法
CN111480119B (zh) 用于控制制造设备的方法以及相关联的设备
US6200708B1 (en) Method for automatically determining adjustments for stepping photolithography exposures
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
CN109541900B (zh) 监控光罩使用的方法和***
US7171319B2 (en) Method and apparatus to separate field and grid parameters on first level wafers
KR20070005810A (ko) 웨이퍼 얼라인먼트 방법
KR100626742B1 (ko) 반도체소자의 제조방법
KR20050101587A (ko) 오버레이 측정방법
JP2001166456A (ja) ウェハパターン誤差の要因解析方法および写真製版用マスクの製造装置
KR20030002278A (ko) 반도체소자의 중첩도 측정마크
JP2007173674A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent