SU905998A1 - Analogue-digital converter - Google Patents

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(54) ANALOG-DIGITAL CONVERTER

1one

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах обработки информации.The invention relates to computing and can be used in automated information processing systems.

Известен аналого-цифровой преобразователь , содержащий делитель напр жени , выходы которого соединены с первыми входами нуль-органов, вторые входы которых соединены с шиной источника входного сигнала, а выходы соединены со входами блока обработки информации l.A known analog-to-digital converter contains a voltage divider, the outputs of which are connected to the first inputs of null organs, the second inputs of which are connected to the input source bus, and the outputs are connected to the inputs of the information processing unit l.

Недостатком устройства  вл етс  низка  точность преобразовани .The disadvantage of the device is low conversion accuracy.

Известен аналого-цифровой преобразователь , содержащий блок дифференцировани  входного сигнала, выход которого соединен со входом параллельного аналого-цифрового преобразовател , а вход соединен со входом последовательно параллельного аналого-цифрового преобразовател  2.A analog-to-digital converter is known, containing an input signal differentiation unit, the output of which is connected to the input of a parallel analog-to-digital converter, and the input is connected to the input of a series-parallel parallel analog-to-digital converter 2.

Недостатком устройства  вл етс  низкое быстродействие.The disadvantage of the device is low speed.

Цель изобретени  - повышение , быстродействи .The purpose of the invention is to increase speed.

Указанна  цель достигаетс  тем, что в аналого-цифровой преобразователь , содержа ций сумматор, выход которого через параллельный аналогоцифровой преобразователь соединен с первым входом формировател  выходных This goal is achieved by the fact that the analog-to-digital converter contains an adder, the output of which through a parallel analog-digital converter is connected to the first input of the output driver

10 кодов, второй и третий входы которого соединены соответственно с перBbJM и вторым входами цифро-аналогового преобразовател , выход которого соединен со входом с т матора, 10 codes, the second and third inputs of which are connected respectively to the VBBJM and the second inputs of the digital-to-analog converter, the output of which is connected to the input to the matrix,

15 введен цифровой фильтр, причем первый вход цифрового фильтра соединен с выходом формировател  выходных кодов , второй вход соединен со вторьпч входом формировател  выходных кодов, 15 a digital filter is inserted, the first input of the digital filter is connected to the output of the output codes generator, the second input is connected to the second input of the output codes generator,

20 а выход соединен с первым входом 1Ц фро-аналогового преобра ювате-п .20 and the output is connected to the first input 1C of the fro-analogue transform-n.

На фиг. 1 показана структурна  электрическа  схема устроГютвл , наFIG. 1 shows a structural electrical arrangement, on

иг. 2 - цифровой фильтр, структурна  электрическа  схема.ig. 2 - digital filter, structural electrical circuit.

Устройство содержит сумматор 1, цифро-аналоговый преобразователь 2, параллельный аналого-цифровой преобразователь 3, фор 1ирователь 4 выходных кодов, цифровой фильтр 5. Последний содержит цифровые регистры 6, 7 и 8, блок 9 взвешенного суммировани .The device contains an adder 1, a digital-to-analog converter 2, a parallel analog-digital converter 3, a form of 4 output codes, a digital filter 5. The latter contains digital registers 6, 7 and 8, a weighted-sum block 9.

Устройство работает следующим образом .The device works as follows.

До начала работы в нулевое состо ние устанавливаютс  цифро-аналоговый преобразователь 2, формирователь 4, цифровой фильтр 5. В начале j-ro такта унитарный код с выхода параллельного аналого-цифрового преобразовател  3 поступает в формирователь А, где преобразуетс  в двоичный код и суммируетс  с кодом, постуающим с цифрового фильтра 5. После этого на вход цифрового фильтра 5 Поступает новый код, по которому вырабатываетс  цифровой код,  вл ющийс  предсказывающем кодом (j+1)-ro такта. Этот код на выходе цифроаналогового преобразовател  2 к началу CJ+1) такта вырабатывает аналоговый сигнал, который компенсирует входной аналоговый сигнал. Остаток от компенсации на выходе сумматора 1 составл ет погрешность предсказани  д . Этот остаток преобразуетс  параллельным аналого-цифровым преобразователем 3 в начале (j+1)-ro такта в унитарный код, с учетом которого формирователь 4 формирует истинный цифровой код путем суммировани  предсказанного кода на выходе цифрового фильтра 5 с кодом остатка На выходе параллельного аналогоцифрового преобразовател  3 и выдает его на выход .устройства и на вход цифрового фильтра 5 дл  осуществлени  преобразовани  в следующем такте. Таким образом, параллельный аналого-цифровой преобразователь предназначаетс  только дл  преобразовани  малой части сигнала - остат - ка от компенсации. Введение цифро- . вого фильтра позвол ет повысить быстродействие .Before operation, the digital-to-analog converter 2, driver 4, digital filter 5 are set to zero. At the beginning of the j-ro clock, the unitary code from the output of the parallel analog-digital converter 3 enters driver A, where it is converted into a binary code and added to code coming from digital filter 5. After that, a new code is input to the digital filter 5, which generates a digital code that is the (j + 1) -ro prediction code of the clock. This code at the output of the digital-to-analog converter 2 to the beginning of the CJ + 1) clock generates an analog signal that compensates for the input analog signal. The remainder of the compensation at the output of the adder 1 is the prediction error g. This remainder is converted by a parallel analog-to-digital converter 3 at the beginning of (j + 1) -ro clock into a unitary code, according to which shaper 4 generates a true digital code by summing the predicted code at the output of digital filter 5 with the residue code At the output of parallel analog-digital converter 3 and outputs it to the output of the device and to the input of the digital filter 5 to effect the conversion in the next cycle. Thus, a parallel analog-to-digital converter is intended only to convert a small part of the signal - the remainder of the compensation. Introduction of digital. filter allows you to increase speed.

Claims (2)

1.Гитис Э.И. Преобразователи информации дл  электронных цифровых вычислительных устройств. М., Энерги , с. 314.1. Gitis E.I. Information converters for electronic digital computing devices. M., Energie, p. 314. 2.Авторское свидетельство СССР по за вке №2565154, 1978 (прототип).2. Authors certificate of the USSR for application no. 2565154, 1978 (prototype). фиг.FIG.