SU609054A1 - Регистрирующее устройство - Google Patents

Description

версивного регистра сдвига и к третьему выходу блока управлени . Такое устройство более надежно в работе, поскольку содержит меньше сложных и критичных к настройке аналоговых блоков, при той же точности и быстродействии, что и у известных устройств.

На чертеже представлена блок-схема предлагаемого регистрирующего устройства.

Дискриминатор 1 мгновенного значени  через электронный переключатель 2 и интегратор 3 соединен с фильтром 4, с которого снимаетс  выходной сигнал. Выход интегратора 3 соединен цепью обратной св зи с вторым входом дискриминатора 1, первый вход которого  вл етс  сигнальным. Второй выход электронного переключател  2 подключен к первому входу регистра сдвига 5, сигнальный выход которого соединен с вторым входом электронного переключател  2, а выходы младших разр дов-с входами дешифратора 6, подключенного выходами к входам реверсивного регистра сдвига 7. Выход регистра 7 соединен с вторым входом интегратора 3. Первый выход блока управлени  8 подключен к управл юш,ему входу дискриминатора 1, второй выход соединен с управл юш,им входом регистра сдвига 5, а третий - с управл ющими входами реверсивного регистра сдвига 7 и интегратора 3.

В режиме записи выход дискриминатора 1 через электронный переключатель 2 соединен с первыми входами интегратора 3 и регистра сдвига 5. Электронный переключатель 2 представл ет собой логический переключатель режимов «запись и «воспроизведение. Регистрируемый сигнал поступает на сигнальный вход дискриминатора 1, на второй вход которого поступает сигнал обратной св зи с выхода интегратора 3, а на управл ющий вход - тактовые импульсы от блока управлени  8. При срабатывании дискриминатора 1 напр жение на выходе интегратора 3 возрастает, а при несрабатывании - уменьшаетс  на определенную величину (дозу регулировани ). Одновременно с этим логические сигналы с выхода дискриминатора 1 записываютс  в регистр сдвига 5. Таким образом, изменение напр жени  на выходе интегратора 3 следует за изменением входного сигнала. Когда приращение входного сигнала за период тактовых импульсов превышает величину дозы регулировани , т. е. отсутствует слежение, на вход дешифратора 6 поступает сигнал, представл ющий собой последовательность единиц или нулей (1111... или 0000...) в зависимости от знака производной сигнала. Сигнал на выходе дешифратора 6 вызывает сдвиг логической единицы в реверсивном регистре 7 вправо . И наоборот, когда величина дозы регулировани  значительно превышает изменение сигнала за период тактовых импульсов, дешифратор 6 будет индицировать последовательность 1010... или 0101..., что вызовет сдвиг логической единицы в реверсивном регистре 7 на один разр д влево. Соответственно доза регулировани  в интеграторе 3 будет возрастать или уменьшатьс .

В режиме воспроизведени  входы интегратора 3 и регистра сдвига 5 подключаютс  к выходу регистра сдвига 7, что обеспечивает воспроизведение записанной в регистре сдвига 5 информации одновременно с ее перезаписью . При этом форма сигнала на выходе

интегратора 3 повтор ет форму сигнала в режиме записи. Сигнал с выхода интегратора 3 ноступает на фильтр 4, который служит дл  подавлени  шумов регулировани . Тактова  частота регистратора в режиме воспроизведени  может быть выбрана независимо от тактовой частоты записи.

Таким образом, предлагаемое регистрирующее устройство обеспечивает регистрацию однократного сигнала с многократным его воспроизведением .

Claims (2)

1. Техническое описание регистратора DL-905 фирмы «Data Laboratories Limited (Англи ), 1965.

2. Авторское свидетельство СССР №410253, кл. G 01D 9/02, 1972.