SU515289A1 - Pulse frequency divider - Google Patents
Pulse frequency dividerInfo
- Publication number
- SU515289A1 SU515289A1 SU2020532A SU2020532A SU515289A1 SU 515289 A1 SU515289 A1 SU 515289A1 SU 2020532 A SU2020532 A SU 2020532A SU 2020532 A SU2020532 A SU 2020532A SU 515289 A1 SU515289 A1 SU 515289A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- counter
- output
- trigger counter
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
(54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ(54) PULSE FREQUENCY DIVIDER
1one
Изобретение относитс к импульсной технике и может найти применение при построении , узлов ЦВМ, устройств телемеханики и вывода информации.The invention relates to a pulse technique and can be used in the construction of digital computers nodes, telemechanics and information output devices.
Известно устройство дл делени частэты импульсов, построенное на счетчиках со взаимным сбросом, в котором при переполнении одной из счетных схем выдаетс один из импульсе® и одновременно сбрасываютс показани второй счетнойIt is known a device for dividing a part of pulses, built on counters with mutual reset, in which when one of the counting circuits overflows, one of the impulse® is emitted and the readings of the second counting are simultaneously reset.
схемы Ц.schemes C.
Известен делитель частоты импульсов, содержащий два триггерных счетчика, сче-рные входы которых объединены и подключны к клемме источника входных импульсо 2.The known pulse frequency divider contains two trigger counters, the counting inputs of which are combined and connected to the source terminal of the input pulse 2.
Целью изобретени вл етс повышение надежности работы устройства.The aim of the invention is to improve the reliability of the device.
Дл этого в делитель введен элемент ИЛИ, на первый вход которого подан сигнал установки нул , второй вход подключен к нулевому выходу второго триггерного счетчика, а выход- к установочному входу первого триггерного счетчика, единичный вход которого подключен к установочному входу втсфого триггерного счетчика.To do this, the OR element is entered into the divider, the first input of which is given a zero setting signal, the second input is connected to the zero output of the second trigger counter, and the output is connected to the installation input of the first trigger counter, the single input of which is connected to the installation input of the current trigger counter.
На чертеже дана структурна электрическа схема делител частоты импульсов.The drawing shows a structural electrical circuit of the pulse frequency divider.
Устройство состоит из двух триггерных счетчиков 1 и 2, выполненных на потенциальных элементах, реализующих операцию Шеффера И-НЕ, одного элемента ИЛИ 3, клеммы 4 источника входных импульсов .The device consists of two trigger counters 1 and 2, performed on potential elements that implement the operation of Schaeffer NAND, one element OR 3, and terminal 4 of the source of input pulses.
Триггерный счетчик 1 целесообразно использсеать без обратных св зей с максимально возмо.жным коэффициентом делени . Дл правильной работы устройства коэффициент делени триггерного счетчика 2 должен быть меньше коэффициента делени триггерного счетчика 1,The trigger counter 1 is expediently used without feedback with the maximum possible division factor. For proper operation of the device, the division ratio of the trigger counter 2 must be less than the division ratio of the trigger counter 1,
Делитель частоты импульсов работает сдующим образом.Pulse frequency divider works in a manner.
В начальный момент все разр дь триггернсго счетчика 1 устанавливаютс в состо ние О, на входе старшего разр даурсюень О, на выходе - уровень I. Триггерный счетчик 2 устанавливаетс в О активным уровнем О с выхода Q старшего разр да триггерыото счетчика 1 и блокируетс . Таким образом, триггер-, ный счетчик 2 не будет реагировать на входные импульсы, а триггерный счетчик 1 готов к счету. С приходом ij -сто импульса ( If: К./2 где К, - коэффициент делени триггерного счетчика 1) .старший разр д триггернаго счетчика 1 примет состо ние 1, тем самым раз блокируетс триггерный счет чик 2; ( I 12 - ь1й импульс ( к / Де К - коэффициент делени триггернсго счетчика 2) переведет старший разр д триг герного счетчика 2 в состо ние , на выходе элемента ИЛИ 3 по витс fuc-riroi iu уровень О, все разр ды триггерного счетчика 1 установ тс в состо ние О и триггерный счетчик 2 вновь заблокируетс . Устройство подготовлено к новому циклу работы. Так как LO 1., , то в течение i, -ого импульса до ( 1 . + времени от t )-сго на входе О старшего разр да триггерного счетчика 1 .сохран етс состо ние 1.At the initial moment, all bits of trigger meter 1 are set to state O, at the input of the higher bit daurueno O, the output is level I. Trigger point counter 2 is set to O by the active level O from the output Q high order trigger points of counter 1 and is blocked. Thus, trigger- ing counter 2 will not respond to input pulses, and trigger counter 1 is ready for counting. With the arrival of the ij-hundredth pulse (If: K. / 2 where K, is the division ratio of the trigger counter 1). The highest bit of the trigger counter 1 will take state 1, thereby triggering the trigger counter 2; (I 12 - 1 pulse (K / De K - division factor of the trigger meter 2) will transfer the high bit of the trigger meter 2 to the state, at the output of the element OR 3, fuc-riroi iu level O, all bits of the trigger meter 1 set to the state O and the trigger counter 2 is blocked again. The device is prepared for a new cycle of operation. Since LO 1., then during the i, -th pulse up to (1. + time from t) -shgo at the input O the older discharge trigger meter 1. state 1 is stored.
Уст..,0 Set .., 0
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2020532A SU515289A1 (en) | 1974-04-22 | 1974-04-22 | Pulse frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2020532A SU515289A1 (en) | 1974-04-22 | 1974-04-22 | Pulse frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU515289A1 true SU515289A1 (en) | 1976-05-25 |
Family
ID=20583389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2020532A SU515289A1 (en) | 1974-04-22 | 1974-04-22 | Pulse frequency divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU515289A1 (en) |
-
1974
- 1974-04-22 SU SU2020532A patent/SU515289A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU515289A1 (en) | Pulse frequency divider | |
SU886248A2 (en) | Repetetion rate scaler | |
SU1200388A1 (en) | Device for generating pulse sequences | |
SU1211876A1 (en) | Controlled frequency divider | |
SU725238A1 (en) | Pulse repetition frequency divider with fractional division coefficient | |
SU1027828A1 (en) | Device for generating counter check bit | |
SU993460A1 (en) | Scaling device | |
SU921094A1 (en) | Decimal counter | |
SU1652986A1 (en) | Token selector in pattern recognition | |
SU690608A1 (en) | Frequency multiplier | |
SU896740A2 (en) | Discrete frequency multiplier | |
SU1026316A1 (en) | Gray-code pulse counter | |
SU1182667A1 (en) | Frequency divider with variable countdown | |
SU430372A1 (en) | DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES | |
SU926784A1 (en) | Frequency-modulated signal detector | |
SU1422404A1 (en) | Pulse counter | |
SU839065A1 (en) | Device for computing the difference of pulse trains | |
SU1548782A1 (en) | Device for comparison of codes | |
SU641658A1 (en) | Multiprogramme frequency divider | |
SU980301A1 (en) | Redundancy oscillator | |
SU379975A1 (en) | FUNCTIONAL VOLTAGE GENERATOR OF STEPPED FORM | |
SU428385A1 (en) | ||
SU1265971A1 (en) | Device for generating pulse bursts | |
SU961140A1 (en) | Pulse recurrence rate to code integrating converter | |
SU930626A1 (en) | Pulse delay device |