SU470866A1 - Запоминающее устройство - Google Patents
Запоминающее устройствоInfo
- Publication number
- SU470866A1 SU470866A1 SU1762198A SU1762198A SU470866A1 SU 470866 A1 SU470866 A1 SU 470866A1 SU 1762198 A SU1762198 A SU 1762198A SU 1762198 A SU1762198 A SU 1762198A SU 470866 A1 SU470866 A1 SU 470866A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- block
- register
- outputs
- information
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
Изобретение относитс к области запоминающих устройств.
Известно запоминающее устройство, содержащее накопитель, подключенный через адресные формирователи и вентили к регистру адреса и через разр дные формирователи и вентили-к выходам блока кодировани и входам блока декодировани , подсоединенного к блоку управлени и выходному регистру, входной регистр, подключенный к информационным входам устройства, и блок схем «ИЛИ.
Недостатком известного устройства вл етс невысока эффективна емкость устройства .
Предложенное запоминающее устройство отличаетс от известного тем, что оно содержит схему поразр дного сравнени , входы которой подсоединены к выходам входного н выходного регистров, а выходы - к одним из входов блока схем «ИЛИ, другие входы которого подсоединены к выходам выходного регистра , а выходы - к информационным выходам устройства. Кроме того, другие входы блока схем «ИЛИ подсоединены к выходам введенного в устройство блока схем «И, информационные входы которого соединены с выходами блока декодировани и одними из входов входного регистра.
Указанные отличи позвол ют повысить эффективную емкость и надежность работы yci ройства.
На чертеже изображена блок-схема предлагаемого запоминающего устройства. Устройство содержит регистр 1 адреса с информационными входами 2. Выходы регистра 1 св заны через адресные формирователи и вентили (см. чертеж, блок 3) с накопителем 4. Информационные выходы накопител через
разр дные формирователи и вентили (см. чертеж , блок 5) соединены со входами блока 6 декодировани . Блок 6 подключен ко входам выходного регистра 7, выходы которого св заны с одним из входов блока 8 схем «ИЛИ,
ко входам входного регистра 9 и через блок 10 схем «И - к другим входам блока 8, выходы которого соединены с информационными выходами 11 устройства. Информационные входы 12 устройства св заны со входами регистра 9 и с одним из входов блока 13 схем «Или, с другими входами которого соединены выходы регистра 9, а выходы блока 13 подключены к блоку 14 кодировани . Выходы блока 14 через блок 5 св заны с информационными входами накопител 4. Выходы регистров 7 и 9 соединены со .входами схемы 5 поразр дного сравнени , выходы которой подключены к третьим входам блока 8. Регистры 1, 7 и 9, блоки 3, 5, 6 и 10 соединены с блоком
16 управлени , который имеет входы 17 и выходы 18. Схема 15 имеет управл ющий выход 19.
Предложенное устройство работает следующим образом.
На регистр 1 ло входам 2 поступает адрес запоминающей чейки накопител 4, к которой необходимо обратитьс .
При записи информационное слово поступает по входам 12 устройства в регистр 9, а затем через блоки 13, 14 и 5 - в накопитель 4. Дл повыщени быстродействи информационное слово со входов 12 подаетс через другие входы блока 13 и блоки 14 и 5 в накопитель 4.
При считывании содержимое запоминающей чейки накопител 4 через блок 5 поступает в блок 6, который декодирует кодовое слово, выдава сигнал о наличии или отсутствии ощибки.
В случае отсутстви ощибки информационное слово поступает в регистр 7 и через блок 8 - на выходы 11 устройства. Дл повыщени быстродействи информационное слово из блока 6 декодировани передаетс через блоки 10 и 8 на выход 11 устройства.
В случае наличи ошибки информационное слово поступает в регистры 7 и 9, а блок 10 схем «И блокируетс ..сигналом из блоков 16 и 6. Затем в ту же чейку накопител 4 производитс запись обратного кода содержимого регистра 9 с последующим считыванием этого кода на регистр 9. Занись обратного кода производитс по цепи: регистр 9, блоки 13, 14 и 5, накопитель 4, а считывание - по цепи: накопитель 4, «блоки 5 и 6, регистр 9. Коды с регистров 7 и 9 поступают в схему 15. Схема 15 реализует логическую функцию вида 2, bicp, где Zi - сигнал на выходе i-ro разр да схемы 15 (, 2,..., п), Ьг - сигнал на выходе с-го разр да регистра 9 (i 1, 2,.. ., п), п - число разр дов в информационном слове, ф - функци области исправл емых ощибок, т. е. , если кратность отказа, определ ема , например , количеством совпадающих цифр в одноименных разр дах регистров 7 и 9, не превосходит максимально допустимой величины, и Ф О в противном случае.
Если кратность отказа не превосходит .максимально допустимой величины (), то ощибка может быть исправлена, и обратный код содержимого регистра 9, представл ющий собой истинное информационное слово, с выходов схемы 15 выдаетс через блок 8 на выходы 11 устройства. Если кратность отказа превыщает максимально допустимую величину (), то исправление ощибки невозможно, выдачи обратного кода содержимого регистра
9 не происходит, а на выходе 19 схемы 15 по вл етс сигнал «Отказ.
Допустим, при использовании кода с контролем на четкость в некоторую запоминающую чейку накопител 4 записываетс информационное слово 0100 (), и при очередном считываний содержимого этой чейки блок 6 выдает сигнал «Ощибка в блок 16. При этом блок 10 схем «И блокируетс , а в
регистрах 7 и 9 записываетс , например, 1100 (в подчеркнутом разр де произошло искажение информации, вызванное, например, одиночным отказом в запоминающей чейке накопител 4). Затем происходит запись в ту же
чейку накопител 4 обратного кода содержимого регистра 9 и последующее его считывание на этот же регистр. В результате, в регистре 7 записываетс код 1100, а в регистре 9 - код 1011. Схема 15, определив, что кратность отказа не превосходит максимально допустимой величины, равной единице, выдает обратный код содержимого регистра 9 в блок 8. Следовательно, на выходах 11 устройства имеет место истинное информационное слово
0100.
Таким образом, описанное устройство позвол ет обеспечить исправление обнаруженных ощибок в общем случае при использовании кодов , исправл ющих ощибки кратности п и обнаруживающих ощибки кратности (п+1), где , 1, 2,...., (например, код Хэ.мминга, исправл ющий одиночную ощибку и обнаруживающий двойную ошибку и др.).
Предмет изобретени
Запоминающее устройство, содержащее накопитель , подключенный через адресные формирователи и вентили к регистру адреса и через разр дные формирователи и вентили - к выходу блока кодировани и входу блока декодировани , подсоединеииого к блоку управлени и выходному регистру, входной регистр и блок схем «ИЛИ, отличающеес тем,
что, с целью новыщени эффективной емкости устройства, оно содержит схему поразр дного сравнени , входы которой подключены к выходам входного и выходного регистров, а выходы - к одним из входов блока схем «ИЛИ,
другие входы которого подсоединены к вы.ходам выходного регистра и выходам введенного в устройство блока схем «И, инфор.мационные входы которого соединены с выходами блока декодировани и одними из входов
входного регистра, а выходы блока схем «ИЛИ цодключены к информационным выходам устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1762198A SU470866A1 (ru) | 1972-03-21 | 1972-03-21 | Запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1762198A SU470866A1 (ru) | 1972-03-21 | 1972-03-21 | Запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU470866A1 true SU470866A1 (ru) | 1975-05-15 |
Family
ID=20507408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1762198A SU470866A1 (ru) | 1972-03-21 | 1972-03-21 | Запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU470866A1 (ru) |
-
1972
- 1972-03-21 SU SU1762198A patent/SU470866A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU470866A1 (ru) | Запоминающее устройство | |
SU855730A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1283860A2 (ru) | Запоминающее устройство с коррекцией информации | |
SU448480A1 (ru) | Запоминающее устройство | |
SU780049A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1133624A1 (ru) | Запоминающее устройство с исправлением ошибок | |
SU1195393A1 (ru) | Запоминающее устройство | |
SU1363312A1 (ru) | Запоминающее устройство с самоконтролем | |
SU433542A1 (ru) | ||
SU1161994A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1367046A1 (ru) | Запоминающее устройство с контролем цепей обнаружени ошибок | |
SU972590A1 (ru) | Запоминающее устройство | |
SU631994A1 (ru) | Запоминающее устройство | |
SU385319A1 (ru) | Запоминающее устройство | |
SU1095241A1 (ru) | Устройство дл контрол записи и считывани информации | |
SU410461A1 (ru) | ||
SU443413A1 (ru) | Запоминающее устройство с автономным контролем | |
SU955212A2 (ru) | Запоминающее устройство с самоконтролем | |
SU1547035A1 (ru) | Запоминающее устройство | |
SU1014042A1 (ru) | Запоминающее устройство | |
SU1073799A1 (ru) | Запоминающее устройство с коррекцией однократных ошибок | |
SU452860A1 (ru) | Запоминающее устройство с автономным контролем | |
SU436388A1 (ru) | ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО:1 Т 5•..:' 'Уу | |
SU368605A1 (ru) | Цифровое вычислительное устройство | |
SU454554A1 (ru) | Устройство дл контрол передачи информации |