SU1661840A1

SU1661840A1 - Запоминающее устройство с самоконтролем

Info

Publication number: SU1661840A1
Application number: SU894719345A
Authority: SU
Inventors: Оник Артемович Терзян; Тигран Сурикович Торосян; Леонид Микаелович Чахоян
Original assignee: Предприятие П/Я А-7390
Priority date: 1989-07-14
Filing date: 1989-07-14
Publication date: 1991-07-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в запоминающих устройствах. Целью изобретени вл етс повышение надежности за счет контрол цепей коррекции ошибок во врем функционировани . Запоминающее устройство содержит накопитель, регистры информационных и контрольных разр дов, шифратор, сумматор по модулю два, дешифратор, первый и второй элементы ИЛИ, триггер и блок управлени . Цель изобретени достигаетс тем, что в случае обнаружени ошибки в информационных или контрольных разр дах производ тс ее исправление и повторное вычисление синдрома. Если синдром не вл етс нулевым, то на триггере фиксируетс ошибка цепей коррекции. 1 табл., 2 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в запоминающих устройствах.

Целью изобретени вл етс повышение надежности устройства за счет контрол цепей коррекции ошибок во врем функционировани .

На фиг. 1 приведена структурна схема запоминающего устройства с самоконтролем; на фиг. 2 - блок управлени .

Устройство (фиг. 1) содержит шифратор 1, сумматор 2 по модулю два, дешифратор 3, накопитель 4, регистр 5 информационных разр дов, первый элемент ИЛИ 6, второй элемент ИЛИ 7, триггер 8, регистр 9 контрольных разр дов, блок 10 управлени .

На фиг. 1 также обозначены выходы 11 и 12, вход 13 и выход 14 блока 10 управлени .

Блок 10 управлени (фиг. 2) содержит генератор 15 импульсов, счетчик 16, дешифратор 17, триггер 18, элемент И 19.

На фиг.1 также показаны вход 20 обращени , информационные выходы 21 и выход 22 признака ошибки устройства.

Устройство работает следующим образом .

При отсутствии сигнала обращени на входе 20 регистры 5 и 9, триггер 8 и счетчик 15 наход тс в нулевом состо нии, кроме того, запрещаетс генераци импульсов генератором 15.

В устройстве использованы коды, обнаруживающие одиночные и двойные, а также исправл ющие одиночные ошибки (например , код Хэмминга).

При поступлении на вход 20 устройства сигнала обращени запускаетс генератор 15 импульсов и распределитель, построенный на счетчике 16 и дешифраторе 17, форON О

00

О

мирует временную диаграмму работы устройства .

В режиме чтени по сигналу с выходе 11 блока 10 считанные из накопител 4 информационные разр ды принимаютс на ре- гистр 5, а контрольные разр ды - на регистр 9. В шифраторе 1 выполн етс кодирование информационных разр дов, а в сумматоре 2 - сравнение полученного кода с содержимым регистра 9. На одни выходы сумматора 2 выдаетс результат проверки по коду Хэм- минга, а на другой выход -результат проверки содержимого регистров 5 и 9 на четность. По состо ни м выхода элемента 6 и выхода сумматора 2, приведенным в таб- лице, определ етс наличие или отсутствие одиночных или двоичных ошибок, Причем при наличии одиночной ошибки на выходах сумматора 2 по вл етс синдром ошибки, который поступает на вход дешифратора 3, а на другом выходе - сигнал логической 1й.

Сигналом с второго выхода дешифратора 17 триггер 18 устанавливаетс в единичное состо ние и сигнал с третьего выхода дешифратора разрешает дешифратору 3 коррекцию информации на регистре 5 или 9. После правильной коррекции на выходах сумматора 2 должны устанавливатьс сигналы логического О, а при отсутствии коррекции или неправильной коррекции - другие комбинации значений, приведенные в таблице. Если коррекци выполнена правильно , то сигналом с выхода 14 дешифратора 17 на триггер 8 будет прин т сигнал логического О, а если неверно - логиче- ской 1, что и вл етс сигналом ошибки схем коррекции.

Таким образом, устройство, примен емое дл любого типа ЗУ, позвол ет в течение работы ЗУ контролировать работу схем коррекции, обнаружива любую их ошибку.

Claims

Формула изобретени

Запоминающее устройство с самоконтролем , содержащее триггер, выход которого

вл етс выходом признака ошибки устройства , накопитель, выходы первой группы которого соединены с информационными входами регистра информационных разр дов , выходы которого вл ютс информационными выходами устройства и подключены к входам шифратора, выходы которого соединены с входами первой группы сумматора по модулю два, выходы группы которого подключены к входам первого элемента ИЛИ и к кодовым входам дешифратора, выходы первой группы которого соединены с соответствующими инвертирующими входами регистра информационных разр дов, информационные входы регистра контрольных разр дов подключены к выходам второй группы сумматора по модулю два, отличающеес тем, что, с целью повышени надежности за счет контрол цепей кор- рекцииошибоквоврем

функционировани в устройство введены второй элемент ИЛИ и блок управлени , причем первый синхровыход блока управлени соединен с синхровходами регистра информационных разр дов и регистра контрольных разр дов, установочные входы которых подключены к установочному входу триггера, входу запуска блока управлени и вл ютс входом обращени устройства, второй синхровыход блока управлени соединен с синхровходом триггера, информационный вход которого подключен к выходу второго элемента ИЛИ. первый вход которого соединен с выходом первого элемента ИЛИ, а второй вход подключен к выходу сумматора по модулю два и к входу признака ошибки блока управлени , выход разрешени коррекции которого соединен с управл ющим входом дешифратора, выходы второй группы которого подключены к соответствующим инвертирующим входам регистра контрольных разр дов.

Фиг. 2