SU1646057A1 - Binary-coded decimal-to-binary code translator - Google Patents

Abstract

Изобретение относитс  к автоматике и цифровой вычислительной технике и может быть использовано при по-, строении двоично-дес тичных преобразователей в устройствах обработки данных и в вычислительных устройствах . УТелью изобретени   вл етс  повышение быстродействи  преобразовател  и расширение диапазона преобразовани , .Преобразователь содержит входы,  русы двоичных сумматоров, выполненных из последовательно соединенных одноразр дных сумматоров, выходы „с соответствующими св з ми, 4 ил.The invention relates to automation and digital computing and can be used in the construction of binary-decimal converters in data processing devices and in computing devices. The purpose of the invention is to increase the speed of the converter and the expansion of the range of conversion. The converter contains inputs, binary coders, made of series-connected single-bit adders, outputs with corresponding connections, 4 sludge.

Description

Изобретение относитс  к автоматике и цифровой вычислительной технике и может быть использовано при построении двоично-дес тичных преобразователей в устройствах обработки данных и в вычислительных устройствахThe invention relates to automation and digital computing and can be used in the construction of binary-decimal converters in data processing devices and computing devices.

1 елью изобретени   вл етс  повышение быстродействи  преобразовател  и расширение диапазона преобразовани .1, the purpose of the invention is to increase the speed of the converter and expand the conversion range.

На фиг. 1 представлена структурна  схема предлагаемого преобразовател ; на фиг. 2 - пример преобразовани  двоично-дес тичных чисел до 100000; на фиг. 3 - фрагменты преобразовател , с помощью которых можно скомпоновать преобразователь на любое заданное число; на фиг. 4 - таблица, по сн юща  работу предлагаемого преобразовател .FIG. 1 shows the structural scheme of the proposed converter; in fig. 2 shows an example of converting binary-decimal numbers up to 100,000; in fig. 3 - fragments of the converter, with the help of which it is possible to arrange the converter to any given number; in fig. 4 is a table explaining the operation of the proposed converter.

На фиг„ 1-3 обозначены: 1 - входы преобразовател ; 2 -  русы двоичных сумматоров, выполненных из последовательно соединенных одноразр дных сумматоров; 3 - выходы преобразовател .In Fig „1-3 there are indicated: 1 - converter inputs; 2 - Ruses of binary adders, made of series-connected single-digit adders; 3 - transducer outputs.

33

Рходы 1 преобразовател  разделены по тетрадам следующим образом: перва  тетрада - единицы (входы а, б, в, г соответствуют дес тичным разр дам 1, 2, 4, 8), втора  тетрада - дес тки (входы д, е, ж, з соответствуют дес тичным разр дам 10, 20, 40, 80), треть  тетрада - сотни (входы и, к, л, м соответствуют дес тичным разр дам 100, 200, 400, 800), четверта  тетрада - тыс чи (входы н, о, п, р соответствуют дес тичным разр дам 1000, 2000, 4000, 8000), п та  тетрада - дес тки тыс ч (входы с, т, у, ф соответствуют дес тичным разр дам 10000, 20000, 40000, 80000).Rotations 1 of the converter are divided into tetrads as follows: the first tetrad is one (inputs a, b, c, d correspond to decimal 1, 2, 4, 8), the second tetrad is ten (inputs d, e, f, c correspond to decimal bits of 10, 20, 40, 80), a third of the tetrad — hundreds (inputs, k, l, m correspond to decimal bits of 100, 200, 400, 800), a fourth of the tetrad — thousands of (inputs n, o, n, p correspond to decimal bits of 1000, 2000, 4000, 8000), and n tetrad - tens of thousands of hours (inputs c, t, y, f correspond to decimal bits of 10,000, 20,000, 40,000, 80,000).

Сумматоры 2 имеют обозначени  в соответствии с номером  руса: 2f - сумматор 1-го  руса, 2К -сумматор К-го  руса. Одноразр дные сумматоры имеют обозначени  в соответствии с разр дом сумматора и номером  руса. Сумматор 2Ј - это сумматор 1-го разр да К-го  руса.Adders 2 are denoted according to the number of the Rus: 2f is the 1 Rus adder, 2K is the Kth Russian adder. Single-digit adders are designated according to the totalizer size and the number of the rus. The adder 2Ј is the adder of the 1st bit of the K-th Rus.

щu

6565

Јь ОЭ О СЛ JО OE O SL J

31643164

Могут быть разные варианты соединени  входов 1 преобразовател  с входами 1-х разр дов сумматоров 20 Вариант соединени , при котором входы 1-х разр дов сумматоров 2 соедин ютс  с входами 1 преобразовател  в пор дке возрастани  дес тичных весов от сумматора 2 у первого каскада к сумматорам 2 старших каскадов, имеет перед другими следующее преимущество: св зи между входами сумматоров 2 и входами 1 преобразовател  остаютс  неизменными дл  сумматоров всех  русов при аппаратном расширении диапазона преобразовател . В таблице (фиг, 4) и на схеме (фиг. 2) даны соединени  именно в этом пор дке.There may be different ways of connecting inputs 1 of the converter with the inputs of 1-bit totalizers 20 A connection variant in which the inputs of the 1-bits of the adders 2 are connected to the inputs 1 of the converter in order of increasing the decimal weights from the adder 2 at the first stage to Adders 2 senior cascades have the following advantage over others: the connections between the inputs of adders 2 and the inputs 1 of the converter remain unchanged for all accumulators when the hardware expands the range of the converter. In the table (fig. 4) and in the diagram (fig. 2) the connections are given in this order.

Дл  конкретной разр дности преобразовател  отдельные сумматоры могут содержать избыточные элементы, которые при построении таких преобразователей могут быть удалены, не выход  за рамки изобретени . Так, в преобразователе до 100000, показанном на фиг„ 2, старшие разр ды сумматоров всех  русов, кроме сумматора 1-го  руса, могут быть исключены. В этом случае выход переноса старшего разр да сумматора К-го  руса должен быть соединен с первым входом следующего старшего разр да сумматора (К-1)-г  руса.For a particular converter size, individual adders may contain redundant elements that can be removed when building such converters, without departing from the scope of the invention. Thus, in the converter up to 100,000 shown in FIG. 2, the higher bits of the adders of all rus, except for the adder of the 1st rus, can be excluded. In this case, the transfer output of the senior bit of the K-th accumulator must be connected to the first input of the next most significant bit of the adder (K-1) -g Russ.

Предлагаемый преобразователь работает следующим образом.The proposed Converter works as follows.

На входы 1 параллельным кодом подаютс  тетрады входного двоично-дес тичного числа. Разр ды этого числа поступают на входы определенных разр дов сумматоров различных  русов, Соответствующие св зи отражены в таблице о В результате сложени  весов различных разр дов двоично-дес тичного числа формируютс  коды  русов сумматоров , которые, распростран  сь по схеме преобразовател , образуют выходной двоичный код.Tetrades of an input binary-decimal number are fed to inputs 1 by a parallel code. The bits of this number are fed to the inputs of certain bits of adders of different rus. Corresponding links are reflected in the table C. As a result of combining the weights of different bits of a binary decimal number, adder rus codes are formed, which, distributed according to the converter circuit, form the output binary code .

Оценим врем  работы преобразовател  дл  входного числа 707, следующие временныеLet us estimate the operation time of the converter for the input number 707, the following time

врем  задержки распространени  сигнас переpropagation delay time

использу  параметры: о „ using parameters: o „

ла в трехвходовом сумматоре носом; ьз - врем  задержки распространени  сигнала в трехвходовом сумматоре без переноса.la in the three-way adder nose; ss is the delay time of signal propagation in a three-input adder without transfer.

Дл  предлагаемого преобразовател  при преобразовании числа 707 наиболее долгой  вл етс  цепь установлени на выходе сигнала 1 разр да 2 преFor the proposed converter, when converting the number 707, the longest is the chain of setting at the output of the signal 1 bit 2 pre

об Labout l

 руса с переносом, второго  руса без переоПразованного кода: сумматор Z| третьего  руса без переноса, сумматоры 2 и 2 второго сумматор 2J|russa with transfer, second rusa without reapplied code: adder Z | the third Rus without a transfer, adders 2 and 2 of the second adder 2J |

носа, сумматор 2 первого  руса с переносом, сумматор 1 первого  руса без переноса.nose, adder 2 of the first rusa with transfer, adder 1 of the first rusa without transfer.

Врем  преобразовани  предлагаемого преобразовател Conversion time of the proposed converter

, 43,„., 43, „.

5five

00

5five

4Q 304Q 30

3535

5050

5555

При аппаратном расширении диапазона преобразовател  св зи имеющейс  части преобразовател  сохран ютс  неизменными . Это дает возможность наращивать схему преобразовател  до того уровн , который позволит осуществл ть преобразование заданного числа Если создать фрагменты преобразовател , состо щие из трехвходовых двоичных сумматоров, соединенных, например, в р ды по схемам а и б (фиг. 4) или другие фрагменты, то с помощью таких Фрагментов можно скомпоновать преобразователь на любое заданное число.When hardware expands the range of the communication converter, the available parts of the converter remain unchanged. This makes it possible to expand the converter circuit to the level that will allow the conversion of a given number. If you create transformer fragments consisting of three-input binary adders connected, for example, to rows along schemes a and b (Fig. 4) or other fragments, then with the help of such Fragments it is possible to arrange the converter for any given number.

Предлагаема  схема преобразовател  позвол ет практически неограниченно расширить диапазон преобразовани .The proposed converter circuit allows an almost unlimited expansion of the conversion range.

Claims (1)

Формула изобретени Invention Formula Преобразователь двоично-дес тичного кода в двоичный, содержащий  русы двоичных сумматоров, выполненных из последовательно соединенных одноразр дных сумматоров, причем вход младшего разр да преобразовател   вл етс  выходом младшего разр да преобразовател , выходы сумматора первого  руса  вл ютс  выходами старших разр дов преобразовател , отличающийс  тем, что, с целью повышени  быстродействи  и расширени  диапазона преобразовани , в нем сумп-4 матор К-го  руса ( - -) содержитA binary-decimal-to-binary converter containing binary binary adders made of series-connected single-digit adders, the low-order input of the high-resolution converter being the low-resolution output of the high-quality converter, the output of the first-word totalizer that, in order to increase speed and expand the range of conversion, in it the soump-4 K-rus material (- -) contains Р(К)п+1-2К разр дов, где п - число разр дов выходного кода преобразовател , выход переноса сумматора К-го  руса соединен с первым входом старшего разр да сумматора (К-1)-го  руса , выход i-ro разр да ((K)) сумматора К-го  руса соединен с первым входом (i+1)-ro разр да сумматора (K-l)-ro  руса, первый и второй входы j-ro разр да сумматора К-го  руса ( дл  первых входов сумматоров всех  русов, кроме последнего, и j(l-P(K)) дл  вторых входов сумматоров всех  русов и первых входов сумматора последнего  руса) соединены с входом преобразовател , двоичное представление дес тичного веса кото 6057P (K) n + 1-2K bits, where n is the number of bits of the output code of the converter, the transfer output of the K-th accumulator is connected to the first input of the senior bit of the adder (K-1) -th Rus, i-ro output bit ((K)) of the adder of the K-th Russ is connected to the first input of the (i + 1) -ro bit of the adder (Kl) -ro of the Rus, the first and second inputs of the j-ro bit of the adder of the K-th race (for the first the inputs of the adders of all Russ except the last, and j (lP (K)) for the second inputs of the adders of all Russ and the first inputs of the adder of the last Rus) are connected to the input of the converter, the binary representation e koto weight of 6057 рого содержит величину 2 Ч причём такого, который не соединен с входом соответствующего веса q-ro  руса (), вход переноса сумматора третьего  руса соединен с входом п того разр да преобразовател .It contains 2 of which, which is not connected to the input of the corresponding weight q-ro rus (), the transfer input of the third rus adder is connected to the input of the fifth digit of the converter. Входы прео&разобател Preo & Breaker Inputs а 66 г д е жзи к л м a 66 g d e ji to l m оооо о о о о о о о оooo oh oh oh oh oh oh СумматорыAdders О П р оооAbout P ooo С Т У РС Т У Р ООООOOOO О ОООAbout LLC иand тt 11eleven ГR Д.D. Ярус тTier t SLSL 11 Л11 L 9руС 149us 14 ЯРУС LTier l 2}-Я- -Ј2} -I- -Ј I I I II I I I Л 11L 11 ТT Г-Г у уMr. Yy ,/, / Выходы преобраьобател  Фиг.Transducer Outputs FIG. -№№№ -№S-fr-№№№ -№ S-fr -frfr -щ-frfr -c -й- -о-йs-th г тгg hr ттtt TTTT II ТГTg (°(° «n(b "N (b f virsujpgatDdfOidu iigoxngf virsujpgatDdfOidu iigoxng foffdnfoffdn ЬэМкLemk SrtdSrtd 9 Й 5 Л/«/«Д/ Йи9 Y 5 L / "/" D / Yi .Sr.l S8 8 °,Sg..Sr.l S8 8 °, Sg. / mrsupgoeodfoadumgoxg/ mrsupgoeodfoadumgoxg /./. 9Ц2.Ц9TS2.Ts