SU1425845A1 - Device for convolution of binry code to modulo k code - Google Patents
Device for convolution of binry code to modulo k code Download PDFInfo
- Publication number
- SU1425845A1 SU1425845A1 SU864107828A SU4107828A SU1425845A1 SU 1425845 A1 SU1425845 A1 SU 1425845A1 SU 864107828 A SU864107828 A SU 864107828A SU 4107828 A SU4107828 A SU 4107828A SU 1425845 A1 SU1425845 A1 SU 1425845A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- modulo
- inputs
- outputs
- bit
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при построении систем передачи и переработки дискретной информации. Цель изобретени - расширение области применени устройства за счет возможности получени произвольного значени модул К. Устройство содержит блок 1 преобразовани двоичного кода в два г-разр д ных кода и блок 2 суммировани по моду- лю К, содержащий узел 3 свертки двух г-разр дных кодов в (jlog (К+1) + 1)- .разр дньй код и преобразователь двоичного кода в код по модулю К, входы 5 и выходы 6. 3 ил.The invention relates to the field of automation and computer technology and can be used in the construction of systems for the transmission and processing of discrete information. The purpose of the invention is to expand the field of application of the device due to the possibility of obtaining an arbitrary value of the module K. The device contains a binary code conversion unit 1 into two g-bit codes and a modulo K summation unit 2 containing a node 3 convolutions of two g-bits the codes in (jlog (K + 1) + 1) are the code and the converter of the binary code in the code modulo K, the inputs 5 and the outputs 6. 3 Il.
Description
.J.J
Фиг.11
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении систем передачи и переработки дискрет- ной информадаи.The invention relates to automation and computing and can be used to build systems for the transmission and processing of discrete information.
Цель изобретени - расширение области применени устройства за счет возможности получени произвольного значени модул The purpose of the invention is to expand the field of application of the device due to the possibility of obtaining an arbitrary value of the module
На фиг, 1 показана схема устройства дн свертки 24 разр дного двоичного кода в код по модулю К 5; на фиг;, 2 схема устройства дл свертки 30-разр дного двоичного ко- да в код по модулю К 11; на фиг.З ::скема узла свертки двух г-разр дных :1содов в (llogg (К+1)+1)5 разр дный код дл случа модул , .Fig. 1 shows the layout of the device for the day convolution of 24 bit binary code into a code modulo K 5; FIG. 2, a schematic of the device for convolving a 30-bit binary code into a code modulo K 11; in FIG. 3 ::: Skeme convolution node of two r-bit ones: 1 soda in (llogg (K + 1) +1); 5 bit code for the case of a module,.
Устройство дл свертки двоичного кода в код по модулю К содержит блок преобразовани двоичного кода в два Г разр дньпс кода и блок 2 суммирова- lOM по модулю Kj, включающий узел 3 свертки двух г-разр дных кодов вA device for convolving a binary code into a code modulo K contains a binary code conversion unit at two G of a bit of a code and a block 2 summing lOM modulo Kj, including a node 3 of convolution of two g-bit codes in
; Qlog2 |(K+1) + 1)-разр дный код и преобразователь 4 двоичного кода в код :по модулю Кэ входы 5 и выходы 6.; Qlog2 | (K + 1) + 1) -digit code and converter 4 of binary code to code: modulo Ke inputs 5 and outputs 6.
БЛОК 1 преобразовани двоичного кода в два г разр дных кода, гдеBLOCK 1 converts binary code to two g bits of code, where
т - мощность множества значений остатков по модулю К исходного кода, содержит t русов сумматоров, причем сумматоры первого руса соединены с входами устройства с весами, имеющи- одинаковые значени остатков по модулю входы сумматоров i-ro руса (1 i t) соединены с выходами сумматоров предыдущих русов или выходами сумматоров предьдущих русов и входами устройства с весами, име ющими одинаковые значени остатков по модулю К, выходы сумматоров по- ,следнего руса вл ютс выходами блока соответствующего веса,t is the power of the set of values of residues modulo K of the source code, contains t Russ of adders, the adders of the first Russ being connected to the inputs of the device with weights, having the same values of the residues modulo the inputs of the adders of the i-ro Rus (1 it) are connected to the outputs of the adders the previous outputs or the outputs of previous accumulators and the inputs of the device with weights having the same modulo K residues, the outputs of the last and last accumulators are the outputs of a block of corresponding weight,
Узел 3 свертки двух г-разр дных кодов в ( jlogJ,())-paзp дный содержит сут-ьматоры двоичных чисел, соединенные последовательно, причем входы i-ro разр да первого сумматора входами узла с весом СО (2- ) modK (i 1,2, ..,, г), вь ходы последнего сумматора вл ютс выходами узла7 выходы сумматор ( J 5: 1) с W соединены с входми тех разр дов последующих сумматоров , длк которых сумма весов входов по модулю К равна, (W)raodKNode 3 convolutions of two r-bit codes in (jlogJ, ()) - each case contains day binary numbers connected in series, and the inputs of the i -ro of the first adder are the inputs of the node with the CO (2-) modK (i 1,2, .., d), the last adder moves are the outputs of the node 7 the outputs of the adder (J 5: 1) with W are connected to the inputs of those bits of the subsequent adders for which the sum of the weights of the inputs modulo K is equal to, (W ) raodK
Преобразователь 4 двоичного кода в код по модулю К содержит пороговый блок 7, соединенный входами с входами преобразовател , а выходом - с входами сумматора 8 с номерами, соответ- ствуюпщми номерам едиштеных разр дов двоичного представлени числаConverter 4 binary code to code modulo K contains a threshold unit 7 connected by inputs to the inputs of the converter, and output to inputs of the adder 8 with numbers corresponding to the numbers of the single bits of the binary representation of
(|с4(1С ..(| с4 (1С ..
2 .-К, втора , группа входов2.-K, second, group of inputs
сумматора 8 соединена с 3 ) -- входами преобразовател с весами 2 (4i 0,1, ,.., llogjCK+DC -1). Пороговый блок 7 представл ет собой.пороговый элемент с весами входов 2 (i 0,1,.,., log CK+Dt ) и порогом и может иметь любую известную структуру.adder 8 is connected to 3) - converter inputs with weights 2 (4i 0,1,, .., llogjCK + DC -1). The threshold unit 7 is a threshold element with weights of inputs 2 (i 0,1,.,., Log CK + Dt) and a threshold and can have any known structure.
На фиг. 1-3 обозначены также сумматоры 9-30.FIG. 1-3 denoted as adders 9-30.
Устройство работает следующим образом .The device works as follows.
При подаче на входы 5 устройства двоичного кода блок I преобразует его в два г-разр дных кода, причемWhen a binary code device is fed to the inputs 5, block I converts it into two g-bit codes, and
(х;2 - )TnodK ( +,(x; 2 -) TnodK (+,
i() ( i () (
/modK,/ modK,
,,
5five
00
где x; , Уу, ,where x; , Woo,
у - значение j-ro разр да с-гоy - the value of the j-ro bit yes-th
кода на выходах блока 1. Коды с выходов блока 1 преобразовани двоичного кода в два г-разр д-- ных кода пост ппают на входы узла 3 свертки двух г-разр дных кодов в- Cjlogj (К+1)11+1)разр дньй блока 2 суммировани по модулю К, который формирует на своих вькодах , Qlogj ()t + 1)paзp дньй код z, при- ,чем , the code on the outputs of block 1. The codes from the outputs of block 1 on the conversion of the binary code to two g-bit post codes are written to the inputs of node 3 convolutions of two g-bit codes in - Cjlogj (K + 1) 11 + 1) The unit of block 2 is the summation modulo K, which forms on its codes, Qlogj () t + 1) a parity code of z, with, than,
п . ,.Дни)и , P . .Day) and
(ZIx;2 )modK ( 21 )modK. , (ZIx; 2) modK (21) modK. ,
Код с выходов узла 3 свертки по- iCTynaeT на входы преобразовател 4 двоичного кода в код по модулю К, который формирует выходной сигнал. Если на входы блока 4 поступает код Z К, то на выкоде порогового блока 7 формируетс нулевой сигнал и код с входов блока 4 проходит на выходы сумматора 8 без изменений. Если на входы блока 4 поступает код z г К, то на выходе порогового блока 7 формируетс единичный сигнал, поступающий на группу входов сумматора 8, при этом на выходах сумматора 8 формируетс код числа Z-K, равный остатку по модулю К кода на входах блока 4The code from the outputs of node 3 convolutions is iCTynaeT to the inputs of the converter 4 of binary code modulo K, which generates the output signal. If the code Z K is fed to the inputs of block 4, then a zero signal is generated at the output of the threshold block 7 and the code from the inputs of block 4 passes to the outputs of the adder 8 without changes. If code 4 g K arrives at the inputs of block 4, then a single signal is generated at the output of threshold block 7 arriving at a group of inputs of adder 8, while a code of Z-K number equal to modulo K of the code 4 at the inputs of block 4 is formed at the outputs of adder 8
Пусть, например, единичные сигналы поданы на входы х, х, х, х,Let, for example, single signals are applied to the inputs x, x, x, x,
х, 15 2- устройства дл свертки двоичного кода в код по модулю К Зг изображенного на фиг, 2, Это вызывает единичные сигналы на выходах и переноса сумматоров 15, 22, выходах суммы сумматоров 16-21 и 23, выходах переноса сутчматоров 24--26, выходах суммы сумматоров 27-29 и выходе суммы и выходе переноса сумматора 30 блока 1 пре образов ни двоичного кода в два г раэр дных (). Коды с выходов блока 1 поступают на входы сумматора 9 узла 3 свертки двух г-разр дкых кодов в (. К.+ )1 + разр дный, что вызывает единичные сигналы, на его выходах s, и р, при этом единичные сигналы по вл ютс на выходах суммы Sj сумматоров 10 и 11с Код с выходов сумматора 11 поступает на входы преобразовател 4 двоичного кода в код по модулю К, поскольку он меньше К, то единичньй сигнал с выхода Sj сумматора 11 проходит на. выход Sj сумматора 8, Прн этом на выходах 6 устройства по вл етс код числа 2, равный остатку по модулю 5 входного кодаx, 15 2- devices for convolving a binary code into a code modulo K Zg depicted in FIG. 2 This causes single signals at the outputs and transfer of adders 15, 22, outputs of the sum of adders 16-21 and 23, outputs of transfer of matchmators 24-- 26, the output of the sum of the adders 27-29 and the output of the sum and the output of the transfer of the adder 30 of the block 1 of the binary code sample into two grades (). Codes from the outputs of block 1 are fed to the inputs of the adder 9 of node 3 of convolution of two r-bit codes in (. K. +) 1 + bit, which causes single signals, at its outputs s, and p, with single signals At the outputs of the sum Sj of adders 10 and 11c. The code from the outputs of adder 11 is fed to the inputs of converter 4 of binary code into code modulo K, since it is less than K, the single signal from the output Sj of adder 11 passes to. the output Sj of the adder 8, the code of the number 2 equal to the remainder modulo 5 of the input code appears at the outputs of the device 6
Таким образом, устройство обеспечивает свертку, любого двоичного кодаThus, the device provides convolution of any binary code
в том числе и ненат; рального, в код по любому модулю к,including Nenat; this, in the code for any module k,
5 ормула изобретени 5 formula of the invention
Устройство дл свертки двоичного кода в код по модулю К, содержащее блок преобразовани двоичного кодаA device for convolving a binary code into a code modulo K comprising a binary code conversion unit
в два г-разр дных кода (г - мощность множества значений остатков по модулю К исходного кода) и блок суммировани по модулю К, выходы которого вл ютс выходами устройства, а вхо™two g-bit codes (g is the power of the set of residual values modulo K of the source code) and the modulo K modulation block whose outputs are device outputs and input ™
ды подключены к выходам блока преобразовани двоичного кода в два г-раз- р дных кода, входы которого соединены с входами устройства, отличающеес тем, что, с целью расширени области применени устройства за счет возможности использовани произвольного значени - К, блок суммировани по модулю К содержит узел свертки двух г-разр дных кодов в Qlog (К+1))You are connected to the outputs of a binary code conversion block into two G-bits, the inputs of which are connected to the inputs of the device, characterized in that, in order to expand the field of application of the device due to the possibility of using an arbitrary value K, contains a convolution node of two r-bit codes in Qlog (K + 1))
разр дньй код и преобразователь двоичного кода в код по модулю К, вы- ходы которого вл ютс выходами блока суммировани по модулю К, р. входы соединены с выходами узлаThe bit code and the binary code to modulo K converter, whose outputs are the outputs of the modulo-sum block, p. inputs connected to the node outputs
свёртки двух г-разр дных кодов вconvolutions of two G-bit codes in
(Jlogj(K+1)C +1)-разр дный код, вхо- ды которого вл ютс входами блока суммировани МО модулю К,(Jlogj (K + 1) C +1) -digit code, the inputs of which are the inputs of the summation block MO to the module K,
-5-five
Фиг.11
11Ш11Ш
.« . "
..
«S .g . “S .g.
Сч|Sc |
-iii Ы ,-iii s
«/ t/a M "/ T / a M
. .gl. .gl
LL
.r- «y-.r- “y-
to сУ со ojto su with oj
IH -H «il i)l a- 1 | -4tp|- оэК IH-H "il i) l a- 1 | -4tp | - CEC
t- eo V at- eo V a
..
II
vv
Г «si-g tSf dsfe гG "si-g tSf dsfe g
|уууы1|11|1 1,||1| ууу1 | 11 | 1 1, || 1
tntn
« t"T
д- y gd- y g
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864107828A SU1425845A1 (en) | 1986-06-12 | 1986-06-12 | Device for convolution of binry code to modulo k code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864107828A SU1425845A1 (en) | 1986-06-12 | 1986-06-12 | Device for convolution of binry code to modulo k code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1425845A1 true SU1425845A1 (en) | 1988-09-23 |
Family
ID=21252914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864107828A SU1425845A1 (en) | 1986-06-12 | 1986-06-12 | Device for convolution of binry code to modulo k code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1425845A1 (en) |
-
1986
- 1986-06-12 SU SU864107828A patent/SU1425845A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 966700, кл. G 06 F 11/08, 1980. - Журавлев Ю.П. и др. Надежность и контроль ЭВМ. - М.гСоветское радио, ,1978, Со 113-114, рис. 3.11. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0007726A1 (en) | Digital apparatus approximating multiplication of analog signal by sine wave signal and method | |
US4507746A (en) | Programmable matched filter for binary phase-coded signals | |
US4646327A (en) | Waveform shaping apparatus | |
TW346572B (en) | Computer processor having a pipelined architecture which utilizes feedback and method of using same | |
SU1425845A1 (en) | Device for convolution of binry code to modulo k code | |
SU1667059A2 (en) | Device for multiplying two numbers | |
SU1193663A1 (en) | Adder for compressed codes | |
SU1584107A2 (en) | Code converter | |
SU1136153A1 (en) | Device for calculating value of function x = square root of sum of two squared numbers | |
SU752329A1 (en) | Number comparing device | |
SU1476614A1 (en) | Binary code converter | |
SU1432785A1 (en) | Device for detecting errors | |
SU1569822A1 (en) | Device for counting units in binary number | |
SU1587640A1 (en) | Device for convolution of binary code to module code | |
SU1315971A1 (en) | Digital coordinate transformer | |
RU2004945C1 (en) | Binary code/differential-difference code converter | |
SU1580347A1 (en) | Device for comparison of numbers | |
SU1005040A1 (en) | Sine-cosine converter | |
SU1193659A1 (en) | Device for comparing two n-bit binary numbers | |
SU1494004A1 (en) | Device for extracting square root | |
RU2022340C1 (en) | Vector modulus computer | |
SU1134941A1 (en) | Device for detection and correction of errors in variable-position code | |
SU1501278A1 (en) | Reversible binary-decimal to binary code converter | |
SU1193665A1 (en) | Device for summing binary numbers | |
RU2045771C1 (en) | Device for generation of modulo-five remainder |