SU1262511A1 - Interface for linking two electronic computers - Google Patents
Interface for linking two electronic computers Download PDFInfo
- Publication number
- SU1262511A1 SU1262511A1 SU853873965A SU3873965A SU1262511A1 SU 1262511 A1 SU1262511 A1 SU 1262511A1 SU 853873965 A SU853873965 A SU 853873965A SU 3873965 A SU3873965 A SU 3873965A SU 1262511 A1 SU1262511 A1 SU 1262511A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- group
- register
- decoder
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНЫХ МАШИН (ЭВМ), содержащее два интерфейсных блока, в каждый из которых входит узел приемопередающих усилителей , дещифратор управл ющих сигналов, дещифратор адреса, регистр состо ни , коммутатор , регистр данных вывода, причем магистральна группа входов-выходов узла приемопередающих усилителей каждого интерфейсного блока соединена с информационными входами-выходами соответствующей ЭВМ, группа информационных выходов , группа выходов состо ни , группа адресных выходов и группа управл ющих выходов узла приемопередающих усилителей соединены соответственно с группами информационных входов регистра данных вывода, регистра состо ни , дешифратора адреса и дешифратора управл ющих сигналов , а группы выходов коммутатора и дешифратора управл ющих сигналов соединены соответственно с группами информационных и управл ющих входов узла приемопередаточных усилителей, первый, второй- и третий выходы дешифратора управл ющих сигналов соединены соответственно с синхровходами регистра данных вывода, коммутатора и регистра состо ни , выход дещифратора адреса соединен со стробирующим входом дешифратора управл ющих сигналов, выход разр да идентификации регистра состо ни соединен с информационным входом коммутатора , выходы регистра даннь1х вывода соединены с первой группой информационных входов коммутатора, отличающеес тем, что, с целью повышени достоверности обмена информации между ЭВЛ, в каждый интерфейсный блок введены регистр данных ввода и две группы шинных формирователей, причем выходы регистра данных вывода соединены с информационными входами iiniHных формирователей первой группы, вы.чоды которых соединены с второй группой информационных входов коммутатора, четвертый выход дешифратора управл ющих сигналов соединен с управл ющими входами шинных формирователей первой группы, выходы шинных формирователей второй группы соединены с соответствующими информационФ ными входами регистра данных ввода, вы (Л ходы которого соединены с третьей группой информационных входов коммутатора и с соответствующими информационными входами шинных формирователей второй группы, п тый выход дешифратора управл ющих сигналов одного интерфейсно1-о блока соединен с входом стробировани реГС гистра состо ни и синхровходом регистра О5 данных ввода другого интерфейсного блоN3 С71 ка, выходы разр дов «ошибка передачи и «Готовность обмена регистра состо ни одного интерфейсного блока соединены соответственно с входами разр дов «Ошибка передачи и «Готовность обмена регистра состо ни другого интерфейсного блока , четвертый выход дешифратора унравл юших сигналов одного интерфейсного блока соединен с управл ющими входами П1ИННЫХ формирователей второй группы другого интерфейсного блока, входы-выходы шинных формирователей первой и второй групп одного интерфейсного блока соединены с входами-выходами шинных формирователей второй и первой групп другого интерфейсного блока.DEVICE FOR COUPLING TWO electronic computer (PC), comprising two front-end unit, each of which includes a transceiver amplifier node deschifrator control signals deschifrator addresses, register states, the switch, the register output data, wherein the trunk group of inputs-outputs The node of the transceiver amplifiers of each interface unit is connected to the information inputs-outputs of the corresponding computer, a group of information outputs, a group of state outputs, a group of address outputs and groups and the control outputs of the transceiver amplifier unit are connected respectively to the information inputs of the output data register, the status register, the address decoder and the control signal decoder, and the switch output and control decoder groups are connected to the information transducer amplifier and control input groups, respectively , the first, second and third outputs of the decoder control signals are connected respectively to the clock inputs of the output data register, the switch and the status register, the address of the address decipher is connected to the gate of the decoder of the control signals, the output of the identification of the register of the state register is connected to the information input of the switch, the outputs of the register of the data output are connected to the first group of information inputs of the switch, characterized in that the reliability of information exchange between EVL; an input data register and two groups of bus drivers are entered into each interface unit, the outputs of the output data register are connected to by the input inputs of iiniH shapers of the first group, the outputs of which are connected to the second group of information inputs of the switch, the fourth output of the decoder of control signals connected to the control inputs of the bus drivers of the first group, the outputs of the bus drivers of the second group are connected to the corresponding information inputs of the input data register, you (L which moves are connected with the third group of information inputs of the switch and with the corresponding information inputs of the bus drivers second groups, the fifth output of the decoder of control signals of one interface-1 block is connected to the input gateway of the state history hub and the synchronous input of the O5 register of input data of another interface block N71 C71, the outputs of the bits "transmission error and readiness of the exchange of the register of one interface block The transmission error and the readiness to exchange the state register of another interface unit are connected respectively to the inputs of the bits; the fourth output of the decoder of the signals of one interface unit is connected to channeling yuschimi inputs P1INNYH formers of the second group of other interface unit, input-output bus drivers of the first and second groups of one interface unit connected to the inputs-outputs of the bus drivers of the first and second groups of another interface unit.
Description
Изобретение относитс к вычислительной технике и может найти применение в вычислительных системах.The invention relates to computing and can be used in computing systems.
Целью изобретени вл етс повышение достоверности обмена информацией между ЭВМ.The aim of the invention is to increase the reliability of information exchange between computers.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Устройство содержит первый и второй интерфейсные блоки 1 и 2, каждый из которых включает узел приемопередающих усилителей 3, дешифратор 4 управл юш,их сигналов, дешифратор 5 адреса, регистр 6 данных вывода, регистр 7 состо ний, коммутатор 8, регистр 9 данных ввода, группы шинных формирователей 10 и И. Устройство также содержит входы-выходы 12-19 интерфейсных блоков, двунаправленные шины 20 и 21 - шины данных. Интерфейсные блоки 1 и 2 подключены соответственно к ЭВМ 22 и 23.The device contains the first and second interface blocks 1 and 2, each of which includes a node of transceiver amplifiers 3, a decoder 4 controls, their signals, an address decoder 5, an output data register 6, a status register 7, a switch 8, an input data register 9, groups of bus formers 10 and I. The device also contains inputs-outputs 12-19 of the interface units, bidirectional tires 20 and 21 - data buses. Interface units 1 and 2 are connected respectively to the computer 22 and 23.
Обмен информацией между ЭВМ осуществл етс в программном режиме и включает в себ адресный цикл и цикл приема или передачи данных.The exchange of information between computers is carried out in software mode and includes an address cycle and a cycle of receiving or transmitting data.
Со стороны ЭВМ в каждом интерфейсном блоке программно доступными вл ютс регистр 7 состо ний, регистры 6 и 9 данных вывода. При считывании информации из регистра 9 в режиме контрол соответствуюш .им образом включаютс двунаправленные шинные формирователи 10 и 11 и производитс чтение информации, хран щейс в регистре 9 данных ввода, в ту ЭВМ, котора произвела запись в этот регистр информации.On the computer side, in each interface unit, the programmatically accessible are the status register 7, the output data registers 6 and 9. When reading information from register 9 in the monitoring mode, the bidirectional bus drivers 10 and 11 are respectively included in the monitor and the information stored in the input data register 9 is read into the computer that has written the information register.
Дл обращени к любому из регистров, ЭВМ в адресном цикле операции помещает адрес необходимого регистра, старшие разр ды которого указывают на принадлежность этого адреса к области адресов интерфейсного блока, куда входит регистр, а младшие разр ды - на конкретный регистр, к которому идет обращение. В случае соответстви адресов дешифратора 5 адреса ЭВМ выдает на дешифратор 4 управл ющих сигналов сигнал выборки устройства.To access any of the registers, the computer in the address cycle of the operation places the address of the required register, the high-order bits of which indicate that this address belongs to the address area of the interface unit, which includes the register, and the lower-order bits - to the specific register that is being accessed. If the addresses of the decoder 5 correspond to the address, the computer outputs to the decoder 4 control signals a device sampling signal.
Дешифратор 4 управл ющих сигналов производит выбор необходимого регистра интерфейсного блока и, в зависимости от вида операции, проводимой ЭВМ, производит либо запись информации в выбранный регистр, либо считывание из него данных .The decoder 4 control signals selects the required register of the interface unit and, depending on the type of operation performed by the computer, either writes information to the selected register or reads data from it.
Дешифратор 4 управл ющих сигналов обеспечивает также выдачу в ЭВМ синхросигнала , позвол ющего машине судить о правильности проводимого цикла обращени к устройству.The decoder 4 control signals also provides a sync signal to the computer, allowing the machine to judge the correctness of the cycle of access to the device.
Устройство работает следующим образомThe device works as follows
При включении питани или по сигналу начальной установки, поступающему в интерфейсные блоки 1 и 2 от управл ющих ими ЭВМ, регистры 7 состо ний каждого изWhen the power is turned on or the initial setup signal arrives at the interface units 1 and 2 from the computers controlling them, the state registers 7 of each
интерфейсных блоков 1 и 2 выставл ют на выходах 16 сигналы готовности интерфейсных блоков к приему информации, с выхода 16 одного интерфейсного блока сигнал готовности поступает через входы 17 в регистр 7 состо ний другого интерфейсного блока.interface blocks 1 and 2 expose the outputs of the readiness of the interface blocks at the outputs 16 to receive information; from the output 16 of one interface block, the readiness signal is fed through inputs 17 to the 7 state register of the other interface block.
При необходимости, например, передать слово информации из ЭВМ 22 в ЭВМ 23 управл юща программа ЭВМ 22 опращивает регистр 7 состо ний интерфейсного блока 1 и анализирует его на наличие сигнала «готовность вывода. В случае наличи такого сигнала ЭВМ проводит операцию записи информации в регистр 6 данных вывода . Эта информаци поступает на информационные входы шинных формирователей 10 первой группы и, так как на его управл ющем входе сигнал «Считывание контрольной информации отсутствует, передаетс на вторую двунаправленную шину 21 данных первого интерфейсного блока и первую двунаправленную шину 20 данных второго интерфейсного блока.If necessary, for example, to transfer the information word from the computer 22 to the computer 23, the control program of the computer 22 polls the 7 state register of the interface unit 1 and analyzes it for the presence of an output readiness signal. In the case of the presence of such a signal, the computer performs an operation of recording information in the output data register 6. This information is fed to the information inputs of the bus drivers 10 of the first group and, since at its control input the signal "Read control information is absent, is transmitted to the second bidirectional data bus 21 of the first interface unit and the first bidirectional data bus 20 of the second interface unit.
Так как сигнал «считывание контрольной информации на управл юших входах шинных формирователей 11 второй группы второго интерфейсного блока отсутствует, то информаци , поступающа по первой двунаправленной шине 20, данных, будет транслироватьс , соответственно, на входы регистра 9 данных ввода интерфейсного блока 2. Запись информации в регистр 9 данных ввода интерфейсного блока 2 будет осуществл тьс по сигналу стробировани , поступающему на вход 12 интерфейсного блока 2 с выхода 13 дешифратора 4 интерфейсного блока 1.Since the signal "read control information on the control inputs of the bus driver 11 of the second group of the second interface unit is missing, the information received on the first bidirectional bus 20 data will be transmitted respectively to the inputs of the input data register 9 of the interface unit 2. Recording information The input data register 9 of the interface unit 2 will be transmitted according to the gating signal supplied to the input 12 of the interface unit 2 from output 13 of the decoder 4 of the interface unit 1.
Управл юша программа ЭВМ 23 опрашивает регистр 7 состо ний интерфейсного блока 2 и анализирует его на наличие (Сигнала «Готовность ввода. При наличии такого сигнала ЭВМ 23 проводит операцию чтени информации из регистра 9 данных ввода интерфейсного блока 2. Выполнение операции чтени из регистра 9 данных ввода вызывает обнуление разр да «Готовность ввода регистра 7 интерфейсного блока 2 и установку на выходе 16 этого блока сигнала готовности, который, поступа на вход 17 интерфейсного блока 1 и затем в регистр 7 состо ний, может быть считан оттуда ЭВМ 22 как сигнал готовности вывода.The control program of the computer 23 polls the 7 state register of the interface unit 2 and analyzes it for availability (Signal "Readiness input. With such a signal, the computer 23 performs an operation of reading information from the input data register 9 of the interface unit 2. Performing a read operation from the data register 9 the input causes the reset of the readiness to input the register 7 of the interface unit 2 and the installation of the ready signal at the output 16 of this block, which, at the input 17 of the interface block 1 and then into the state register 7, can be read from ud computer 22 as the output signal of readiness.
Далее ЭВМ 22 вновь может осуществить передачу слова информации в ЭВМ 23.Next, the computer 22 can again carry out the transfer of the word information in the computer 23.
В случае, если ЭВМ 22 необходимо убедитьс в правильности переданной в ЭВМ 23 информации, т.е. фактически той, котора была записана в регистр 9 данных ввода интерфейсного блока 2 и затем считана оттуда в ЭВМ 23. ЭВМ 22 проводит операцию чтени информации из регистра 9 интерфейсного блока 2, при которой дешифратор 4 выдает сигнал «Считывание контрольной информации, который поступает на управл ющие входы шинных формирователей 10 первой группы, выход 18 интерфейсного блока 1, входы 19 интсрфейспого блока 2 и управл ющие входы щинных формирователей 11 второй группы интерфейсного блока 2. Этим сигналом измен етс направление передачи указанных щинных формирователей , и информаци с выхода регистра 9 данных ввода интерфейсного блока 2 поступает на вход коммутатора 8 интерфейсного блока 1 через щинные формирователи 11 интерфейсного блока 2 и шинные формирователи 10 интерфейсного блока 1, а затем через узел приемопередающих усилителей 3 в ЭВМ 22. Последн сравнивает информацию, считанную таким образом из регистра 9 данных ввода, с той, котора была туда записана. В случае совпадени информации ЭВМ 22 может продолжить обмен с ЭВМ 23. Если же обнаружено несоответствие полученной информации той, котора записывалась, ЭВМ 22In case the computer 22 needs to be convinced of the correctness of the information transmitted to the computer 23, i.e. in fact, the one that was recorded in the register 9 of the input data of the interface unit 2 and then read from there to the computer 23. The computer 22 performs an operation of reading information from the register 9 of the interface unit 2, in which the decoder 4 generates the signal "Read control information input inputs of bus formers 10 of the first group, output 18 of interface unit 1, inputs 19 of interfacial unit 2 and control inputs of community drivers 11 for the second group of interface unit 2. This signal changes the direction of transmission These data sources and information from the output of the register 9 of the input data of the interface unit 2 are fed to the input of the switch 8 of the interface unit 1 through the field supply drivers 11 of the interface unit 2 and bus drivers 10 of the interface unit 1, and then through the node of the transmit-receive amplifiers 3 in the computer 22. Last compares the information read in this way from register 9 of input data with that which was written there. If the information of the computer 22 coincides, it can continue the exchange with the computer 23. If a discrepancy is found between the information received and the one that was recorded, the computer 22
устанавливает в «1 разр д «Ошибка передачи в регистре 7 состо ний интерфейсного блока 1 и на выходе 14 интерфейсного блока 1 по вл етс сигнал «Ошибка передачи , который поступает на вход 15 интерфейсного блока 2 и затем в регистр 7 состо ний .sets to "1 bit" The transmission error in the 7 register of the interface unit 1 and the output 14 of the interface unit 1 shows the "Transmission error" signal, which is fed to the input 15 of the interface unit 2 and then to the 7 state register.
При чтении в регистре 7 состо ний единичного разр да «Ошибка передачи ЭВМWhen reading in the register of 7 states of the single bit “Error of transmission of the computer
23 в зависимости от алгоритма управл ющей программы может либо прекратить выполнение текущей программы и выдать сообщение о неисправности, либо ждать повторной посылки с тем, чтобы поместить вместо ложной информации вновь полученную. ЭВМ 22, передав в ЭВМ 23 сообщение об ошибке, в зависимости от алгоритма управл ющей программы может либо прекратить выполнение программы и выдать сообщение о неисправности, либо дождавшись23 depending on the control program algorithm, it can either stop the execution of the current program and issue a malfunction message, or wait for a second message in order to put the newly received information instead of the false information. The computer 22, having transmitted an error message to the computer 23, depending on the control program algorithm, can either stop the execution of the program and issue a malfunction message, or wait for
сигнала «готовность вывода, повторить посылку.signal "readiness output, repeat the parcel.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853873965A SU1262511A1 (en) | 1985-03-22 | 1985-03-22 | Interface for linking two electronic computers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853873965A SU1262511A1 (en) | 1985-03-22 | 1985-03-22 | Interface for linking two electronic computers |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1262511A1 true SU1262511A1 (en) | 1986-10-07 |
Family
ID=21169366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853873965A SU1262511A1 (en) | 1985-03-22 | 1985-03-22 | Interface for linking two electronic computers |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1262511A1 (en) |
-
1985
- 1985-03-22 SU SU853873965A patent/SU1262511A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1051527, кл. G 06 F 3/04, 1982. Авторское свидетельство СССР № 922716, кл. G 06 F 3/04, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975838A (en) | Duplex data processing system with programmable bus configuration | |
US4149238A (en) | Computer interface | |
KR900015008A (en) | Data processor | |
SU1262511A1 (en) | Interface for linking two electronic computers | |
KR920010977B1 (en) | Memory bus architecture | |
EP0546354A2 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
SU1176340A1 (en) | Information input-outrut device | |
SU1571600A1 (en) | Device for interfacing two computers | |
SU1487057A1 (en) | Computer/external device interface | |
KR970002410B1 (en) | Apparatus for interfacing between controller and peripheral in the computer system | |
SU1587518A1 (en) | Device for interfacing processor and group of memory units | |
SU1312591A1 (en) | Interface for linking electronic computer with peripheral unit | |
SU1295409A1 (en) | Device for organizing multiprocessor system | |
SU1401470A1 (en) | Device for interfacing a computer with peripheral apparatus | |
SU545981A1 (en) | Selector channel | |
SU1012235A1 (en) | Data exchange device | |
SU1166123A1 (en) | Interface for linking digital computer with communication lines | |
RU2039374C1 (en) | Programming interface unit having high workload | |
SU1221656A1 (en) | Multichannel device for controlling information exchange among computers | |
SU822166A1 (en) | Interface matching device | |
JP2504754B2 (en) | Central processing unit | |
SU1624468A1 (en) | Device for interfacing two digital computers | |
SU561955A1 (en) | Multiplex channel | |
SU1312589A1 (en) | Device for intercomputer data exchange | |
SU1283779A1 (en) | Interface for linking electronic computer with using equipment |