SU1198754A1 - Parallel-sequential analog-to-digital converter - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано 'в автоматизированных информационно-измерительных системах,входных устройствах ЦВМ и т.д, ⁵ The invention relates to computing and can be used in automated information-measuring systems, input devices, digital computers, etc, ⁵

Цель изобретения - повышение надежности за счет сокращения аппаратурных затрат (количества компараторов ) при сохранении точности пре— образования, а таюке повышение разрешающей способности за счет повышения числа средних разрядов.The purpose of the invention is to increase reliability by reducing hardware costs (the number of comparators) while maintaining the accuracy of conversion, and also increasing the resolution by increasing the number of average discharges.

На фиг.1 приведена структурная схема параллельно-последовательного 15 АЦП с одним средним разрядом; на фиг.2 - структурная схема параллельно-последовательного АЦП с т средними разрядами; на фиг. 3 - структурная схема функционального преобразователя; на фиг. 4 - пример выполнения блока выбора минимального напряжения.Figure 1 shows the structural diagram of the parallel-serial 15 ADC with one medium bit; figure 2 is a structural diagram of a parallel-serial ADC with m medium discharges; in fig. 3 is a block diagram of a functional converter; in fig. 4 shows an example of execution of a minimum voltage selection unit.

Аналого-цифровой преобразователь (АЦП ) на фиг.1 содержит входную шину 1, цифровые амплитудные анализаторы 2 и 3, шифраторы 4 и 5, цифроаналоговый преобразователь (ЦАП)6, источник 7 эталонных сигналов, двухвходовый формирователь 8 разностного сигнала, трехвходовый формирователь 9 разностного сигнала, функциональный преобразователь 10 напряжения, выходные шины 11, блок 12 выбора минимального напряжения и пороговый элемент 13.Analog-to-digital converter (ADC) in Fig. 1 contains input bus 1, digital amplitude analyzers 2 and 3, encoders 4 and 5, digital-to-analog converter (D / A) 6, source 7 of reference signals, two-input driver 8 of the difference signal, three-input driver 9 of the difference signal signal, the voltage converter 10, the output bus 11, the minimum voltage selection block 12 and the threshold element 13.

22

АЦП, изображенный на фиг.2; кроме элементов АЦП на фиг.1 содержит дополнительные пороговые элементы 14, дополнительные трехвходовые формирователи 15 и 16 разностного сигнала, дополнительные функциональные преобразователи 17 и 18 напряжения и дополнительный шифратор 19.The ADC shown in figure 2; in addition to the elements of the ADC in figure 1 contains additional threshold elements 14, additional three-input drivers 15 and 16 of the differential signal, additional functional converters 17 and 18 voltage and additional encoder 19.

В АЦП на фиг.1 первый вход формирователя 8 объединен с входом первого цифрового амплитудного анализатора 2 и подключен к входной шине 1, а второй вход соединен с выходом ЦАП 6, входы которого подключены к старшим разрядам выходных шин 11 и через первый шифратор 4 — к выходам первого цифрового амплитудного анализатора 2, выходы второго цифрового амплитудного анализатора че20 рез второй шифратор 5 подключены к соответствующим младшим разрядам выходных шин 11, выход блока 12 соединен с входом второго цифрового амплитудного анализатора 5, первый 25 вход - с выходом формирователя 8, а второй вход объединен с входом порогового элемента 13 и подключен к выходу функционального преобразователя 10, входы которого соот30 ветственно подключены к выходам дополнительного формирователя 9, входы которого соответственно подключены к выходу источника 7, выходу ЦАП 6 и входной шине 1, при этом 35 выход порогового элемента 13 подключен к среднему разряду выходной тины 11.In the ADC in figure 1, the first input of the shaper 8 is combined with the input of the first digital amplitude analyzer 2 and connected to the input bus 1, and the second input is connected to the output of the DAC 6, whose inputs are connected to the high bits of the output tires 11 and through the first encoder 4 to the outputs of the first digital amplitude analyzer 2, the outputs of the second digital amplitude analyzer through 20 through the second encoder 5 are connected to the corresponding low-order bits of the output bus 11, the output of block 12 is connected to the input of the second digital amplitude analyzer 5, the first 25 I d - with the output of the imaging unit 8, and the second input is combined with the input of the threshold element 13 and connected to the output of the functional converter 10, the inputs of which are respectively connected to the outputs of the additional imaging unit 9, the inputs of which are respectively connected to the output of the source 7, the output of the DAC 6 and the input bus 1, while the 35 output of the threshold element 13 is connected to the average discharge of the output layer 11.

з I 1s i 1

В АЦП (фиг.2 ) дополнительные 2 -2, где т= 2, 3, входов блока 12 объединены с соответствующими входами пороговых элемента 14 и подключены к выходам соответствующих дополнительных функциональных преобразователей 10, 17 и 18, входы которых соответственно подключены к выходам дополнительных формирователей 9, 15 и 16, первые входы которых подключены в соответствующим выходам источника 7,вторые входы объединены и подключены к выходу ЦАП 6, а третьи входы объединены и подключены к входной шине 1, при этом выходы порогового элемента 13 и дополнительных пороговых элементов 14 через дополнительный шифратор 19 подключены к средним разрядам выходных шин 11.In the ADC (Fig.2) additional 2 -2, where m = 2, 3, the inputs of block 12 are combined with the corresponding inputs of the threshold element 14 and connected to the outputs of the corresponding additional functional converters 10, 17 and 18, the inputs of which are respectively connected to the outputs additional drivers 9, 15 and 16, the first inputs of which are connected to the corresponding outputs of source 7, the second inputs are combined and connected to the output of the DAC 6, and the third inputs are combined and connected to the input bus 1, the outputs of the threshold element 13 and additional thresholds x elements 14 through an additional encoder 19 are connected to the middle bits of the output bus 11.

Пример выполнения трехвходовых функциональных преобразователей 10,An example of the execution of the three-input functional converters 10,

17 и 18 приведен на фиг.3.17 and 18 is shown in FIG.

Катод диода 20 является первым входом функционального преобразователя, а анод подключен к инвертирующему входу операционного усилителя 21, неинвертирующий вход которого соединен с общей шиной, а выход является выходом функционального преобразователя, при этом инвертирующий вход операционного усилителя 21 через первый 22 и второй 23 резисторы подключен соответственно к второму входу и выходу функционального преобразователя 10 (17, 18). Блок 12 может быть реализован на диодах и резисторах (фиг.4).The cathode of diode 20 is the first input of the functional converter, and the anode is connected to the inverting input of the operational amplifier 21, the non-inverting input of which is connected to the common bus, and the output is the output of the functional converter, while the inverting input of the operational amplifier 21 is connected via the first 22 and second 23 resistors respectively to the second input and output of the functional Converter 10 (17, 18). Unit 12 can be implemented on diodes and resistors (figure 4).

Работа АЦП (фиг. 1 и 2 ) заключается в следующем.The work of the ADC (Fig. 1 and 2) is as follows.

Старший разряд обработки АЦП осуществляет сравнение с помощью цифрового амплитудного анализатора 2 преобразуемого напряжения с эталонными уровнями старшей группы, по результатам которого формируется код старших разрядов. Этот код поступает на вход ЦАП 6, на выходе которого формируется компенсирующее напряжение, пропорциональное входному коду (коду старших разрядов), а разностный сигнал формируется на выходе формирователя 8. При этом дополнительно из входного напряжения [)_6х , компенсирующего , и дополнительных эталонных сигналов источника эталонного сигнала 7 формируют дополнительные разностные сигналы смещения от98754 *The high bit of the ADC processing performs a comparison using a digital amplitude analyzer of the 2 converted voltage with the reference levels of the senior group, the results of which form the code of the higher digits. This code is fed to the input of the DAC 6, the output of which produces a compensating voltage proportional to the input code (higher-order code), and a differential signal is generated at the output of the driver 8. In addition, the source voltage from the input voltage [) _6x the reference signal 7 form additional differential signals offset from 98754 *

носительно разностного сигнала формирователя 8 на величину ·1)_η /2.relative to the difference signal shaper 8 on the value of · 1) _η / 2.

Это обеспечивается посредством дополнительных формирователей 9, 15 ₅ и 16.This is ensured by additional drivers 9, 15 ₅ and 16.

При этом в АЦП для получения одного двоичного среднего разряда (т= 1) уровень сигнала дополнительного источника эталонных сигна— 10 лов равен (1_П / 2. Для второго варианта шаг квантования дополнительных эталонных сигналов равен и_п/4(го = 2).At the same time, in the ADC for obtaining one binary average discharge (m = 1) the signal level of the additional source of the reference signal — 10 lov (1 _P / 2. For the second variant, the quantization step of the additional reference signals is also _p / 4 (go = 2).

При этом каждый из дополнительных сигналов инвертируют и органи—In addition, each of the additional signals is inverted and organized

15 зуют группы из прямого и инверсного дополнительного сигнала, что обеспечивается формирователем 9 и дополнительными формирователями 15 и 16.15 groups of direct and inverse additional signals are provided, which is provided by shaper 9 and additional shapers 15 and 16.

Далее дополнительные разностные 20 сигналы на выходе формирователя 9,Next, additional differential 20 signals at the output of the imaging unit 9,

15 и 16, уровень которых превышает 1*_п/2(для первого устройстза ) и С^/4 (для второго устройства), формируют с помощью функциональных преобра25 зователей 10, 17 и 18 сигнал, уровень которого превышает 1)_п / 2. (для первого устройства) и 0_п /4 ( для второго устройства), а для дополнительных разностных сигналов, кото— ' 30 рые не превышают указанные уровни, эти сигналы преобразуют без изменения. Это обеспечивается структурной . организацией функциональных преобразователей 10, 17 и 18, которые ра35 ботают следующим образом.15 and 16, the level of which exceeds 1 * _p / 2 (for the first device) and C ^ / 4 (for the second device), form a signal with the help of functional converters 10, 17 and 18, the level of which exceeds 1) _p / 2. (for the first device) and 0 _p / 4 (for the second device), and for additional difference signals that do not exceed the specified levels, these signals transform without change. This is ensured by structural. organization of functional converters 10, 17, and 18, which operate as follows.

Если разностный сигнал отрицателен и поступает через резистор 22 на инверсный вход операционного усилителя 21, то при равенстве резисто40 ров 23 и 22 он без изменения поступает на выход функционального преобразователя, В это же время положительный (проннвертированный отрицательный ) разностный сигнал запира45 ет диод 20.If the difference signal is negative and goes through the resistor 22 to the inverted input of the operational amplifier 21, then if the resistors 23 and 22 are equal, it goes to the output of the functional converter without a change. At the same time, the positive (negative inverted) difference signal locks the diode 20.

Если же разностный сигнал положителен, то он поступает через резистор 22 на инверсный вход операционного усилителя 21, при этом на 5θ катоде диода 20 будет приложен отрицательный потенциал и он будет отк—If the difference signal is positive, then it goes through the resistor 22 to the inverse input of the operational amplifier 21, while the negative potential will be applied to the 5θ cathode of the diode 20 and it will open

рыт, и коэффициент передачи функционального преобразователя увеличивается на величину отношения вели55 чины резистора 22 и сопротивления диода 20. В результате на выходе функционального преобразователя будет увеличенный уровень, превышаю5 dug, and the transfer coefficient of the functional converter increases by the ratio of the magnitude of the resistor 22 and the resistance of the diode 20. As a result, the output of the functional converter will have an increased level exceeding 5

11987541198754

щий шаг квантования источника 7 эталонных сигналов.This is the quantization step of the source of 7 reference signals.

Рассмотрим более подробно процесс формирования сигналов на входе блока 12 по второму варианту.Let us consider in more detail the process of forming signals at the input of block 12 according to the second variant.

Предположим, что входной сигнал υ_βχ на входах формирователей 8,9,Suppose that the input signal υ _βχ at the inputs of drivers 8,9,

15 и 16 линейно увеличивается, например в первоначальный момент времени он находится в диапазоне о Ζ и _в%- и _к < и _л/4 . В этом случае разностный сигнал на выходе формирователя 8 минимальный, так как на прямом выходе формирователей 9,15 and 16 increases linearly, for example at the initial moment of time it is in the range of about Ζ and _in% - and _k <and _l / 4. In this case, the difference signal at the output of the driver 8 is minimal, since the direct output of the drivers 9,

15 и 16 уровни находятся в диапазонах для формирователя 8 - 0 ί и_вХ -и_к< и_п/4 ; для преобразователя 10 и_ех-0_к+ 0_п 14 ·> 0_п/4 ; для преобразователя 18 - и_вх - и_к ⁺ 2(0_п /4)эО_п/4 ; для преобразователя 17 - 0_Вх - и_к+15 and 16 levels are in the ranges for the shaper 8 - 0 _ί and _{inX -} and _k <and _n / 4; for the converter 10 and _ex- 0 _to + 0 _p 14 ·> 0 _p / 4; for the converter 18 - and _in - and _k ⁺ 2 (0 _p / 4) eO _p / 4; for converter 17 - 0 _Вх - and _к +

+ 3(υ_η /4)?и_п/4, т.е, все они будут больше ϋ_η/4, а их проинвертированный сигнал, поступая через диод 20 функционального преобразователя на инверсный вход операционного усилителя 21, приводит к формированию на его выходе увеличенного сигнала, так что блок 12 вьщеляет разностный сигнал, который поступает с выхода формирователя 8,+ 3 (υ _η / 4)? And _p / 4, i.e., they will all be greater than ϋ _η / 4, and their inverted signal, acting through the diode 20 of the functional converter on the inverse input of the operational amplifier 21, leads to the formation of its the output of the enlarged signal, so that the block 12 allocates a difference signal, which comes from the output of the driver 8,

При дальнейшем увеличении входного сигнала выражение (1) соответственно изменяется и имеет видWith a further increase in the input signal, expression (1) changes accordingly and looks like

^вх ~ к ⁷ С)_п /4; о<и_вх- и_к /4<и_п/4_; ^ in ~ to ⁷ C) _p / 4; about <and _in - and _k / 4 <and _n / 4 _;

^вх “ ⁺ 2(и« /4 )> /4;^ in “ ⁺ 2 (and“ / 4)> / 4;

• - и_к+ з(о_п /4)>11_п/4.• - and _k + s (o _n / 4)> 11 _n / 4.

'θ В результате блок 12 выделяет разностный сигнал функционального преобразователя 10.'θ As a result, block 12 selects the differential signal of the functional converter 10.

При этом вьщеленный разностный сигнал поступает на цифровой амплитуд ный анализатор 3, где осуществляется сравнение .разностного сигнала с эталонными уровнями младшей группы, по результатам которого с помощью шифратора 5 формируется код младших разрядов.In this case, the differential signal allocated to the digital amplitude analyzer 3, where the difference signal is compared with the reference levels of the younger group, the results of which are generated using the encoder 5 to generate the code of the lower digits.

Одновременно с этим осуществляется сравнение преобразованных сигналов, которые формируются на выходахAt the same time, the converted signals that are generated at the outputs are compared.

25 функциональных преобразователей 10,25 functional converters 10,

18 и 17 с дополнительным эталонным сигналом порогового-элемента 13, и дополнительных пороговых элементов 14, по результатам которого с по30 мощью дополнительного шифратора 13 формируется код средних разрядов.18 and 17 with an additional reference signal of the threshold-element 13, and additional threshold elements 14, according to the results of which, with the help of an additional encoder 13, a code of medium bits is formed.

Фиг. 1FIG. one

11987541198754

7777

зщzsch

*]*]

7575

7676

7070

7373

ХХ-ХXX-X

/4/four

ΣΕΣΕ

7979

ΞΓΞΓ

7777

7272

Г-ЖGF

□□

кto

ΤιΤι

70(1776)70 (1776)

фи* 4fi * 4

Claims (3)

1. ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий двухвходовый формирователь разностного сигнала, первый1. PARALLEL AND CONSISTENT ANALOG-DIGITAL CONVERTER, containing a two-input differential shaper, the first вход которого объединен с входом первого цифрового амплитудного анализатора и является входной шиной, а второй вход соединен с выходом цифроаналогового преобразователя, входы которого являются соотвествующими выходными шинами старших разрядов и через первый шифратор подключены к выходам первого цифрового амплитудного анализатора, второй цифровой амплитудный анализатор, выходы которого соединены с соответствующими входами второго шифратора, выходы которого являются соответствующими выходными шинами младших разрядов, отличающийся тем, что, с целью повышения надежности, в него введены источник эталонного сигнала, трехвходовый формирователь разностного сигнала, функциональный преобразователь напряжения, пороговый элемент и блок выбора минимального напряжения, выход которого соединен с входом второго цифрового амплитудного анализатора, первый вход — с выходом двух— входового формирователя разностного сигнала, а второй вход объединен с входом порогового элемента и подключен к выходу функционального преобразователя напряжения, входы которого соответственно подключены к выходам трехвходового формирователя разностного сигнала, входы которого соответственно подключены к выходу источника эталонного сигнала, выходу цифроаналогового преобразователя и входной шине, при этом выход порогового элемента является выходной шиной среднего разряда. §the input of which is combined with the input of the first digital amplitude analyzer and is an input bus, and the second input is connected to the output of a digital-to-analog converter, the inputs of which are the corresponding output high-order buses and through the first encoder connected to the outputs of the first digital amplitude analyzer, the second digital amplitude analyzer whose outputs connected to the corresponding inputs of the second encoder, the outputs of which are the corresponding output tires of the lower digits, different In order to increase reliability, a reference signal source, a three-input differential signal shaper, a functional voltage converter, a threshold element and a minimum voltage selection unit, the output of which is connected to the input of the second digital amplitude analyzer, are entered into it, the first input - with the output of two input shaper differential signal, and the second input is combined with the input of the threshold element and connected to the output of the functional voltage converter, whose inputs, respectively, under They are connected to the outputs of a three-input differential signal shaper, whose inputs are respectively connected to the output of the source of the reference signal, the output of the digital-to-analog converter and the input bus, while the output of the threshold element is the output bus of the average discharge. § 2. Преобразователь по п.1, о т — личающийся тем, что, с целью повышения разрешающей способности преобразователя, в него введены 2^-2, где т - число средних разрядов; ш=2, 3, ..., дополнительных трехвходовых формирователей разностного сигнала, 2^т—2 дополнительных пороговых элементов, 2^т—2 дополнительных функциональных преобразователей напряжения, выполненных аналогично основному, и дополнительный шифратор, выходы которого являются выходными шинами средних разрядов, а входы соответственно подключены к выходу порогового элемента и выходам дополнительных пороговых элементов, входы которых объединены с соответствующими дополнительными входами блока выбора минимального напряжения и подключены к выходам соответствующих дополнительных функциональ-. ных преобразователей напряжения, входы которых соединены с соответствующими выходами соответствующих2. The converter according to claim 1, about t is characterized by the fact that, in order to increase the resolution of the converter, 2 ^ -2 are entered into it, where t is the number of medium digits; W = 2, 3, ..., additional three-input differential signal shapers, 2 ^tons — 2 additional threshold elements, 2 ^tons — 2 additional functional voltage converters, made similarly to the main one, and an additional encoder, whose outputs are medium-size output buses, and the inputs are respectively connected to the output of the threshold element and the outputs of the additional threshold elements, the inputs of which are combined with the corresponding additional inputs of the undervoltage selection unit and connected to the output give appropriate additional functionality. voltage converters, the inputs of which are connected to the corresponding outputs of the corresponding 5Ц ,,„11987545Ц ,, „1198754 11987541198754 дополнительных трехвходовых формиро- и диоде, катод которого является;additional three-input form and diode, the cathode of which is; вателей разностного сигнала, первые входы которых подключены к соответствующим дополнительным выходам источника эталонных сигналов, вторые входы объединены и подключены к выходу цифроаналогового преобразователя ,, а третьи входы объединены и являются входной шиной.differential signal senders, the first inputs of which are connected to the corresponding additional outputs of the source of reference signals, the second inputs are combined and connected to the output of the digital-to-analog converter, and the third inputs are combined and are the input bus. 3» преобразователь по пп.1 и 2, о т Λ’и ч а ю щ и й*с я тем, что функциональный преобразователь напряжения выполнен на операционном усилителе, первом и втором резисторах3 "converter according to claims 1 and 2, of which I and th * i with the fact that the functional voltage converter is made on the operational amplifier, the first and second resistors первым входом функционального преобразователя напряжения, а анод подключен к инвертирующему входу операционного усилителя, неинвертирующий вход которого является шиной нулевого потенциала, а выход - выходом функционального преобразователя напряжения, при этом инвертирующий вход операционного усилителя через первый и второй резисторы подключен соответственно к второму входу· и выходу функционального преобразователя напряжения.the first input of the functional voltage converter, and the anode is connected to the inverting input of the operational amplifier, the non-inverting input of which is a zero potential bus, and the output is the output of the functional voltage converter, while the inverting input of the operational amplifier is connected via the first and second resistors respectively to the second input · and output functional voltage converter. 1one