SU1195393A1 - Запоминающее устройство - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано при создании быстродействующих систем повышенной надежности.

Целью изобретения является упроще- 5 ние и повышение быстродействия устройства.

На фиг, 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 - функциональная схема одноМ го из его блоков; на фиг. 3 - временные диаграммы, поясняющие работу устройства.

Устройство (фиг. 1) содержит коммутатор 1с входами 2 управляющим вхо-' 15 дом 3, входами 4 и выходами 5, шифратор 6, накопитель 7 с выходами 8, первый блок 9 коррекции ошибок, первый блок 10 вычисления признака ошибки, второй блок 11 коррекции ошибок 20 с входами 12 и 13, первый 14 и второй 15 дешифраторы, блок 16 с входа"ми 17 и 18 и выходами 19-21, регистр

22, второй блок 23 вычисления призна.. . . —

ка ошибки. На фиг. 1 обозначены адрес- 25 ные входа 24 устройства и одни из выходов 25 регистра 22. Устройство включает также блок 26 управления с выходом 27 и блок 28 вывода информации с выходами 29. 30

Блок 16 (фиг. 2) Содержит первый элемент ИЛИ 30 с выходом 31, блок 32 свертки по модулю два с выходом 33, с первого по третий элементы И 34—36 и второй элемент ИЛИ 37 с входом 38.

На фиг. За показаны информационные сигналы на входах 2 и сигналы на входах 3 и 24 в режиме записи; на фиг. фиг. 3 К - сигналы на входах 3 и 24, считанные информационные сигналы на выходах 8, сигналы на входах 17, сигналы на выходах 19 и 20 и информациционные сигналы на выходах 29 в режиме считывания.

Устройство работает следующим образом.

В цикле записи входная информация о входов 2 (фиг. 1) помещается в коммутатор 1, на основании чего шифратор 6 вырабатывает проверочные двоич—50 ные символы. Таким образом сформированное кодовое слово записывается в накопитель 7 по адресу, установленному на входах 24.

В цикле считывания считанное слово 55 с -выходов 8 накопителя 7 поступает в блоки 9 и 10. При отсутствии ошибок признак ошибки равен нулю, на

входе 18 - единичный сигнал, свидетельствующий о том, что регистр 22 пуст, т.е. в опрашиваемых элементах памяти (ЭП) и ранее не было обнаружено неисправностей. Считанные информационные символы проходят через блоки 9 и 11 в блок 28 и далее на выходы 29 устройства. При появлении первой ошибки ее признак, не равный нулю, вырабатывается блоком 10 и имеет нечетный вес. Вычисленный признак ошибки проходит через блок 23 без изменений, поскольку на выходе 25 регистра 22 установлены только нулевые двоичные сигналы. Далее в дешифраторе 14 признак ошибки дешифруется, т.е. устанавливается местоположение ошибоч" ного разряда, а в блоке 9 ошибка корректируется. Кодовое слово, в котором нет ошибок, с выхода блока 9 через вход 4 поступает в коммутатор 1, а информационные разряды этого слова подаются на выходы 29 устройства. Параллельно на выходах 19 и 20 ’

(фиг. З) вырабатываются единичные сигналы, которые разрешают запись исправленного кодового слова из коммутатора 1 в опрашиваемые ЭП накопителя 7> а признака ошибки - с выходов блока 10 в регистр 22. Если обнаруженная ошибка возникает из-за сбоя ЭП, то повторная запись правильного бита изменяет состояние этого элемента, в следующем цикле чтение информации из этих же ЭП ошибки в слове не будет, Выдача информации на выходы 29 устройства осуществляется так же, как и в случае, когда ошибок вообще не было. 0днако^;единичный сигнал на выходе 38 элемента И 34 (фиг. 2}, поступая через элемент ИЛИ 37 на выход 20, разрешает обнулиться ячейкам регистра 22, в которых записана информация о возникшем . ранее сбое.

Если ранее возник отказ ЭП, то состояние соответствующих ЭП накопителя 7 и разрядов регистра 22 не изменяется, так как на выходах 19 и 20 установлены нулевые сигналы.

Если при последующих обращениях к ЭП в цикле считывания обнаруживается нулевой признак ошибки чётного веса, т.е. единичные сигналы на выходах 31 и 33, то это означает, что в считанном слове обнаружены две ошибки, которые возникли в промежутке между двумя последними цик3 Н95393

4

лами. В этом случае единичный сигнал на выходе 21 стробирует блок 28 и тем самым запрещает выдачу информации на выходы 29 устройства. Кроме того, сигнал прерывания сообщает ς

процессору (не показан) о появлении двойной ошибки. Если же одна из неисправностей в ЭП (отказ или сбой) возникла в предыдущих циклах, о чем свидетельствует нулевой сигнал на ,0 входе 18, то на выходах 19-21 также нулевые сигналы, т.е. изменения состояния опрашиваемых ЭП и ячеек регистра 22 не происходит. Признак двойной ошибки с выхода блока 10 сум-15 мируется в блоке 23 с признаком одиночной ошибки, возникшей ранее, который поступает на входы блока 23 с выходов 25 регистра 22. На одном из выходов дешифратора 14 появляется 20 сигнал, который в блоке 9 корректирует ошибку, возникшую позже, а в блоке 11 исправляется ошибка, возникшая ранее, таким образом, на выходы 29 устройства' поступает слово 25 без ошибок.

Единичный сигнал на выходе 31 элемента ИЛИ 30 появляется в случае,

если в считанном слове содержатся ошибки (неправильно считан один или несколько бит), т.е. признак ошибки отличается от нуля. Единичный сигнал на выходе 33 блока 32 свидетельствует о том, что появилось нечетное число ошибок. Единичный сигнал на входе 18появляется втом случае,если в предыдущем цикле чтения в считанном слове не было ошибок, т.е.когда регистр 22 пуст. Единичные сигналы на выходах 19 и 21 устанавливаются _; соответственно при обнаружении одной ошибки в слове и при появлении одновременно двух ошибок в последнем цикле и одной в предыдущем. При наличии единичного сигнала на выходе 20 в регистр 22 записывается информация, поступающая на входы 17.

В предлагаемом устройстве неправ -=· Ляется такое.же число ошибок,что и в известном,,однако его быстродействие в режиме считывания примерно на 30-40Я выше, чем быстродействие известного, при учете, что для записи и считывания информации необходимо одинаковое время.

От 3

(риг. 1

I195393

Фив.2

1,24

3,24

17

19,20

29

ΙΖ..... I

-а*» I

ί

φυί.3

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, шифратор, блоки коррекции ошибок, блоки вычисления -признака ошибки, дешифраторы, блок вывода информации, регистр, блок управления, первый и второй элементы ИЛИ, блок свертки по модулю два, элементы И и коммутатор, одни из выходов которого являются информационными входами устройства, а выходы подключены к одним из информационных входов накопителя и входам шифратора, выходы которого соединены с другими информационными входами накопителя, управляющий вход которого подключен к выходу блока управления, а выходы соединены с одним из входов первого блока коррекции ошибок и входами первого блока вычисления признака ошибки, выходы которого подключены к входам первого элемента ИЛИ, входам блока свертки по модулю два, информационным входам регистра й одним из входов второго блока вычисления признака ошибки, выходы которого соединены с входами первого дешифратора, выходы которого подключены к другим входам первого блока коррекции ошибок, выходы которого соединены с другими входами коммутатора и одними из входов второго блока коррекции ошибок, выходы которого соединены с входами блока вывода информации, а другие входы подключены к выходам второго дешифратора, входы которого и другие входы второго блока вычисления признака ошибки соединены с одним из выходов регистра, другой выход которого подключен к первым входам элементов И, с первого по третий, вторые вхйды которых соединены с выходом первого элемента ИЛИ, третьи входы второго и третьего элементов И подключены к выходу блока свертки по модулю два, причем выход третьего элемента И является управляющим выходом устройства, адресными входами которого являются адресные входы коммутатора и накопителя, отличающееся тем, что, с целью упрощения и повышения быстродействия устройства, входы второго элемента ИЛИ подключены к выходам первого и второго элементов И, а выход соединен с управляющим : входом регистра, выход второго элемента И подключен к одному из входов блока управления, а выход третьего элемента И — к первому управляющему входу блока вывода информации, второй управляющий вход которого, другой вход блока управления и управляющий вход коммутатора являются управляющим входом устройства.

   <2

   со

   СЛ

   СО

   СО

   со

   5>

   1 1195393 2