SU1188884A1

SU1188884A1 - Делитель частоты следовани импульсов

Info

Publication number: SU1188884A1
Application number: SU843721287A
Authority: SU
Inventors: Виктор Валентинович Бураков; Константин Петрович Лобода
Original assignee: Предприятие П/Я А-3565
Priority date: 1984-04-05
Filing date: 1984-04-05
Publication date: 1985-10-30

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДО ВАНИЯ ИМПУЛЬСОВ, содержащий счет; ст чик импульсов, дешифратор, триггер и элемент совпадени , первый вход которого соединен с входом делител частоты и со счетным входом счетчика импульсов, выходы которого соединены с входами дешифратора, сбросовый вход - с выходом триггера, отличающийс тем, что, с целью увеличени быстродействи , (К-1)-й выход дешифратора , где К - коэффициент делени делител частоты .соединен с асинхронным входом установки триггера, выход которого соединен с управл ющим входом дешифратора и с вторым входом элемента совпадени , выход которого соединен со счетным входом триггера и вл етс выходом делител частоты. (Л DC

Description

00

W

00

00 00 4

(pUi.J

Изобретение относитс к импульсной и вычислительной технике и может быть использовано дл подачи тактирующих серий импульсов.

Цель изобретени - увеличение быстродействи за счет тО.го, что цепочка элементов , суммарное врем переключени которых не должно превышать периода тактовых импульсов, поступающих на вход устройства , сократилась до четырех элементов:счетчик импульсов, дешифратор, триггер, счетчик импульсов.

На фиг. 1 приведена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства.

Делитель частоты следовани импульсов содержит элемент 1 совпадени , первый вход которого соединен со счетным входом счетчика 2 импульсов, выходы которого соединены с входами дешифратора 3 (К-1)-й выход которого соединен с асинхронным входом установки триггера 4, выход которого соединен с управл ющим входом дешифратора 3, сбросовым входом счетчика 2 и вторым входом элемента 1 совпадени , выход которого соединен со счетным входом триггера 4 и вл етс выходом устройства. Элемент 1 совпадени предназначен дл установки триггера 4 в исходное состо ние после окончани К-го входного импульса на входе устройства и дл формировани импульсов на выходе устройства. Счетчик 2 подсчитывает входные импульсы, поступающие на вход устройства. Количество подсчитанных импульсов пропорционально величине кода, задаваемого дешифратором 3. Триггер 4 формирует на своем пр мом выходе сигнал, по которому срабатывает элемент 1 совпадени , устанавливает дешифратор 3 и счетчик 2 в исходное состо ние и блокирует счетчик 2 от срабатывани по К-му входному импульсу. Дешифратор 3 предназначен дл установки триггера 4 в единичное состо ние. Дл организации коэффициента делени , равного К, необходимо использовать (К-1)-й выход дешифратора 3.

Делитель частоты работает следующим образом.

В исходном состо нии на выходе счетчика 2 установлен код нул , на (К-1)-м выходе дешифратора 3 высокий уровень

сигнала, на пр мом выходе триггера - низкий уровень сигнала, который разрешает работу счетчика 2 и дещифратора 3 и блокирует элемент 1 совпадени от срабатывани по входным импульсам, на выходе элемента 1 совпадени находитс низкий уровень сигнала.

Каждый входной импульс, поступающий на вход устройства (фиг. 2а) по заднему фронту увеличивает код счетчика 2 на единицу (фиг. 26). После поступлени на вход устройства (К-1)-го входного импульса по его заднему фронту на выходе счетчика 2 устанавливаетс код, который приводит к срабатыванию дешифратора 3. На (К-1)-м выходе дешифратора 3 устанавливаетс низкий уровень сигнала (фиг. 2в), который поступа на асинхронный вход установки триггера 4, переключает его в единичное состо ние (фиг. 2г). Высокий уровень сигнала с пр мого выхода триггера 4 устанавливает

0 в исходное состо ние счетчик 2 (фиг. 26) и дешифратор 3 (фиг. 2в), а также подготавливает к срабатыванию элемент 1 совпадени .

С приходом следующего К-го входного импульса срабатывает элемент 1 совпадени

(фиг. 2д). На его выходе по вл етс высокий уровень сигнала, который подготавливает к переключению триггер 4. В момент окончани К-го входного сигнала срабатывание счетчика 2 не происходит, поскольку он заблокирован высоким уровнем сигнала на своем сбросовом входе. Элемент 1 совпадени возвращаетс в исходное состо ние (фиг. 2д По заднему фронту сигнала на выходе элемента 1 совпадени срабатывает триггер 4 и переключаетс в исходное состо ние, разблокиру счетчик 2 и дешифратор 3 и блокиру элемент 1 совпадени от срабатывани по входным импульсам. Делитель частоты приведен в исходное состо ние. С приходом следующего К-1) -го входного импульса на вход устройства начинаетс новый цикл

0 работы.

Таким образом, в течение К-го входного импульса на выходе элемента 1 совпадени формируетс импульс единичного уровн , который поступает на выход устройства . Период следовани импульсов на выходе делител частоты следовани импульсов определ етс заданным коэффициентом делени К делител частоты.

Claims

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДО ВАНИЯ ИМПУЛЬСОВ, содержащий счет- чик импульсов, дешифратор, триггер и элемент совпадения, первый вход которого соединен с входом делителя частоты и со счетным входом счетчика импульсов, выходы которого соединены с входами дешифратора, сбросовый вход — с выходом триггера, отличающийся тем, что, с целью увеличения быстродействия, (К—1)-й выход дешифратора, где К — коэффициент деления делителя частоты,соединен с асинхронным входом установки триггера, выход которого соединен с управляющим входом дешифратора и с вторым входом элемента совпадения, выход которого соединен со счетным входом триггера и является выходом делителя частоты.

ОО оо 00 00 фиг. 1