RU2001431C1 - Computer-to-external storage data exchange control device - Google Patents
Computer-to-external storage data exchange control deviceInfo
- Publication number
- RU2001431C1 RU2001431C1 SU4710168A RU2001431C1 RU 2001431 C1 RU2001431 C1 RU 2001431C1 SU 4710168 A SU4710168 A SU 4710168A RU 2001431 C1 RU2001431 C1 RU 2001431C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- unit
- memory
- control
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в микропроцессорных системах с магистрально- модульной организацией, где в качестве внешних запоминающих устройств используютс накопители на гибких магнитных дисках Целью изобетени вл етс расширение функциональных возможностей за счет увеличени номенклатуры подкобченных запоминающих устройста Устройство содержит блок приемо-передачи и индикации, блок пам ти, блок микропрограммного управлени , блок синхронизации , первый и второй блоки управлени пам тью , формирователь данных, дешифратор управлени . 2 з.п. ф-лы. 4 ил.The invention relates to the field of automation and computer technology and can be used in microprocessor systems with a backbone-modular organization, where floppy disk drives are used as external storage devices. The purpose of the invention is to expand the functionality by increasing the range of podkobechennyh storage device. The device contains a unit transceiver and indication, memory unit, firmware control unit, synchronization unit, first and second memory control units, data driver, control decoder. 2 s.p. f-ly. 4 ill.
Description
Изобретение относитс к области автоматики и вычислительной техники и может Пыть использовано в микропроцессорных системах с магистрально-модульной организацией , где в качестве внешних запоминающих устройств используютс накопители на гибких магнитных дисках.The invention relates to the field of automation and computer technology and can be used in microprocessor systems with a backbone-modular organization, where floppy disk drives are used as external storage devices.
В насто щее врем известно устройст- гю-комплекс управл ющий вычислительный СМ содержащее модуль центрального процессора , модули оперативной пам ти, модули посто нной Т эм|ти, модули сопр жени с объектом, пульт контрол и управлени , видео терминал, модуль сопр жени с накопителем и накопитель на гибких магнитных /.исках,Currently, a device-complex controlling computing SM is known that contains a central processor module, random access memory modules, constant memory modules, object interface modules, a control and management console, a video terminal, an interface module drive and drive on flexible magnetic /.
Особенность структуры заключаетс в том, что все модули известного устройства объединены между собой через единый ма- шстгзальныи канал св зи. Работа этого устройства осуществл етс под управлением модул центрального процессора.The peculiarity of the structure is that all modules of the known device are interconnected via a single mechanical communication channel. The operation of this device is controlled by a central processing unit.
Основным недостатком этого устройства вл етс невозможность работы с накопител ми на гибких магнитных дисках нескольких форматов, что приводит к ухудшению его эксплуатационных характеристик и ограничению области применени из-за невозможного использовани гибких магнитных дисков разных форматов.The main disadvantage of this device is the inability to work with multi-format floppy disk drives, which leads to a deterioration in its performance and limited application due to the inability to use floppy disks of different formats.
Наиболее близкое по своей технической сущности к за вл емому объекту изобретени вл етс устройство дл управлени обменом информацией между ЭВМ и внешними запоминающими устройствами , содержащее блок приемо-передачи и индикации, блок пам ти, блок управлени пам тью, запоминающее устройство и блок мпкропро рамного управлени , информационный вход-выход которого соединен со- отметственно с информационными влодами-выходами блока пам ти, блока приема -передачи и индикации и первым информационным входом-выходом блока yiip.w.eii iifl пам тью, адресный пыход блока г/икропрофзммного управлени соединен соответственно с адресными входами Смока пам ти, блока управлени пам тью и блока приемо-передачи и индикации, пер- иын управл ющий выход блока микропрограммною управлени (сигнал записи дачных и элемент вывода)соединен с первыми управл ющими входами блока пам ти , блока управлени пам тью и блока приемо-передачи и индикации, второй уп- рзлл ющий пыход блока микропрограммного упрлзленп (сигнал чтение данных с элемента овода) соединен со вторыми управл ющими входами блока управлени па- м тью и блока приемо-передэчи иThe closest in technical essence to the claimed object of the invention is a device for controlling the exchange of information between computers and external storage devices, comprising a receiving and transmitting and indicating unit, a memory unit, a memory control unit, a storage device and a microprogram control unit , the information input-output of which is connected, respectively, with the information inputs and outputs of the memory unit, the receiving-transmitting and indicating unit and the first information input / output of the yiip.w.eii iifl memory unit, The address output of the G / IC control unit is connected respectively to the address inputs of the Smokey memory, the memory control unit, and the transmit-receive and indication unit, the first control output of the microprogram control unit (the recording signal of the data and output element) is connected to the first control the inputs of the memory unit, the memory control unit and the transmit-receive and indication unit, the second pre-emptive output of the firmware unit (signal read data from the gadget element) is connected to the second control inputs of the unit PA-systematic way to five and m-unit transceiver and peredechi
индикации, третий управл ющий выход блока микропрограммного управлени (сигнал- чтение данных из пам ти) соединен с третьим управл ющим входом блока приемо-передачи и индикации и со вторым уп- равл ющим выходом блока пам ти, четвертый управл ющий выход блока микропрограммного управлени (сигнал-запись данных в пам ть) соединен сindications, the third control output of the microprogram control unit (signal is reading data from the memory) is connected to the third control input of the transmission and indication unit and to the second control output of the memory unit, the fourth control output of the microprogram control unit ( signal-write data to memory) is connected to
четвертым управл ющим входом блока приемо-передачи и индикации и с третьим управл ющим входом блока пам ти, управл ющий вход блока микропрограммного управлени соединен с управл ющимthe fourth control input of the transceiver and indication unit and with the third control input of the memory unit, the control input of the firmware control unit is connected to the control
5 выходом блока управлени пам тью, второй информационный вход-выход которого соединен с информационным входом-выходом запоминающего устройства, управл ющий вход которого соединен с выходом блока5 by the output of the memory control unit, the second information input-output of which is connected to the information input-output of the storage device, the control input of which is connected to the output of the unit
00
управлени пам тью, а выход - с входомmemory management, and output - with input
блока управлени пам тью, при этом вход блока приемо-передачи и индикации вл етс входом известного устройства, выход - выходом устройства, а вход-выход - вхо5 дом-выходом устройства.a memory control unit, wherein the input of the transceiver and indication unit is the input of a known device, the output is the output of the device, and the input-output is input5 of the device's output.
Обмен информацией между внешним запоминающим устройством - накопителем на гибких магнитных дисках и либо ЭВМ через канал ввода-вывода, либоExchange of information between an external storage device - a drive on floppy disks and either a computer through an input-output channel, or
0 оператором (пользователем) через пульт ввода информации осуществл етс под управлением блока микропрограммного управлени с помощью блока управлени пам тью. Блок управлени пам тью осуще5 ствл ет программно-аппаратное сопр жение с запоминающим устройством. Сопр жение блока микропрограммного управлени с каналом ввода-вывода ЭВМ осу- ществл етс через соответствующую0 by the operator (user) through the information input console is controlled by the firmware control unit using the memory management unit. The memory control unit 5 performs hardware and software interface with the storage device. The interface of the microprogram control unit with the input / output channel of the computer is carried out through the corresponding
0 интерфейсную карту, вход щую в состав блока приемо-передачи и индикации. Последний , помимо обеспечени взаимодействи блока микропрограммного управлени с каналом ввода-вывода ЭВМ,0 interface card included in the transceiver and indication unit. The latter, in addition to ensuring the interaction of the firmware control unit with the computer input / output channel,
5 производит также сопр жение блока микропрограммного управлени с пультом овода информации, а также вывод информации на экран устройства отображени . Блок пам ти предназначен дл хранени информаци0 онных массивов и программ при организации вышеприведенных взаимодействий , а также дл работы с дисковой операционной системой, поддерживающей дисковые файлы, к которым может быть5 also interfaces the microprogram control unit with the information gadget console, as well as displays information on the screen of the display device. The memory block is designed to store information arrays and programs during the organization of the above interactions, as well as to work with a disk operating system that supports disk files, which can be
55
организован последовательный или произвольный доступ со стороны блока микропрограммного управлени .sequential or random access from the side of the firmware control unit is organized.
Основным недостатком прототипа вл ютс низкие эксплуатационные характеристики , которые позвол ют пользователюThe main disadvantage of the prototype is the low performance that allows the user
работать только с накопител ми на гибких магнитных дисках одного формата. Известное устройство исключает возможность работы с накопител ми на гибких магнитных дисках разных форматов.work only with floppy disk drives of the same format. The known device excludes the possibility of working with floppy disk drives of various formats.
Следует отметить, что в насто щее врем нар ду с накопител ми на гибких магнитных дисках обычного формата по вились накопители на гибких магнитных дисках меньшего формата и как следствие стали получать распространение также вычислительные устройства, работающие с такими накопител ми. А рост интенсивности в создании пользовательских пакетов прикладных программ, записанных на носител х разного формата, вызывает необходимость в части информационного обмена ими и использовании уже созданных библиотек программ .It should be noted that nowadays, along with conventional floppy disk drives of a smaller format, smaller floppy disk drives have appeared and, as a result, computing devices working with such drives have also become widespread. And the increase in intensity in the creation of user packages of application programs recorded on media of various formats makes it necessary to exchange information between them and use the already created program libraries.
Однако при работе с известным устройством использование программ, подготовленных на носителе другого формата вл етс невозможным, поскольку данное устройство не обеспечивает аппаратной поддержки работы с накопител ми на гибких магнитных дисках другого форматаHowever, when using a known device, the use of programs prepared on a carrier of a different format is impossible, since this device does not provide hardware support for working with drives on floppy disks of a different format
Целью изобретени вл етс улучшение эксплуатационных характеристик известного устройства за счет обеспечени возможности его работы с разноформатными внешними запоминающими устройствами .The aim of the invention is to improve the operational characteristics of the known device by enabling it to work with multi-format external storage devices.
Поставленна цель достигаетс за счет того, что в состав устройства, содержащего блок приемо-передачи и индикации, блок пам ти, первый блок управлени пам тью, первое запоминающее устройство и блок микропрограммного управлени , информационный вход-выход которого соединен соответственно с информационными входами-выходами блока пам ти, блока приемо-передачи и индикации и вторым информационным входом-выходом первого блока управлени пам тью, а адресный выход блока микропрограммного управлени соединен соответственно с адресными входами блока пам ти, блока приемо-передачи и индикации и первого блока управлени пам тью, при этом первый и второй выходы блока микропрограммного управлени соединены соответственно с входами чтени и записи блока пам ти и блока приемо-передачи и индикации, третий выход блока микропрограммного управлени соединен с первым управл ющим входом блока приемо-передачи и индикации, управл ющим входом блока пам ти и вторым входом логического услови первого блока управлени пам тью, при этом первый информационный вход виход первыйThis goal is achieved due to the fact that the composition of the device containing the transceiver and indication unit, a memory unit, a first memory control unit, a first storage device and a firmware control unit, the information input-output of which is connected respectively to the information inputs and outputs a memory unit, a transceiver and indication unit, and a second information input / output of the first memory control unit, and the address output of the firmware control unit is connected respectively to address inputs the memory unit, the transmit-receive and indication unit and the first memory control unit, wherein the first and second outputs of the firmware control unit are connected respectively to the read and write inputs of the memory unit and the receive-transmit and indication unit, the third output of the firmware control unit connected to the first control input of the transmission and indication unit, the control input of the memory unit and the second logical condition input of the first memory control unit, while the first information input is the first output
выход и первый вход логического услови первого блока управлени пам тью вл ютс входом-выходом, входом и выходом устройства дл подключени соответственно кthe output and the first input of the logical condition of the first memory control unit are the input-output, input and output of the device for connecting to
информационному входу-выходу, к управл ющему входу и выходу первого запоминающего устройства, второй выход первого блока управлени пам тью соединен с входом логического услови блока микропрог0 раммного управлени , четвертый выход которого соединен с третьим входом логического услови первого блока управлени пам тью и вторым управл ющим входом блока приемо-передачи и индикации, причем пер5 вый информационный вход-выход, первые информационные входы и выходы блока приемо-передачи и индикации вл ютс входом-выходом, входом и выходом устройства дл подключени соответственно к ин0 формационному входу-выходу ЭВМ, к информационному выходу пульта ввода информации и к информационному входу устройства отображени информации, введены блок синхронизации, дешифраторinformation input-output, to the control input and output of the first storage device, the second output of the first memory control unit is connected to the logical condition input of the microcontroller control unit, the fourth output of which is connected to the third logical condition input of the first memory control unit and the second control the input of the transceiver and indication unit, the first information input-output 5, the first information inputs and outputs of the transceiver and indication unit are input-output, input and output device house for connecting, respectively, to the computer information input-output of the computer, to the information output of the information input panel and to the information input of the information display device, a synchronization unit, a decoder
5 управлени , второй блок управлени пам тью шинный формирователь данных и второе запоминающее устройство, информационный вход-выход которого соединен с первым информационным входом-выхо0 дом шинного формировател данных и информационным входом второго блока управлени пам тью, адресный вход второго запоминающего устройства соединен с адресным выходом блока микропрограмм5 ного управлени и адресным входом дешифратора управлени , управл ющий вход чтени второго запоминающего устройства соединен с первым входом логического услови второго блока управлени пам тью и5, a second memory control unit, a bus data driver and a second storage device, the information input-output of which is connected to the first information input-output of the bus data driver and the information input of the second memory control unit, the address input of the second memory device is connected to the address output of the firmware control unit and the address input of the control decoder, the read control input of the second memory device is connected to the first input of the logical condition and second memory control unit, and
0 третьим выходом блока микропрограммного управлени , управл ющий вход записи второго запоминающего устройства соединен со вторым входом логического услови второго блока управлени пам тью, первым0 by the third output of the firmware control unit, the recording control input of the second memory device is connected to the second logical condition input of the second memory control unit, the first
5 разрешающим входом блока синхронизации , управл ющим входом дешифратора уп- равлени и четвертым выходом блока микропрограммного управлени , синхров- ход блока синхронизации соединен с треть0 им входом логического услови второго блока управлени пам тью и синхровыхо- дом второго запоминающего устройства, первый выход дешифратора управлени соединен с входом выборки второго запоми5 нающего устройства, первый выход второго блока управлени пам тью соединен с входом разрешени передачи данных второго запоминающего устройства, четвертый вход логического услови и второй выход второго блока управлени пам тью соедийены соответственно с выходом запроса пе- р.эдачи данных и входом конца блока данных nroporo запоминающего устройства, торой информационный вход-выход шинного формировател данных соединен с синхровыходом блока синхронизации и информационным входом-выходом блока микропрограммного управлени , управл ющий вход шинного формировател данных соединен с третьим выходом дешифратора улр-чплсии , второй выход которого соединен со вторым разрешающим входом блока синхронизации, четвертый и п тый выходы дешифратора управлени соединены соответственно с п тым и шестым входами логического услови второго блока управлени пам тью, третий выход которого соединен со вторым выходом первого блока управлени пам тью и с входом логического услови блока микропрограммного умрав- л опи .5 by the enable input of the synchronization unit, controlling the input of the control decoder and the fourth output of the microprogram control unit, the clock of the synchronization unit is connected to the third input of the logical condition of the second memory control unit and the clock signal of the second storage device, the first output of the control decoder is connected with the sample input of the second storage device, the first output of the second memory control unit is connected to the data transmission enable input of the second storage device, four The erased input of the logical condition and the second output of the second memory control unit are connected respectively with the output of the data transfer request and the input of the end of the nroporo data block of the storage device, the information input-output of the bus data driver is connected to the clock output of the synchronization unit and information input-output of the microprogram control unit, the control input of the bus data former is connected to the third output of the ULR-decoder decoder, the second output of which is connected to the second enable input b synchronization lock, the fourth and fifth outputs of the control decoder are connected respectively to the fifth and sixth inputs of the logical condition of the second memory control unit, the third output of which is connected to the second output of the first memory control unit and with the logical condition input of the firmware block.
Впадение в состав предлагаемого устройства блока синхронизации, дешифратора управлени , второго блока управлени пам тью, шинного формировател данных и пторого запоминающего устройства значительно улучшает эксплуатационные ха- рлктеристики устройства, поскольку обеспечивает возможность в рамках одного устройства работать не только с запоминающим устройством, вход щим в его состав до этого, но и дополнительно с запоминающим устройством другого формата, обеспечива как раздельный, так и совместный рех .имы работы с разными накопител ми, тем самым позвол ет решить проблему совместимости существующих разноформатных гибких магнитных дисков. В этом случае у пользовател не возникает неудобств, св занных с выбором диска, так как он всегда может попользовать пакеты программ, под- го.овлемпых на носителе одного формата дл записи на носитель другого формата путем простой перекачки информации.The integration of the synchronization unit, the control decoder, the second memory control unit, the bus data driver and the second storage device into the composition of the device significantly improves the operational characteristics of the device, since it provides the ability to work not only with the storage device included in one device the composition before that, but also additionally with a storage device of a different format, providing both separate and joint mode. work with different storage ate in E, thus solves the problem of compatibility of the existing floppy disks of various formats. In this case, the user does not have the inconvenience of choosing a disk, since he can always use software packages that are suitable on a media of one format for recording on media of a different format by simply transferring information.
Така процедура обмена программными средствами позвол ет снизить трудозатраты и врем пользовател по их подготовки, тем самым повысив его производительность , Это приводит к тому, что предлагаемое устройство приобретает универсальные качества и его можно широко использовать как средство дл копировани и. подготовки информации на носител х требуемого формата при переходе от од- ::ой вычислительной машины к другой, ра- оотлющими под управлением одной операционной системы с разноформатными -запоминзклцими устройствами.Such a software exchange procedure allows reducing the user’s labor and preparation time, thereby increasing its productivity. This leads to the fact that the proposed device acquires universal qualities and can be widely used as a means for copying and. preparation of information on the carriers of the required format during the transition from one :: computer to another, expanding under the control of one operating system with different-format memory devices.
Тг./им образом, совокупность извест- . и новых существенных признаков, неTg. / Im way, the totality is known. and new significant features not
известных из научно-технической и патентной литературы, позвол ет достичь положительный эффект. Так как цель за вл емого изобретени достигаетс благодар использованию всей совокупности отличительных признаков, котора не обнаружена в прототипе и в других известных технических решени х , то можно сделать вывод, что предложенное устройство обладает новиз0 ной и существенными отличи ми.known from the scientific, technical and patent literature, allows to achieve a positive effect. Since the objective of the claimed invention is achieved through the use of the totality of distinctive features that are not found in the prototype and in other known technical solutions, it can be concluded that the proposed device has novelty and significant differences.
На фиг. 1 представлена блок-схема устройства дл управлени обменом информацией между ЭВМ и внешними запоминающими устройствами; на фиг. 2 иIn FIG. 1 is a block diagram of a device for controlling the exchange of information between a computer and external storage devices; in FIG. 2 and
5 3 - временные диаграммы, иллюстрирующие работу предлагаемого устройства на этапах чтени и записи информации; на фиг. 4 - временные диаграммы, иллюстрирующие взаимодействие второго блока5 3 are timing diagrams illustrating the operation of the proposed device at the stages of reading and writing information; in FIG. 4 is a timing diagram illustrating the interaction of the second block
0 управлени пам тью с микропроцессорной магистралью.0 microprocessor based memory management.
Предлагаемое устройство дл управлени обменом информацией между ЭВМ и внешними запоминающими устройствамиThe proposed device for controlling the exchange of information between computers and external storage devices
5 содержит блок 1 приемо-передачи и индикации , блок 2 пам ти, блок 3 микропрограм- много управлени , первый блок 4 управлени пам тью, первое запоминающее устройство 5, блок 6 синхронизации,5 comprises a transceiver and indication unit 1, a memory unit 2, a microprogram control unit 3, a first memory control unit 4, a first storage device 5, a synchronization unit 6,
0 втрой разрешающий вход которого соединен со вторым выходом дешифратора 7 управлени , третий, четвертый и п тый выходы которого соединены соответственно с управл ющим входом шинного форми5 ровател 9 данных, с п тым и шестым входами логического услови второго блока 8 управлени пам тью, третий выход которого соединен со вторым выходом первого блока 4 управлени пам тью и со входом0, the second is the enable input of which is connected to the second output of the control decoder 7, the third, fourth and fifth outputs of which are connected respectively to the control input of the bus driver 5 of the data generator 9, with the fifth and sixth inputs of the logical condition of the second memory control unit 8, the third output which is connected to the second output of the first memory control unit 4 and to the input
0 логического услови блока 3 микропрограммного управлени , первый и второй выходы которого соединены соответственно с входами чтени и записи блока 2 пам ти и блока 1 приемо-передачи и индикации.0 is the logical condition of the microprogram control unit 3, the first and second outputs of which are connected respectively to the read and write inputs of the memory unit 2 and the transceiver and indication unit 1.
5 адресный вход которого соединен с адресными входами блока 2 пам ти, первого блока 4 управлени пам тью, второго запоминающего устройства 10, дешифратора 7 управлени и адресным выходом блока5, the address input of which is connected to the address inputs of the memory unit 2, the first memory control unit 4, the second storage device 10, the control decoder 7 and the address output of the unit
0 3 микропрограммного управлени , третий выход которого соединен с управл ющим входом блока 2 пам ти, первым управл ющим входом блока 1 приемо-передачи и индикации , вторым входом логического0 3 microprogram control, the third output of which is connected to the control input of the memory unit 2, the first control input of the transmission and indication unit 1, the second logical input
5 услови первого блока 4 управлени пам тью , первым входом логического услови второго блока 8 управлени пам тью и входом записи второго запоминающего устрой- ства 10, информационный вход-выход которого соединен с первым информациейным входом-выходом шинного формировател 9 данных и информационным входом второго блока 8 управлени пам тью, первый и второй выходы которого соединены соответственно с входом разрешени передачи данных и входом конца блока данных второго запоминающего устройства 10, синхровыход которого соединен с син- хровходом блока 6 синхронизации и третьим входом логического услови второго блока 8 управлени пам тью, четвертый вход логического услови которого соединен с выходом запроса передачи данных второго запоминающего устройства 10, вход выборки которого соединен с первым выходом дешифратора 7 управлени , управл ющий вход которого соединен со вторым входом логического услови второго блока 8 управлени пам тью, входом чтени второго запоминающего устройства 10. первым разрешающим входом блока синхронизации блока 6 синзронизации, вторым управл ющим входом блока 1 приемо-передачи и индикации, четвертым выходом блока 3 микропрограммного управлени и третьим входом логического услови первого блока 4 управлени пам тью, первый информационный вход-выход и первый выход которого соединены соответственно с информационным входом-выходом и входом первого запоминающего устройства 5, выход которого соединен с первым входом логического услови первого блока 4 управлени пам тью, второй информационный вход-выход которого соединен с информационным входом- выходом блока 1 приемо-передачи и индикации, синхровыходом блока 6 синхронизации , вторым информационным входом-выходом шинного формировател 9 данных и информационными входами-выходами блока 2 пам ти и блоков 3 микропрограммного управлени .5 conditions of the first memory control unit 4, the first logical condition input of the second memory control unit 8 and the recording input of the second storage device 10, the information input-output of which is connected to the first information input-output of the bus driver 9 data and the information input of the second block 8 memory management, the first and second outputs of which are connected respectively to the input enable data transfer and the input of the end of the data block of the second storage device 10, the clock output of which is connected to the the input of the synchronization unit 6 and the third logical condition input of the second memory control unit 8, the fourth input of the logical condition of which is connected to the output of the data transfer request of the second storage device 10, the selection input of which is connected to the first output of the control decoder 7, the control input of which is connected to the second the logical condition input of the second memory control unit 8, the read input of the second storage device 10. the first enable input of the synchronization unit of the syncronization unit 6, the second the input of the receiving and transmitting and indicating unit 1, the fourth output of the microprogram control unit 3 and the third logical condition input of the first memory control unit 4, the first information input and output of which are connected respectively to the information input / output and input of the first storage device 5, the output of which is connected to the first input of the logical condition of the first memory control unit 4, the second information input-output of which is connected to the information input-output of the receiving unit 1 and the soap has indication sinhrovyhodom synchronization unit 6, a second data input-output data bus driver 9 and data inputs-outputs of the memory block 2 and block 3 microprogram control.
Блок 6 синхронизации реализован на инвертирующем элементе с трем состо ни ми по выходу, имеющем два управл ющих входа.The synchronization unit 6 is implemented on an inverting element with three output states having two control inputs.
Дешифратор 7 управлени содержит дешифратор 11 старших разр дов адреса. дешифратор 12 младших разр дов адреса, два элемента НЕ-ИЛИ-НЕ 13, 14 и элемент НЕ-И-НЕ 15. Информационные входы дешифратора 11 старших разр дов адреса и дешифратора 12 младших разр дов адреса вл ютс адресным входом дешифратора 7 управлени , выход первого элемента НЕ- ИЛИ-НЕ 13 соединен с первым входом пто- рого элемента НЕ-ИЛИ-НЕ 14 и вл етс первым выходом дешифратора 7 управлени , первый выход дешифратора 12 младших разр дов адреса вл етс вторым выходом дешифратора 7 управлени , выход элемента НЕ-И-НЕ 15 вл етс третьим выходом дешифратора 7 управлени , пер- 5 вый вход элемента НЕ-И-НЕ 15 вл етс управл ющим входом дешифратора 7 управлени , выход второго элемента НЕ-ИЛИ- НЕ 14 соединен со вторым входом элемента НЕ-И-НЕ 15 и вл етс четвертым выходомThe control decoder 7 comprises an address decoder 11. the decoder 12 of the lower order bits of the address, the two elements NOT-NOR 13, 14 and the element NOT-AND-NOT 15. The information inputs of the decoder 11 high order bits and the decoder 12 low order bits are the address input of the decoder 7 control, output the first element NOR- or NOT 13 is connected to the first input of the fifth element NOR- or NOT 14 and is the first output of the control decoder 7, the first output of the decoder 12 of the lower order bits is the second output of the decoder 7, the output of the element NOT -AND NOT 15 is the third output of decoder 7 at control panel, the first 5th input of the element NOT-AND-NOT 15 is the control input of the decoder 7 control, the output of the second element is NOT-OR NOT 14 connected to the second input of the element NOT-AND-NOT 15 and is the fourth output
0 дешифратора 7 управлени , второй выход дешифратора 12 младших разр дов адреса соединен со вторым входом элемента НЕ-ИЛИ-НЕ 14 и вл етс п тым выходом дешифратора 7 управлени , выход дешиф5 ратора 11 старших разр дов адреса соединен с управл ющим входом дешифратора 12 младших разр дов адреса, группа выходов которого соединена с группой входов первого элемента НЕ-ИЛИ-НЕ 13.0 control decoder 7, the second output of the decoder 12 low order bits is connected to the second input of the element NOT-OR-NOT 14 and is the fifth output of the decoder 7 control, the output of the decoder 11 high order bits is connected to the control input of the decoder 12 low bit address, the output group of which is connected to the group of inputs of the first element NOT-OR-NOT 13.
0Второй блок 8 управлени пам тью содержит регистр 21, два триггера 16, 22. узел совпадени 17, два элемента НЕ-ИЛИ-НЕ 19, 20, элемент НЕ-И-НЕ 18. Первый вход узла совпадени 17 соединен с первым вхо5 дом первого элемента НЕ-ИЛИ-НЕ 19 и вл етс первым входом логического услови блока 8, второй вход первого элемента НЕ- ИЛИ-НЕ 19 и первый вход второго элемента НЕ-ИЛИ-НЕ 20 вл ютс соответственно0 The second memory management unit 8 contains a register 21, two triggers 16, 22. match node 17, two elements NOT-OR-NOT 19, 20, element NOT-AND-NOT 18. The first input of the match node 17 is connected to the first input 5 of the first element is NOT-OR-NOT 19 and is the first input of the logical condition of block 8, the second input of the first element is NOT-OR-NOT 19 and the first input of the second element is NOT-OR-NOT 20, respectively
0 вторым и третьим входами логического услови блока 8. второй вход второго элемента НЕ-ИЛИ-НЕ 20 соединен с единичным входом первого триггера 22 и вл етс четвертым входом логического услови блока 8,0 by the second and third inputs of the logical condition of block 8. the second input of the second element NOT-OR-NOT 20 is connected to a single input of the first trigger 22 and is the fourth input of the logical condition of block 8,
5 первый вход элемента НЕ-И-НЕ 18 и второй ; од узла совпадени 17 вл ютс соответственно п тым и шестым входами логического услови блока 8, нулевой выход первого триггера 22 соединен с синхровхо0 дом регистра 21 и вл етс первым выходом блока 8, выход регистра 21 и нулевой выход второго триггера 16 вл ютс соответственно вторым и третьим выходами блока 8, информационный вход регистра 21 вл етс 5 the first input of the element is NOT AND 18 and the second; One match node 17 are the fifth and sixth inputs of the logical condition of block 8, respectively, the zero output of the first trigger 22 is connected to the clock input of the register 21 and is the first output of the block 8, the output of the register 21 and the zero output of the second trigger 16 are the second and the third outputs of block 8, the information input of register 21 is
5 информационным входом блока 8, выход первого элемента НЕ-ИЛИ-НЕ 19 соединен со вторым входом элемента НЕ-И-НЕ 18, выход которого соединен с синхровходом первого триггера 22, выход второго элемен0 та НЕ-ИЛИ-НЕ 20 соединен с нулевым входом второго триггера 16, синхровход и единичный вход которого соединены соответственно с первым и вторыми выходами узла совпадени 17, третий и четвертый выходы5 by the information input of block 8, the output of the first element NOT-AND-NOT 19 is connected to the second input of the element NOT-AND-NOT 18, the output of which is connected to the sync input of the first trigger 22, the output of the second element NOT-OR-NOT 20 is connected to the zero input the second trigger 16, the sync input and a single input of which are connected respectively to the first and second outputs of the match node 17, the third and fourth outputs
5 корого соединены соответственно с первым и вторым входами записи регистра 21.5 are shortly connected respectively to the first and second inputs of the register entry 21.
Шинный формирователь 9 данных реализован на элементах с трем состо ни ми по выходу, управл ющие входы которых позиол юг организовать двунаправленный рехчм передачи данных.The bus driver 9 is implemented on elements with three output states, the control inputs of which are positioned south to organize a bi-directional data transfer circuit.
В качестве второго запоминающего устройства другого формата может быть ис- пользочано внешнее запоминающее уоройстпо ТС 3940.01 (те ническое описание ПТЗ.060.079 ТО, разработка НИИСЧЕТ- МЛШ).As a second storage device of a different format, an external storage memory of TS 3940.01 can be used (technical description PTZ.060.079 TO, developed by NIISCHET-MLSh).
В качестве блока 1 приемо-передачи и индикации могут Оыть использованы видео- генератор, реализованный на чейках ВГ1 и ВГ2 (см. технические описани 469415.003- 105 ТО и 469415.003-107 ТО, разработка МНИ ППА), который обеспечивает вывод информации на устройство 24 отображени , и ин герфейснзч карта (см. техническое описание 4GG-MБ.000-075 ТО, разработка МНИИ- ilA), котора обеспечивает взаимодействие блока 3 микропрограммного управлени с каналом свода-вывода ЭВМ 25. Кроме того, и юк 1 приемо -передачи и индикации обес- печрпзег взаимодействие с пультом 23 вво- дч информации.A video generator implemented on the VG1 and VG2 cells (see technical descriptions 469415.003-105 TO and 469415.003-107 TO, developed by MNI PAP), which provides information output to display device 24, can be used as the receive-transmit and display unit 1; , and an interface card (see technical description 4GG-MB.000-075 TO, developed by MNII-ilA), which provides interaction of the microprogram control unit 3 with the input / output channel of the computer 25. In addition, the transceiver 1 and Indications provide interaction with the remote control 23 input info mation.
В качестве блока 2 пам ти могут быть пспольооианы модули посто нной и опера- тпшюй пам ти.As a block of memory 2, the modules of read-only memory and random-access memory can be used.
В качестве блока 3 микропрограммного управлени может быть использована чей- : з центрального процессора (см. техническое описание 469415 008-020 ТО, Ог зраб;лкл МНИИПА).As the block 3 of microprogram control can be used whose: - from the central processor (see technical description 469415 008-020 TO, Orab; lkl MNIIPA).
В качестве первого блока 4 управлени пам тью может быть использована чейка контроллера накопител на гибких магнитных дисках (см. техническое описание 169 По 003-043 ТО, разработка МНИИПА).As the first memory management unit 4, a cell of a floppy disk drive controller can be used (see technical description 169 TO 003-043 TO, developed by MNIIPA).
В качестве первого запоминающего ус- троне та 5 Формата А может быть исполь- зоЕ ано внешнее запоминающее устройство на гибких магнитных дисках PL 45 D (см. техническое описание устройства, произ- водс1во ПИР).As the first storage unit 5 of Form A, an external external storage device on flexible magnetic disks PL 45 D can be used (see the technical description of the device manufactured by PIR).
Продла темое устройство имеет магист- рально-модульную организацию и может бить использовано при построении микропроцессорных систем согласно ОСТу 4 ГО 304 203 (ред. 1 -79) или ОСТу 25969-83.The extended device has a backbone and modular organization and can be used in the construction of microprocessor systems according to OST 4 GO 304 203 (rev. 1 -79) or OST 25969-83.
Рабата устройства осуществл етс следующим образом.The device discount is as follows.
С введением в устройство дл управлени обменом информацией между ЭВМ и внешними запоминающими устройствами предлагаемого технического решени по вл етс возможность пользоватьс не только режимом 1, когда устройство работает с первым запоминающим устройством 5 формата Л, но и дополнительно еще двум другими режимами: режимом 2, когда уст- оойство работает со вторым запоминающим устройством 10 формата 15, иWith the introduction of the proposed technical solution into the device for controlling the exchange of information between the computer and external storage devices, it is possible to use not only mode 1 when the device operates with the first memory device 5 of format L, but also two other modes: mode 2, when the device operates with a second storage device 10 of format 15, and
режимом 3. когда в работе с устройством участвуют оба запоминающих устройства. Третий режим представл ет собой совокупность первого и второго режимов. В этомmode 3. when both storage devices are involved in working with the device. The third mode is a combination of the first and second modes. In that
случае информаци , расположенна на магнитном носителе одного формата и подлежаща записи на магнитный носитель другого формата, записываетс в два этапа. Каждый этап соответствует одному из режи0 мов. На первом этапе информаци считываетс с диска, выступающего в качестве источника информации в блок 2 пам ти, На втором этапе информаци , записанна в блок 2 пам ти, переписываетс иадискдру5 того формата, вл ющегос приемником. Очередность выполнени режимов, таким образом, зависит от того, какое из запоминающих устройств на гибких магнитных дисках выступает в качестве источникаin the case, information located on a magnetic medium of one format and to be recorded on a magnetic medium of another format is recorded in two steps. Each stage corresponds to one of the modes. In a first step, information is read from a disk serving as an information source in a memory unit 2. In a second step, information recorded in a memory unit 2 is overwritten with an audio disk5 of the same format as the receiver. The order of execution of the modes, thus, depends on which of the storage devices on floppy disks acts as a source
0 информации, а какое - в качестве приемника .0 information, and which - as a receiver.
При этом каждый из вышеперечисленных режимов состоит в свою очередь из двух этапов: этапа записи информации на диск,Moreover, each of the above modes consists in turn of two stages: the stage of recording information to disk,
5 поступающий либо с пульта ввода 23 или ЭВМ 25 через блок 1 приемо-передачи и индикации, либо от другого запоминающего устройства, и этапа чтени информации с диска. При этом второй блок 8 управлени 5 arriving either from the input panel 23 or the computer 25 through the transceiver and indication unit 1, or from another storage device, and the step of reading information from the disk. In this case, the second control unit 8
0 пам тью совместно с дешифратором 7 управлени обеспечивает программно-аппаратный доступ к регистрам второго запоминающего устройства 10 формата Б путем формировани соответствующих сиг5 налов и портов управлени дл записи управл ющих слов и считывани слова состо ни второго запоминающего устройства 10 формата Б, а также записи и чтени информации с диска. Организацию0 memory together with the control decoder 7 provides hardware-software access to the registers of the second memory device 10 format B by forming the corresponding signals and control ports 5 for recording control words and reading the status word of the second memory device 10 format B, as well as writing and reading disk information. The organization
0 информационного взаимодействи , включающего обмен служебной информации и непосредственно данных, между вторым запоминающим устройством 10 формата Б и микропроцессорной магистралью0 information interaction, including the exchange of service information and directly data between the second storage device 10 format B and the microprocessor line
5 осувществл ет шинный формирователь 9 данных с помощью блока 6 синхронизации. Работа устройства со вторым запоминающим устройством 10 формата Б начинаетс с начальной установки входных5 is carried out by a bus driver 9 by means of a synchronization unit 6. The operation of the device with the second memory device 10 format B begins with the initial installation of input
0 параметров: адреса зоны в блоке 2 пам ти, номера искомой дорожки диска, номера стороны диска, номера сектора, длины блока, номера накопител , который должен участвовать в работе, и типа этапа обмена инфор5 мации.0 parameters: the address of the zone in the memory block 2, the number of the desired track of the disk, the number of the side of the disk, the sector number, the length of the block, the number of the drive to be involved in the work, and the type of information exchange stage.
Работа со вторым запоминающим устройством 10 формата Б осуществл етс с помощью управл ющей программы, описывающей алгоритм взаимодействи с ним и определ ющей последовательность обращеиий к регистрам запоминающего устройства дл записи управл ющих слов, команд и данных. Запись управл ющих слов и данных осуществл етс следующим образом (см. фиг. 3). В момент времени ц формируетс код адреса порта управлени второго запоминающего устройства 10 формата Б (диаграмма а, фиг. 3), который поступает с адресного выхода блока 3 микропрограммного управлени на адресный вход дешифратора 7 управлени . Поскольку шинный формирователь 9 данных посто нно открыт на прием информации от микропроцессорной магистрали за исключением случа активизации управл ющего сигнала - чтение элемента ввода, поступающего с четвертого выхода блока 3 микропрограммного управлени на первый входэлемента НЕ-И-НЕ 15 дешифратора 7 управлени , и сигнала, поступающего с выхода элемента НЕ-ИЛИ-НЕ 14 на второй вход элемента НЕ-И-НЕ 15 дешифратора 7 управлени , на информационном входе второго запоминающего устройства 10 формата Б с момента вращени Т2 присутствует предназначенна ему информаци , поступающа с информационной шины через шинный формирователь 9 данных (диаграмма в, фиг. 3). В момент времени 1з с третьего выхода блока 3 микропрограммного управлени на первый управл ющий вход второго запоминающего устройства 10 формата Б поступает сигнал записи в элемент вывода (диаграмма г, фиг. 3). В момент времени запись прекращаетс . Выполнению операций чтени и записи с диска предшествует операци - запись длины блока в регистр 21 второго блока 8 управлени пам тью, предназначенного дл хранени и управлени передачей блока данных (фиг. 1). Регистр 21 длины блока имеет двухбайтовую структуру, поэтому дл его программировани необходимо дважды использовать сигнал записи по соответствующему порту. Первый и второй входы записи используютс соответственно дл записи младшего и старшего байта в регистр 21. Длина блоков различна и определ етс типом выполн емой операции (чтение идентификатора, чтение блока данных , запись блока данных, разметка дорожки диска). Совокупность управл ющего сигнала разрешени записи, поступающего на первый вход узла 17 совпадени , вл ющегос первым входом логического услови второго блока 8 управлени пам тью и адресного сигнала на втором в/оде узла 17 совпадени , вл ющегос шестым входом логического услови второго блока 8 управлени пам тью (диаграмма б фиг 3), активный уровень которого формирую ге в ответThe second memory device 10 of format B is operated using a control program that describes the algorithm for interacting with it and determines the sequence of accesses to the memory registers for recording control words, instructions and data. The control words and data are recorded as follows (see Fig. 3). At time c, the control port address code of the second format B memory device 10 is generated (diagram a, Fig. 3), which is supplied from the address output of the microprogram control unit 3 to the address input of the control decoder 7. Since the bus data driver 9 is constantly open to receive information from the microprocessor line, except for the activation of the control signal, it reads the input element coming from the fourth output of the microprogram control unit 3 to the first input of the element NOT-AND-NOT 15 of the control decoder 7 and the signal coming from the output of the element NOT-OR-NOT 14 to the second input of the element NOT-AND-NOT 15 of the control decoder 7, at the information input of the second storage device 10 of format B from the moment of rotation T2 there is a pre Assigning his information, from The incoming data bus through the data bus driver 9 (graph in FIG. 3). At time 1c, from the third output of the microprogram control unit 3, the write signal is sent to the output element to the first control input of the second memory device 10 of format B (diagram d, Fig. 3). At the time point, recording stops. The read and write operations from the disk are preceded by the operation of writing the length of the block into the register 21 of the second memory management unit 8 for storing and controlling the transmission of the data block (Fig. 1). The block length register 21 has a two-byte structure; therefore, to program it, it is necessary to use the write signal on the corresponding port twice. The first and second recording inputs are used respectively to write the low and high byte to register 21. The length of the blocks is different and is determined by the type of operation performed (read identifier, read data block, write data block, mark track disc). The set of the write enable control signal received at the first input of the match unit 17, which is the first input of the logical condition of the second memory control unit 8 and the address signal at the second input of the match unit 17, which is the sixth input of the logical condition of the second memory control unit 8 tew (diagram b of Fig. 3), whose active level I form
на правильппй код адреса нужного порта управлени , вызывает формирование на выходах узла 17 совпадени импульса уровень которого соответствует потенциалуon the right address code of the desired control port, causes the formation of the outputs of the node 17 match the pulse level which corresponds to the potential
логического нул , а длительность равна длительности управл ющего сигнала записи в элемент вывода (диаграмма г, фиг. 3). Сигналы записи, поступающие с третьего и четвертого выходов узла 17 совпадени наlogical zero, and the duration is equal to the duration of the control signal write to the output element (diagram g, Fig. 3). The recording signals coming from the third and fourth outputs of the node 17 matches on
0 первый и второй входы регистра 21 строби- руют информационные сигналы, поступающие на информационный вход регистра 21, После задани входных параметров выполн етс команда - включение привода0 the first and second inputs of the register 21 gate information signals arriving at the information input of the register 21. After setting the input parameters, the command is executed - turning on the drive
5 диска. Затем считываетс слово состо ни регистра привода второго запоминающего устройства 10 формата Б, Работа устройства на этапе чтени слова состо ни или, чтени информации по сн етс временны0 ми диаграммами (см, фиг. 2). На адресном выходе блока 3 микропрограммного управлени в момент времени ti формируетс адрес элемента ввода (диаграмма а, фиг. 2). который поступает на адресный вход де5 шифратора 7 управлени . На первом выходе последнего в ответ устанавливаетс активный сигнал (диаграмма б, фиг. 2), поступающий на вход выборки второго запоминающего устройства 10 формата Б,5 discs. Then, the status word of the drive register of the second memory device 10 of format B is read. The operation of the device at the stage of reading the status word or reading information is explained in time charts (see Fig. 2). At the time ti, the address of the input element is formed at the address output of the microprogram control unit 3 (diagram a, Fig. 2). which is fed to the address input de5 of the control encoder 7. At the first output of the latter, an active signal is set in response (diagram b, Fig. 2), which is input to a sample of the second storage device 10 of format B,
0 который определ ет выбор работы с запоминающим устройством, В момент времени t2 активизируетс сигнал управлени чтение (диаграмма в, фиг. 2), который клапанирует третий выходной сигнал дешифратора 7 уп5 рзвлени (фиг. 1). Сигнал с пыхода элемента НЕ-И-НЕ 15, пройд на управл ющий вход шинного формировател 9 данных, приводит к переключению последнего в режим передачи информации из второго запоми0 нающего устройства 10 формата Б в микропроцессорную магистраль. В результате содержимое регистра состо ни поступает через шинный формирователь 9 данных в блок 2 пам ти, Этап чтени информации эа5 вершаегс сн тием управл ющего сигнала чтение, что соответствует времени хз.0 which determines the choice of working with the storage device, At the time t2, the read control signal is activated (diagram c, Fig. 2), which flaps the third output signal of the control decoder 7 (Fig. 1). The signal from the output of the NOT-AND-NOT 15 element, passed to the control input of the bus data former 9, switches the latter into the mode of transmitting information from the second memory device 10 of format B to the microprocessor bus. As a result, the contents of the state register are transmitted via the bus driver 9 to the memory unit 2, the step of reading information ea5 is complete by removing the control signal read, which corresponds to time xs.
При готовности второго запоминающего устройства 10 формата Б к работе путем анализа содержимого слова состо ни оп0 редел етс местонахождение магнитной головки - на нулевой дорожке или на одной из рабочих дорожек диска. В том случае, если магнитна головка находитс на нулевой дорожке , программа выполн ет операцию пе5 ремещени магнитной головки на один шаг к центру диска, м, если эта операци не выполн етс , блок 3 микропрограммного управлени фиксирует неиспразность и на экран устройства 24 отображений с по- мо цыо блока 1 приемо-перецач;/, и индикации выводитс сообщение о неисправности запоминающего устройства 10 формата Б и осе операции прекращаютс . В случае, если операци перемещени магнитной головки с нулевой дорожки исполнена, программа переходит к этапу чтени с диска. Этап чтени информации с диска аналогичен этапу чтени слова состо ни регистра накопител и отличаетс лишь номером порта управлени . Дл чтени и записи информации с диска используетс один и тот же номер порта, формируемый на четвертом выходе дешифратора 7 управлени , сигнал которого затем поступает на первый вход элемента НЕ-И-НЕ 18, вл ющегос п тым сходом второго блока 8 управлени пам тью . Этап чтени данных сектора с диска начинаетс с поиска адресного маркера по- лл данных, после выполнени этой операции осуществл етс чтение блока данных с последующей передачей последних из второго запоминающего устройства 10 формата Б в блок 2 пам ти через шинный формирователь 9 данных. Этапу записи информации на диск предшествует выполнение этапа - чтение, поскольку прежде, чем исполнить операцию записи, необходимо обнаружить нужный заголовок сектора, куда должна быть записана информаци . После нахождени нужного заготовка и его чтени осуществл етс установка этапа записи данных из блока 2 пам ти на диск. Перед записью данных записываетс адресный маркер данных. Код требуемого адресного маркера принимаетс из микропроцессорной магистрали и записываетс в соответствующий регистр. После этого начинаетс непосредственна запись информации. Данные блока 2 пам ти, подлежащие записи на гибкий магнитный диск второго запоминающего устройства 10 формата Б, могут поступать в блок либо с ЭВМ 25 или пульта 23 ввода информации посредством передачи через блок 1 приемо-передачи и индикации, либо с магнитного диска первого запоминающего устройства 5 формата А посредством передачи информации через первый блок 4 управлени пам тью. Аналогично при чтении информации с гибкого магнитного диска второго запоминающего устройства 10 формата Б данные записываютс в блок 2 пам ти, а затем могут передаватьс либо на ЭВМ 25 или на устройство 24 отображени информации через блок 1 приемо-передачи и индикации, либо на первое запоминающее устройство 5 формата А дл записи на гибкий магнитный диск.When the second format B memory device 10 is ready for operation, by analyzing the contents of the status word, the location of the magnetic head is determined - on the zero track or on one of the working tracks of the disk. In the event that the magnetic head is on the zero track, the program performs the operation of moving the magnetic head one step to the center of the disk, m, if this operation is not performed, the microprogram control unit 3 fixes the failure and on the screen of the device 24 displays with - the memory of unit 1 of the transceiver; /, and the indication of a malfunction of the memory device 10 of format B and the operation axis are stopped. If the operation of moving the magnetic head from the zero track is performed, the program proceeds to the step of reading from the disk. The step of reading information from the disk is similar to the step of reading the status word of the drive register and differs only in the control port number. To read and write information from the disk, the same port number is used, which is generated at the fourth output of the control decoder 7, the signal of which is then fed to the first input of the NAND-AND-NOT 18 element, which is the fifth bypass of the second memory control unit 8. The step of reading sector data from the disk starts with the search for the address marker half the data, after this operation, the data block is read and then transferred from the second memory device 10 of format B to the memory block 2 via the bus data former 9. The stage of writing information to the disk is preceded by the stage of reading - since, before performing the write operation, it is necessary to find the desired header of the sector where the information should be written. After finding the desired workpiece and reading it, the stage of writing data from the memory unit 2 to the disk is set. Before writing data, an address data marker is written. The code for the desired address marker is received from the microprocessor line and written to the appropriate register. After that, direct recording of information begins. The data of the memory unit 2, to be recorded on the flexible magnetic disk of the second storage device 10 of format B, can be received in the unit either from a computer 25 or the remote control 23 for inputting information through the transmission unit 1 for transmission and indication, or from the magnetic disk of the first storage device 5 of format A by transmitting information through the first memory management unit 4. Similarly, when reading information from a flexible magnetic disk of a second format B memory device 10, data is written to a memory unit 2, and then can be transmitted either to a computer 25 or to an information display device 24 via a transmission and indication unit 1, or to a first memory device 5 format A for recording on a flexible magnetic disk.
На фиг. 4 приведены временные диаграммы , иллюстрирующие взаимодействиеIn FIG. Figure 4 shows timing diagrams illustrating the interaction.
второго блока 8 управлени пам тью с микропроцессорной магистралью. В момент времени ti с выхода второго запоминающего устройства 10 формата Б на единичныйa second microprocessor-based memory control unit 8. At time ti from the output of the second memory device 10 format B to a single
вход триггера 22 и второй вход элемента НЕ-ИЛИ-НЕ 20, вл ющейс четвертым входом логического услови второго блока 8 управлени пам тью, поступает сигнал запроса передачи данных (диаграмма б, фиг.trigger input 22 and second input of NOT-OR-NOT element 20, which is the fourth logical condition input of the second memory control unit 8, a data transmission request signal is received (diagram b, Fig.
0 4) в ответ на исполнение соответствующей команды программы (диаграмма а, фиг. 4). По заднему спадающему фронту этого сигнала происходит установка сигналов управлени (диаграмма в, фиг. 4) на выходе0 4) in response to the execution of the corresponding program command (diagram a, Fig. 4). On the trailing falling edge of this signal, the control signals are set (diagram c, Fig. 4) at the output
5 триггера 16 (активный уровень сигнала соответствует потенциалу логической единицы), поступающего на вход логического услови блока 3 микропрограммного управлени , и разрешени передачи данных (диаграмма д,5 of flip-flop 16 (the active signal level corresponds to the potential of a logical unit) received at the input of the logical condition of the microprogram control unit 3 and enable data transmission (diagram e,
0 фиг. 4), формируемого на выходе триггера 22 (активный уровень сигнала соответствует потенциалу логического нул ), поступающего на соответствующий управл ющий вход второго запоминающего устройства 100 FIG. 4), formed at the output of the trigger 22 (the active signal level corresponds to the potential of a logical zero), supplied to the corresponding control input of the second storage device 10
5 формата Б и синхровход регистра 21. В момент времени t2, когда выполн етс операци записи управл ющего слова или чтени слова состо ни , на выходе элемента НЕ-И-НЕ 18 формируетс управл ющий5 of format B and the clock input of register 21. At time t2, when the operation of writing the control word or reading the status word is performed, the control is formed at the output of the element NAND AND NOT 18
0 сигнал, который поступает на синхровход триггера 22. В момент времени t3, соответствующий завершению этапа записи управл ющего слова или чтени слова состо ни передним нарастающим фронтом этого сиг5 нала (диаграмма г, фиг. 4), снимаетс сигнал разрешение передачи данных на выходе триггера 22 (диаграмма д, фиг. 4), который устанавливаетс в состо ние логической единицы. А в момент времени м с приходом0, the signal that goes to the trigger sync input 22. At time t3, which corresponds to the completion of the step of writing the control word or reading the status word by the leading rising edge of this signal (diagram g, Fig. 4), the signal is sent to enable the transmission of data at the trigger output 22 (diagram e, Fig. 4), which is set to a logical unit state. And at time m with the arrival of
0 очередного сигнала запроса передачи данных от второго запоминающего устройства 10 формата Б происходит активизаци сигнала разрешение передачи данных. Высокий уровень сигнала на выходе триггера0 of the next data transfer request signal from the second storage device 10 of format B, the data transmission enable signal is activated. High trigger output
5 16 (диаграмма в, фиг. 4) означает готовность второго блока 8 управлени пам тью к обмену информацией с микропроцессорной магистралью дл передачи ее второму запоминающему устройству 10 формата Б. Сиг0 налы на первом и втором выходах узла 17 совпадени используютс дл сн ти сигнала готовности после выполнени операций чтени и записи байта данных. Запись и чтение байта данных сопровождаетс 5 16 (diagram B, FIG. 4) means the readiness of the second memory control unit 8 to exchange information with the microprocessor backbone for transmission to the second memory device 10 of format B. The signals at the first and second outputs of the matching unit 17 are used to record the ready signal after reading and writing a data byte. Writing and reading a data byte is followed
5 уменьшением содержимого регистра 21 на единицу. После того, как будет прочитан или записан весь блок данных, на выходе регистра 21 формируетс сигнал длительностью , равной длительности сигнала разрешени передачи данных, поступающего на синхровход этого регистра (диаграмма ж, фиг. 4). После каждого цикла передачи блока данных состо ние регистра 21 перепрограммируетс . Сигнал с выхода регистра 21 поступает на вход конца блока данных второго запоминающего устройства 10 формата Б, активизиру сигнал на синхровы- ходе второго запоминающего устройства 10 формата Б (диаграмма з, фиг. 4), который используетс в качестве синхронизации при работе с микропроцессорной магистралью. Этот сигнал поступает на первый вход элемента НЕ-ИЛИ-НЕ 20, вл ющегос третьим входом логического услови второго блока 8 управлени пам тью и па синхровход блока б синхронизации. Пройд через5 by decreasing the contents of register 21 by one. After the entire data block has been read or written, a signal is generated at the output of register 21 with a duration equal to the duration of the data transmission enable signal received at the sync input of this register (diagram g, Fig. 4). After each data block transmission cycle, the state of register 21 is reprogrammed. The signal from the output of register 21 is input to the end of the data block of the second format B memory device 10, activating the signal at the clock output of the second format B memory device 10 (diagram h, Fig. 4), which is used as synchronization when working with the microprocessor bus. This signal is fed to the first input of the NOT-OR-NOT 20 element, which is the third input of the logical condition of the second memory control unit 8 and the clock input of synchronization block b. Pass through
Ьник Ь L. i xf онизации, этот сигнал поступает tid i таршпй разр д шины данных и затем бло1ом 3 микропрограммного управлени анализируетс его бит состо ни . Если егоOnly L.I. xfonization, this signal arrives tid i the target bit of the data bus, and then its status bit is analyzed by the firmware control unit 3. If his
значение соответствует потенциалу логического нули, то это свидетельствует о завершении выполн емой операции. Затем программно осуществл етс установка сигнала в исходное состо ние, и программаIf the value corresponds to the potential of logical zeros, this indicates the completion of the operation. Then, the program sets the signal to its initial state, and the program
переходит к выполнению следующей операции .proceeds to the next operation.
(56) Техническое описание СМ 1803.01 1.320 015. Т.О., разработка ИНУЭМ. Техническое описание индикатора(56) Technical description SM 1803.01 1.320 015. T.O., development of the Inuem. Indicator Technical Description
РИН-ь 18 461.252.007, разработка МНИИПА.RIN-b 18 461.252.007, development of MNIIPA.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU4710168 RU2001431C1 (en) | 1989-06-26 | 1989-06-26 | Computer-to-external storage data exchange control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU4710168 RU2001431C1 (en) | 1989-06-26 | 1989-06-26 | Computer-to-external storage data exchange control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2001431C1 true RU2001431C1 (en) | 1993-10-15 |
Family
ID=21456569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU4710168 RU2001431C1 (en) | 1989-06-26 | 1989-06-26 | Computer-to-external storage data exchange control device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2001431C1 (en) |
-
1989
- 1989-06-26 RU SU4710168 patent/RU2001431C1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642759A (en) | Bubble memory disk emulation system | |
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| CN100517259C (en) | Functional test method and functional test apparatus for data storage devices | |
| EP0248478A1 (en) | Sequential buffer device | |
| US20140244014A1 (en) | Audio and music data transmission medium and transmission protocol | |
| RU2001431C1 (en) | Computer-to-external storage data exchange control device | |
| US6189060B1 (en) | Transmitting device, server device and transmitting method | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| JP2748056B2 (en) | Disk controller | |
| JP2852935B2 (en) | Information playback device | |
| RU1807495C (en) | Process-to-process interface | |
| SU1151976A1 (en) | Data exchange control unit | |
| SU1287237A1 (en) | Buffer storage | |
| US7016983B2 (en) | System and method for controlling a communication bus | |
| JP3147110B2 (en) | ATM communication controller | |
| SU1256034A1 (en) | Interface for linking two electronic computers with common memory | |
| JP2959544B2 (en) | Magnetic disk drive | |
| SU1262511A1 (en) | Interface for linking two electronic computers | |
| SU1399751A1 (en) | Device for interfacing two computers | |
| SU1532956A1 (en) | Device for controlling holders on magnetic discs | |
| SU1413635A2 (en) | Device for monitoring program execution | |
| SU1679486A1 (en) | Interface controller | |
| SU1508218A1 (en) | User to communication channel interface | |
| SU1531103A1 (en) | Device for interfacing between computer, permanent storage and external storage | |
| SU1001070A1 (en) | System for exchange of data between information processors |