KR970000467B1 - 반도체 장치의 게이트 절연막 형성방법 - Google Patents

반도체 장치의 게이트 절연막 형성방법 Download PDF

Info

Publication number
KR970000467B1
KR970000467B1 KR1019930011749A KR930011749A KR970000467B1 KR 970000467 B1 KR970000467 B1 KR 970000467B1 KR 1019930011749 A KR1019930011749 A KR 1019930011749A KR 930011749 A KR930011749 A KR 930011749A KR 970000467 B1 KR970000467 B1 KR 970000467B1
Authority
KR
South Korea
Prior art keywords
thermal oxide
film
vapor deposition
gate insulating
chemical vapor
Prior art date
Application number
KR1019930011749A
Other languages
English (en)
Other versions
KR950002071A (ko
Inventor
박영택
홍흥기
백동원
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930011749A priority Critical patent/KR970000467B1/ko
Publication of KR950002071A publication Critical patent/KR950002071A/ko
Application granted granted Critical
Publication of KR970000467B1 publication Critical patent/KR970000467B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

반도체 장치의 게이트 절연막 형성방법
제1도는 종래기술에 따른 반도체 장치의 게이트 절연막 형성 공정 단면도.
제2도는 본 발명의 일실시예에 따른 반도체 장치의 게이트 절연막 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 열산화막
3 : TEOS막 4 : 게이트 전극용 폴리실리콘막
본 발명은 반도체 소자 제조공정중 게이트 절연막 형성방법에 관한 것으로, 특히 열산화막과 화학기상증착막(Chemical Vapor Deposition)의 적층구조를 갖는 반도체 장치의 게이트 절연막 형성방법에 관한 것이다.
일반적으로, 온도가 높은 산화분위기(O2)속에서 실리콘 기판을 노출시키면 표면에서 균일한 열산화막(SiO2)이 형성된다. 이 열산화막은 물성적으로 매우 안정된 것이어서, 산화 방법에 관계없이 거의 같은 성질을 보여준다.
또한 소자를 구성하는 실리콘을 이용하고 있기 때문에 실리콘 소자 제조 공정에 있어서 가장 유용한 절연재료로 사용되고 있다.
제1도는 종래기술에 따른 반도체 장치의 게이트 절연막 형성 공정 단면도로, 먼저 반도체 기판(1)을 대기압(Atomospheric) 및 약 700℃이상의 온도를 갖는 반응로에 삽입한 후, O2가스 또는 O2가스와 H2가스가 혼합된 가스분위기를 조정하여 상기 반도체 기판(1)상에 게이트 절연막으로 사용될 열산화막(20)을 성장시킨 것을 도시한 것이다. 미설명 부호 4는 게이트 전극용 폴리실리콘막을 나타낸다.
점차 소자가 고집적화되어갈수록 게이트 폭이 줄고 박막의 두께가 얇아지게 되는데, 계속해서 상기와 같은 종래기술에 의한 고온의 열산화막을 게이트 절연막으로 형성하게 될 경우 상기 열산화막 형성을 위한 고온의 열산화 공정시 기판이 스트레스를 받게 되어 항복 전압(Breakdown Voltage) 및 CCST(Constant Current Stress Time)등의 소자의 전기적 특성이 저하되는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안정된 본 발명은 고온에 의해 반도체 기판의 스트레스 및 결정결함을 제거하여 소자의 전기적 특성을 개선하기 위한 반도체 장치의 게이트 절연막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 장치의 게이트 절연막 형성방법에 있어서, 반도체 기판상에 열산화막과 화학 기상 증착막을 차례로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명의 일실시예에 따른 반도체 장치의 게이트 절연막 형성 공정 단면도로, 먼저 반도체 기판(1)을 저압 화학 기상 중착로(Low Pressure Chemical Vapor Depsoition Furnace)에 삽입한 후, 인-시츄(In-Situ)방식으로 약 500℃ 내지 700℃ 정도의 N2가스와 O2가스의 혼합가스 분위기속에 얇게 열산화막(2)을 성장 시킨 다음, 연속적으로 상기 열산화막(2) 상부에 화학 기상 증착법에 의해 테트라에쏘시시레인(Tetra Eth Oxy Silane; TEOS)막(3)을 차례로 증착한 것을 도시한 것이다.
미설명 부호 4는 게이트 전극용 폴리실리콘막을 나타낸다.
상기 테트라에쏘시시레인막(TEOS)(3) 증착 공정시 원하는 게이트 절연막의 두께를 조정한다.
상기와 같이 이루어지는 본 발명은 저압 화학 기상 증착로(Low Pressure Chemical Vapor Deposirion Furnace)에 반도체 기판을 삽입한 후, 장비교환 없이 인-시츄(In-Situ)방식에 의해 약 500℃ 내지 700℃의 비교적 저온에서 열산화막을 형성한 후, 이어 화학 기상 증착 방식으로 테트라에쏘시시레인막을 연속적으로 증착하여 게이트 절연막을 형성함으로써 고온에 의한 스트레스를 감소시켜 게이트 절연막 표면의 결정결함을 줄일 수 있어 항복 전압 개선의 효과를 얻을 수 있다.
또한, 열산화막과 화학 시상 증착막의 적층된 막을 게이트 절연막을 형성하므로써 단층의 열산화막에 비해 항복 전압 및 CCST(Constant Current Stress Time)등의 전기적 특성을 향상시킬 수 있다.

Claims (4)

  1. 반도체 장치의 게이트 절연막 형성방법에 있어서, 반도체 기판상에 열산화막과 화학 기상 증착막을 차례로 형성하는 것을 특징으로 하는 반도체 장치의 게이트 절연막 형성방법.
  2. 제1항에 있어서, 상기 열산화막과 화학 기상 증착막은 저압 화학 기상 증착로(Low Pressure Chemical Vapor Deposition Furnace)에서 인-시츄(In-Situ)로 형성하는 것을 특징으로 하는 반도체 장치의 게이트 절연막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 열산화막은 약 500℃ 내지 700℃정도의 H2가스와 O2가스의 혼합 가스분위기속에서 형성하는 것을 특징으로 하는 반도체 장치의 게이트 절연막 형성방법.
  4. 제3항에 있어서, 상기 화학 기상 증착만은 테트라에쏘시시레인(Tetra Eth Oxy Silane; TEOS)막인 것을 특징으로 하는 반도체 장치의 게이트 절연막 형성방법.
KR1019930011749A 1993-06-25 1993-06-25 반도체 장치의 게이트 절연막 형성방법 KR970000467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930011749A KR970000467B1 (ko) 1993-06-25 1993-06-25 반도체 장치의 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011749A KR970000467B1 (ko) 1993-06-25 1993-06-25 반도체 장치의 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR950002071A KR950002071A (ko) 1995-01-04
KR970000467B1 true KR970000467B1 (ko) 1997-01-11

Family

ID=19358079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011749A KR970000467B1 (ko) 1993-06-25 1993-06-25 반도체 장치의 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR970000467B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015847B1 (ko) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치

Also Published As

Publication number Publication date
KR950002071A (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
EP1463121B1 (en) Semiconductor device and production method therefor
EP1028458A2 (en) Chemical vapor deposition of silicate high dielectric constant materials
US5130264A (en) Method of making a thin film transistor
US6777354B2 (en) Semiconductor device and method of manufacturing the same
KR970000467B1 (ko) 반도체 장치의 게이트 절연막 형성방법
US6514803B1 (en) Process for making an amorphous silicon thin film semiconductor device
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
JPH0351094B2 (ko)
JP3125931B2 (ja) 半導体作製方法
JPH0533306B2 (ko)
US10103232B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR0165856B1 (ko) 침착 터널링 산화물의 제조방법
JPS62261128A (ja) Mos型半導体装置の製造方法
JP3665766B2 (ja) 半導体装置及びその製造方法
JP2000357690A (ja) 絶縁膜、その形成方法およびその絶縁膜を用いた半導体装置
KR100244400B1 (ko) 유전체막 형성방법
KR19990023052A (ko) 비정질 막을 결정화하는 방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
KR940010234A (ko) 반도체 장치의 제조 방법
KR970053379A (ko) 소자 격리영역의 형성방법
JPH0281421A (ja) 多結晶シリコン膜の形成方法
KR100301852B1 (ko) 박막트랜지스터제조방법
EP0023925B1 (en) Method of producing insulating film for semiconductor surfaces and semiconductor device with such film
JPS63269577A (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee