KR940002745B1 - 적응 임계치 양자화 방법 및 장치 - Google Patents

Abstract

내용 없음.

Description

적응 임계치 양자화 방법 및 장치

제1도는 본 발명에 적용되는 종합 정보통신망의 U-인터페이스 송수신기의 구성도.

제2도는 본 발명에 따른 적응 임계치 양자화기의 일실시예도.

제3도는 본 발명에 따른 적음 임계치 양자화기의 다른 일실시예도.

제4도는 본 발명에 따른 적응 양자와 방법의 흐름도.

본 발명은 종합 정보통신망(이하 "ISDN"이라 칭함)과 같은 디지탈 송수신 시스템의 U-인터페이스(two-wire loop) 송수신기(Tranceiver)에 관한 것으로, 특히 2B1Q(2 Binary 1 Quaternary) 부호를 선로부호로 사용하는 U-인터페이스 송수신기의 적응 임계치 양자화 방법 및 장치에 관한 것이다.

일반적으로 ISDN의 U-인터페이스 송수신기는 ISDN 교환국내의 회선종단(Line Termination)과 망종단(Network Termination)사이에 교환되는 선로부호를 엔코딩 및 디코딩하기 위한 장치를 말한다.

상기 회선종단 또는 망종단에서 수신되는 상기 선로부호는 ISDN 기본 액세스를 위한 북미표준 선로부호로 선정된 2B1Q부호를 흔히 사용하고 있다. 상기 선로부호는 2개의 2진 데이타를 하나의 블럭으로 나누어 그중 상위 비트를 "부호비트", 하위 비트를 "크기비트"라 하며, 부호 비트가 0인 경우 4진 심벌의 부호는 음이 되고 1인 경우에는 양이 되고, 크기 비트가 0인 경우 4진 심벌의 크기는 3이 되고 1인 경우에 1이 되는 부호를 뜻한다. 상기 선로부호는 전송시 선로 감쇄가 일어나며 또한 잡음이 혼입되어진다.

따라서 전송측에서 전송된 선로부호를 수신측에서 정확히 복원하기 위해서는 개선된 U-인터페이스 송수신기가 필요하게 된다.

제1도는 전송기(Transmitter)와 수신기(Receiver)로 구성된 ISDN U-인터페이스 송수신기의 구성도이다. 상기 제1도는 공지의 블럭이며, 본 발명에 적용되는 구성이다.

제1도를 설명하면, 160Kbps의 전송속도로 전송되는 디지탈 데이타는 스크램블러 및 프레이머(Scrambler & Framer : 10)로 입력되어 스크램블러를 통해 의사 랜덤비트 스트림으로 변환된후, ANSI(American National Standard Institute) 규격에 따라서 240 비트의 프레임 단위로 프레이머에 의해 포맷(format)된다. 상기 스크램 블링 및 포맷팅된 데이타는 2B1Q 엔코더(12)로 보내져서 상기 엔코더(12)내부의 직/병렬(Serial-to-parallel) 변환기에 의해 00, 01, 10, 11의 병렬 포맷으로 변환되고, 2비트/심벌 맵핑(Dibit-to-symbol mapping)에 의해 대응되는 4개의 2B1Q 심볼들(-3,-1,+3,+1)로 엔코딩 되어진다.

D/A 변환기 및 라인드라이버(16)는 D/A 변환기와 라인드라이버로 구성되며, 상기 D/A 변환기는 2B1Q 심벌들을 가입자 선로에 맞는 신호로 전송하기 위해 최소한 3비트의 용량(capacity)을 가지며, 입력되는 2의보수(2's complementary)로 표현된 상기 2B1Q 심벌 데이타를 적절한 전압 레벨로 변환하여 하이브리드(30)를 통해 가입자 선로를 구동하는 라인드라이버로 인가한다. 상기 라인드라이버는 하이브리드(30)의 전송 포트를 구동할 수 있는 파워 드라이버(power driver)로 구성된다. 또한 상기 라인드라이버에 연결되는 전송 필터(TXF : 20)는 전송되는 동안에 크로스 토크(crosstalk)나 EMI(Electro Magnetic Interference)의 영향을 적게 받도록 전송 펄스들의 고주파 성분을 제거한다.

한편 수신기는 가입자 선로(u)로부터의 신호들을 하이브리드의 수신 포트(I/O)를 통해 받아들인다.

상기 신호들은 시그마 델타 변조(sigma-delta modulation) 방법을 사용하는 오버샘플링(oversampling)용 A/D 변환기(40)에 인가되기 전에 AF(Antialiasing Filter : 22)를 통과시킴으로써 고주파 성분들이 제거된 대역 제한 신호로 만들어진다. 상기 A/D 변환기(40)에 의해 PDM(Pulse Density Modulation) 1비트 데이타 스트림으로 변환된 데이타는 도시되지 않은 데시메이터(Decimator)를 통해 멀티비트(multibit) 80Kbaud 데이타로 변환된다. 상기 데시메이터의 출력에서 나오는 수신 아날로그 신호의 샘플 데이타들은 피드포워드 등화기(feedforward equalizer)기능과 고주파 성분의 인핸스먼트(enhancement) 기능을 수행하는 RXF(high pass receive Filter : 50)를 통과한다.

반향 제거기(Echo canceller : 18)는 선로측과 하이브리드(30)의 임피던스 비정합으로 전송 신호의 일부가 상기 하이브리드(30)의 수신 포트(I/O)를 통해 누설되는 반향들을 제거하는 기능을 하며 적응 필터를 이용하여 시프트레지스트(14)에 의해 시프트 출력되는 상기 엔코딩 데이타의 반향 추정치를 예측하고, 상기 추정치를 수신 신호에서 빼줌으로써 수신신호의 포함되어 있는 반향을 제거한다.

결정 궤환 등화기(Decision Feedback Equalizer : DFE(70)는 적응 임계치 양자화기(Adaptive Threshold Quantizer : ATQ(100))의 출력단으로부터 출력되는 복원된 원단신호(far-end symbol)를 입력으로 받아들여 현재의 수신 데이타에 포함되어 있는 ISI(postcursor ISI)들의 추정치를 구성한뒤 이를 수신 신호에서 빼준다.

ARC(Adaptive Reference Control : 90)회로는 현재 심벌 샘플로부터 샘플링 순간의 펄스높이(pulse height)인 메인커서(main cursor)의 크기를 추정하며, 상기 추정치를 원단 신호를 복원하기 위한 상기 ATQ(100)의 임계치를 조정하는 기준치로 사용하고, LMS(Least Mean Square) 알고리즘에 의해 계수값이 새롭게 되도록 하기 위해 반향제거기(18), DFE(70), ARC(90)에 공급되는 업데이트 에러(update error)를 구성하는데 이용된다.

상기 ARC(90)는 ATQ(100)와 같이 사용되어 수신 필터(50)의 전단에서 전송로의 감쇄 효과를 보상하는 AGC(Automatic Gain Control)를 사용함으로써 발생되는 이득(gain)의 제로(zero) 수렴 특성에 의한 시스템의 비안정성(instability)을 방지할 수 있다. 또한 ARC(90)는 반향제거기(18)의 계수값을 새롭게 하는데 있어, 원단 신호가 제거된 에러신호를 공급하기 때문에 반향제거기의 수렴 성능을 향상시키는 기능을 또한 수행한다.

여기서 전송선로(가입자선로)에서 발생하는 감쇄 특성은 신호의 정확한 복원을 어렵게 만드는 근본적인 문제이다. 종래에는 이를 위해서 수신기의 입력단에 AGC(Automatic Gain Control) 회로를 동작시켜 전송선로를 통해 들어온 신호의 레벨을 조정하고 고정 임계치 양자화(Fixed Threshold Quantuzer)를 사용하여 신호를 복원하는 방식을 사용하였다.

그러나 종래의 방법은 신호 자체의 레벨뿐만 아니라 신호에 포함된 노이즈 성분까지도 키우거나 줄임으로써 송수신기(transceiver)의 여타 부분(반향제거기, DFE, ARC, ATQ 등)의 비안정(instability)를 야기시킬 가능성이 높기 때문에 설계의 어려움이 있었다.

또한 최근에는, 수신되는 입력신호 자체의 레벨을 변화시키지 않은 상태에서 가입자 선로의 감쇄 손실을 정규화 시키는 기능을 수행하는 ARC(90)와 같은 회로가 개발 되었으며, 상기 ARC(90)에 의해 임계값을 적응적(Adaptive)으로 조정하는 ATQ(100)가 개발 사용되고 있다. 즉 상술한 방식은 신호가 흐르는 경로에서의 신호자체의 레벨을 변화시킴이 없이 신호를 복원할 수 있기 때문에, 기존 AGC 회로의 기능을 그대로 수행하면서도 송수신기의 안정성 문제에 영향을 미치지 않는다는 장점을 지니고 있는 것이다.

그러나 상술한 종래의 ISDN의 U-인터페이스 송수신기도 AGC를 사용하였으므로 시스템의 안정도가 떨어지는 단점이 있으며 또한 ATQ(100)의 내부에 곱셈기를 사용함에 의해 회로의 구성이 복잡하고 가격 상승의 요인을 초래하는 문제점이 있었다.

따라서 본 발명의 목적은 곱셈기를 사용하지 않는 ISDN의 U-인터페이스 송수신기의 적응 임계치 양자화 장치를 제공함에 있다.

본 발명의 다른 목적은 장치의 구성이 간단하며 가격이 저렴한 U-인터페이스 송수신기의 적응 임계치 양자화 장치를 제공함에 있다.

본 발명의 또다른 목적은 U-인터페이스 송수신기의 시스템 안정도를 향상 시킬 수 있는 적응 임계치 양자화 장치를 제공함에 있다.

본 발명의 또다른 목적은 곱셈기를 사용하지 않는 ISDN의 U-인터페이스 송수신기의 적응 임계치 양자화 장치를 제공함에 있다.

본 발명의 또다른 목적은 U-인터페이스 송수신기의 시스템 안정도를 향상 시킬 수 있는 적응 임계치 양자화 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따르면, 전송측으로부터 전송되어진 2B1Q 선로부호에서 반향 및 심벌간 간섭이 제거된 신호 X(n)와, 복원된 현재의 원단신호 A(n)을 입력받아 추정해내 선로 임펄스 응답의 메인커서 크기(2B1Q 심벌중 +1을 전송했을때 수신단에서의 현재 심플값의 크기) 값 ARC(n)을 사용하여, 상기 입력신호 X(n)에 대한 부호를 추출하여 제1, 2상태를 갖는 제1출력신호를 생성하고, 상기 입력 신호 X(n)의 절대값과 상기 선로메인커서 크기값 ARC(n)의 2배를 비교하여 제1, 2크기를 가지는 제2출력 신호를 생성하기 위한 방법 및 장치가 마련되어 진다.

여기서 상기 제1출력신호는 상기 입력신호 X(n)에 대한 부호(sign)를 의미하며 0 또는 1의 값을 가진다.

또한 상기 제2출력신호는 상기 입력신호 X(n)에 대한 크기(magnitude)를 의미하며 0 또는 1의 값을 가지는데 이는 각각 1 또는 3에 대응되는 값이다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제1도의 구성중 ATQ(100)에 대응되는 본 발명에 따른 적응 임계치 양자화되기의 일실시예가 제2도 및 제3도에 나타나 있다.

제2도는 본 발명에 따른 적응 임계치 양자화기의 일실시예도로서, 상기 입력신호 X(n)를 입력하여 MSB(Most Significant Bit)값을 추출함에 의해 상기 입력신호 X(n)의 부호를 추출하기 위한 제1 MSB 추출기(101)와, 상기 입력신호 X(n)를 입력하여 2진 보수화 하는 2진 보수기(102)와, 제1 MSB 추출기 (101)로부터 출력되는 상기 입력신호 X(n)의 부호에 응답하여 상기 입력신호 X(n)와 상기 2진보수기(102)의 출력을 선택하여 상기 입력신호 X(n)의 절대값을 출력하는 멀티플렉서(103)와, 상기 메인커서의 크기값 ARC(n)을 입력하여 1비트 좌로 시프트 함에 의해 상기 크기값 ARC(n)의 2배를 출력하는 시프트레지스터(104)와, 상기 멀티플렉서(103)의 출력으로부터 상기 시프트레지스터(104)의 출력을 감산하기 위한 감산기(105)와, 상기 감산기(105)의 감산 출력을 입력하여 MSB 값을 추출함에 의해 상기 입력신호 X(n)의 크기값을 출력하는 제2 MSB 추출기(106)로 구성된다.

제3도는 본 발명에 따른 적응 임계치 양자화기의 다른 일실시예도로서, 상기 제2도의 구성과 동일한 부분은 동일 인용부호를 사용하였으며, 비교기(108)는 상기 제2도의 감산기(105)와 MSB 추출기(106)의 결합된 구성에 대치되며 동일기능 및 작용을 수행한다.

제4도는 본 발명에 따른 적응 양자화 방법의 흐름도로서, 제1 MSB 추출기(101)가 입력신호의 부호를 추출하여 음 및 양의 상태를 검색하는 부호검색단계와, 상기 부호검색단계의 검색결과에 대응하여 음 및 양의 상태를 나타내는 2B1Q의 부호비트를 결정하는 부호화단계와, 2진 보수기(102)가 입력신호의 2이 보수값을 구하고, 멀티플렉서(103)가 상기 입력신호의 부호상태에 대응하여 입력신호와 상기 2의 보수값을 선택적으로 출력하여 입력신호의 절대값을 출력하고, 시프트레지스터(104)가 상기 커서의 크기값을 2배화 하는 절대화단계와, 비교기가 멀티플렉서의 출력과 상기 크기값의 2배값을 비교하여 이에 대응하여 크기비트를 결정하는 크기결정단계로 구성된다.

여기서 상기 부호검색단계는 제4도의 (4a)→(4b)단계에 대응되며, 상기 부호화단계는 {(4c),(4d)}→(4i)단계에 대응된다.

또한 상기 절대화단계는 제4도의 (4a)→(4e)단계에 대응되며, 상기 크기결정단계는 (4f)→{(4g),(4h)}→(4i)단계에 대응된다.

이하 본 발명은 상술한 구성에 의거 제1도-제4도를 참조하여 상세히 설명한다.

먼저 본 발명은 2B1Q신호의 특성을 이용하여 반향 및 심벌간 간섭이 제거된 신호 X(n)과 제1도의 ARC(90)의 출력 ARC(n)을 적절히 사용하여 곱셈기를 사용하지 않고 회로를 간단하게 구성할 수 있는 ATQ(100)의 구성 및 방식을 구현하고, 양자화 기능뿐만 아니라 직접 ATQ(100)를 통해 2B1Q 디코더의 기능까지도 쉽게 구현할 수 있도록 하는 것이다.

따라서 제4도를 참조하여 본 발명의 동작원리를 우선 설명한다.

제1도의 반향제거기(18), DFE(70), RXF(50)등에 의해 가입자 선로(u)로부터 수신된 2B1Q선로부호가 반향 및 심벌간 간섭이 완전히 제거되면, 입력신호 X(n)은 전송선로(u)의 임펄스 응답에 의해 감쇄 특성과 선로에서 더해진 노이즈 성분들에 의한 영향만을 포함한 데이타가 된다. 따라서 전송선로(u)상에서의 S/N비(Signal-to-Noise Ratio)가 20dB 이상을 유지한다면 임펄스 응답의 메인커서(Main Cursor) 크기 (2B1Q Symbol 중 +1을 전송했을때 수단에서의 현재 샘플 값의 크기)를 ARC(90)회로를 통해 추정하여 이값을 ATQ(100)의 입력신호 X(n)의 2B1Q 심벌크기(Symbol Magnitude)를 결정하는 임계치(Threshold)로 사용할 수가 있다.

그러므로 제4도의 흐름도를 보면, (4a)단계에서 ATQ(100)는 입력신호 X(n)과 상기 크기값 ARC(n)을 입력받는다.

이는 전송선로(u)상에서의 S/N비가 20dB 이상이라고 가정하면 X(n)의 부호 비트(Sign Bit)가 전송 심벌의 부호 비트와 동일하다고 판단되기 때문이다. 따라서 상기 X(n)의 부호 비트를 검출하여 전송 심벌의 부호 비트를 출력한다.

이후 (4B)→(4c,4d)단계에서 부호비트를 결정하며, 상기 X(n)의 크기 비트를 결정하기 위해 (4e)단계에서는 입력신호 X(n)의 절대치를 취하여 비교하는 경우의 수를 양수인 경우(+3,+1)로 제한하고, 이 두값의 중간값인 +2를 현재 샘플의 메인커서 추정치인 상기 ARC(n)에 곱하여 ATQ(100)에서 2B1Q 심벌의 크기를 결정하기 위한 임계치로 사용한다.

(4f) 단계에서 상기 X(n)의 절대치값과 상기 임계치값을 비교하여 상기 X(n)이 크거나 같으면 +3, X(n)이 작으면 +1로 판단한다. 이후 (4g) 및 (4h)단게에서 상기 (4f)단계의 판단결과에 대응하는 크기비트를 출력시킨다.

따라서 ATQ 출력단 a(n)에서는 부호비트와 크기비트로 구성된 2비트의 2B1Q 심벌값을 얻을 수 있게된다.

이하 본 발명의 일 실시예를 상기 제4도의 흐름도를 하드웨어로 구현한 상기 제2도 및 제3도를 참조하여 설명한다.

제2도 및 제3도에서, 제1 MSB(Most Significant Bit : Sign Bit) 추출기(101)는 입력으로 들어오는 n비트의 등화된 데이타, 즉 입력신호 X(n)의 부호 비트를 검출하여 양자화되는 2B1Q 심벌의 부호 비트로 출력한다.

멀티플레서는 상기 부호비트(CN)를 멀티플렉서(103)의 입력을 선택하는 제어신호로서 선택단자(S)를 통해 입력받고, 입력신호 X(n)을 A입력단자를 통해 입력받으며, 2진 보수기(102)를 통해 입력되는 상기 입력신호 X(n)의 2의 보수를 입력받는다. 이후 상기 멀티플렉서(103)는 상기 입력신호 X(n)의 부호를 나타내는 제어신호의 압력에 대응하여, 입력신호 X(n)가 음수인 경우에는 B입력단자를 통해 입력되는 2의 보수(2's complement)를 취한 데이타를 출력하고, 입력신호 X(n)가 양수인 경우는 A입력단자를 통해 입력되는 입력신호 X(n)을 출력하여 상기 입력신호 X(n)의 절대치를 취하는 기능을 수행한다.

감산기(105)[또는 비교기(180)]는 상기 멀티플렉서(103)의 출력과 상기 ARC(90)로부터 입력된 데이타(현재 샘플이 메인커서 크기 추정치) 즉 ARC(n)를 2배한 값을 비교하여 등화된 신호 X(n)의 절대치 크기가 3인지 1인지를 판단함으로써 양자화되는 2B1Q 심벌의 크기비트로 출력 시킨다.

상기 ARC(90)로부터의 출력신호 ARC(n)을 수신하는 상기 시프트레지스터(104)는 상기 ARC(n)을 2배로 연산하여 ATQ(100)회로의 임계치와 같은 기능을 수행하는 임계치값을 출력시키게 되는데 이는 상기 ARC(n)의 데이타를 좌 시프트시킴에 의해 수행된다.

이외에도 마지막 출력단에 인버터들을 사용하면 2-비트의 신호들을 간단히 원하는 값으로의 변환이 가능하기 때문에 ATQ(100)바로 뒷단의 2B1Q 디코더의 기능까지도 흡수할 수가 있는 것이다.

여기서 상기 비교기(108)는 상기 감산기(105)와 제2 MSB 추출기(106)이 합한 구성과 동일기능 및 작용을 하게 되는데, 이는 상기 감산기(105)의 출력에서 MSB 추출에 수행한 값이 상기 비교기(108)의 출력인 크기값과 동일하기 때문이다.

또한 상기 시프트레지스터(104)를 사용함으로써 종래 기술에서 사용된 곱셈기를 대치하여 상기 ARC(n)의 2배값을 출력할 수 있게 됨을 알 수 있다.

상술한 바와 같이 본 발명은 디지탈 전송 시스템, 특히 ISDN의 U-인터페이스 양자화기를 저렴하면서도 간단히 구성할 수 있는 이점이 있으며, 또한 AGC와 같은 회로를 사용하지 않음으로써 시스템의 신뢰성을 향상 시킬 수 있게 된다.

Claims (4)

1. 입력신호와 상기 입력신호에 대한 임펄스 응답의 메인커서의 크기값을 사용하여 전송측의 2B1Q 데이타를 복구하기 위한 MSB 추출기와, 2진 보수기와, 멀티플레서와, 비교기와, 시프트레지스터를 포함하는 디지탈 송수신 시스템의 양자화 방법에 있어서, 상기 MSB 추출기가 입력신호의 부호를 추출하여 음 및 양의 상태를 검색하는 부호검색단계와, 상기 부호검색단계의 검색결과에 대응하여 음 및 양의 상태를 나타내는 2B1Q의 부호비트를 결정하는 부호화단계와, 상기 2진보수기가 입력신호의 2의 보수값을 구하고, 상기 멀티플렉서가 상기 입력신호의 부호상태에 대응하여 입력신호와 상기 2의 보수값을 선택적으로 출력하여 입력신호의 절대값을 출력하고, 상기 시프트레지스터가 상기 메인커서의 크기값을 2배화하는 절대화단계와, 상기 비교기가 멀티플렉서의 출력과 상기 크기값이 2배값을 비교하며 이에 대응하여 크기비트를 결정하는 크기결정단계로 구성함을 특징으로 하는 적응 임계치 양자화 방법.
2. 입력신호와 상기 입력신호에 대한 임펄스 응답의 메인커서의 크기값을 입력하여 전송측의 데이타를 복구하기 위한 디지탈 송수신 시스템의 양자화 장치에 있어서, 상기 입력신호의 MSB 값을 추출함에 의해 상기 입력신호의 부호를 출력하기 위한 제1 MSB 추출기(101)와, 상기 입력신호를 입력하여 2진보수화 하기 위한 2진 보수기(102)와, 제1 MSB 추출기(101)로부터 출력되는 상기 입력신호의 부호에 응답하여 상기 입력신호와 상기 2진보수기(102)의 출력을 선택하여 상기 입력신호의 절대값을 출력하는 멀티플렉서(103)와, 상기 메인커서의 크기값을 2배화하여 출력하는 시프트레지스터(104)와, 상기 멀티플렉서(103)의 출력에서 상기 시프트레지스터(104)의 출력을 감산하기 위한 감산기(105)와, 상기 감산기(105)의 감산 출력을 입력하여 MSB값을 추출함에 의해 0 또는 1의 크기를 갖는 크기값을 출력하는 제2 MSB 추출기(106)로 구성함을 특징으로 하는 적응 임계치 양자화 장치.
3. 제2항에 있어서, 상기 시프트레지스터(104)가 입력값을 좌측으로 1비트 시프트하여 입력값을 2배화하는 시프트레지스터임을 특징으로 하는 적응 임계치 양자화 장치.
4. 입력신호와 상기 입력신호에 대한 임펄스 응답의 메인커서의 크기값을 입력하여 전송측의 데이타를 복구하기 위한 디지탈 송수신 시스템의 양자화 장치에 있어서, 상기 입력신호의 MSB 값을 추출함에 의해 상기 입력신호의 부호를 출력하기 위한 MSB 추출기(101)와, 상기 입력신호를 입력하여 2진보수화 하기 위한 2진 보수기(102)와, 제1 MSB 추출기(101)로부터 출력되는 상기 입력신호의 부호에 응답하여 상기 입력신호와 상기 2진보수기(102)의 출력을 선택하여 상기 입력신호의 절대값을 출력하는 멀티플렉서(103)와, 상기 메인커서의 크기값을 1비트 좌로 시프트함에 의해 상기 크기값의 2배를 출력하는 시프트 레지스터(104)와, 상기 멀티플렉서(103)의 출력과 상기 시프트레지스터(104)의 출력을 입력받아 비교하며, 이에 대응하여 0 또는 1의 크기를 갖는 크기값을 출력하는 비교기(108)로 구성함을 특징으로 하는 적응 임계치 양자화 장치.