KR930001399B1 - 액정 패널 구동용 세그멘트 구동회로 - Google Patents

Abstract

내용 없음.

Description

액정 패널 구동용 세그멘트 구동회로

제1도는 통상의 액정 패널 구동용 세그멘트 구동회로를 도시한 블록도.

제2도는 제1도에 도시된 세그멘트 구동회로의 시프트 레지스터부 및 레벨 시프터부의 회로도.

제3도는 본 발명의 세그멘트 구동회로의 시프트 레지스터부, 스위칭수단 및 레벨 시프터부의 회로도.

제4도는 제3도의 시프트 레지스터부의 일부 상세도.

제5도는 제4도에 도시된 시프트 레지스터의 타이밍도.

제6도는 제3도의 스위칭수단을 도시하는 개략도.

* 도면의 주요부분에 대한 부호의 설명

10 : 좌/우 시프트 레지스터부 20 : 레벨 시프터부

30 : 샘플앤드 홀드부 40 : 출력구동부

50 : 선택수단 60 : 멀티플렉서

70 : 프리차아지 발생회로 80 : 좌/우 시프트 모드제어회로

90 : 바이어스 회로

본 발명은 액정표시소자(Liquid Crystel Display)를 구동하기 위한 세그멘트 구동회로에 관한 것으로, 특히 박막트랜지스터(Thin Film Transistor : TFT)에 의해 스위칭되는 액정 패널 구동용 세그멘트 구동회로에 관한 것이다.

종래에는 전 비디오 데이타들을 액정표시소자에 나타내기 위하여, 세그멘트 구동회로내의 좌/우 시프트 레지스터부를 구성하는 플립플롭의 입력단에 기본적으로 좌/우 수평동기펄스를 가하고 클럭신호에 의하여 각 플립플롭에 입력된 수평동기펄스를 캐스케이드 시킨다. 다음, 이 플립플롭의 출력신호는 레벨 시프터부를 거쳐서 적절한 전압레벨로 시프트된다. 이 시프트된 신호펄스에 의하여 비디오 신호를 샘플링한다. 이 세그멘트 구동회로내의 전 플립플롭이 모두 동작하여 샘플링을 수행완료면 샘플링된 전 비디오 데이타들은 표시인에이블 신호에 의해 동시에 액정표시소자에 표시된다.

상기 설명한 종래 기술의 경우에는 각 플립플롭의 출력이 다음 단의 플립플롭에 캐스케이드되므로 액정표시소자의 세그멘트 라인수에 따라서 플립플롭의 개수는 결정된다. 그리고, 텔레비젼 방송신호를 화면에 화상으로 출력하는 시간은 비디오 신호인 경우 방송국에서 결정된 시간이므로 이 시간동안 플립플롭에서 샘플링한 출력신호를 화상출력하기 위해서는 자연적으로 출력신호의 주파수는 증가하게 된다. 따라서 세그멘트 라인수가 증가할수록 플립플롭은 고주파에서 동작되어야 하며 이를 해결하기 위해서는 플립플롭의 동작 클럭수를 증가시켜야 한다. 또한 마지막 플립플릅의 출력신호의 경우에는 비디오 신호를 샘플링함과 동시에 비디어 신호의 칼라 스위치를 무력화(디스에이블 : disable)시킴으로써 마지막 출력단의 샘플링 신호가 약화되는 문제가 액정 표시소자의 화면상에 현저히 나타나게 되는 단점이 있었다.

본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 세그멘트 구동회로내의 시프트 레지스터를 구성하고 있는 각 플립플롭의 동작주파수를 감소시키고 이에 따라 플립플롭이 차지하는 면적을 절감시키며 마지막 플립플롭의 비디오 신호 샘플링 완료후 칼라 스위치를 무력화시키도록 타이밍을 맞춤으로써 화질을 개선한 액정 패널 구동용 세그멘트 구동회로를 제공함을 목적으로 한다.

상기한 목적을 달성하기 위하여 본 발명에 의한 액정 패널 구동용 세그멘트 구동회로는 좌/우측 시프트 모드 제어신호를 출력하는 시프트 모드 제어부와; 비디오 신호를 멀티플렉싱하는 멀티플렉서와; 상기 시프트 모드 제어부로부터의 좌/우 시프트 모드 제어신호를 받아서 좌/우 수평동기중의 하나를 출력하는 선택수단과; 프리차아지 발생회로로부터 발생된 프리차아지 신호와 상기 선택수단으로부터 출력된 수평동기펄스를 수신하여 클럭신호에 따라 수평동기펄스를 캐스케이드 시키고 상기 멀티플렉서로부터의 비디오 신호를 샘플링하는 시프트 레지스터부와; 이 시프트 레지스터로부터 출력되는 신호가 상기 좌/우측 시프트 모드중의 어떤 모드에서도 그 출력이 일정한 순서를 유지하도록 하는 스위칭수단과; 이 스위칭수단으로부터 출력된 신호의 전압레벨을 상승시키는 레벨 시프터부와; 바이어스로부터의 바이어스 신호에 따라 비디오 신호를 샘플링 앤드 홀딩하는 샘플 앤드 홀드부와; 이 샘플 앤드 홀드부로부터 나온 신호를 액정 패널로 공급하는 출력구동부를 포함함을 특징으로 하고 있다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 대해서 상세히 설명할 것이다.

우선 본 발명의 일실시예를 상세히 설명하기 전에, 본 발명이 적용되는 종래 기술의 구성과 동작에 대해서 제1도 및 제2도를 참조하여 설명하기로 한다.

제1도는 통상의 액정 패널 구동용 세그멘트 구동회로의 블록도이다.

제1도의 세그멘트 구동회로는 좌/우 시프트 모드를 제어하는 시프트 모드 제어부와, 비디오 신호인 적·녹·청신호(R, G, B신호)를 멀티플렉싱하는 멀티플렉서와, 프리차아지 발생회로부로부터 발생된 프리차아지신호와 수평동기펄스를 수신하여 클럭신호에 따라 수평동기펄스를 캐스케이드시키는 시프트 레지스터부와, 이 시프트 레지스터부로부터 출력된 신호의 전압레벨을 상승시키는 레벨 시프터부와, 바이어스부로부터의 바이어스 신호에 따라 비디오 신호(R, G, B신호)를 샘플링 앤드 홀딩하는 샘플 홀드부 및 출력 구동회로로 구성된다.

제2도는 종래 기술의 세그멘트 구동회로의 시프트 레지스터부 및 레벨 시프터부의 회로도이다.

제1도의 시프트 레지스터부와 레벨 시프터부는 제2도에서와 같이 플립플롭으로 구성된 시프트 레지스터들과 전압레벨을 상승시키는 레벨 시프터들로 구성되며, 편의상 우측 시프트 모드에서의 구성을 도시하고 있다.

제2도에 도시한 바와 같이 세그멘트 구동회로는 기본적으로 플립플롭의 입력단(STR)에 수평동기펄스를 가하고 클럭신호(CK)에 의하여 각각 플립플롭(FF1, …, FF2N)에 입력된 수평동기펄스를 캐스케이드시킨다. 다음 플립플롭(FF1, …, FF2N)의 출력신호(Q)는 레벨 시프터(LS1, …, LS2N)를 거쳐서 적절한 전압레벨로 시프트된다. 이 시프트된 펄스신호에 의해서 비디오 신호를 샘플링한다. 따라서 세그멘트 구동회로의 전 플립플롭이 모두 동작하여 샘플링을 수행한 후에는 샘플링된 전 비디오 데이타들이 표시 인에이블 신호에 의하여 동시에 액정표시소자에 표시된다.

제2도에 의하면, 각 플립플롭의 출력신호(Q)는 다음 단의 플립플롭에 캐스케이드되므로 액정표시소자의 세그멘트 라인수가 2N일 경우에는 플립플롭의 개수가 2N개가 되어야 한다. 따라서, 세그멘트 라인수가 증가할수록 플립플롭은 고주파에서 동작되어져야 하므로, 이를 해결하기 위하여 플립플롭의 동작 클럭신호의 개수를 2개, 3개등으로 늘려야 한다. 또한, 마지막 플립플롭(FF2N)의 출력신호는 비디오 신호를 샘플링함과 동시에 비디오 신호의 칼라 스위치를 무력화시킴으로써 마지막 플립플롭(FF2N) 출력단의 샘플링 신호는 약화되는 현상이 액정표시소자의 화면상에 현저하게 나타나는 문제가 있다.

제1도 및 제2도를 참조하여 상술한 바와 같은 문제점을 해결하기 위하여, 본 발명은 제3도에 도시한 바와같이 시프트 레지스터 및 레벨 시프터부의 사이에 스위칭 수단을 부가하고 있다. 이하, 제3도를 참조하여 본 발명을 상술한다.

제3도는 본 발명의 세그멘트 구동회로의 시프트 레지스터부, 스위칭수단 및 레벨 시프터부의 회로도이다. 제3도에 의하면, 시프트 레지스터를 구성하는 각 플립플롭으로부터 2개의 출력신호를 추출하여 비디오 신호 샘플링용 플립플롭의 수를 반으로 줄였으며, 제5도에 도시한 바와 같이 플립플롭 출력신호(MQ, Q)중 1개는 하위 클럭(down clock)에서 다른 1개는 상위 클럭(up clock)에서 동작시킴으로써 일정한 동작주파수에서 2배의 세그멘트 라인을 구동할 수 있게 한다. 또한 비디오 신호 샘플링용 플립플롭(FF1, …, FFN)이외에, 양 끝단에 다른 플립플롭(FF0 및 FFN+1)을 1개씩 추가시킴으로써 샘플링 타이밍 칼라 스위치 무력화(disable)신호 타이밍을 확보한다.

또한, 시프트 레지스터부를 구성하는 플립플롭(FF0, …, FFN+1)과 레벨 시프터부(LS1, …, LS2N)의 사이에 간단한 스위치 논리회로(SW1, …, SWN)를 부가하였으며 이 스위치 논리회로는 세그멘트 구동회로가 좌측 또는 우측 시프트 모드중의 어떤 모드에서도 그 출력이 일정한 순서를 갖도록 제어한다.

제4도는 제3도에 도시한 세그멘트 구동회로의 시프트 레지스터부의 상세도이다.

제4도에는 시프트 레지스터부를 구성하고 있는 D 플립플롭을 나타내고 있다. 각 플립플롭은 2개의 출력(MQ 및 Q)을 가지고 있으나, 양 끝단의 플립플롭(FF0 및 FFN+1)은 1개의 출력(Q)만 가지고 있다. 그 출력 파형은 제5도에 도시한 바와 같이 출력 MQ가 먼저 출력되고 반펄스 뒤에 출력(Q)가 출력된다.

따라서, 1클럭싸이클에 2개의 샘플링 펄스가 출력되어, 샘플링 주파수는 결국 1/2배로 줄어드는 결과가 된다. 이때 D 플립플롭의 출력은 항상 출력(MQ) 및 출력(Q)의 순으로 출력되므로 세그멘트 구동회로가 좌측 모드 또는 우측 모드에 있을때는 그 모드에 따라 출력순서가 달라지게 한다. 이를 보상하기 위하여 본 발명에서는 제6도와 같은 스위칭 수단을 부가함으로써 항상 일정한 출력신호를 갖도록 하고 있다.

제4도에 도시한 시프트 레지스터부에 사용되는 플립플롭이 샘플링 가능한 관련한 마지막 플립플롭(FFN)이라면 출력 Q는 2N번째 샘플링 펄스가 되고, 샘플링 펄스(Q)에 의한 샘플링이 완료된 뒤에, 칼라스위치 디스에이블 펄스신호(Q)가 플립플롭(FFN+1)에서 출력된다.

이에 따라서 마지막 샘플링 플립플롭(FFN)의 비디오 샘플링 타임이 확보되게 된다. 상기 설명한 것과 반대로 세그멘트 구동회로가 좌측 시프트 모드일 경우에는 제4도의 플립플롭은 FF1이 되며 이때 플립플롭의 입력 데이타는 좌측 수평동기신호(LD)가 입력되고 출력 펄스는 Q, MQ순으로 출력되지만 제6도의 스위칭수단을 사용하여 출력펄스가 MQ, Q순으로 출력되도록 한다.

제5도는 시프트 레지스터부의 타이밍도이다. 제5a도에 도시한 바와 같이, 제4도에서와 같은 우측 제어신호에 의하여 우측 수평동기 신호가 입력되면, 제5b도의 클럭펄스(CK)에 따라 제5c도 및 제5d도와 같이 시프트 레지스터부내의 하나의 플립플롭에서 2개의 출력신호(MQ 및 Q)가 출력되어, 결과적으로 1클럭 싸이클마다 2개의 샘플링 펄스(MQ 및 Q)가 출력된다. 따라서 샘플링 주파수는 결국 1/2배로 줄어드는 결과가 된다.

제5e도는 플립플롭(FFN+1)의 출력신호(Q)로 플립플롭의 출력 타이밍을 나타내는 것이며, 플립플롭(FFN)의 샘플링이 완료된 후, 칼라 스위치 디스에이블 펄스 신호의 출력 타이밍도이다.

제6도는 본 발명의 세그멘트 구동회로의 스위칭 수단을 도시하는 개략도이다.

제6도에 의하면, 우선 본 발명의 세그멘트 구동회로가 우측 시프트 모드(right shift mode)에서 동작되는 경우에는 전송 게이트(Transmission gate : TG) TG1과 TG3가 온이 되고 TG2와 TG4는 오프로 된다. 이에 따라 시프트 레지스터부의 출력 MQ는 전송게이트 TG1을 통해 비디오 샘플링 인에이블 신호인 Yodd,

로 출력되고, 출력 Q는 Yeven,

로 출력된다. 즉 MQ, Q의 순으로 비디오 신호를 출력시킨다. 다음 세그멘트 구동회로가 좌측 시프트 모드(left shift mode)에서 동작되는 경우에는 전송게이트 TG2와 TG4가 온이 되고 TG1과 TG3는 오프가 된다. 이에 따라, 시프트 레지스터부의 출력 MQ는 전송게이트 TG2를 통하여 Yeven,

로 출력되고, 출력 Q는 전송게이트 TG4를 통하여 Yodd,

로 출력된다. 즉, 시프트 레지스터부로부터 출력되는 순서는 MQ, Q순이나, 제6도에 도시하고 있는 스위칭 수단을 사용함으로써 실제적인 출력 Q, MQ순으로 하는 것이다.

이상 설명한 바와 같이 본 발명의 액정 패널 구동용 세그멘트 구동회로는 시프트 레지스터부의 1개의 플립플롭으로부터 2개의 출력신호를 추출함으로써 플립플롭의 개수 및 동작주파수를 반으로 줄였으며 비디오 신호 샘플링용 플립플롭의 이외에 양 끝단에 1개씩의 플립플롭을 추가하여 샘플링 타이밍을 확보하여 비디오 신호의 샘플링 완료후에 칼라 스위치를 디스에이블시킴으로써 비디오 신호 샘플링 시간의 균일성을 확보하였다. 이에 따라 플립플롭이 차지하는 면적을 반으로 줄일 수 있는 장점이 있다.

Claims (4)

1. 액정 패널 구동용 세그멘트 구동회로에 있어서, 좌·우측 시프트 모드 제어신호를 출력하는 시프트 모드 제어부와; 비디오 신호를 멀티플렉싱하는 멀티플렉서와; 상기 시프트 모드 제어부로부터의 좌·우 시프트 모드 제어신호를 받아서 좌·우 수평동기중의 하나를 출력하는 선택수단과; 프리차아지 발생회로로부터 발생된 프리차아지 신호와 상기 선택수단으로부터 출력된 수평동기펄스를 수신하여 클럭신호에 따라 수평동기펄스를 캐스케이드시키고, 상기 멀티플렉서로부터의 비디오 신호를 샘플링하는 시프트 레지스터부와; 이 시프트 레지스터부로부터 출력되는 신호가 상기 좌·우측 시프트 모드중의 어떤 모드에서도 그 출력이 일정한 순서를 유지하도록 하는 스위칭 수단과; 이 스위칭 수단으로부터 출력된 신호의 전압 레벨을 상승시키는 레벨 시프터부와, 바이어스로부터의 바이어스 신호에 따라 비디오 신호를 샘플링 앤드 홀딩하는 샘플 앤드 홀드부와; 이 샘플 앤드 홀드부로부터 나온 신호를 액정 패널로 공급하는 출력구동회로를 포함함을 특징으로 하는 세그멘트 구동회로.
2. 제1항에 있어서, 상기 시프트 레지스터부는 2개의 출력신호(MQ 및 Q)가 상기 스위칭수단으로 출력되는 비디오 신호 샘플링용 플립플롭(FF1, …, FFN)과 비디오 신호 샘플링의 타이밍을 제어하기 위하여 상기 비디오 신호 샘플링용 플립플롭의 양 끝단에 하나씩 추가한 2개의 플립플롭(FF0 및 FFN+1)을 포함함으로써, 샘플링 타이밍을 확보하여 비디오 신호의 샘플링 완료후에 칼라 스위치를 디스에이블시킴을 특징으로 하는 세그멘트 구동회로.
3. 제2항에 있어서, 상기 시프트 레지스터부는 D 플립플롭들로 구성됨을 특징으로 하는 세그멘트 구동회로.
4. 제1항에 있어서, 상기 스위칭수단은 상기 시프트 레지스터부로 부터의 출력신호(MQ 및 Q)가 일정한 출력순서를 유지하도록 4개의 스위치와 2개의 인버터로 구성됨을 특징으로 하는 세그멘트 구동회로.

Images