KR880008436A - 반도체집적 회로장치의 배선방법 - Google Patents
반도체집적 회로장치의 배선방법 Download PDFInfo
- Publication number
- KR880008436A KR880008436A KR870014894A KR870014894A KR880008436A KR 880008436 A KR880008436 A KR 880008436A KR 870014894 A KR870014894 A KR 870014894A KR 870014894 A KR870014894 A KR 870014894A KR 880008436 A KR880008436 A KR 880008436A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- cell
- network
- channel
- track
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 반도체집적회로장치의 배선방법을 처리해 주는 흐름도.
제2도는 좌측변 알고리즘(left-edge algorithm)에 의한 간선의 챈널로 할당해 주도록 된 처리흐름을 도시해 놓은 도면.
제3도(a) 내지 제3도(e)는 본 발명의 1실시예에 따른 폴리셀방식블록의 배선영역의 배선처리공정을 설명하기 위한 도면.
Claims (5)
- 반도체기판에 능동소자를 구비한 폴리셀을 일렬로 늘어 놓아 셀행을 구성하고, 이셀행을 복수개로 배열집적해서 그 사이에다 필요에 따라 배선패턴을 형성시켜 주므로써 소망의 회로동작을 실현하도록 되어 있는 폴리셀방식의 반도체집적회로 장치에 있어서, 개략배선으로 셀행위의 통과배선위치를 할당하고, 그 결과에 준해 챈널배선법에 따라 가 챈널에 대해 배선처리를 하며, 각 셀의 입출력단자사이를 결선할 때 셀행위의 통과 배선을 해야 할 망에 대해 배선상 필요한 수평방향의 배선선분을 추출하고, 이들 트랙으로서의 배치할당을 결정하며, 그 결과에 준해 수평방향의 배선선분을 할당해 주는 챈널 및 셀행위의 통과배선위치를 결정해주는 처리를 수행하는 수순으로 이루어져 있는 것을 특징으로 하는 반도체집적회로장치의 배선방법.
- 제1항에 있어서, 셀행위의 통과배선을 해야할 망을 배선 바탕에서 필요한 수평방향의 배선 선분을 트랙으로 배치할당함에 있어 그 망을 구성하는 셀단자가 존재하는 셀행에 따라 정해지는 챈널의 범위를 공유하는 것끼리 동일트랙으로 배치하도록 된 것을 특징으로 하는 반도체집적회로 장치의 배선방법.
- 제1항에 있어서, 셀행위의 통과배선을 행야할 망을 배선하는 바탕에서 필요한 수평방향의 배선선분을 추출함에 있어 그 망을 구성하는 셀단자가 존재하는 셀행 및 단자위치좌표에 따라 망을 분할하고 복수개의 배선선분을 추출하도록 된 것을 특징으로 하는 반도체집적회로장치의 배선방법.
- 제1항에 있어서, 셀행위의 통과배선을 해야할 망을 배선하는 바탕에서 필요한 수평방향의 배선선분을 트랙으로 배선할당함에 있어서 상기 배선선분의 끝점이 추출되는 점으로부터 미소한 길이를 연장시키는 처리를 실시한 후 트랙으로의 배치할당을 수행하는 것을 특징으로 하는 반도체집적회로장치의 배선방법.
- 제1항에 있어서, 셀행위의 통과배선을 해야할 망을 배선하는 바탕에서 필요한 수평방향이 배선선분을 트랙으로 배치할당하고, 그 결과에 준해 그 배선선분을 챈널로 할당함에 있어 상기 배선선분을 끝점을 공유하는 복수개의 선분으로 분할하고, 그 각각에 대해 별개로 트랙으로의 배치할당 및 챈널로의 할당을 결정하도록 한 것을 특징으로 하는 반도체집적회로장치의 배선방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61-315340 | 1986-12-26 | ||
JP31534086 | 1986-12-26 | ||
JP62078572A JPS63278249A (ja) | 1986-12-26 | 1987-03-31 | 半導体集積回路装置の配線方法 |
JP62-78572 | 1987-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880008436A true KR880008436A (ko) | 1988-08-31 |
KR910002139B1 KR910002139B1 (ko) | 1991-04-04 |
Family
ID=26419631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870014894A KR910002139B1 (ko) | 1986-12-26 | 1987-12-24 | 반도체집적회로장치의 배선방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4903214A (ko) |
JP (1) | JPS63278249A (ko) |
KR (1) | KR910002139B1 (ko) |
DE (1) | DE3744258A1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5721959A (en) * | 1988-07-01 | 1998-02-24 | Canon Kabushiki Kaisha | Information processing apparatus for pattern editing using logic relationship representative patterns |
JP2695234B2 (ja) * | 1989-04-20 | 1997-12-24 | 富士通株式会社 | 半導体装置の配線方法 |
JP2746762B2 (ja) * | 1990-02-01 | 1998-05-06 | 松下電子工業株式会社 | 半導体集積回路のレイアウト方法 |
JPH0756878B2 (ja) * | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
JP3219500B2 (ja) * | 1991-12-27 | 2001-10-15 | 株式会社東芝 | 自動配線方法 |
US5353235A (en) * | 1992-06-17 | 1994-10-04 | Vlsi Technology, Inc. | Wire length minimization in channel compactor |
US5360767A (en) * | 1993-04-12 | 1994-11-01 | International Business Machines Corporation | Method for assigning pins to connection points |
US5648912A (en) * | 1993-04-12 | 1997-07-15 | International Business Machines Corporation | Interconnection resource assignment method for differential current switch nets |
JP2746054B2 (ja) * | 1993-05-13 | 1998-04-28 | 日本電気株式会社 | Lsiの自動レイアウト設計方法 |
US5440497A (en) * | 1993-06-29 | 1995-08-08 | Mitsubishi Semiconductor America, Inc. | Method of and system for laying out bus cells on an integrated circuit chip |
US5638288A (en) * | 1994-08-24 | 1997-06-10 | Lsi Logic Corporation | Separable cells having wiring channels for routing signals between surrounding cells |
JP2785710B2 (ja) * | 1994-09-30 | 1998-08-13 | 日本電気株式会社 | 集積回路の配線設計方法 |
JP3175812B2 (ja) * | 1995-08-04 | 2001-06-11 | 株式会社日立製作所 | 半導体集積回路配線方法 |
US6075934A (en) * | 1997-05-01 | 2000-06-13 | Motorola, Inc. | Method for optimizing contact pin placement in an integrated circuit |
US7107564B1 (en) * | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
JP2006005018A (ja) * | 2004-06-15 | 2006-01-05 | Fujitsu Ltd | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 |
JP4282687B2 (ja) * | 2006-05-10 | 2009-06-24 | エルピーダメモリ株式会社 | 半導体集積回路の設計方法及び設計装置 |
JP2007329425A (ja) * | 2006-06-09 | 2007-12-20 | Elpida Memory Inc | 半導体集積回路の自動配線方法、プログラム及び記録媒体 |
JP2013045861A (ja) * | 2011-08-24 | 2013-03-04 | Renesas Electronics Corp | 半導体レイアウト設定装置、半導体レイアウト設定方法、及び半導体レイアウト設定プログラム |
US10275559B2 (en) * | 2016-11-18 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for legalizing mixed-cell height standard cells of IC |
CN115130420B (zh) * | 2022-09-02 | 2022-12-06 | 合肥本源量子计算科技有限责任公司 | 集成电路版图图形的线对齐方法、***、介质及电子设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1502554A (ko) * | 1965-12-01 | 1968-02-07 | ||
US3653071A (en) * | 1970-01-08 | 1972-03-28 | Texas Instruments Inc | Process for producing circuit artwork utilizing a data processing machine |
US3653072A (en) * | 1970-01-08 | 1972-03-28 | Texas Instruments Inc | Process for producing circuit artwork utilizing a data processing machine |
CA1024661A (en) * | 1974-06-26 | 1978-01-17 | International Business Machines Corporation | Wireable planar integrated circuit chip structure |
US4593351A (en) * | 1981-06-12 | 1986-06-03 | International Business Machines Corporation | High speed machine for the physical design of very large scale integrated circuits |
US4484292A (en) * | 1981-06-12 | 1984-11-20 | International Business Machines Corporation | High speed machine for the physical design of very large scale integrated circuits |
US4593363A (en) * | 1983-08-12 | 1986-06-03 | International Business Machines Corporation | Simultaneous placement and wiring for VLSI chips |
US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
US4615011A (en) * | 1983-12-19 | 1986-09-30 | Ibm | Iterative method for establishing connections and resulting product |
US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
US4742471A (en) * | 1985-10-31 | 1988-05-03 | International Business Machines Corporation | Method for improving wirability of master-image DCVS chips |
-
1987
- 1987-03-31 JP JP62078572A patent/JPS63278249A/ja active Pending
- 1987-12-18 US US07/135,085 patent/US4903214A/en not_active Expired - Lifetime
- 1987-12-24 DE DE19873744258 patent/DE3744258A1/de not_active Ceased
- 1987-12-24 KR KR1019870014894A patent/KR910002139B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS63278249A (ja) | 1988-11-15 |
US4903214A (en) | 1990-02-20 |
DE3744258A1 (de) | 1988-07-07 |
KR910002139B1 (ko) | 1991-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880008436A (ko) | 반도체집적 회로장치의 배선방법 | |
US3603771A (en) | Input/output signal point assignment | |
JPS63137A (ja) | 配線領域決定処理装置 | |
US4858143A (en) | Work ordering routine for use in a method of routing | |
KR860003659A (ko) | 반도체집적회로장치 | |
KR960009059A (ko) | 집적회로의 페어를 이루는 라인 도전체들의 단일 트위스트 레이아웃 및 방법 | |
JPS62219944A (ja) | 半導体集積回路装置の配線方法 | |
KR980004968A (ko) | 반도체 메모리 소자의 뱅크 분산 방법 | |
ES438666A1 (es) | Perfeccionamientos introducidos en una estructura de pasti- lla semiconductora de circuito integrados en un plano. | |
KR850000799A (ko) | 호출 전용 메모리 | |
US3621208A (en) | Signal point interconnection routing | |
KR850002679A (ko) | 대규모 집적회로 실장의 다중신호 경로 분배 시스템 | |
JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
KR100520190B1 (ko) | 메모리 셀 어레이 | |
US3747077A (en) | Semiconductor memory | |
US20230009090A1 (en) | Semiconductor device layout structure and method of forming semiconductor device | |
JP2529342B2 (ja) | チャネル配線方法 | |
JP3029206B2 (ja) | 半導体装置の配線方法 | |
JPS6399545A (ja) | ビルディング・ブロック方式の集積回路 | |
KR100409121B1 (ko) | 매트릭스형태로배열된다수의메모리셀의메모리셀장치 | |
CN115166301A (zh) | 一种测试结构的基极选择方法 | |
JPS63131568A (ja) | 半導体メモリ装置 | |
JP2581401B2 (ja) | 集積回路配線装置及び方法 | |
JPH01303740A (ja) | Mosトランジスタ間の配線方法 | |
KR20010056494A (ko) | 반도체 메모리 장치의 주변회로 레이아웃 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070330 Year of fee payment: 17 |
|
EXPY | Expiration of term |