KR810000550Y1 - Electronic watch with alarm mechanism - Google Patents

Abstract

내용 없음.No content.

Description

얼라암 부 전자시계Alarm wealth electronic watch

제1도는 본 고안의 1실시예를 표시한 회로도.1 is a circuit diagram showing an embodiment of the present invention.

제2도는 동작을 표시한 파형도이다.2 is a waveform diagram showing an operation.

본 고안은 복수개의 시간을 설정할 수 있고 설정시간이 되면 경고를 발생하는 멀티 얼라암 전자 시계에 있어서, 특정한 채널은, 일치 신호에 의하여 설정 시간의 내용이 클리어 되는 기능을 가진 멀티얼라암 전자시계에 관한 것이다.The present invention is a multi-alarm electronic clock capable of setting a plurality of times and generating a warning when the set time is reached, wherein a specific channel is assigned to a multi-alarm electronic clock having a function of clearing the contents of the set time by a coincidence signal. It is about.

종래의 얼라암 전자시계는, 설정시간이 되면 경고를 발하고, 다시 설정시간이 되면 경고를 발하는 얼라암 전자 시계가 일반적이었고, 이러한 얼라암 전자시계에 있어서는, 매일 일정한 설정시간의 경우에는, 편리하나, 한번만인 설정시간이라면, 일부러 수동 스위치에 의해서 설정시간의 내용을 클리어할 필요가 있었다. 복수개의 설정시간을 설정할 수 있는 멀티 얼라암 부 전자시계에 있어서는, 특정한 채널로 설정된 설정시간의 내용이 일치되었을때, 자동적으로 그 내용이 클리어 되어서 재치 설정시간이 되도록 경고를 발하지 않는 채널을 설치하는 편이, 편리하고 형편에 따라 적당한 채널을 적시에 선정할 수 있어서 대단히 편리하지만, 지금까지는 이와 같은 자동적으로 설정시간의 내용을 리세트하는 멀티 얼라암 전자시계는 아직 개발되지 않았다. 그래서 경고를 발한 후에는 재차 경고를 발하지 않도록, 일치신호는, 단발 얼라암용의 일치 신호인가 또는 재발 얼라암용의 일치신호인가를 검출하여서, 단발 얼라암용의 일치 신호인 경우에는, 채널에 설치한 기억회로를 리세트하여서, 설정시간의 내용을 클리어한다. 오오토클리어의 채널을 설치하여 얼라암 전자시계의 부가가치를 높임과 동시에, 후대자가 취급하기 쉬운 것을 목적으로 한 것이다. 본 발명은 시간을 계수하기 위한 초카운터(6), 시, 분 카운터(1)와, 재발 얼라암의 설정 기억회로(2)와, 세트의 유무를 기억하는 재발 얼라암 세트 기억회로(20), 단발 얼라암 기억회로(3), 단발 얼라암 세트 기억회로(21), 단발얼라암 일치 검출회로(12)와, 재발 얼라암 기억회로(2)와 단발 얼라암 기억회로(3)의 설정 시간의 내용을 시분할을 하여서 전송하기 위한 스위치회로(4)와 시, 분 카운터와 상기한 재발 얼라암 기억회로(2)와 단발 얼라암 기억회로의 내용의 일치를 조사하는 일치회로(5)와 얼라암 구동회로(23)에 의하여 구성되어 있다.Conventional alarm clocks are generally known as alarm clocks that warn when the set time is reached and alert when the set time is reached again. In such an alarm clock, when the set time is constant every day, it is convenient. However, if the setting time is only once, it is necessary to intentionally clear the contents of the setting time by a manual switch. In the multi-alarm electronic clock which can set a plurality of setting times, when the contents of the setting time set in a specific channel match, the contents are automatically cleared so that a channel is not issued so that the warning time is set. Although it is very convenient to select a suitable channel in a timely manner, which is convenient and convenient, a multi-alarm electronic clock which automatically resets the contents of the set time has not been developed until now. Therefore, after the warning is issued, the coincidence signal detects whether the coincidence signal for the single-arm or the coincidence signal for the recurring alarm is detected. Reset the circuit to clear the contents of the set time. The purpose is to increase the added value of the Al-Am electronic clock by installing auto clear channels and to make it easier for future generations to handle. The present invention includes a super counter 6 for counting time, an hour and minute counter 1, a resetting alarm setting memory circuit 2, and a recurring alarm set memory circuit 20 for storing the presence or absence of a set. Setting of the single arm memory circuit 3, the single arm set memory circuit 21, the single arm arm coincidence detection circuit 12, the recurring arm memory circuit 2 and the single arm memory circuit 3; A switch circuit 4 for time-divisionally transferring the contents of time, an hour and minute counter, and a coincidence circuit 5 for checking the correspondence between the recurring alarm memory circuit 2 and the content of the single alarm memory circuit; The arm drive circuit 23 is comprised.

다음에 본 발명의 동작에 대해서 설명한다.Next, the operation of the present invention will be described.

수정 진동자를 사용한 발진출력 신호는 분주되어 1Hz신호 a는 초카운터(6)에 입력되고, 그 출력신호는 1분의 주기를 가진 펄스신호 b로 되어 래치회로(7)에 의하여 500밀리 초의 펄스폭을 가진 단일 펄스신호 C로 성형되어서, 시, 분 카운터(1)에 입력되어 시간을 계수한다. 얼라암 시간을 설정하기 위한 재발 얼라암 기억회로(2)와 단발얼라암 기억회로(3)는 시, 분 카운터(1)와 같이 카운터 회로에 의하여 구성할 수 있고, 클록신호를 각각 IN-1 또는 IN-2 단자에 입력시키는 것에 의하여 임의의 시간으로 세트할 수 있다. 그와 동시에 IN-1, IN-2의 입력신호는 각각 재발 얼라암 세트 기억회로(20)와 단발 얼라암 세트 기억회로(21)의 세트 단자에 입력되므로, 설정 동작을 한 것이 여기에서 기억된다.The oscillation output signal using the crystal oscillator is divided so that the 1 Hz signal a is input to the super counter 6, and the output signal is a pulse signal b having a period of 1 minute, and the latch circuit 7 makes a pulse width of 500 milliseconds. It is shaped into a single pulse signal C having a, and is input to the hour and minute counter 1 to count the time. The recurring alarm memory circuit 2 and the single alarm memory circuit 3 for setting the alarm time can be configured by a counter circuit like the hour and minute counters 1, and clock signals are respectively set to IN-1. Or it can set to arbitrary time by inputting into IN-2 terminal. At the same time, the input signals of IN-1 and IN-2 are respectively input to the set terminals of the recurring arm set memory circuit 20 and the single arm set memory circuit 21, so that the setting operation is stored here. .

신호 e는 재발 얼라암 기억회로(2)와 단발 얼라암 기억회로(3)의 출력신호를 시분할 하기 위한 샘플링펄스 신호로서 분주회로에서의 2Hz의 출력이다. 또 스위치 회로(4)는 NAND회로 또는 트랜스미션게이트 등에 의하여 구성할 수 있고, 시분할하여 전송하기 위한 회로이다. 다음에 스위치회로(4)의 출력은, 시,분 카운터(1)와의 일치를 조사하기 위해서, 시, 분 카운터(1)의 출력과 함께 일치회로(5)에 입력된다. 일치회로(5)는 배타적 논리회로, NOR회로, NAND회로에 의하여 구성되고, 시, 분 카운터(1)와 재발 얼라암 기억회로(2) 또는 단발 얼라암 기억회로(3)의 일치가 검출되면 비로소 일치회로의 출력은 로우레벨로 된다. 일치하지 않을 경우는 항상 하이레벨이다. 이 신호의 파형을 제2도에 도시한다.The signal e is a sampling pulse signal for time division of the output signals of the recurring alarm memory circuit 2 and the single alarm memory circuit 3, and is an output of 2 Hz in the frequency divider circuit. The switch circuit 4 can be constituted by a NAND circuit, a transmission gate, or the like, and is a circuit for time division and transmission. The output of the switch circuit 4 is then input to the coincidence circuit 5 together with the output of the hour and minute counter 1 in order to check the coincidence with the hour and minute counter 1. The coincidence circuit 5 is constituted by an exclusive logic circuit, a NOR circuit, and a NAND circuit. When the coincidence of the hour and minute counter 1 and the recurring alarm memory circuit 2 or the single alarm memory circuit 3 is detected, Finally, the output of the coincidence circuit goes low. If it does not match, it is always high level. The waveform of this signal is shown in FIG.

예를 들면 TO의 시간에 바로, 단발 얼라암 기억회로의 설정시간이 시, 분 카운터(1)의 시간과 일치되었을 때, 일치회로(5)의 출력은 하이레벨의 상태에서 로우 레벨로 되고 재발 얼라암 기억회로의 불일치에 의한 하이레벨에 의하여 펄스신호 f로 된다. 여기에서 신호 C를 인버어터(10)에 의하여 반전시켜서 신호 d를 만들고, NOR회로(11)에 의하여 f와 d의 2입력에 의하여 다시 펄스폭이 좁은 단일펄스 g를 만든다.For example, at the time of TO, when the set time of the single-arm alarm memory circuit coincides with the time of the hour and minute counter 1, the output of the coincidence circuit 5 becomes low level in the high level state and recurs. The pulse signal f is caused by the high level due to the mismatch of the alarm memory circuit. Here, the signal C is inverted by the inverter 10 to generate a signal d, and the NOR circuit 11 again produces a single pulse g having a narrow pulse width by two inputs of f and d.

이 신호는 얼라암을 발하기 위한 트리기 신호로 되기 때문에 얼라암 구동 회로(23)에 보내져서 얼라암을 발한다. 다음에 재발 얼라얼 기억회로(2) 또는 단발 얼라암 기억회로(3)의 내용중 어느것이 일치되었는가를 검출하기 위해서, 상기한 얼라암의 트리거 신호 g는, 단발 얼라암 일치 검출회로(12)에 입력된다.Since this signal becomes a trigger signal for emitting an alarm, it is sent to the alarm drive circuit 23 to emit an alarm. Next, in order to detect whether the contents of the recurring all-time memory circuit 2 or the single-time arm memory circuit 3 are matched, the trigger signal g of the above-mentioned arm is the single-time false coincidence detection circuit 12. Is entered.

AND 회로에 의해서 구성된 단발 얼라암 일치 검출회로(12)의 다른 입력은, 샘플링 펄스 신호 e가 인버어터(13)에 의해서 반전된 신호이기 때문에, 단발 얼라암 기억회로(3)이 일치되었을 때만, 단발 얼라암 일치검출회로(12)의 출력은 h와 같은 단일 펄스가 1개 출력된다.The other input of the single-sided alarm matching circuit 12 constituted by the AND circuit is a signal in which the sampling pulse signal e is the inverted signal by the inverter 13, so that only when the single-sided alarm storage circuit 3 is matched, One single pulse, such as h, is outputted from the single paired-alarm coincidence detection circuit 12.

한편 재발 얼라암 기억회로(2)가 일치하였을 경우에 단발 얼라암 일치검출회로(12)에는 출력신호는 발생하지 않으므로 판단할 수 있다. 이 신호 h는 단발 얼라암 세트 기억회로(21)의 리세트 입력으로 된다. NOR회로(30)의 출력은 단발 얼라암 기억회로(3)의 리세트 단자에 접속되어 있으므로, 단발 얼라암 기억회로(3)의 내용은 0시 00분으로 클리어 된다.On the other hand, when the recurring alam memory circuit 2 coincides, it is possible to determine that the output signal does not occur in the single-arm alarm matching circuit 12. This signal h becomes the reset input of the single-arm set memory circuit 21. Since the output of the NOR circuit 30 is connected to the reset terminal of the single arm memory circuit 3, the content of the single arm memory circuit 3 is cleared at 0:00.

한편 NOR회로(31)의 출력은 하이레벨에서 로우레벨로 반전되어서 유지되기 때문에 스위치회로(4)중에 특별히 설치된 리세트 검출회로(13)의 출력은 단발 얼라암 기억회로(3)의 일치를 조사하고 있을 때에는 항상 하이레벨로되고 또 NAND회로(14)의 의해서 반전되므로 항상, 로우레벨로 되기 때문에, 일치회로(5)의 출력 f는 하이레벨로 되고, 그 이후, 재차 얼라암을 발하는 일은 없다. 또 시, 분 카운터가 0시 00분으로 되었다고 하더라도, 리세트 검출회로(13)를 설치하고 있기 때문에 일치신호는 출력되지 않으므로 얼라암을 발하는 일은 없다. 그렇지만 재차 단발 얼라암 기억회로(3)의 입력 IN-2에 클록신호를 넣어서 임의의 시간으로 설정하면, 단발 얼라암세트 기억회로(21)는 세트상태를 유지하여 설정시간이 되면 얼라암을 구동시킨다. 재발 얼라암 기억회로의 내용을 클리어하고 싶은 경우에는, 단발 얼라암 세트 기억회로(20)의 리세트 단자 R-1에 수동 스위치이 의해서 1발 펄스를 가하는 것에 의하여 클리어 된다. 단발 얼라암을 수동으로 리세트하고 싶은 때에는 리세트단자 R-2에 스위치로 펄스를 1발 넣으면 클리어 된다.On the other hand, since the output of the NOR circuit 31 is maintained inverted from the high level to the low level, the output of the reset detection circuit 13 specially installed in the switch circuit 4 checks the coincidence of the single-layer alarm memory circuit 3. In this case, the output f of the coincidence circuit 5 becomes the high level since it is always at the high level and is inverted by the NAND circuit 14, and therefore is always at the low level. . Moreover, even if the hour and minute counters are set to 0: 00, since the reset detection circuit 13 is provided, the coincidence signal is not output, so no alarm occurs. However, if the clock signal is input to the input IN-2 of the single-arm all-time memory memory circuit 3 again and set to a predetermined time, the single-arm set memory 21 keeps the set state and drives the arm at the set time. Let's do it. In the case where the contents of the recurring alam memory circuit are to be cleared, it is cleared by applying a one-time pulse to the reset terminal R-1 of the single-arm set memory circuit 20 by a manual switch. If you want to reset the single arm manually, clear the pulse by inserting one pulse into the reset terminal R-2.

이상 전술한 바와 같이, 특정한 채널에 넣은 서정시간은, 복수개의 채널을 가지고 있음에도 불구하고, 일치의 조사를 시분할적으로 하나, 하나의 일치회로를 공용해서 사용하고 있기 때문에 회로의 간략화를 할 수 있었다. 또 샘플링 펄스신호와 얼라암 구동신호의 동기(同期)를 조사하기 위한 1개의 AND회로를 사용하는 것에 의하여 재발 얼라암의 일치인가, 또는 단발 얼라암의 일치인가를 대단히 간단하게 판단할 수 있게 되었다.As described above, the lyric time put into a specific channel can be simplified because the coincidence check is time-sharing and one coincidence circuit is used in common despite having a plurality of channels. . In addition, by using one AND circuit for checking the synchronization of the sampling pulse signal and the alarm driving signal, it is possible to very easily determine whether the recurring alarm coincides with the single alarm. .

또 본 고안은, 각 채널마다 세트 기억회로(20),(21)와 같은 플립플롭을 설치하고, 각 세트 기억회로의 세트측 출력을 시분할하여서 시간정보와 다른 신호를 일치회로(5)에 입력시켜서 리세트하여 0시00분으로 되어도, 시간이 0시 00분에는 확실히 얼라암은 발하지 않는다고 하는 다대한 효과를 가지는 것이다.In addition, according to the present invention, flip-flops such as the set memory circuits 20 and 21 are provided for each channel, and time-division of the set-side output of each set memory circuit is used to input signals different from the time information into the coincidence circuit 5. Even if the clock is reset to 0,00 hours, it has a great effect that the arm does not surely fire at 0:00.

Claims (1)

복수개의 설정시간을 세트하는 것이 가능하고, 설정시간이 되면, 음, 표시등에 의하여 경고를 발하는 기능을 가진 멀티 얼라암 전자시계에 있어서, 각 채널마다. 기억회로를 설치하고, 설정을 위한 클록신호를 상기한 기억회로의 세트입력에 메모리하고, 선택된 특정한 채널은, 일치 검출신호가 상기한 기억회로의 리세트 단자에 입력되어서, 설정시간의 내용을 클리어하는 것을 특징으로 하는 멀티 얼라암 전자시계.In a multi-alarm electronic clock having a function of setting a plurality of set times, and when a set time is reached, a warning is given by a sound or an indicator, for each channel. A memory circuit is provided, the clock signal for setting is stored in the set input of the memory circuit described above, and the selected specific channel is inputted with the coincidence detection signal to the reset terminal of the memory circuit, thereby clearing the contents of the set time. Multi-alarm electronic clock characterized in that.