KR20240095317A - 레귤레이팅 회로들 및 스위칭 네트워크들을 구비한 유연한 전력 컨버터 구조 - Google Patents

Abstract

전력 처리 장치는 제 1 및 제 2 전력 컨버터 단자 사이에 전력 흐름의 경로를 갖는 전력 컨버터를 포함한다. 동작 중에, 제 1 및 제 2 전력 컨버터 단자는 각각 제 1 및 제 2 전압으로 유지된다. 레귤레이팅 회로 및 스위칭 네트워크가 경로 상에 배치된다. 제 1 레귤레이팅 회로는 자기-저장-소자 및 제 1 레귤레이팅 회로 단자를 포함한다. 제 1 레귤레이팅 회로 단자는 제 1 스위칭 네트워크 단자에 접속된다. 스위칭 네트워크는 제 1 스위치 구성과 제 2 스위치 구성 사이에서 전환된다. 제 1 스위치 구성에서, 전하가 제 1 전하-저장-요소에 제 1 속도로 축적된다. 반대로, 제 2 스위치 구성에서, 전하가 제 1 전하-저장-요소로부터 제 2 전하로 고갈된다. 이러한 속도는 자기-저장-요소에 의해 제한된다.

Description

레귤레이팅 회로들 및 스위칭 네트워크들을 구비한 유연한 전력 컨버터 구조{FLEXIBLE POWER CONVERTER CONSTRUCTION WITH REGULATING CIRCUITS AND SWITCHING NETWORKS}

본 출원은 2015년 3월 13일에 출원된 US 임시 출원 번호 62/132,701에 대해 우선권의 이익을 주장한다. 그 내용의 전체는 본 명세서에 포함된다.

본 개시는 전력 공급디바이스, 및 특히 전력 컨버터와 관련이 있다.

많은 전력 컨버터들은 휴대용 전자 디바이스들과 소비 가전제품에 전력을 공급하는데 사용되는 스위치들과 적어도 하나의 캐피시터를 포함하고 있다. 스위치 모드 전력 컨버터들은 스위치 네트워크를 사용함으로써 에너지 저장소자들(즉, 인덕터들 및 캐패시터들)을 다른 전기적 구성소자들로 전환함으로써 출력 전압 또는 전류를 레귤레이팅한다. 스위치된 캐패시터 컨버터들은 에너지를 전달하는데 주로 캐패시터들을 사용하는 스위치모드 전력 컨버터들이다. 이러한 컨버터들에서, 캐피시터들 및 스위치들의 수는 전달률이 증가함에 따라 증가한다. 스위치 네트워크 내부의 스위치들은 보통은 트랜지스터들로 구현되는 능동 디바이스들이다. 상기 스위치 네트워크는 단일 또는 다수의 모놀리 식 반도체 기판 상에 집적 될 수 있거나 개별 소자들을 사용하여 형성 될 수 있다.

전형적인 DC-DC 컨버터는 전압 전달과 출력레귤레이팅을 수행한다. 이는 일반적으로 벅 컨버터(buck-converter)와 같은 단일 스테이지(Single-stage)에서 수행된다. 그러나 이러한 두 함수을 두 개의 예를 들어 스위칭 네트워크와 같은 전달 스테이지 및 레귤레이팅 회로와 같은 개별 레귤레이션 스테이지로 두 개의 세분화 된 스테이지로 나눌 수 있다. 상기 전달 스테이지는 하나의 전압을 다른 전압으로 전달하며, 상기 레귤레이션 스테이지는 상기 레귤레이션 스테이지의 전압 및/또는 전류 출력이 원하는 특징을 유지하도록 보장한다.

본 발명의 목적은 전력을 처리하는 장치, 컨버터가 전력을 처리하도록 하는 방법 및 회로를 제공한다.

본 발명의 일 측면에 따르면, 전력을 처리하는 장치를 특징으로 한다. 이러한 장치는 동작 중에 대응하는 제 1 및 제 2 전압으로 유지되는 제 1 및 제 2 전력 컨버터 단자들 사이의 전력 흐름을 위한 전력 경로를 갖는 전력 컨버터를 포함한다. 제 2 전압은 제 1 전압보다 작다. 제 1 레귤레이팅 회로 및 스위칭 네트워크는 모두 전원 경로 상에있다. 스위칭 네트워크는 제 1 전하 저장 요소 및 제 1 및 제 2 스위칭 네트워크 터미널들을 포함한다. 제 1 레귤레이팅 회로는 제 1 자기 저장 소자 및 제 1 레귤레이팅 회로 단자를 포함한다. 전력 경로는 제 1 레귤레이팅 회로 단자, 제 1 스위칭 네트워크 단자 및 제 2 스위칭 네트워크 단자를 포함하고, 제 1 레귤레이팅 회로 단자는 제 1 스위칭 네트워크 단자에 접속된다. 스위칭 네트워크는 제 1 및 제 2 스위치 구성들간에 전환된다. 제 1 전하는 제 1 전하 저장 요소에 제 1 속도로 축적되고, 제 2 스위치 구성에서는 전하가 제 1 전하 저장 요소로부터 제 2 속도로 고갈된다. 제 1 자성 저장 소자는 이 두 가지 속도 모두를 제한한다. 어떤 경우에는 속도가 동일한 반면, 다른 경우에는 속도가 다르다.

일부 실시 예들은 또한 상기 경로 상에 배치 된 제 2 레귤레이팅 회로를 포함한다. 이들 실시 예들에서, 제 2 레귤레이팅 회로는 또한 상기 전력 경로 상에 있는 제 2 레귤레이팅 회로 단자를 포함한다. 이 제 2 레귤레이팅 회로 단자는 제 2 스위칭 네트워크 단자에 접속된다.

일부 실시 예들에서, 스위칭 네트워크는 제 2 전하 저장 요소를 더 포함한다. 스위칭 네트워크를 제 1 스위치 구성에 배치하면 제 2 전하 저장 요소로부터의 전하가 제 1 속도로 고갈된다. 스위칭 네트워크를 제 2 구성에 배치하면 제 2 전하 저장 요소에 전하가 제 2 속도로 축적된다. 제 1 자기 저장 요소는 이들 속도 모두를 제한한다.

제 2 레귤레이팅 회로를 갖는 실시 예들 중에는, 제 2 레귤레이팅 회로가 제 2 자기 저장 요소 및 제 2 자기 저장 요소에 연결된 스위치를 포함하고, 상기 스위치가 적어도 2 개의 스위칭 구성들 사이에서 스위치되도록 제어가능하다. 또한, 이들 실시 예들 중에 제 2 레귤레이팅 회로는 전력 컨버터의 측정 된 출력에 응답하여 스위치의 동작을 제어하기 위한 피드백 루프를 더 포함한다.

다른 실시 예들에서, 제 1 자기 저장 요소는 필터를 포함한다. 이들 중에는 필터가 공진 주파수를 갖는 실시 예들이 있다.

두 개의 레귤레이팅 회로를 갖는 실시 예들 중에는 제 3 레귤레이팅 회로를 갖는 것들이 있다. 이들 실시 예들의 일부에서, 상기 제 3 레귤레이팅 회로는 스위칭 네트워크에 연결되고 인덕터에 연결된 인덕터를 가지며, 상기 제 2 레귤레이팅 회로는 상기 제 3 레귤레이팅 회로의 인덕터에 연결된 인덕터를 포함한다. 다른 경우, 상기 제 3 레귤레이팅 회로는 스위칭 네트워크에 연결되고, 상기 제 2 및 상기 제 3 레귤레이팅 회로들은 모두 동일한 인덕터 코어를 공유하는 인덕터를 포함한다. 결합 된 인덕터들을 갖는 실시 예들에서, 상기 인덕터들은 양 인덕터들에서의 전압 및 전류의 곱이 동일한 부호 또는 반대 부호를 갖도록 결합 될 수 있다.

본 발명은 많은 종류의 스위칭 네트워크들로 구현 될 수 있다. 예를 들어, 일부 실시 예 들에서, 상기 스위칭 네트워크는 재구성 가능한 스위칭 네트워크를 포함한다. 본 명세서에서 사용 된 재구성 가능한 스위칭 네트워크는 스위치 구성 { _{, ,... }}을 가지며, 여기서 n> 2이고 상기 스위칭 네트워크는 모든 m, n에 대해 와 사이에서 전환 할 수 있다.

다른 경우에는 다상 스위칭 네트워크가 포함된다. 또 다른 경우에서는 다상 다중-스테이지 스위칭 네트워크 또는 다중-스테이지 스위칭 네트워크를 포함한다. 또 다른 실시 예들은 캐스케이드 곱셈기를 포함하는 스위칭 네트워크들을 갖는다.

본 발명은 또한 많은 종류의 레귤레이팅 회로로 구현 될 수 있다. 여기에는 양방향 레귤레이팅 회로들, 다상 레귤레이팅 회로들, 스위치 모드 전력 컨버터들, 공진 전력 컨버터들, 벅 컨버터, 부스트 컨버터, 벅 / 부스트 컨버터, 선형 레귤레이터, Cuk 컨버터, 플라이 백 컨버터, 포워드 컨버터, 하프 - 브리지 컨버터, 풀 - 브리지 컨버터, 자기 - 저장 요소 및 자기 필터를 포함한다.

일부 실시 예들에서, 상기 스위칭 네트워크는 그 입력단에서 전하를 수신하고 그 출력단에서 전하를 출력한다. 이들 실시 예들에서, 상기 입력으로부터 상기 출력으로의 전하의 전달은 하나 이상의 스위칭 사이클에서 수행된다.

플라이 백 컨버터를 특징으로 하는 실시 예들 중에는 준 공진 플라이 백 컨버터, 능동 클램프 플라이 백 컨버터, 인터리브드 플라이 백 컨버터 또는 2 스위치 플라이 백 컨버터가 포함된다.

포워드 컨버터를 특징으로 하는 실시 예들 중에는 다중 공진 포워드 컨버터, 액티브 클램프 포워드 컨버터, 인터리브드 포워드 컨버터 또는 듀얼 스위치 포워드 컨버터를 포함하는 것들이 있다.

하프 - 브리지 컨버터를 포함하는 실시 예들 중에는 비대칭 하프 - 브리지 컨버터, 다중 - 공진 하프 - 브리지 컨버터 또는 LLC 공진 하프 - 브리지를 포함하는 것들이 있다.

본 발명은 DC 애플리케이션에 제한되지 않는다. 예를 들어, 일부 실시 예들에서, 상기 스위칭 네트워크는 AC 스위칭 네트워크이다. 여기에는 상기 AC 스위칭 네트워크에 연결된 역률 보상 회로가 있는 실시 예들이 포함된다. 이들 중에는 역률 보상 회로가 상기 AC 스위칭 네트워크와 상기 제 1 레귤레이팅 회로 사이에 있는 실시 예들이 있다.

일부 실시 예들에서, 상기 전력 컨버터는 상기 제 1 및 제 2 레귤레이팅 회로 중 적어도 하나의 스위칭 구성이 변경되는 주파수와 다른 주파수에서 스위칭 네트워크의 스위치 구성을 변경한다.

다른 실시 예들은, 상기 스위칭 네트워크는 복수의 DC 노드를 갖는 비대칭 캐스케이드 곱셈기를 포함하며, 각각의 DC 노드는 제 1 전압의 배수인 전압으로 전력을 수송할 수 있다.

또 다른 실시 예들은, 제 1 레귤레이팅 회로가 내장 된 전력 관리 집적 회로를 포함한다. 이들 실시 예에서, 상기 전력 경로는 상기 전력 관리 집적 회로로부터 스위칭 네트워크로 연장되는 전력 경로 섹션을 포함한다.

다른 실시 예들은 상이한 물리적 영역들을 갖는 스위치들을 포함한다.

실시 예들 중에는 상기 스위칭 네트워크의 전하 저장 요소들 사이의 전하 수송의 시상수가 상기 스위칭 네트워크가 상태를 변화시키는 스위칭 주파수보다 크거나 같도록 스위치들의 스위치 폭들이 선택되는 것들이 있다.

또 다른 실시 예들은, 더 높은 저항 스위치를 가짐으로써 효율을 향상시킨다. 이들 실시 예들에서, 상기 스위칭 네트워크는 상기 스위칭 네트워크의 스위칭 주파수에서, 상기 스위치들의 저항을 증가시키는 것이 상기 스위칭 네트워크 내에서 흐르는 전류와 관련된 손실을 줄이도록 구성된다.

상기 장치의 다양한 구성 요소들은 동일한 그라운드를 공유 할 필요가 없다. 사실, 하나의 그라운드는 다른 그라운드에 상대적으로 플로트(float)될 수 있다.

예를 들어, 일부 실시 예들에서, 상기 제 1 레귤레이팅-회로는 제 1 전압차를 수신하며 상기 제 2 전력 컨버터 단자는 제 2 전압차를 출력한다. 상기 제 1 전압 차는 제 1 전압과 제 2 전압 - 여기서 상기 제 2 전압은 상기 제 1 전압보다 작음 - 사이의 차이이고, 상기 제 2 전압 차는 제 3 전압과 제 4 전압 - 여기서 상기 제 4 전압은 상기 제 3 전압보다 작음 - 간의 차이이다. 이러한 실시 예들에서는, 상기 제 4 전압 과 상기 제 2 전압 사이의 차는 0이 아니다. 또 다른 실시 예들에서는, 상기 제 1 레귤레이팅-회로는 DC 전압차를 수신하고, 상기 전력 컨버터는 AC 전압차를 수신한다. 상기 DC 전압은 제 1 전압과 제 2 전압 - 여기서, 상기 제 2 전압은 상기 제 1 전압보다 작음 - 사이의 차이이며, 상기 AC 전압차는 시변 전압과 일정한 전압 사이의 차이이다. 상기 일정한 전압과 상기 제 2 전압간의 차이는 0이 아니다.

다른 측면에 따르면, 본 발명은 전력 컨버터가 전력을 처리하게 하는 방법을 특징으로한다. 상기 방법은 제 1 전력 컨버터 단자와 제 2 전력 컨버터 단자 사이의 전력 흐름을 위한 전력 경로상에서, 제 1 레귤레이팅-회로의 제 1 레귤레이팅-회로 단자를 제 1 스위칭-네트워크의 제 1 스위칭-네트워크-단자에 연결하는 단계와, 상기 제 1 레귤레이팅-회로 내의 제 1 자기-저장-소자에 의해 자기 필드내의 저장된 에너지를 사용하여 상기 제 1 스위칭-네트워크의 제 1 전하-저장-소자에 전하가 축적 되도록 하는 구성으로 상기 제 1 스위칭-네트워크를 배치하는 단계와, 상기 제 1 스위칭-네트워크의 상기 스위치들을 사용하여 상기 제 1 스위칭-네트워크의 상기 제 1 전하-저장-소자내의 전하 축적 속도를 제한하는 단계와, 상기 제 1 스위칭-네트워크의 상기 제 1 전하-저장-소자로부터 전하가 고갈되도록 하는 구성으로 상기 제 1 스위칭-네트워크를 배치하는 단계와, 상기 제 1 레귤레이팅-회로 내의 상기 제 1 자기-저장-소자에 의해 저장된 에너지를 사용하여 상기 제 1 스위칭-네트워크의 상기 제 1 전하-저장-소자로부터 전하 고갈 속도를 제한하는 단계를 포함한다.

일부 실시 예들은, 제 2 레귤레이팅-회로의 제 2 레귤레이팅-회로 단자를 상기 제 1 스위칭-네트워크의 제 2 스위칭-네트워크-단자에 연결하는 단계와, 그리고 상기 제 2 레귤레이팅-회로를 사용하며, 상기 제 1 전력-컨버터 단자를 제 1 전압에서 유지하여 그 결과 상기 제 1 스위칭 네트워크 내부의 스위치들을 사용하여 상기 제 1 전압보다 낮은 제 2 전압에서 상기 제 2 전압-컨버터 단자를 유지하는 단계를 포함한다.

다른 실시 예들에서는, 상기 제 1 전하 저장 요소로부터 전하 고갈 속도를 제한하면서 제 2 전하-저장-소자에 전하 축적 속도를 제한하는 단계와, 그리고 상기 제 1 전하-저장-소자로의 전하 축적 속도를 제한하면서, 상기 제 2 전하-저장-소자로부터 전하 고갈 속도를 제한하는 단계를 포함한다.

또 다른 실시 예들은, 전력 컨버터의 측정 된 출력에 응답하여 제 2 레귤레이팅 회로의 자기 저장 요소에 연결된 스위치를 제어하는 단계를 포함한다.

일부 실시 예들에서, 제 1 자기 저장 요소는 필터를 포함한다. 이 필터는 공진 주파수를 갖는 실시 예들이다.

제 2 레귤레이팅 회로를 사용하는 실시 예들 중에는 상기 스위칭 네트워크에 연결된 상기 제 3 레귤레이팅 회로를 포함하는 것이 포함된다. 상기 제 3 레귤레이팅 회로는 인덕터를 포함하고, 상기 제 1 레귤레이팅 회로는 상기 제 3 레귤레이팅 회로의 인덕터에 연결된 인덕터를 포함한다. 2 개의 인덕터들은 양 또는 음의 결합이 가능하다.

또한 제 2 레귤레이팅 회로를 사용하는 실시 예들 중에는 상기 제 2 레귤레이팅 회로가 인덕터 코어를 가지며 상기 스위칭 네트워크에 연결된 제 3 레귤레이팅 회로의 인덕터가 이 인덕터 코어를 공유한다.

일부 실시 예들은 제 1 속도와 제 2 속도가 동일하도록 속도 변화를 제한하는 단계를 포함한다. 다른 것들은 제 1 속도와 제 2 속도가 동일하지 않도록 속도 변화를 제한하는 단계를 포함한다.

본 발명의 실시 예들은 다양한 스위칭 네트워크들을 고려한다. 예를 들어, 본 발명의 실시는 상기 스위칭 네트워크를 재구성 가능한 스위칭 네트워크로 선택하는 단계와, 다상 스위칭 네트워크로 선택하는 단계와, 다상 직렬 병렬 스위칭 네트워크로 선택하는 단계와, 다상 다중-스테이지 스위칭 네트워크로 선택하는 단계와, 캐스케이드 곱셈기로 선택 하는 단계와, 또는 다중-스테이지 스위칭 네트워크로 선택하는 단계를 포함한다.

다양한 레귤레이팅 회로들이 다른 방식으로 사용될 수 있다. 예를 들어, 본 발명의 실시는 양방향, 다상, 스위치 모드 전력 컨버터, 공진 전력 컨버터, 자기 저장 소자, 또는 자기 필터가 되도록 레귤레이팅 회로를 선택하는 단계를 포함한다.

다른 실시 예들은 상기 스위칭 네트워크를 AC 스위칭 네트워크로 선택하는 것을 포함한다. 이 중에는 상기 AC 스위칭 네트워크 출력의 역률을 제어하는 단계를 포함한다. 여기에는 상기 AC 스위칭 네트워크와 상기 제 1 레귤레이팅 회로 사이에 역률 보상 회로를 연결하는 방법이 포함된다.

다른 실시 예들은, 상기 제 1 및 제 2 레귤레이팅 회로 중 적어도 하나의 스위칭 구성이 변경되는 주파수와 다른 주파수에서 상기 스위칭 네트워크의 스위치 구성을 변경하는 단계를 포함한다.

또한, 다양한 다른 레귤레이팅 회로들이 제 1 및 제 2 레귤레이팅 회로들 중 적어도 하나에 사용될 수 있다. 여기에는 양방향 레귤레이팅 회로, 다상 레귤레이팅 회로, 스위치 모드 전력 컨버터, 공진 전력 컨버터, 벅 컨버터, 부스트 컨버터, 벅 / 부스트 컨버터, 선형 레귤레이터, Cuk 컨버터, 전하 컨버터, 하프 - 브리지 컨버터, 풀 - 브리지 컨버터, 자기 - 저장 요소 및 자기 필터를 포함한다.

플라이 백 컨버터에 의존하는 기법들에는 준 공진 플라이 백 컨버터, 액티브 클램프 플라이 백 컨버터, 인터리브드 플라이 백 컨버터 또는 2 스위치 플라이 백 컨버터에 의존하는 기법들이 포함된다. 포워드 컨버터에 의존하는 기법들로는 다중 공진 포워드 컨버터, 액티브 클램프 포워드 컨버터, 인터리브드 포워드 컨버터 또는 2 - 스위치 포워드 컨버터에 의존하는 기법들이 있다. 하프 브리지 컨버터에 의존하는 기법으로는 비대칭 하프 브리지 컨버터, 다중 공진 하프 브리지 컨버터 또는 LLC 공진 하프 브리지에 의존하는 기법들을 포함한다.

또 다른 측면에 따르면, 본 발명은 컴퓨터 시스템상에서 실행 가능한 프로그램에 의해 동작 되는 데이터 구조를 저장하는 비 일시적 컴퓨터 판독 가능 매체를 특징으로 한다. 이러한 프로그램에 의해 동작 될 때, 상기 데이터 구조는 집적된 회로를 제조하기 위한 프로세스의 적어도 일부분을 야기시킨다. 상기 집적 회로는 상기 데이터 구조에 의해 기술되는 회로를 포함한다. 이 회로는 제 1 전력-컨버터-단자 및 제 2 전력-컨버터-단자 사이의 전력 흐름을 위한 경로를 가지는 전력-컨버터를 사용하도록 구성된 스위칭-네트워크를 포함한다. 상기 전력 컨버터의 동작 중에, 상기 제 1 전력-컨버터 단자는 제 1 전압에서 유지되며 제 2 전력 컨버터 단자는 상기 제 1 전압보다 더 낮은 제 2 전압에서 유지된다. 상기 전력-컨버터는 제 1 레귤레이팅-회로 및 전술한 스위칭-네트워크를 포함하며 이 둘 모두는 상기 경로상에 배치된다. 상기 스위칭-네트워크는 스위치들 그리고 제 1 및 제 2 스위칭-네트워크-단자들을 포함한다. 한편, 상기 제 1 레귤레이팅-회로는 제 1 자기-저장-소자 및 제 1 레귤레이팅-회로 단자를 포함한다. 상기 전력 경로는 상기 제 1 레귤레이팅-회로 단자, 상기 제 1 스위칭 네트워크 단자 및 상기 제 2 스위칭-네트워크-단자를 포함한다. 상기 제 1 레귤레이팅-회로 단자는 상기 제 1 스위칭-네트워크-단자에 연결되며, 상기 스위칭-네트워크는 제 1 스위치 구성과 제 2 스위칭 구성 사이를 천이하도록 구성된다. 상기 스위칭 네트워크가 상기 제 1 스위치-구성 일때, 전하는 제 1 속도로 제 1 전하-저장-소자 내에 축적된다. 상기 스위칭-네트워크가 상기 제 2 스위치 구성에 있을 때, 상기 제 1 전하-저장-소자로부터 제 2 속도로 전하가 고갈된다. 상기 제 1 자기 저장 소자는 이러한 속도들을 제한한다.

본 발명은 또한 전술 한 데이터 구조에 의해 설명되는 회로를 포함한다. 이러한 회로는 제 1 및 제 2 스위칭 단자들을 갖는 스위칭 네트워크를 포함하고, 상기 스위칭-네트워크는, 제 1 및 제 2 레귤레이팅-회로 - 여기서, 제 1 및 제 2 레귤레이팅-회로 중 적어도 하나는 자기-저장-소자를 포함함- 를 따라, 전력 컨버터의 제 1 및 제 2 전력 컨버터 단자들 사이의 전력 흐름 경로 상에서 배치를 위해 구성되며, 상기 제 1 및 제 2 전력 컨버터 단자들은 상응하는 제 1 및 제 2 전압들로 유지되며, 상기 제 2 전압은 상기 제 1 전압보다 더 낮다. 상기 스위칭-네트워크는, 상기 전력 컨버터 내의 전하 저장 요소의 전하량이 상기 자기 저장 요소에 의해 제한되는 속도로 변화하는 동안 스위치 구성들 사이에서 전환되도록 구성되며 상기 전력 경로는 제 1 레귤레이팅 회로와 연관되고 상기 제 1 스위칭 네트워크 단자에 연결된 제 1 레귤레이팅 회로 단자를 포함한다.

본 발명의 이들 및 다른 특징은 다음의 상세한 설명 및 첨부 도면으로부터 명백해질 것이다.

도 1a는 별도의 레귤레이팅 회로 및 스위칭 네트워크를 갖는 DC-DC 컨버터를 도시한다.
도 1b는 도 1a의 양방향 버전을 도시한다.
도 2 내지 도 4는 레귤레이팅 회로들 및 스위칭 네트워크들의 대체 구성들을 가지는 DC-DC 컨버터를 도시한다.
도 5는 도 4에서 도시된 전력 컨버터의 특정 구현을 나타낸다.
도 6a와 도 6b는 다중 레귤레이팅 회로들의 실시 예들을 도시한다.
도 7은 RC 회로를 도시한다.
도 8은 스위치된 캐패시터 DC-DC 컨버터의 모델을 도시한다.
도 9a와 도 9b는 각각 충전 페이즈(phase) 및 방전 페이즈(phase)에서 동작하는 직렬-병렬 SC 컨버터를 도시한다.
도 10은 다이오드들을 갖는 직렬 펌프된 대칭 캐스케이드 곱셈기를 도시한다.
도 11은 다이오드들을 갖는 병렬 펌프된 대칭 캐스케이드 멀티플라이어 곱셈기를 도시한다.
도 12는 차지 펌프 시그널들을 도시한다.
도 13은 스위치들을 가진 2 상(two-phase) 대칭 직렬 펌프된 캐스케이드 곱셈기를 도시한다.
도 14는 스위치들이 가진 2 상(two-phase) 대칭 병렬 펌프된 캐스케이드 곱셈기를 도시한다.
도 15는 4 개의 서로 다른 캐스케이드 곱셈기와 이에 상응하는 반 파(half-wave) 버전들을 보여준다.
도 16은 주파수의 함수로서 스위치된 캐패시터 컨버터의 출력 임피던스를 도시한다.
도 17은 전 파(full-wave) 단열적으로 충전된 스위칭 네트워크를 가지는 도 1b의 DC-DC 컨버터의 특정 구현을 도시한다.
도 18은 A 페이즈 동안의 도 17에서 도시된 DC-DC 컨버터를 도시한다.
도 19는 B 페이즈 동안의 도 17에서 도시된 DC-DC 컨버터를 도시한다.
도 20은 4:1로 단열적으로 충전된 컨버터와 연관된 다양한 파형들을 도시한다.
도 21은 직렬로 연결된 스테이지들의 단열 충전을 도시한다.
도 22는 도 21에서 도시된 전력 컨버터의 특정 구현을 도시한다.
도 23은 재구성가능한 스위치된 캐패시터 스테이지를 사용하여 정류된 AC 전압을 도시한다.
도 24는 AC-DC 전력 컨버터 구조를 도시한다.
도 25는 도 24에 도시된 AC-DC컨버터의 특정 구현을 도시한다.
도 26은 AC 사이클의 양(Positive)의 부분 동안 도 25에 도시된 AC-DC 컨버터를 도시한다.
도 27은 AC 사이클의 음(Negative)의 부분 동안 도 25에 도시된 AC-DC 컨버터를 도시한다.
도 28은 역률 보상을 갖는 AC-DC 전력 컨버터 구조를 도시한다.
도 29와 도 30은 도 1a와 도 1b에서 도시된 DC-DC 컨버터의 특정 구현을 도시한다.
도 31과 도 32는 도 3에 도시된 DC-DC 컨버터의 특정 구현을 도시한다.
도 33과 도 34는 도 2에 도시된 DC-DC 컨버터의 특정 구현을 도시한다.
도 35와 도 36은 도 4에 도시된 DC-DC 컨버터의 특정 구현을 도시한다.
도 37은 도 6b에 도시된 것과 유사한 DC-DC 컨버터의 구현을 도시한다.

도 1a 입력에서 전압원(14)에 연결된 스위칭 네트워크(12)를 갖는 컨버터(10)를 보여준다. 레귤레이팅 회로(16A)의 입력은 상기 스위칭 네트워크(12A)의 출력에 연결된다. 부하(load)(18A)는 상기 레귤레이팅 회로(16A) 출력에 연결된다. 전력은 화살표로 표시된 방향으로 상기 전압원(14)과 상기 부하(18A) 사이에서 흐른다.

본 명세서에 기재 된 실시 예는 다중 스테이지 DC-DC 컨버터에서, 다양한 구성 소자가 본질적으로 모듈화 될 수 있고, 다양한 방식으로 혼합되고 매칭될 수 있다는 인식을 적어도 부분적으로 의존한다. 이러한 구성소자들은 스위칭 네트워크와 레귤레이팅 회로들을 포함하는데, 상기 후자는 단순히 듀티 싸이클(duty cycle)을 변경함으로써 자기 필터 또는 레귤레이터로 기능하도록 만들어 진다. 이러한 모듈성은 이러한 컨버터들의 조립을 단순화한다. 이처럼 도 1a 에서 도시된 구성은 적어도 하나의 레귤레이팅 회로들(16A)을 갖는 적어도 하나의 스위칭 네트워크(12A)를 구성하는 다수의 방법 중 하나만을 나타낸다. 도 1b 는 도 1a 의 양방향 버전을 도시하고 있는데 여기서 전력은 화살표로 표시된 바와 같이 전력 흐름에 따라 전압원(14)에서 부하(18A) 또는 상기 부하(18A)에서 상기 전압원(14)으로 흐를 수 있다.

이하 실시 예와 관련하여 설명되는 두 개의 기본적인 소자들, 즉 스위칭 네트워크들(12A, 12B) 및 레귤레이팅 회로들(16A, 16B)이 있다. 동일한 유형의 직렬 연결된 소자가 결합된다고 가정 할 때, 총 4개의 기본적인 구성 블록들이 있다. 이것들은 도 1a 에서 도 4 에 도시되어 있다. 본 명세서에 기재된 실시 예는 도 1a 부터 도 4 까지 도시된 4 개의 기본 구성 불록 중 적어도 하나를 포함한다. 더 복잡한 컨버터는 상기 기본적 구성 블록들을 결합함으로써 구성될 수 있다. 일반적으로, 명확하게 도시되어 있지 않지만 컨트롤러는 전체 시스템의 동작을 레귤레이팅하거나 레귤레이팅할 것이다.

추가적인 실시 예들은 스위칭 네트워크들(12A, 12B) 그리고 레귤레이팅 회로들 (16A, 16B)이, 그들의 입력과 출력들이 다양한 특성을 갖는 DC-DC 컨버터들의 모듈 어셈블리가 용이하게 하도록 계속해서 일치하는 한, 다양한 다른 방식들로 인스턴스화되는 것을 가능하게 함으로써 DC-DC 컨버터들의 설계에 객체 지향 프로그래밍 개념을 추가적으로 고려한다.

많은 실시 예에서, 상기 스위칭 네트워크(12A)는 캐패시터들과 같은 전하 저장 소자들의 스위치된 전하 저장 네트워크로 인스턴스화된다. 이런 종류의 네트워크보다 유용한 토폴리지는 래더(Ladder), 딕슨(Dickson), 직렬-병렬(Series-Parallel), 피보나치(Fibonacci) 및 더블러(Doubler)가 있으며, 이들은 모두 단열 충전이 가능하며 다상 네트워크들로 구성될 수 있다. 또한 상기 전하 저장 구성소자들이 캐패시터들일때 스위치된 전하 저장 네트워크는 스위치된 캐패시터 네트워크로써 또한 알려져 있다. 특별히 유용한 스위치된 캐패시터 네트워크는 풀 웨이브 캐스케이드 곱셈기(full-wave cascade multiplier)의 단열 충전 버전이다. 그러나, 단열 충전된 버전은 또한 사용될 수 있다.

동작 중에 있어, 전하는 주기적으로 축적되고 스위치된 전하 저장 네트워크의 상기 전하 저장 소자로부터 방전된다. 본 명세서에 상기한 바와 같이, 캐피시터상의 전하를 단열적으로 변화시키는 것은 비-용량성 소자를 통해 전하를 통과시킴으로써 그 캐패시터에 저장된 전하의 양을 변화시키는 것을 의미한다. 캐패시터의 전하에 대한 포지티브(Positive) 단열 변화는 단열 충전으로 고려되는 반면, 캐패시터의 전하에 대한 네거티브(Negative) 단열 변화는 단열 방전으로 고려된다. 비-용량성 소자의 예시는 자기 필터들, 레지스터들, 및 이들의 조합과 같은 자기-저장-소자들, 인덕터로 될 수 있다.

경우에 따라 커패시터는 시간의 일부분 동안 단열적으로 충전 될 수 있고 나머지 시간 동안은 비단열적으로 충전 될 수 있다. 이러한 커패시터는 단열 충전 된 것으로 간주된다. 유사하게, 어떤 경우에는, 커패시터는 시간의 일부 동안 단열적으로 방전 될 수 있고, 나머지 시간 동안은 비단열적으로 방전 될 수있다. 이러한 커패시터는 단열적으로 방전되는 것으로 간주된다.

비단열 충전은 단열이 아닌 모든 충전을 포함하며 비단열 방전은 단열되지 않은 모든 방전을 포함한다.

본 명세서에서 상기한 바와 같이, 단열 충전 스위칭 네트워크는 단열적으로 충전되고 단열적으로 방전되는 적어도 하나의 캐패시터를 갖는 스위칭 네트워크(12A)이다. 비단열적으로(diabatically) 충전된 스위칭 네트워크는 단열적(adiabatically)으로 충전된 스위칭 네트워크가 아닌 스위칭 네트워크(12A)이다.

레귤레이팅 회로(16A)는 바람직한 방식들로 시스템의 전기적 특성을 다소 제약하는 역할을하는 회로에 의해 인스턴스화 될 수 있다. 예를 들어, 이러한 회로는 상기 특성이 어떤 값 또는 값의 범위가 되도록 제한하거나 또는 어떤 속도로 변화하도록 제한하거나, 또는 어떤 방향으로 변화하도록 제한할 수 있다. 일반적 예시는 출력 전압 또는 전류를 특정 값으로 제한하거나 값들의 일부 범위내에 있도록 제한하는 레귤레이터이다. 적절한 피드백 루프와 결합 될 때 벅(buck) 컨버터는 높은 효율성과 속도로 인해 이러한 역할을 위한 매력적인 후보가 될 것이다. 이러한 컨버터는 또한 출력 전압이 어떤 원하는 값이 되도록 제한하는 것으로 부터 스위칭 네트워크(12A) 내의 전하 전송 속도를 소정의 범위 내로 제한하는 것으로 원활하게 전환 할 수 있는 능력으로 인한 장점이 있고, 자신의 듀티 사이클을 레귤레이팅하여 자기 필터로서 효과적으로 기능한다.

다른 적합한 레귤레이팅 회로들(16A)은 부스트 컨버터들(boost converters), 벅/부스트 컨버터들(buck/boost converters), 플라이-백 컨버터들(fly-back converters), 포워드 컨버터들(forward converters), 하프-브리지 컨버터들(half-bridge converters), 풀-브리지 컨버터들(full-bridge converters), 쿡 컨버터들(Cuk converters), 공진 컨버터들(resonant converters) 및 선형 레귤레이터들(linear regulators)을 포함한다. 상기 플라이-백 컨버터(fly-back converter) 는 준-공진 플라이-백 컨버터(quasi-resonant fly-back converter), 액티브-클램프 플라이-백 컨버터(active-clamp fly-back converter), 인터리브드 플라이-백 컨버터 (interleaved fly-back converter) 또는 듀얼-스위치 플라이-백 컨버터(two-switch fly-back converter)일 수 있다. 이와 같이, 상기 포워드 컨버터는 다중-공진 포워드 컨버터, 액티브-클램프 포워드 컨버터, 인터리브드 포워드 컨버터, 또는 듀얼-스위치 포워드 컨버터가 될 수 있다. 상기 하프-브리지 컨버터는 비대칭 하프-브리지 컨버터, 다중-공진 하프-브리지 컨버터 또는 LLC 공진 하프-브리지가 될 수 있다.

일 실시 예에 따르면, 도 2 와 같이, 전압원(14)은 스위치된 캐패시터 네트워크로써 인스테인트화 되는 제 1 스위칭 네트워크(12A)로 입력을 제공한다. 상기 제 1 스위칭 네트워크(12A)의 출력은 레귤레이팅 회로(16A)(예, 벅, 부스트, 또는 벅/부스트 컨버터)에 제공되는 입력 전압보다 더 낮은 전압이다. 이 레귤레이팅 회로(16A)는 레귤레이팅된 입력 전압을 또 다른 스위치된 캐패시터 네트워크 같은 제 2 스위칭 네트워크(12B)에 제공한다. 이러한 제 2 스위칭 네트워크 (12B)의 고 전압 출력은 부하(18A)에 인가된다.

도 2 에서 도시된 바와 같이 일 실시 예는 전력 흐름 경로를 따른 에너지 흐름의 방향에 따라 상기 부하(18A)를 레귤레이팅하는데 또는 상기 전압원(14)을 레귤레이팅하도록 구성 될 수 있다.

도 3 에서 도시된 바와 같이 다른 실시 예에서는, 저-전압원(14)은 레귤레이팅 회로(16A)의 입력에 연결되며, 그 출력은 스위칭 네트워크(12A)의 입력에 제공되어 보다 높은 DC 값으로 부스터된다. 이후 상기 스위칭 네트워크의 출력은 부하(18A)에 제공된다.

도 3 에서 도시된 바와 같이 일 실시 예는 상기 전력 경로를 따른 에너지 방향에 따라 상기 전압원(14) 또는 상기 부하(18A)는 레귤레이팅하는데 사용될 수 있다.

이제 도 4 를 참조하면, 컨버터(100)의 다른 실시 예는 그 입력(102)에 연결된 제 1 레귤레이팅 회로(16A) 및 그 출력(104)에 연결된 제 2 레귤레이팅 회로(16B)를 포함한다. 상기 제 1 레귤레이팅 회로(16A) 및 제 2 레귤레이팅 회로(16B) 사이에는 입력(202)과 출력(204)을 가지는 스위칭 네트워크가 있다. 상기 스위칭 네트워크(12A)는 스위치들(212)에 의해 상호 연결된 전하 저장 소자들(210)을 포함한다. 이러한 전하 저장 소자들(210)은 각각 제 1 그룹들(206), 제 2 그룹들(208)로 나눠질 수 있다. 상기한 바와 같이, 상기 레귤레이팅 회로(16A,16B)들 중에 하나는 벅 컨버터(buck converter)가 될 수 있고, 전압을 레귤레이팅하도록 구성되거나 또는 자기 필터, 부스트 컨버터, 벅/부스트 컨버터, 플라이-백 컨버터, 쿡 컨버터, 공진 컨버터, 선형 레귤레이터로 기능을 하도록 구성될 수 있다. 상기 레귤레이팅 회로(16A, 16B)들은 원하는 결과를 도출하기 위해 듀티 싸이클 상에서 동작 될 수 있다. 예를 들어, 벅-컨버터의 경우 듀티 사이클을 레귤레이팅하여 벅-컨버터의 메인 스위치가 자기-저장-소자에 대한 무한정 연장된 연결을 유지하면서 동반되는 동기식 정류기가 무한정 개방 상태로 유지되도록 할 수 있다. 또는, 상기 두 레귤레이팅 회로들(16A,16B)의 하나는 자기 필터로 대체될 수 있게 하여 추가적인 스위치들이 필요가 없도록 한다. 이러한 자기 필터는 전류의 급격한 변화에 저항하여 상기 스위칭 네트워크(12A)에서 커패시터들의 단열 충전을 촉진하는 인덕터와 같은 자기-저장-소자를 포함한다.

일부 실시 예에서, 상기 스위칭 네트워크(12A)는 도 5 에 도시된 바와 같이 양방향 스위치된 캐피시터 네트워크가 될 수 있다. 도 5 의 상기 스위치된 캐패시터 네트워크는 제 1 캐패시터(20) 및 제 2 캐패시터(22)가 병렬인 것을 특징으로 한다. 제 1 스위치(24)는 제 1 캐패시터(20), 제 2 캐패시터(22) 중 하나를 제 1 레귤레이팅 회로(16A)에 선택적으로 연결하고, 제 2 스위치(26)는 제 1 캐패시터(20), 제 2 캐패시터(22)중 하나를 제 2 레귤레이팅 회로(16B)에 선택적으로 연결한다. 도 4 에서 도시된 상기 레귤레이터와 마찬가지로, 제 1 레귤레이팅 회로(16A) 및 제 2 레귤레이팅 회로(16B)는 가변 듀티 싸이클로 동작 될 수 있다. 또는, 레귤레이팅 회로들(16A, 16B) 중 하나는 전류의 급격한 변화에 저항하는 인덕터를 갖는 자기 필터로 대체 될 수 있고 따라서 상기 스위칭 네트워크(12A) 내의 커패시터들의 단열 충전을 촉진한다. 상기 제 1 스위치(24) 및 상기 제 2 스위치(26)는 고 주파수상에서 동작될 수 있으며, 상기 제 1 캐패시터(20) 및 상기 제 2 캐패시터(22)의 단열 충전 및 방전을 용이하게 한다.

도 5 에 도시 된 특정 실시 예는 2-상(two-phase) 스위칭 네트워크(12A)를 갖는다. 그러나, 다른 유형의 스위칭 네트워크(12A)가 대신 사용될 수 있다.

도 6A 에 도시 된 또 다른 실시 예에서, 적어도 하나의 별도의 전력 관리 IC에 포함 될 수 있는 제 1 레귤레이팅 회로들(16A), 제 2 레귤레이팅 회로들(16B) 및 제 3 레귤레이팅 회로(16C)들이 제 1 부하들(18A), 제 2 부하들(18B) 및 제 3 부하들(18C)을 구동하기 위한 제 1 스위칭 네트워크들(12A)의 출력에 제공된다. 제 3 부하들(18C)의 경우, 제 2 스위칭 네트워크(12B)가 제 3 부하들(18C)과 제 3 레귤레이팅 회로(16C) 사이에 제공되어, 도 2에 도시 된 것과 유사한 경로를 생성한다. 따라서,도 6a 는 레귤레이팅 회로들 및 스위칭 네트워크들의 모듈 구조가 DC-DC 컨버터 구성에서 유연성을 제공하기 위해 구성 소자를 혼합 및 정합하는 능력을 어떻게 촉진하는지의 예를 제공한다.

추가적인 유연성은 서로 다른 모듈들에 있는 구성 소자들을 결합함으로써 가질 수 있다. 예를 들어, 도 6b 에서는, 도 6a 에 도시 된 구성이 반대로 되어있으며, 즉 도 6a 의 제 1 레귤레이팅 회로들(16A), 제 2 레귤레이팅 회로들(16B) 및 제 3 레귤레이팅 회로들(16C)이 도 6b 의 제 1 스위칭 네트워크들(12A), 제 2 스위칭 네트워크들(12B) 및 제 3 스위칭 네트워크(12C)들로 대체되며, 도 6a 의 제 1 스위칭 네트워크들(12A) 및 제 2 스위칭 네트워크들(12B)은 도 6b 의 제 4 레귤레이팅 회로들(16D) 및 제 3 레귤레이팅 회로들(16C)로 대체된다. 그러나, 도 6a 의 제 1 부하 (18A) 및 제 2 부하(18B)는 상기 제 1 및 제 2 스위칭 네트워크들(12A, 12B)내의 전하이동을 제한하기 위하여 부가된, 자기 필터의 형태로 제 1 부하 (18A) 및 제 1 레귤레이팅 회로(16A) 및 제 2 레귤레이팅 회로(16B)에 통합되어 있다. 상기 제 1 레귤레이팅 회로(16A) 및 상기 제 2 레귤레이팅 회로(16B)는 적절하게 선택된 듀티 싸이클을 가진 벅 컨버터에 의해 실행된다. 도 6b 에서, 상기 제 1 레귤레이팅 회로(16A) 및 상기 제 2 레귤레이팅 회로(16B)는 동일한 코어를 공유하는 인덕터를 가지며, 함께 결합 될 수 있다. 이를 통해 회로 전체 풋프린트(footprint)에서 공간을 절약 할 수 있다.

스위치된 커패시터 (SC) DC-DC 전력 컨버터는 스위치들 및 커패시터들의 네트워크를 포함한다. 이러한 스위치들을 사용하여 서로 다른 토폴로지 상태들을 통해 네트워크를 순환시킴으로써 SC 네트워크의 입력에서 출력으로 에너지를 전송할 수 있다. 차지 펌프(charge pumps)라고 알려진 몇몇 컨버터들의 경우, FLASH 및 다른 재프로그래밍 가능한 메모리상에서 고 전압을 생성하는데 사용될 수 있다.

도 7 은 초기에 어떤 값 로 충전 된 커패시터 C 를 도시한다. 에서 상기 스위치 S 는 닫혀있다. 그 순간 커패시터 C 가 의 최종 값까지 충전됨에 따라 짧은 서지(surge) 전류가 흐른다. 충전 속도는 전압이 최종 값의 이내로 상승하거나 감소하는 데 걸리는 시간을 나타내는 시상수 로 나타낼 수 있다. 상기 정확한 캐패시터 전압 및 는 다음 수학식에 주어진다.

(1.1)

및

(1.2)

커패시터를 충전하는 동안 발생하는 에너지 손실은 저항 R에서 소비되는 에너지를 계산하면 알 수 있다.

(1.3)

상기 수학식은 수학식(1.2)에서 에 대한 수식을 수학식 (1.3)으로 대체함으로써 더욱 단순화 될 수 있다. 적분을 구한 다음 산출하면 다음과 같다.

.

만약 과도 상태가 안정화되면 (즉, t → ∞), 커패시터를 충전 할 때 발생하는 전체 에너지 손실은 저항 R 과 무관하다. 이 경우, 에너지 손실의 총 합계는 다음 수식과 같다.

스위치된 커패시터 컨버터는 도 8 과 같이 에너지 전달 커패시터들의 충전 또는 방전시 발생하는 전력 손실을 설명하는 유한 출력 저항 를 가지는 이상적인 변압기로 모델링 할 수 있으며, 이 손실은 일반적으로 MOSFET들의 온 저항 및 커패시터의 등가 직렬 저항에서 분산된다.

상기 스위치된 캐패시터 컨버터의 출력 전압은 다음과 같이 주어진다.

스위치된 커패시터 컨버터의 동작이 단순화 될 수 있고 가 쉽게 발견되는 두 가지 제한적인 경우가 있다. 이를 "저속 스위칭 한계" ("slow-switching limit" ) 및 "고속 스위칭 한계" ("fast-switching limit") 라고 한다.

상기 고속 스위칭 한계에서, 상기 충전 및 방전 전류는 거의 일정하며, 결과적으로 캐패시터에 삼각 AC 리플(ripple)이 발생한다. 그러므로, 는 상기 MOSFET들의 직렬 저항과 캐패시터들에 민감하며, 상기 동작 주파수의 함수는 아니다. 상기 고속 스위칭 한계에서 동작하는 컨버터의 는 기생 저항의 함수이다.

상기 저속 스위칭 한계에서, 상기 스위칭 주기 는 상기 에너지 전달 캐패시터의 상기 RC 시상수 보다 훨씬 길다. 이러한 조건에서, 상기 캐패시터와 스위치의 저항에 관계없이 시스템 에너지 손실이 있다. 이러한 시스템 에너지 손실은 부분적으로 상기 충전 및 방전 전류의 RMS(root mean square)가 상기 RC 시상수의 함수이기 때문에 발생한다. 상기 충전 경로의 유효 저항 가 감소된다면 (즉, 감소된 RC), 상기 RMS 전류는 증가하며 상기 전체 충전 에너지 손실 ()은 와 독립적이게 된다. 이 에너지를 손실을 최소화 할 수 있는 한 가지 방법은 상기 스위치된 캐패시터 네트워크 내부의 상기 펌프 캐패시터의 사이즈를 증가시키는 것이다.

스위치된 커패시터 네트워크가 공통 접지, 큰 변환률, 낮은 스위치 스트레스, 낮은 DC 커패시터 전압 및 낮은 출력 저항을 갖는 것이 바람직하다. 보다 유용한 토폴로지 중에는 래더, 딕슨, 직렬-병렬, 피보나치 및 더블러가 있다.

한 가지 유용한 컨버터는 직렬 연결 스위치된 캐패시터 컨버터다. 도 9a 및 9b 는 충전 단계 및 방전 단계에서 동작하는 2 : 1 직렬-병렬 스위치된 캐패시터 컨버터를 도시한다. 상기 충전 단계에서, 캐패시터들은 직렬연결 되어있다. 상기 방전 단계에서는, 상기 캐패시터들은 병렬로 연결되어 있다. 충전 단계에서, 커패시터 전압 및 는 까지 가산되며, 방전 단계에서 및 는 와 동일하며, 이는 를 의미한다.

다른 유용한 토폴로지는 도 10 과 도 11 에 도시된 바와 같이 캐스케이드 멀티 플라이어 토폴로드지들(cascade multiplier topologies)이다. 양족 차지 펌프에서, 소스는 상에 위치되어 있고 부하는 상에 위치해있다. 이러한 형태의 차지 펌프들 전하 패킷들은 결합 된 캐패시터들이 연속적으로 충전되고 방전됨에 따라서 다이오드 체인을 따라 펌프된다. 도 12 에서 도시된 바와 같이, 진폭 를 갖는 클럭 시그널 과 는 180도 위상차가 있다. 상기 결합된 캐패시터들은 직렬로 또는 병렬로 펌프 될 수 있다.

초기 전하가 충전까지 도달하는데 n 쿨록 싸이클이 걸린다. 최종 펌프 커패시터의 전하는 초기 펌프 커패시터의 전하보다 n 배 크기 때문에 상기 컨버터들의 는 양쪽 펌핑 구성에 있어 이다.

전술 한 토폴로지는 전압을 상승시키는데 적합하지만, 상기 소스와 상기 부하의 위치를 전환하여 전압을 낮추는 데에도 사용될 수 있다. 이러한 경우, 상기 다이오드는 MOSFET들 및 BJT들과 같은 제어된 스위치로 대체 될 수 있다.

전술 한 캐스케이드 곱셈기는 클록 신호의 하나의 위상 동안 전하가 수송되는 반파 곱셈기이다. 이로 인해 불연속 입력 전류가 발생한다. 이 두 가지 캐스케이드 곱셈기는 두 개의 반 파장 곱셈기들(half-wave multipliers)을 병렬로 연결하고 반 파장 곱셈기들을 180도 위상차를 주어 전파 곱셈기로 전환 할 수 있다. 도 13 에서는 전파 대칭 직렬 펌프 캐스케이드 곱셈기(full-wave symmetric series pumped cascade multiplier) 버전을 보여주고 있고 반면에 도 14 는 전파 대칭 병렬 펌프 캐스케이드 곱셈기(full-wave symmetric parallel pumped cascade multiplier) 버전을 보여주고 있다. 상기 반파 곱셈기의 상기 다이오드와 달리, 도 13 과 도 14 의 상기 스위치들은 서로 양방향이다. 그 결과, 이러한 두 가지 캐스케이드 곱셈기들은 전력이 상기 소스부터 상기 부하로 흐르거나 또는 상기 부하 부터 상기 소스로 흐를 수 있다. 비대칭 곱셈기들은 또한 전파 곱셈기로 전환 될 수 있다.

도 15 는 서로 다른 4개의 축소된 각 전파 곱셈기에 대응하는 반파 버전을 보여주고 있다. 또한 N 개의 위상을 병렬로 결합하고 180도/ N 위상을 달리하여 출력 전압 리플을 줄이고 출력 처리 능력을 향상시킬 수 있다. 비대칭 곱셈기에는 의 배수 인 전압 레벨에있는 DC 노드가 포함되어 있다. 이러한 DC 노드들은 전력을 전달하는데 또는 끌어오는데 필요한 탭 포인트 역할을 수행할 수 있다. 또한, 의 위치를 편리하게 참조하도록 제공한다. 이를 통해 그라운드를 분리시킬 수 있다.

모듈러 아키텍처의 기본 구성 블록은 도 1a 부터 - 도 4 까지 독립적인 엔티티 또는 결합 된 엔티티로 연결될 수 있다. 스위칭 네트워크들 및 레귤레이팅 회로들이 강하게 결합되는 경우, 단열 충전을 통해서 상기 스위칭 네트워크들의 상기 전체적인 에너지 손실 메카니즘을 방지하고 및/또는 감소시키는 것이 가능하다. 이는 일반적으로 상기 스위칭 네트워크에서 상기 캐패시터들의 충전과 방전을 제어하기 위해 상기 레귤레이팅 회로를 사용하는 것을 포함한다. 또한, 상기 레귤레이팅 회로의 출력전압 및 따라서 전체 컨버터는 외부 자극에 대해 반응하면서 레귤레이트 될 수 있다. 상기 출력 전압을 레귤레이팅하는 한 가지 접근 방법은 자기 필터에서 발견할 수 있듯이, 자기-저장-소자의 상기 평균 DC 전류를 제어하는 것이다.

상기 레귤레이팅 회로의 바람직한 특징은 상기 스위칭 네트워크의 상기 캐패시터를 통과하는 RMS (Root Mean Square) 전류가 어떠한 한계 아래에 있도록 제한하는 것이다. 상기 레귤레이팅 회로는 저항 또는 자기-저장-소자를 사용하여 이러한 제한을 달성한다. 그러나 저항성 소자는 전력을 소비하므로 사용이 바람직하지 않다. 따라서, 본 명세서에 설명 된 실시 예들은, 레귤레이팅 회로에 선택적 스위치들을 갖는 자기-저장-소자에 의존한다. 상기 레귤레이팅 회로는 평균 DC 전류를 가지는 상기 레귤레이팅 회로내의 자기-저장 요소를 통해 상기 캐패시터 전류를 관통함시킴으로써 상기 RMS 전류를 제한한다. 스위치들을 포함하는 이러한 레귤레이팅 회로들에서, 이 스위치들은 상기 자기-저장-소자를 통해 평균 DC 전류를 유지하기 위해 동작된다. 이것은 자기-저장-소자에 직렬인 스위치의 듀티 사이클을 변화시킴으로써 달성 될 수있다. 일 실시 예에서, 상기 듀티 싸이클은 적어도 하나의 스위치가 항상 켜져 있도록 하기 위해 0 값을 유지한다. 제한적인 경우에는, 적어도 하나의 스위치들은 모두 제거될 수 있다.

상기 레귤레이팅 회로는 상기 스위칭 네트워크 내부의 적어도 하나의 커패시터의 상기 RMS 충전 전류와 상기 RMS 방전 전류를 모두 제한 할 수 있다. 하나의 단일 레귤레이팅 회로는 전류를 싱킹(sinking) 및/또는 소싱(sourcing)함으로써 스위칭 네트워크로 유입 또는 유출되는 전류를 제한 할 수 있다. 따라서 도 1a 내지 도 4 에서 도시된 바와 같이 네 가지 기본 구성들이 있다. 전력이 상기 소스로부터 부하로 흐른다고 가정하면, 도 1a 에서, 상기 레귤레이팅 회로(16A)는 상기 스위칭 네트워크(12A)의 충전 및 방전 전류 모두를 싱크(sink) 할 수 있다. 도 3 에서, 상기 레귤레이팅 회로(16A)는 상기 스위칭 네트워크(12A)의 충전 및 방전 전류를 공급 할 수 있다. 도 4 에서, 상기 레귤레이팅 회로(16A)는 상기 스위칭 네트워크(12A)의 충전 전류를 공급할 수 있고, 상기 레귤레이팅 회로(16B)는 상기 동일한 스위칭 네트워크(12A)의 방전 전류를 싱크 할 수 있다. 도 2 에서, 상기 레귤레이팅 회로(16A)는 상기 스위칭 네트워크(12A)의 충전 및 방전 전류 모두를 싱크하면서 상기 스위칭 네트워크(12B)의 충전 및 방전 전류 모두를 공급 할 수 있다. 또한, 상기 스위칭 네트워크들(12A, 12B) 및 상기 레귤레이팅 회로들(16A, 16B) 모두가 양방향으로 전력을 허용한다면 양방향 전력 흐름(소스에서 부하 및 부하에서 소스)이 가능하다.

일 실시 예는 적어도 부분적으로 단열 충전 전파 캐스케이드 곱셈기에 의존한다. 우수한 고속 스위칭 한계 임피던스(fast-switching limit impedance), 전압 스케일링의 용이성 및 낮은 스위치 스트레스로 인해 특히 바람직한 스위칭 네트워크는 캐스케이드 곱셈기이다.

캐스케이드 곱셈기에서, 상기 결합 캐패시터들은 클록된 전압 소스 & 로 전형적으로 펌핑 된다. 그러나 상기 결합 커패시터들이 클럭 전류 소스 및 대신에 펌핑되면 상기 결합 커패시터들의 상기 RMS 충전 및 방전 전류가 제한 될 수 있다. 이 경우 상기 커패시터들은 적어도 부분적으로 단열 충전되므로, 상기 저속 스위칭 한계에서 동작 할 때 상기 스위치된 커패시터 컨버터와 관련된 손실을 제거하지는 못하더라도 낮춘다. 이는 상기 고속 스위칭 한계 임피던스에 대한 상기 출력 임피던스를 감소시키는 효과를 갖는다. 단열 동작을 나타내는 도 16 의 검은 점선으로 표시된 것처럼 완전 단열 충전에서 출력 임피던스는 더 이상 스위칭 주파수의 함수가 아니다.

다른 모든 조건이 같다면, 단열 충전된 스위치된 캐피시터 컨버터는 기존의 충전된 스위치된 캐패시터 컨버터보다 훨씬 낮은 스위칭 주파수로 동작이 가능하지만 높은 효율을 갖는다. 반대로, 단열적으로 충전된 스위치된 캐패시터 컨버터는 종래의 충전된 스위치된 캐패시터 컨버터와 동일한 주파수 및 동일한 효율로 동작 할 수 있지만, 예를 들어, 훨씬 더 작은 결합 캐패시터들을 - 예를 들어, 4 내지 10배 작음 - 을 가진다.

도 17 은 도 1b 에 표시된 아키텍처와 일치하는 스텝-다운 컨버터를 도시한다. 이 실시 예에서, 상기 스위칭 네트워크(12A)는 상기 레귤레이팅 회로(16A)를 사용하여 단열적으로 충전된다. 상기 클럭된 전류 소스 및 는 네개의 스위치들과 상기 레귤레이팅 회로(16A)에 의해서 에뮬레이트된다. 상기 출력 캐패시터 는 또한 가 스윙하도록 하기 위해 제거된다. 이 예에서, 상기 레귤레이팅 회로(16A)는 작은 AC 리플을 갖는 일정한 소스로서 동작하는 부스트 컨버터이다. 동작 주파수에서 비 용량 성 입력 임피던스를 갖는 전력 컨버터는 단열 동작이 허용 된다. 비록 스위치-모드 전력 컨버터가 높은 효율성으로 인해 적합한 후보지만 선형 레큘레이터들 또한 실용적이다.

동작시, "1" 로 표시된 스위치를 닫는 동작은 커패시터 및 ,를 방전하는 동안 커패시터 , 및 을 충전한다. 마찬가지로, "2" 로 표시된 상기 스위칭을 닫는 동작은 상보적 효과를 낸다. 제 1 토폴로지 상태(페이즈(Phase) A)는 도 18 에 도시되어 있으며, 여기서 "1" 로 표시된 모든 스위치는 닫히고, "2"라고 표시된 모든 스위치가 열린다. 마찬가지로, 상기 제 2 토폴로지 상태(페이즈(Phase) B)는 도 19 에 도시되어 있으며 여기서 "2" 로 표시된 모든 스위치들은 닫히고, "1" 로 표시된 모든 스위치들은 열린다.

이 실시 예에서, 상기 레귤레이팅 회로(16A)는 각 캐패시터의 RMS 전체 방전 전류를 제한한다. 예를 들어, 상기 캐패시터는 페이즈 B 동안 상기 레귤레이팅 회로(16A)의 자기 필터링 소자를 통해 충전되는 반면, 상기 캐패시터 ()는 페이즈 A 동안 상기 레귤레이팅 회로(16A) 내의 자기 필터링 소자를 통해 방전되고, 단열 개념을 명확하게 나타낸다. 또한 모든 능동 소자들은 스위치들로 구현되므로 컨버터는 양방향으로 전력을 처리 할 수 있다.

몇 가지 대표적인 노드 전압들과 전류들이 도 20 에 도시되어 있다. 도시된 두 가지 전류( 및 )의 상승 및 하강 에지에는 약간의 왜곡이 있지만, 대부분의 경우 전류는 180도 위상 차가 있는 두 개의 클록과 유사하다. 일반적으로, 노드가 상기 레귤레이팅 회로(16A)에 의해서만 축적되는 이 실시 예의 경우와 같이, 스위치 스택의 하나 이상이 큰 커패시턴스로 로딩되지 않는 경우에만, 단열 충전이 캐스케이드 곱셈기에서 발생한다.

동작시 다른 양의 전류가 다른 스위치들을 통해 흐른다. 따라서 스위치들을 통해 흐르는 전류에 적합한 방식으로 스위치들의 크기를 조절 하는 것이 유용하다. 예를 들어, 도 17 에서 및 에 유지된 노드에 연결된 스위치들은 다른 스위치들보다 많은 전류를 전달한다. 모든 스위치들을 동일한 영역으로 만들려면 남은 스위치들을 필요한 것보다 훨씬 커야한다. 다른 스위치들을 및 에 있는 노드에 연결된 스위치들보다 작게함으로써 불필요하게 큰 스위치들을 피할 수 있다. 각 스위치들은 회로의 일부를 차지하기 때문에 물리적으로 전체 회로를 작게 만들 수 있다.

추가적인 이점은 상기 스위치 영역을 증가시킴으로써 용량성 손실이 증가한다는 것이다. 따라서 동작 중에 스위치의 영역을 전류에 맞게 커스터마이징 시키면두 가지 이점이 생긴다. 회로 영역의 전체 크기를 줄이는 것은 물론 용량성 손실을 줄이는 효과도 있다.

도 17 의 스위치들은 일부 스위칭 주파수에서 상태들 사이에서 전이할 것이다. 손실을 줄이기 위해, 상기 스위칭 네트워크(12A)가 상기 스위칭 주파수에서 상기 스위치들을 통해 상기 RMS 전류를 제한 하는 것은 바람직하다. 상기 RMS 전류를 제한가지 방안은 상기 스위치들의 상기 저항들을 적절하게 선택하는 것이다. 특히 커패시터 사이의 전하 이동의 RC 시상수가 스위칭 주파수와 유사하거나 더 길도록 저항이 충분히 높아야 한다. 도 16 에서 도시된 바와 같이, 스위치들의 폭 "W" 및 그 저항과 크기를 제어함으로써, 상기 스위칭 네트워크(12A)는 고속 스위칭 제한 영역으로 들어가도록 강제 될 수 있다.

그러나, 상기 RMS 전류를 제한하기 위해 상기 스위치들의 저항을 사용하는 것은, 저항성 전력 손실이 증가하고 전체 효율이 감소한다. 그러나, 상기 레귤레이팅 회로(16A)는 단열 동작을 유지하면서 상기 스위치들의 저항을 줄이는 것을 허용한다. 따라서, 상기 스위치들은 상기 레귤레이팅 회로(16A)(또는 선택적으로 자기 필터)에 의해 처리되기 때문에 상기 RMS 전류를 제한하는 것에 대해 걱정할 필요 없이 최대 효율을 위해 최적으로 크기를 조절할 수 있다. 각 스위치들의 최적 크기는 주어진 스위칭 주파수와 주어진 전류에서 각 스위치들의 저항성 및 용량성 손실의 균형을 맞추어 선택된다.

도 1 부터 도 4 까지 도시된 상기 기본 구성 블록 모듈러 구조는 고전압 DC, AC-DC, 벅-부스트, 및 다수의 출력 전압들과 같은 더 넓은 애플리케이션을 다루기 위해 확장 될 수 있다. 각각의 애플리케이션은 상기 컨버터, 레귤레이션, 및 가변 자기 필터링 함수들을 포함한다. 이 구조의 확장은 또한 단열적으로 충전된 스위치된 캐패시터 컨버터들을 결합한다.

많은 스위치된 캐패시터 컨버터들에 있어서, 캐패시터들과 스위치들은 상기 변환률에 따라 선형적으로 증가한다. 즉, 상기 변환률이 클 경우 다수의 캐패시터와 스위치들이 요구된다. 또한, 변환률은 도 21 에 도시 된 바와 같이 다수의 로우 게인 스테이지(low gain stage)를 직렬로 연결함으로써 달성 될 수있다. 상기 스위치 캐패시터 스택은 다음과 같다.

(2.1)

직렬로 스택된 구성의 주된 단점은 전방 스테이지의 전압 스트레스가 후방 스테이지의 전압 스트레스보다 훨씬 높다는 것이다. 이는 일반적으로 서로 다른 전압 비율과 크기의 스테이지를 요구한다. 그러나, 상기 전달 속도는 적어도 하나의 스테이지를 거치면서 쉽게 변할 수 있다.

선행하는 직렬로 연결된 스위칭 네트워크의 단열 충전은 상기 후행하는 스위칭 네트워크가 상기 선행하는 스테이지의 충전 및 방전 전류를 제어할 경우 발생한다. 따라서, 앞 스테이지에서 전파 스위치드 캐패시터 컨버터들을 사용하거나 자기 필터들을 갖는 단상 직렬 - 병렬 스위치된 캐패시터 컨버터와 같은 스위치된 캐패시터 스테이지들을 사용하는 것이 바람직하다.

도 22 는 도 21 에서 도시된 것과 일치하는 제 2 스위칭 네트워크(12D)와 직렬로 연결된 제 1 스위칭 네트워크(12A)의 컨버터를 보여준다. 제 1 스위칭 네트워크(12A) 및 제 2 스위칭 네트워크(12D)는 2 상(two-phase) 캐스케이드 곱셈기다. 동작 중에, "1" 및 "2" 로 표시된 스위치들은 항상 상보적 상태에 있고 "7" 및 "8" 로 표시된 스위치들은 항상 상보하는 상태에 있다. 즉, 첫 번째 스위치가 설정된 상태에서, "1" 로 표시된 모든 스위치들은 항상 열려 있고 "2" 로 표시된 모든 스위치들은 닫혀있다. 두 번째 스위치가 설정된 상태에서 "1" 로 표시된 모든 스위치들은 닫히고 "2" 로 표시된 모든 스위치들은 열려있다. 일 실시 예에서, 스위치 1 을 닫는 것은 캐패시터 ,, 를 충전하며, 반면 캐패시터 ,, 를 방전하고 스위치 2 를 닫는 것은 상보적인 효과가 있다. 스위치 7 을 닫는 것은 캐패시터 ,, 를 충전하며, 반면 캐패시터 ,, 를 방전하는 것과 스위치 2 를 닫는 것은 상보적인 효과가 있다.

상기 제 1 레귤레이팅 회로(16A)가 공칭 스텝-다운 비율이 2 : 1 인 벅 컨버터라고 가정하면 상기 전력 컨버터는 32 : 1의 총 스텝-다운을 제공한다. 또한, 상기 입력 전압이 32V 이고 상기 출력 전압이 1V 인 경우, 상기 제 1 스위칭 네트워크(12A)내의 스위치들은 8V 를 차단할 필요가 있고 상기 제 2 스위칭 네트워크(12D)의 스위치는 2V를 차단할 필요가 있다.

도 1a 또는 도 4 에 도시 된 기본 구성 블록을 갖는 모듈러 아키텍처는 AC 입력 전압을 또한 처리하도록 구성 될 수 있다. 스위치된 캐패시터 컨버터들의 주요 특징들 중 하나는 상기 스위치된 캐패시터 네트워크를 재구성함으로써 높은 입력 영역에 대해 효율적으로 동작하도록 하는 능력이다. 상기 AC 벽 전압 (즉, 60 Hz 및 120 )이 저속 이동 DC 전압으로써 고려 될 수 있다면, 상기 AC 스위칭 네트워크로 알려진 프론트 - 엔드 스위치된 캐패시터 스테이지(13A)는 시간 - 입력 전압을 상대적으로 안정된 DC 전압으로 언폴드(unfold) 시킬 수 있어야한다.

언폴드된 DC 전압으로 오버레이 된 단일 60Hz 사이클에 걸친 120 AC 파형의 다이어그램이 도 23 에 도시되어 있다. 상기 AC 스위칭 네트워크(13A)는 배치상 반전 스테이지와 함께 상이한 구성들(1/3, 1/2, 1/1)을 갖는다. 상기 DC 전압을 60V 이하로 유지하도록 설계되었다. 상기 AC 전압이 언폴드되면, 도 4 에 도시 된, 상기 레귤레이팅 회로(16A)의 역할은 최종 출력 전압을 생성하는 것이다. 전압을 추가로 제어하기 위해 AC 스위칭 네트워크(13A)와 상기 레귤레이팅 회로(16A) 사이에 다른 스위칭 네트워크를 배치 할 필요가 있을 수도 있다. 이러한 경우에, 상기 AC 스위칭 네트워크(13A)가 특수 목적 스위칭 네트워크이기 때문에, 직렬 접속된 스테이지들을 따라야 하는 것은 유효하다. 또한 안전상의 이유로 자기적 또는 전기적 격리(isolation) 형태는 AD-DC 컨버터들에 있어서는 일반적이다. 따라서 도 24 에서 전압 , 및 는 공통 접지는 불가 한 것으로 의도적으로 정의 된다.

도 25 는 도 24 에 도시 된 구조와 일치하는 AC-DC 컨버터 도시한다. 이 실시 예에서, 상기 AC 스위칭 네트워크(13A)는 3 개의 별개의 변환비(1/3, 1/2, 1/1)를 갖는 재구성 가능한 2 상 스텝-다운 캐스케이드 곱셈기가 뒤 따르는 동기식 AC 브리지 정류기이며, 반면에 상기 레귤레이팅 회로(16A)는 동기식 벅 컨버터 이다. 동작중에, "7" 및 "8"로 표시된 스위치들은 항상 상보적인 관계이다. 상기 AC 사이클 (0 ~ π 라디안)의 양의 부분 동안 "7" 로 표시된 모든 스위치는 닫히고 "8" 로 표시된 모든 스위치는 도 26 과 같이 열린다. 마찬가지로, 상기 AC 싸이클(π ~ 2π 라디안)의 음의 부분 동안 "8" 로 표시된 모든 스위치들은 닫히고 "7" 로 표시된 모든 스위치들은 도 27 에 도시된 바와 같이 열리게 된다.

스위치들 7 및 8 에 의해 제공되는 반전 기능(inverting function)에 추가하여, 1A - 1E 의 모든 스위치들과 2A - 2E 의 모든 스위치들은 세 개의 개별적인 변환비 1/3, 1/2, 및 1/1 을 제공하기 위해 표 1 에 도시된 바와 같이 선택적으로 열리고 닫혀질 수 있다.

	1A	1B	1C	1D	1E	2A	2B	2C	2D	2E
1/3	CLK	CLK	CLK	CLK	CLK	CLKB	CLKB	CLKB	CLKB	CLKB
1/2	CLKB	CLK	CLK	CLK	CLK	CLK	CLKB	CLKB	CLKB	CLKB
1/1	ON	ON	ON	OFF	OFF	ON	ON	ON	OFF	OFF

상기 AC 스위칭 네트워크(13A)는 디지털 클럭 시그널 CLK로 제공되어 진다. 제 2 시그널 CLKB 또한 발생하는데, CLKB는 CLK의 상보적신호이거나 (즉, CLK가 로우 일 때 하이이고 CLK가 하이 일 때 로우 임) 또는 비 오버래핑 상보신호(non-overlapping complement) 로써 발생 되는 것이다. 상기 AC 스위칭 네트워크(13A)는 표 1의 첫 번째 행에 따라 설정된 스위칭 패턴을 사용하여 1/3의 스텝-다운 비율을 제공한다. 상기 AC 스위칭 네트워크(13A)는 표 1의 두 번째 행에 따라 설정된 스위칭 패턴을 사용하여 1/2의 스텝-다운 비율을 제공한다. 상기 AC 스위칭 네트워크(13A)는 표 1의 세 번째 행에 따라 설정된 스위칭 패턴을 사용하여 1/1의 스텝-다운 비율을 제공한다. 벽(wall)에 부착된 대부분의 전원 공급 디바이스는 일부 역률 사양을 충족한다. 역률은 실제 전력과 피상 전력의 비율을 정의하는 0과 1 사이의 무차원 수치이다. 고조파 전류를 제어하고 역률을 높이는 일반적인 방법은 도 28 에서 처럼 능동 역률 보상을 사용하는 것이다. 역률 보상 회로(17A)는 입력 전류를 라인 전압과 동일 위상으로 하여 무효 전력 소비를 0으로 만든다.

도 29 - 36 은 도 1a 또는 도 4 에 도시된 구조도를 따르는 전력 컨버터의 특정 구현 예를 도시한다. 각각의 구현에서, 자기 필터들을 포함하는 레귤레이팅 회로 또는 다수의 레귤레이팅 회로들은 각 스위칭 네트워크의 적어도 하나의 캐패시터의 상기 RMS 충전 전류와 상기 RMS 방전 전류를 제한하며 따라서, 이 모든 스위칭 네트워크들은 단열적으로 충전된 스위칭 네트워크들이다. 그러나, 비결합된(decoupled) 캐패시터들(9A, 9B)가 존재하면, 상기 레귤레이팅 회로의 상기 RMS 충전 및 방전 전류를 제한하는 능력은 감소할 것이다. 커패시터들 9A 및 9B는 선택 사항이며 출력 전압을 상당히 일정하게 유지하기 위해 커패시터 가 사용된다. 모든 스테이지들은 공통접지를 공유한다. 그러나 이것은 반드시 필요한 것은 아니다. 예를 들어, 상기 레귤레이팅 회로(16A)가 플라이 - 백 컨버터로서 구현되는 경우, 접지는 쉽게 분리 될 수있다. 스위칭 네트워크(12A) 조차도 용량성 격리(capacitive isolation)를 통해 별도의 접지를 가질 수 있다. 또한, 단순화를 위해 각 구현시 스위칭 네트워크에는 단일의 변환비를 가질 수 있다. 그러나 여러 개의 고유한 변환비로 전력 변환을 제공하는 재구성 가능한 스위칭 네트워크가 대신 사용될 수 있다.

동작중에 있어, "1" 및 "2" 로 표시된 스위치들은 항상 상보적인 상태에 있다. 즉, 제 1 스위치된 - 스테이지에서, "1" 로 표시된 모든 스위치들은 닫혀있고 "2" 로 표시된 모든 스위치들은 열려있다. 마찬가지로, "3" 및 "4" 로 표시된 모든 스위치들은 상보적인 상태, "5" 및 "6"로 표시된 모든 스위치들은 상보적인 상태, "7" 및 "8"로 표시된 모든 스위치들은 상보적인 상태이다. 일반적으로, 상기 레귤레이팅 회로들은 상기 스위칭 네트워크들 보다 보다 높은 스위칭 주파수에서 동작된다. 그러나, 상기 스위칭 주파수들 사이에서 그리고 상기 스위칭 네트워크들 및 레귤레이팅 회로들 사이에서 반드시 필요사항은 아니다.

도 29 는 도 1 에 도시된 상기 구조와 일치하는 스텝-업 컨버터를 보여준다. 이 실시 예에서, 상기 스위칭 네트워크(12A)는 1 : 3의 전달 비를 갖는 2 상 부스트 캐스케이드 곱셈기이고 상기 레귤레이팅 회로(16A)는 2 상 부스트 컨버터이다. 동작시에, 스위치 1 을 닫고 스위치들 2를 여는 것은 캐패시터 및 를 충전하는것이고 반면 캐패시터 및 를 방전하는 것이다. 그러나, 스위치 1 및 스위치 2 를 닫는 것은 상기 캐패시터 및 를 충전하는 것이며 캐패시터 및 를 방전하는 것이다.

도 30 은 도 1b 에 도시된 상기 아키텍처와 일치하는 양방향 스텝-다운 컨버터를 보여준다. 이 실시 예에서, 상기 스위칭 네트워크(12A)는 1:4의 전달 비를 갖는 2 상 스텝-다운 캐스케이드 곱셈기이고 상기 레귤레이팅 회로(16A)는 동기식 벅 컨버터이다. 동작시에, 스위치 1을 닫고 스위치 2를 여는 것은 상기 캐패시터들 ,,를 충전하는 것이고 반면 ,,는 방전하는 것이다. 반대로, 스위치들 1을 열고 스위치들 2를 닫으면 상기 캐패시터들 ,,를 충전하는 것과 같고 반면 상기 캐패시터들 ,,를 방전하는 것과 같다. 이 모든 능동 소자들은 스위치들과 실행되며 그 결과 상기 컨버터들은 상방향으로 전력을 처리 할 수 있다.

도 31 은 도 2 에 도시 된 아키텍처와 일치하는 스텝-업 컨버터를 도시한다. 이 실시 예에서, 상기 레귤레이팅 회로(16A)는 부스터 컨버터이고 상기 스위칭 네트워크 (12A)는 1 : 2의 전달 비를 갖는 2 상 부스터 직렬 병렬 SC 컨버터이다. 동작시, 스위치 1 을 닫는 것은 커패시터 을 방전하는 동안 커패시터 를 충전한다. 스위치 2를 닫으면 상보 효과가 있다.

도 32 는 도 3 에 도시 된 아키텍처와 일치하는 양방향 업다운 컨버터를 보여주고 있다. 이 실시 예에서, 상기 레귤레이팅 회로 (16A)는 동기식 4 스위치 벅 - 부스트 컨버터이고, 상기 스위칭 네트워크 (12A)는 1 : 4의 변환비를 갖는 2 상 부스터 캐스케이드 곱셈기이다. 동작시, 스위치 1을 닫는 것은 커패시터들 ,,을 방전하는 동안 커패시터들 ,,를 충전한다. 스위치 2를 닫으면 상보 효과가 있다. 모든 능동 구성 소자들은 스위치로 구현되므로 컨버터는 양방향으로 전력을 처리 할 수 있다.

도 33 은 도 2에 도시된 상기 아키텍쳐와 일치하는 인버팅 업다운 컨버터를도시 한다. 이 실시 예에서, 상기 제 1 레귤레이팅 회로(16A)는 벅/부스트 컨버터이고 상기 제 1 스위칭 네트워크(12A)는 변환비 2 : 1을 가지는 스텝-다운 직렬 연결 SC 컨버터이며 상기 스위칭 네트워크(12B)는 스텝-업 1:2 변환비를 가지는 스텝업 직렬 병렬 SC 컨버터이다. 동작시, 스위칭 1을 닫는 것은 캐패시터 을 충전하고, 반면 스위치들 2를 닫는 것은 상기 캐패시터 을 방전시킨다. 마찬가지로 스위칭 7 을 닫는 것은 캐패시터 를 방전하는 것이고 반면 스위칭 8 을 닫는 것은 상기 캐패시터 를 충전하는 것이다.

도 34 는 도 2 에 도시된 상기 아키텍쳐와 일치하는 양방향 인버팅 업다운 컨버터를 보여주고 있다. 이 실시 예에서, 상기 제 1 스위칭 네트워크(12A)는 변환비 2:1을 가지는 2 상 스텝다운 직렬 병렬 SC 컨버터이며, 상기 제 1 레귤레이팅 회로(16A)는 동기식 벅/부스터 컨버터이며 및 상기 제 2 스위칭 네트워크(12B)는 변환비 1 : 2를 가지는 2상 스텝업 직렬 병렬 SC컨버터이다. 동작시, 스위치들 1을 닫는 것은 캐패시터 을 충전하는 것이고 반면 캐패시터 를 방전시키는 것이다. 스위치들 2를 닫는 것은 상호 상보적인 효과를 갖는다. 마찬가지로 스위치들 7을 닫는 것은 캐패시터 를 충전하는것이고 반면 캐패시터 를 방전시키는 것이다. 스위치들 8 을 닫는 것은 상보적인 효과를 갖는다. 모든 능동 구성요소는 스위치로 구현되므로 상기 컨버터는 양방향으로 전력을 처리할 수 있다.

도 35 는 도 4에 도시된 상기 블록 다이어그램과 일치하는 업-다운 컨버터를 보여주고 있다. 이 실시 예에서, 상기 제 1 레귤레이팅 회로(16A)는 부스트 컨버터이며, 상기 스위칭 네트워크(12A)는 변환비 1:2를 가지는 2 상 스텝-업 직 병렬 SC 컨버터이고; 및 상기 제 2 레귤레이팅 회로(16B)는 부스트 컨버터이다. 동작시, 스위치들 1을 닫는 것은 캐패시터들 및 를 충전하며 반면 동시에 캐패시터들 및 를 방전시킨다. 스위치들 2를 닫는 것은 상보적인 효과를 갖는다.

도 36 은 도 4 에 도시된 상기 블록 다이어그램과 일치하는 양방향 업-다운 컨버터를 보여주고 있다. 이 실시 예에서, 상기 제 1 레귤레이팅 회로(16A)는 동기식 부스트 컨버터이고 상기 제 1 스위칭 네트워크 (12A)는 3 : 2의 변환비를 갖는 2 위상 분수 스텝-다운 직렬 병렬 SC 전달기이고 상기 제 2 레귤레이팅 회로 (16B)는 동기식 벅 컨버터이다. 동작시, 스위치들 1을 닫는 것은 캐패시터 및 를 충전하는것이고 반면 동시에 캐패시터들 및 를 방전시킨다. 스위치들 2 를 닫는 것은 상보적인 효과를 갖는다. 모든 능동 소자들은 스위치들로 구현되기 때문에 상기 컨버터들은 전략을 양방향으로 처리할 수 있다. 상기 제 2 레귤레이팅 회로(16B)의 듀티 사이클을 레귤레이팅하여 상기 스위치 6이 연장 된 기간 동안 폐쇄 된 채로 유지되면, 인덕터()는 상기 제 1 스위칭 네트워크 (12A) 내의 커패시터들 사이의 단열 전하 수송을 촉진시킨다. 이러한 실시 예에서, 스위치들 (5, 6)은 생략 될 수 있고, 따라서 제 2 레귤레이팅 회로 (16B)를 구현하는데 필요한 전체 칩 면적을 감소시킨다.

도 37 은 도 6b 에 의해 도입된 아키텍처에 실질적으로 부합하는 스텝-다운 컨버터를 도시한다. 이 실시 예에서, 제 4 레귤레이팅 회로(16D)는 인턱터 과 로 결합되어 있다. 제 4 레귤레이팅 회로 (16D)는 병렬로 연결되어 90°위상차로 동작하는 제 1 및 제 2 스위칭 네트워크 (12A, 12B)를 레귤레이팅한다. 상기 제 1 및 상기 제 2 스위칭 네트워크 (12A, 12B)의 상기 4 개의 커패시터 사이의 전하 수송을 제한하는 임무는 결합 된 인덕터들(, )을 공유하는 상기 제 1 및 제 2 레귤레이팅 회로 (16A, 16B)에 의해 공유된다. 상기 결합된 인덕터들(, )의 결합 계수(coupling factor)가 적절하게 설정된다면, 상기 이러한 인덕터들을 통한 리플 전류들은 감소된다. 도 37은 하나의 구성 요소, 즉 제 4 레귤레이팅 회로(16D) 내의 결합 된 인덕터(, ) 및 개별 구성 요소를 포함하여 이미 도 6b 에서 언급된 결합 된 인덕터 (, )의 제 1 및 제 2 레귤레이팅 회로 (16A, 16B)를 포함하는 것에 대한 가능성을 설명하고 있다.

레귤레이팅 회로의 토폴로지는 동기 벅, 3 레벨 동기 벅, SEPIC, 자기 필터 및 소프트 스위치된 또는 공진 컨버터를 포함하되 이에 제한되지 않는 출력 전압을 레귤레이팅할 수 있는 모든 유형의 전력 컨버터가 될 수 있음을 이해 해야한다. 마찬가지로, 상기 스위칭 네트워크들은 다양한 스위치된 캐패시터 토폴로지들에 의해, 요구된 전압 변환과 허용된 스위치 전압에 기반하여 구현되어 진다.

일부 실시 예에서, 컴퓨터 액세스 가능 저장 매체는 컨버터의 적어도 하나의 컴포넌트를 나타내는 데이터베이스를 포함한다. 예를 들어, 상기 데이터 베이스는 차지 펌프(charge pumps)의 저손실 동작을 촉진하기 위해 최적화된 스위칭 네트워크의 데이터를 나타내는 것을 포함할 수 있다.

일반적으로 말해서, 컴퓨터 액세스 가능 저장 매체는 컴퓨터에 명령 및 / 또는 데이터를 제공하기 위해 사용 중에 컴퓨터에 의해 액세스 가능한 임의의 비 일시적인 저장 매체를 포함 할 수 있다. 예를 들어, 컴퓨터 엑세스 가능한 저장 매체는 자기 또는 광학 디스크들 및 반도체 메모리들과 같은 저장 매체를 포함할 수 있다.

일반적으로, 시스템을 대표하는 데이터베이스는 프로그램에 의해 판독 될 수 있고 시스템을 포함하는 하드웨어를 제조하기 위해 직접 또는 간접적으로 사용되는 데이터베이스 또는 다른 데이터 구조일 수 있다.

예를 들어, 데이터베이스는 Verilog 또는 VHDL과 같은 고수준 설계 언어 (HDL)의 하드웨어 함수에 대한 동작 레벨 설명 또는 레지스터 전송 레벨 (RTL) 설명 일 수 있다. 설명은 합성 라이브러리로부터 게이트리스트를 포함하는 네트 리스트를 생성하기 위해 기술을 합성 할 수 있는 합성 툴에 의해 판독 될 수있다. 그런 다음 네트 리스트를 배치하고 라우팅하여 마스크에 적용 할 기하학적 모양을 설명하는 데이터 세트를 생성 할 수 있다. 그 다음, 상기 마스크는 다양한 반도체 제조 스테이지에서 사용되어 반도체 회로 또는 시스템에 대응하는 회로를 생성 할 수 있다. 다른 예에서, 데이터베이스는 그 자체가 (합성 라이브러리가 있거나 없는) 넷리스트 또는 데이터 세트 일 수 있다.

적어도 하나의 바람직한 실시 예를 설명하였지만, 당업자에게는 이러한 회로, 기술 및 개념을 포함하는 다른 실시 예가 사용될 수 있는 것이 명백할 것이다. 따라서, 특허의 범위는 설명된 실시 예들에 한정 되어서는 안되며, 오히려 첨부 된 특허 청구 범위의 사상 및 범위에 의해서만 제한 되어야 한다.

Claims (1)

1. 전력을 처리하는 장치로서, 제 1 전력 컨버터 단자와 제 2 전력 컨버터 단자 사이에 전력 흐름의 경로를 갖는 전력 컨버터를 포함하고, 상기 전력 컨버터의 동작 중에, 상기 제 1 전력-컨버터 단자는 제 1 전압으로 유지되고 상기 제 2 전력-컨버터 단자는 상기 제 1 전압보다 낮은 제 2 전압으로 유지되며, 상기 전력 컨버터는 제 1 레귤레이팅-회로 와 스위칭-네트워크를 포함하며, 양쪽 다 상기 경로 상에 배치되며, 상기 스위칭-네트워크는 스위치들과 제 1 전하-저장-소자 그리고 제 1 및 제 2 스위칭-네트워크-단자들을 포함하고, 상기 제 1 레귤레이팅-회로는 제 1 자기-저장-소자와 제 1 레귤레이팅-회로 단자를 포함하며, 상기 전력 경로는 상기 제 1 레귤레이팅-회로 단자, 상기 제 1 스위칭 네트워크 단자 및 상기 제 2 스위칭 네트워크 단자를 포함하고, 상기 제 1 레귤레이팅-단자는 상기 제 1 스위칭-네트워크-단자에 연결되며, 상기 스위칭-네트워크는 제 1 스위치-구성과 제 2 스위치-구성 사이에서 전환하도록 구성되며, 상기 스위칭-네트워크가 상기 제 1 스위치-구성에 있을 때, 전하는 상기 제 1 전하-저장-소자 내에 제 1 속도로 축적(accumulates)되며, 상기 스위칭-네트워크가 상기 제 2 스위치-구성에 있을 때, 전하는 상기 제 1 전하-저장-소자로부터 제 2 속도로 고갈(depleted)되고, 상기 제 1 속도 및 상기 제 2 속도는 상기 제 1 자기-저장-소자에 의해 제한되는 것을 특징으로 하는 전력을 처리하는 장치.