KR20230023047A - 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 - Google Patents

촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 Download PDF

Info

Publication number
KR20230023047A
KR20230023047A KR1020237003336A KR20237003336A KR20230023047A KR 20230023047 A KR20230023047 A KR 20230023047A KR 1020237003336 A KR1020237003336 A KR 1020237003336A KR 20237003336 A KR20237003336 A KR 20237003336A KR 20230023047 A KR20230023047 A KR 20230023047A
Authority
KR
South Korea
Prior art keywords
electrode
photoelectric conversion
imaging device
transistor
conversion layer
Prior art date
Application number
KR1020237003336A
Other languages
English (en)
Other versions
KR102604847B1 (ko
Inventor
후미히코 코가
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230023047A publication Critical patent/KR20230023047A/ko
Application granted granted Critical
Publication of KR102604847B1 publication Critical patent/KR102604847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

촬상 소자는, 적어도, 광전변환부, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 구비하고 있고, 광전변환부는, 광전변환층(13), 제1 전극(11) 및 제2 전극(12)으로 이루어지고, 또한, 제1 광전변환층 연재부(13A), 제3 전극(51) 및 제4 전극(51C)을 구비하고 있고, 제1 트랜지스터(TR1)는, 일방의 소스/드레인부로서 기능하는 제2 전극(12), 게이트부(51)로서 기능하는 제3 전극, 타방의 소스/드레인부로서 기능하는 제1 광전변환층 연재부(13A)로 이루어지고, 제1 트랜지스터(TR1)(TRrst)는 광전변환부에 인접하여 마련되어 있다.

Description

촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치{IMAGE PICKUP ELEMENT, LAMINATED IMAGE PICKUP ELEMENT, AND SOLID-STATE IMAGE PICKUP DEVICE}
본 개시는, 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치에 관한 것이다.
광전변환층에 유기 반도체 재료를 사용하는 촬상 소자는, 특정한 색(파장대)을 광전변환하는 것이 가능하다. 그리고, 이와 같은 특징을 갖기 때문에 고체 촬상 장치에서의 촬상 소자로서 이용하는 경우, 온 칩 컬러 필터(OCCF)와 촬상 소자의 조합으로부터 부화소가 이루어지고, 부화소가 2차원 배열되어 있다, 종래의 고체 촬상 장치에서는 불가능한 부화소를 적층한 구조(적층형 촬상 소자)를 얻는 것이 가능하다(예를 들면, 일본 특개2011-138927호 공보 참조). 또한, 디모자이크 처리를 필요로 하지 않기 때문에 위색이 발생하지 않는다는 이점이 있다. 또한, 이하의 설명에서, 반도체층(예를 들면, 반도체 기판)의 위 또는 상방에 마련된 광전변환부를 구비한 촬상 소자를 편의상, 『제1 타입의 촬상 소자』라고 부르고, 제1 타입의 촬상 소자를 구성하는 광전변환부를 편의상, 『제1 타입의 광전변환부』라고 부르고, 반도체층(예를 들면, 반도체 기판) 내에 마련된 촬상 소자를 편의상, 『제2 타입의 촬상 소자』라고 부르고, 제2 타입의 촬상 소자를 구성하는 광전변환부를 편의상, 『제2 타입의 광전변환부』라고 부르는 경우가 있다.
도 67에 종래의 적층형 촬상 소자(적층형 고체 촬상 장치)의 구조례를 도시한다. 도 67에 도시하는 예에서는, 반도체층(구체적으로는, 반도체 기판)(370) 내에, 제2 타입의 촬상 소자인 제3 촬상 소자(330) 및 제2 촬상 소자(320)을 구성하는 제2 타입의 광전변환부인 제3 광전변환부(331) 및 제2 광전변환부(321)가 적층되어, 형성되어 있다. 또한, 반도체 기판(370)의 상방(구체적으로는, 제2 촬상 소자(320)의 상방)에는, 제1 타입의 광전변환부인 제1 광전변환부(310')가 배치되어 있다. 여기서, 제1 광전변환부(310')는, 제2 전극(312), 유기 재료로 이루어지는 광전변환층(313), 제1 전극(311)을 구비하고 있고, 제1 타입의 촬상 소자인 제1 촬상 소자(310)를 구성한다. 제2 광전변환부(321) 및 제3 광전변환부(331)에서는, 흡수 계수의 차이에 의해, 각각, 예를 들면, 청색광 및 적색광이 광전변환된다. 또한, 제1 광전변환부(310')에서는, 예를 들면, 녹색광이 광전변환된다.
제2 광전변환부(321) 및 제3 광전변환부(331)에서 광전변환에 의해 생성한 전하는, 이들의 제2 광전변환부(321) 및 제3 광전변환부(331)에 일단 축적된 후, 각각, 종형 트랜지스터(게이트부(322)를 도시한다)와 전송 트랜지스터(게이트부(332)를 도시한다)에 의해 제2 부유 확산층(Floating Diffusion)(FD2) 및 제3 부유 확산층(FD3)에 전송되고, 또한, 외부의 판독 회로(도시 생략)에 출력된다. 이들의 트랜지스터 및 부유 확산층(FD2, FD3)도 반도체 기판(370)에 형성되어 있다.
제1 광전변환부(310')에서 광전변환에 의해 생성한 전하는, 콘택트 홀부(361), 배선층(362)를 통하여, 반도체 기판(370)에 형성된 제1 부유 확산층(FD1)에 축적된다. 또한, 제1 광전변환부(310')는, 콘택트 홀부(361), 배선층(362)을 통하여, 전하량을 전압으로 변환하는 증폭 트랜지스터의 게이트부(318)에도 접속되어 있다. 그리고, 제1 부유 확산층(FD1)은, 리셋·트랜지스터(게이트부(317)를 도시한다)의 일부를 구성하고 있다. 또한, 참조 번호 371은 소자 분리 영역이고, 참조 번호 372는 반도체 기판(370)의 표면에 형성된 산화막이다. 참조 번호 376, 381은 층간 절연층이고, 참조 번호 383은 보호층이며, 참조 번호 390은 온 칩·마이크로·렌즈이다.
또한, 반도체 기판의 상방에 마련된 포토 다이오드(광전변환부)에 인접하여 판독 트랜지스터가 마련된 구조를 갖는 고체 촬상 장치가, 일본 특개2011-049240호 공보로부터 주지(周知)이다. 이 판독 트랜지스터는, 게이트, 포토 다이오드를 구성하는 n형 확산층 및 부유 확산층을 구성하는 n형 확산층으로 구성되어 있다. 또한, 반도체 기판에는, 증폭 트랜지스터, 선택 트랜지스터 및 리셋·트랜지스터가 마련되어 있다. 그리고, 부유 확산층을 구성하는 n형 확산층을 반도체 기판의 상방에 마련함으로써, kTC 잡음을 억제할 수 있다고 되어 있다.
특허 문헌 1 : 일본 특개2011-138927호 공보 특허 문헌 2 : 일본 특개2011-049240호 공보
그렇지만, 일본 특개2011-049240호 공보에 개시된 고체 촬상 장치에서는, 신호 주사 회로를 구성하는 증폭 트랜지스터나 선택 트랜지스터, 리셋·트랜지스터는, 광전변환부와는 별도로 배치된 반도체 기판부에 배치하고 있다. 그때문에 판독 신호를 신호 주사 회로에 접속하는 구조가 복잡하다는 문제가 있다. 또한, 반도체 기판부의 트랜지스터 수가 많고 트랜지스터의 미세화가 곤란해진다.
따라서, 본 개시의 목적은, 간소화된 구성, 구조를 갖는 촬상 소자, 이러한 촬상 소자로 구성된 적층형 촬상 소자, 이러한 촬상 소자 또는 적층형 촬상 소자를 구비한 고체 촬상 장치를 제공하는 것에 있다.
상기한 목적을 달성하기 위한 본 개시의 제1의 양태에 관한 촬상 소자는,
적어도, 광전변환부, 제1 트랜지스터 및 제2 트랜지스터를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층,
광전변환층의 제1면에 접하여 마련된 제1 전극 및
광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
또한,
광전변환층부터 연재되는 제1 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제1 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제3 전극 및
제1 광전변환층 연재부의 제2면에 접하여 마련된 제4 전극을 구비하고 있고,
제1 트랜지스터는, 일방의 소스/드레인부로서 기능하는 제2 전극, 게이트부로서 기능하는 제3 전극, 타방의 소스/드레인부로서 기능하고, 전원부에 접속된 제4 전극 및 채널 형성 영역으로서 기능하는 제1 광전변환층 연재부로 이루어지고,
제2 트랜지스터의 게이트부는, 제2 전극에 접속되어 있고,
제2 트랜지스터의 일방의 소스/드레인부는, 전원부에 접속되어 있다.
또한, 본 개시의 제1의 양태에 관한 촬상 소자는, 또한, 제3 트랜지스터를 구비하고 있고,
제3 트랜지스터의 일방의 소스/드레인부는, 제2 트랜지스터의 타방의 소스/드레인부에 접속되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 신호선에 접속되어 있는 형태로 할 수 있다.
상기한 목적을 달성하기 위한 본 개시의 제2의 양태에 관한 촬상 소자는,
적어도, 광전변환부, 제2 트랜지스터 및 제3 트랜지스터를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층,
광전변환층의 제1면에 접하여 마련된 제1 전극 및
광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
또한,
광전변환층부터 연재되는 제1 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제1 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제2 전극 연재부 및
제1 광전변환층 연재부의 제2면에 접하여 마련된 제3 전극 및 제4 전극을 구비하고 있고,
제2 트랜지스터는, 일방의 소스/드레인부로서 기능하고, 전원부에 접속된 제3 전극, 게이트부로서 기능하는 제2 전극 연재부, 타방의 소스/드레인부로서 기능하는 제4 전극 및 채널 형성 영역으로서 기능하는 제1 광전변환층 연재부로 이루어지고,
제3 트랜지스터의 일방의 소스/드레인부는, 제4 전극에 접속되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 신호선에 접속되어 있다.
또한, 본 개시의 제2의 양태에 관한 촬상 소자는, 또한, 제1 트랜지스터를 구비하고 있고,
제1 트랜지스터의 일방의 소스/드레인부는, 제2 전극에 접속되어 있고,
제1 트랜지스터의 타방의 소스/드레인부는, 전원부에 접속되어 있는 형태로 할 수 있다.
상기한 목적을 달성하기 위한 본 개시의 제3의 양태에 관한 촬상 소자는,
적어도, 광전변환부, 제2 트랜지스터 및 제3 트랜지스터를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층,
광전변환층의 제1면에 접하여 마련된 제1 전극 및
광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
또한,
광전변환층과 같은 재료로 구성되고, 광전변환층과 이간하여 마련된 채널 형성 영역,
광전변환층의 제2면과 같은 측의 채널 형성 영역의 면에, 절연막을 통하여 대향하여 형성된 제4 전극 및
광전변환층의 제2면과 같은 측의 채널 형성 영역 연재부의 면에 접하여 마련된 제3 전극 및 제5 전극을 구비하고 있고,
제2 트랜지스터의 게이트부는, 제2 전극에 접속되어 있고,
제2 트랜지스터의 일방의 소스/드레인부는, 전원부에 접속되어 있고,
제2 트랜지스터의 타방의 소스/드레인부는, 제3 트랜지스터의 일방의 소스/드레인부를 구성하는 제3 전극에 접속되어 있고,
제3 트랜지스터의 게이트부는, 제4 전극으로 구성되어 있고,
제3 트랜지스터의 타방의 소스/드레인부를 구성하는 제5 전극은, 신호선에 접속되어 있다.
또한, 본 개시의 제3의 양태에 관한 촬상 소자는, 또한, 제1 트랜지스터를 구비하고 있고,
제1 트랜지스터의 일방의 소스/드레인부는, 제2 전극에 접속되어 있고,
제1 트랜지스터의 타방의 소스/드레인부는, 전원부에 접속되어 있는 형태로 할 수 있다.
상기한 목적을 달성하기 위한 본 개시의 적층형 촬상 소자는, 상기한 바람직한 형태를 포함하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자를 적어도 하나 갖는다.
상기한 목적을 달성하기 위한 본 개시의 제1의 양태에 관한 고체 촬상 장치는, 상기한 바람직한 형태를 포함하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자를 복수 구비하고 있다. 또한, 상기한 목적을 달성하기 위한 본 개시의 제2의 양태에 관한 고체 촬상 장치는, 본 개시의 적층형 촬상 소자를 복수 구비하고 있다.
본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자, 본 개시의 적층형 촬상 소자를 구성하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자, 또는 또한, 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치를 구성하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자는, 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터의 3개의 트랜지스터 중의 적어도 2개의 트랜지스터를 구비한 구성, 구조를 갖기 때문에 촬상 소자의 구성, 구조의 간소화를 도모할 수 있고, 적어도 하나의 트랜지스터가, 광전변환층에 인접하여 마련되어 있기 때문에 촬상 소자의 면적 축소화나 고해상도화, 촬상 소자의 구성, 구조의 더한층의 간소화를 도모할 수 있다. 또한, 촬상 소자 내의 배선의 단축화나 간소화를 도모할 수 있기 때문에 화소의 전하 전압 변환 효율의 향상을 도모할 수 있고, 촬상 소자의 S/N비의 개선을 도모할 수 있다. 또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 또한, 부가적인 효과가 있어도 좋다.
도 1A 및 도 1B는 실시례 1의 촬상 소자의 개념도 및 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자의 등가 회로도.
도 2A 및 도 2B는 각각, 실시례 2 및 실시례 3의 촬상 소자의 개념도.
도 3A 및 도 3B는 각각, 실시례 4 및 실시례 5의 촬상 소자의 개념도.
도 4는 실시례 6의 촬상 소자의 개념도.
도 5는 실시례 1의 촬상 소자, 적층형 촬상 소자의, 도 6의 화살표 X-X에 따른 모식적인 일부 단면도.
도 6은 실시례 1의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도.
도 7A, 도 7B, 도 7C, 도 7D 및 도 7E는 실시례 1의 촬상 소자, 적층형 촬상 소자의 도 6의 화살표 A-A, 화살표 B-B, 화살표 C-C, 화살표 D-D 및 화살표 E-E(또는 화살표 F-F)에 따른 모식적인 일부 단면도.
도 8은 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 9는 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 10은 실시례 1의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 11은 실시례 1의 고체 촬상 장치의 개념도.
도 12는 실시례 1의 촬상 소자, 적층형 촬상 소자의 변형례의, 도 6의 화살표 X-X에 따른 모식적인 일부 단면도.
도 13A 및 도 13B는 실시례 1의 촬상 소자의 다른 변형례의 개념도.
도 14는 실시례 1의 촬상 소자의 또 다른 변형례(본 개시의 제1의 양태에 관한 고체 촬상 장치를 구성하는 촬상 소자)의, 도 6의 화살표 X-X에 따른 모식적인 일부 단면도.
도 15는 실시례 2의 촬상 소자, 적층형 촬상 소자의, 도 16의 화살표 X-X에 따른 모식적인 일부 단면도.
도 16은 실시례 2의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도.
도 17A, 도 17B, 도 17C 및 도 17D는 실시례 2의 촬상 소자, 적층형 촬상 소자의, 도 16의 화살표 A-A, 화살표 B-B, 화살표 C-C 및 화살표 D-D에 따른 모식적인 일부 단면도.
도 18은 실시례 2의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 19는 실시례 3의 촬상 소자, 적층형 촬상 소자의, 도 20의 화살표 X-X에 따른 모식적인 일부 단면도.
도 20은 실시례 3의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도.
도 21A, 도 21B, 도 21C 및 도 21D는 실시례 3의 촬상 소자, 적층형 촬상 소자의, 도 20의 화살표 A-A, 화살표 B-B, 화살표 C-C 및 화살표 D-D에 따른 모식적인 일부 단면도.
도 22는 실시례 3의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 23은 실시례 4의 촬상 소자, 적층형 촬상 소자의, 도 24의 화살표 X-X에 따른 모식적인 일부 단면도.
도 24는 실시례 4의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도.
도 25는 실시례 5의 촬상 소자, 적층형 촬상 소자의, 도 26의 화살표 X-X에 따른 모식적인 일부 단면도.
도 26은 실시례 5의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도.
도 27은 실시례 6의 촬상 소자, 적층형 촬상 소자의, 도 28의 화살표 X-X에 따른 모식적인 일부 단면도.
도 28은 실시례 6의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도.
도 29는 실시례 7의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도.
도 30은 실시례 7의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 31은 실시례 7의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 32A, 도 32B 및 도 32C는 각각, 실시례 7, 실시례 10 및 실시례 12의 촬상 소자를 구성하는 제2 전극 및 전하 축적용 전극 등의 모식적인 배치도.
도 33은 실시례 7의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 34는 실시례 7의 촬상 소자, 적층형 촬상 소자의 변형례의 등가 회로도.
도 35는 실시례 8의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도.
도 36은 실시례 9의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도.
도 37은 실시례 9의 촬상 소자, 적층형 촬상 소자의 변형례의 모식적인 일부 단면도.
도 38은 실시례 9의 촬상 소자의 다른 변형례의 모식적인 일부 단면도.
도 39는 실시례 9의 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 40은 실시례 10의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도.
도 41은 실시례 10의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 42는 실시례 10의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 43은 실시례 10의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 44는 실시례 10의 촬상 소자의 다른 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 45는 실시례 11의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도.
도 46은 실시례 12의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도.
도 47은 실시례 12의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 48은 실시례 12의 촬상 소자, 적층형 촬상 소자의 등가 회로도.
도 49는 실시례 12의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 50은 실시례 12의 촬상 소자의 다른 동작시(전송시)의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면.
도 51은 실시례 7의 촬상 소자, 적층형 촬상 소자의 다른 변형례의 모식적인 일부 단면도.
도 52는 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 53A, 도 53B 및 도 53C는 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 제2 전극의 부분 등의 확대된 모식적인 일부 단면도.
도 54는 실시례 11의 촬상 소자, 적층형 촬상 소자의 다른 변형례의 전하 배출 전극의 부분 등의 확대된 모식적인 일부 단면도.
도 55는 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 56은 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 57은 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 58은 실시례 10의 촬상 소자, 적층형 촬상 소자의 다른 변형례의 모식적인 일부 단면도.
도 59는 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 60은 실시례 7의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 61은 실시례 10의 촬상 소자, 적층형 촬상 소자의 또 다른 변형례의 모식적인 일부 단면도.
도 62는 변환 효율 전환 트랜지스터를 구비한 본 개시의 촬상 소자의 등가 회로도.
도 63은 변환 효율 전환 트랜지스터를 구비한 본 개시의 촬상 소자의 등가 회로도.
도 64는 본 개시의 촬상 소자, 적층형 촬상 소자로 구성된 고체 촬상 장치를 전자 기기(카메라)를 이용한 예의 개념도.
도 65A, 도 65B, 도 65C, 도 65D 및 도 65E는 도 5에 도시한 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))의 제조 공정을 설명하기 위한 층간 절연층 등의 모식적인 일부 단면도.
도 66A, 도 66B, 도 66C 및 도 66D는 도 12에 도시한 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))의 제조 공정을 설명하기 위한 층간 절연층 등의 모식적인 일부 단면도.
도 67은 종래의 적층형 촬상 소자(적층형 고체 촬상 장치)의 개념도.
이하, 도면을 참조하여, 실시례에 의거하여 본 개시를 설명하는데, 본 개시는 실시례로 한정되는 것이 아니고, 실시례에서의 여러가지의 수치나 재료는 예시이다. 또한, 설명은, 이하의 순서로 행한다.
1. 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자 및 본 개시의 적층형 촬상 소자 및 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치, 전반에 관한 설명
2. 실시례 1(본 개시의 제1의 양태에 관한 촬상 소자[본 개시의 제1-A의 양태에 관한 촬상 소자], 본 개시의 적층형 촬상 소자 및 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치)
3. 실시례 2(실시례 1의 변형[본 개시의 제1-B의 양태에 관한 촬상 소자])
4. 실시례 3(실시례 2의 변형[본 개시의 제1-C의 양태에 관한 촬상 소자])
5. 실시례 4(본 개시의 제2의 양태에 관한 촬상 소자[본 개시의 제2-A의 양태에 관한 촬상 소자])
6. 실시례 5(실시례 4의 변형[본 개시의 제2-B의 양태에 관한 촬상 소자])
7. 실시례 6(본 개시의 제3의 양태에 관한 촬상 소자[본 개시의 제3-A의 양태에 관한 촬상 소자])
8. 실시례 7(실시례 1∼실시례 6의 변형, 전하 축적용 전극을 구비한 촬상 소자)
9. 실시례 8(실시례 7의 변형)
10. 실시례 9(실시례 7∼실시례 8의 변형)
11. 실시례 10(실시례 7∼실시례 9의 변형, 전송 제어용 전극을 구비한 촬상 소자)
12. 실시례 11(실시례 7∼실시례 10의 변형, 전하 배출 전극을 구비한 촬상 소자)
13. 실시례 12(실시례 7∼실시례 11의 변형, 복수의 전하 축적용 전극 세그먼트를 구비한 촬상 소자)
14. 기타
<본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자 및 본 개시의 적층형 촬상 소자 및 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치, 전반에 관한 설명>
본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자, 본 개시의 적층형 촬상 소자를 구성하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자, 또는 또한, 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치를 구성하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자에서의 반도체층의 상방에 형성된 트랜지스터에서는, 이하에 설명하는 바와 같이, 소스/드레인부는, 소스/드레인 영역 또는 소스/드레인 전극으로 구성되어 있다. 소스/드레인부가 전극으로 구성되는 경우, 소스/드레인부는 소스/드레인 전극에 해당하고, 그 이외인 경우, 소스/드레인부는 소스/드레인 영역에 해당한다.
상기한 바람직한 형태를 포함하는 본 개시의 제1의 양태에 관한 촬상 소자에서, 광전변환층은, 유기 광전변환 재료로 이루어지는 형태로 할 수 있다.
또는 또한, 상기한 바람직한 형태를 포함하는 본 개시의 제1의 양태에 관한 촬상 소자에서, 적어도 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 그리고, 이 경우, 광전변환층 및 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 나아가서는, 이들의 형태에서는, 하층 반도체층에 가시광을 흡수시키지 않는다는 관점에서, 하층 반도체층을 구성하는 반도체 재료는, 3.0eV 이상의 밴드 갭 에너지를 갖는 형태로 하는 것이 바람직하다.
나아가서는, 이상에 설명한 각종의 바람직한 형태를 포함하는 본 개시의 제1의 양태에 관한 촬상 소자에서, 제1 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 형태로 하는 것이 바람직하다.
나아가서는, 이상에 설명한 각종의 바람직한 형태를 포함하는 제3 트랜지스터를 구비한 본 개시의 제1의 양태에 관한 촬상 소자는, 반도체층을 또한 구비하고 있고,
제2 트랜지스터 및 제3 트랜지스터는, 반도체층에 형성되어 있고,
광전변환부 및 제1 트랜지스터는, 반도체층의 상방에 형성되어 있고,
제2 트랜지스터의 게이트부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있는 구성으로 할 수 있다. 또한, 이와 같은 구성의 촬상 소자를 편의상, 『본 개시의 제1-A의 양태에 관한 촬상 소자』라고 부르는 경우가 있다.
그리고, 본 개시의 제1-A의 양태에 관한 촬상 소자는,
광전변환층부터 연재되는 제2 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제2 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제2 전극 연재부 및
제2 광전변환층 연재부의 제2면에 접하여 마련된 제5 전극 및 제6 전극을 또한 구비하고 있고,
제2 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
제2 트랜지스터의 게이트부는, 제2 전극에 접속되는 대신에, 제2 전극 연재부로 구성되어 있고,
제2 트랜지스터의 일방의 소스/드레인부(소스/드레인 전극)는, 제5 전극으로 구성되어 있고,
제2 트랜지스터의 타방의 소스/드레인부(소스/드레인 전극)는, 제6 전극으로 구성되어 있고, 또한, 제2 콘택트 홀부를 통하여, 제3 트랜지스터의 일방의 소스/드레인부에 접속되어 있는 구성으로 할 수 있다. 또한, 이와 같은 구성의 촬상 소자를 편의상, 『본 개시의 제1-B의 양태에 관한 촬상 소자』라고 부르는 경우가 있다.
본 개시의 제1-B의 양태에 관한 촬상 소자에서, 제2 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다. 그리고/또는 또한, 제2 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 구성으로 할 수 있다.
그리고, 본 개시의 제1-B의 양태에 관한 촬상 소자는,
광전변환층부터 연재되는 제3 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제3 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제7 전극 및
제3 광전변환층 연재부의 제2면에 접하여 마련된 제8 전극을 또한 구비하고 있고,
제3 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
제3 트랜지스터의 일방의 소스/드레인부(소스/드레인 전극)는, 제2 콘택트 홀부를 통하여 제6 전극에 접속되는 대신에, 제6 전극과 공통이고,
제3 트랜지스터의 게이트부는, 제7 전극으로 구성되어 있고,
제3 트랜지스터의 타방의 소스/드레인부(소스/드레인 전극)는, 제8 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부를 통하여 신호선에 접속되어 있는 구성으로 할 수 있다. 또한, 이와 같은 구성의 촬상 소자를 편의상, 『본 개시의 제1-C의 양태에 관한 촬상 소자』라고 부르는 경우가 있다.
본 개시의 제1-C의 양태에 관한 촬상 소자에서, 제3 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다. 그리고/또는 또한, 제3 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 구성으로 할 수 있다.
상기한 바람직한 형태를 포함하는 본 개시의 제2의 양태에 관한 촬상 소자에서도, 적어도 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 그리고, 이 경우, 광전변환층 및 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 나아가서는, 이들의 형태에서는, 하층 반도체층에 가시광을 흡수시키지 않는다는 관점에서, 하층 반도체층을 구성하는 반도체 재료는, 3.0eV 이상의 밴드 갭 에너지를 갖는 형태로 하는 것이 바람직하다.
나아가서는, 이상에 설명한 각종의 바람직한 형태를 포함하는 본 개시의 제2의 양태에 관한 촬상 소자에서, 제1 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 형태로 하는 것이 바람직하다.
제1 트랜지스터를 구비한 본 개시의 제2의 양태에 관한 촬상 소자는, 반도체층을 또한 구비하고 있고,
제1 트랜지스터 및 제3 트랜지스터는, 반도체층에 형성되어 있고,
광전변환부 및 제2 트랜지스터는, 반도체층의 상방에 형성되어 있고,
제1 트랜지스터의 일방의 소스/드레인부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있고,
제3 트랜지스터의 일방의 소스/드레인부는, 제2 콘택트 홀부를 통하여, 제4 전극에 접속되어 있는 구성으로 할 수 있다. 또한, 이와 같은 구성의 촬상 소자를 편의상, 『본 개시의 제2-A의 양태에 관한 촬상 소자』라고 부르는 경우가 있다.
그리고, 본 개시의 제2-A의 양태에 관한 촬상 소자는,
광전변환층부터 연재되는 제2 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제2 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제5 전극 및
제2 광전변환층 연재부의 제2면에 접하여 마련된 제6 전극을 또한 구비하고 있고,
제3 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
제3 트랜지스터의 일방의 소스/드레인부(소스/드레인 전극)는, 제2 콘택트 홀부를 통하여 제4 전극에 접속되는 대신에, 제4 전극과 공통이고,
제3 트랜지스터의 게이트부는, 제5 전극으로 구성되어 있고,
제3 트랜지스터의 타방의 소스/드레인부(소스/드레인 전극)는, 제6 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부를 통하여 신호선에 접속되어 있는 구성으로 할 수 있다. 또한, 이와 같은 구성의 촬상 소자를 편의상, 『본 개시의 제2-B의 양태에 관한 촬상 소자』라고 부르는 경우가 있다.
본 개시의 제2-B의 양태에 관한 촬상 소자에서, 제2 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다. 그리고/또는 또한, 제2 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 구성으로 할 수 있다.
상기한 바람직한 형태를 포함하는 본 개시의 제3의 양태에 관한 촬상 소자에서도, 광전변환층 및 채널 형성 영역 및 채널 형성 영역 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 나아가서는, 이와 같은 형태에서는, 하층 반도체층에 가시광을 흡수시키지 않는다는 관점에서, 하층 반도체층을 구성하는 반도체 재료는, 3.0eV 이상의 밴드 갭 에너지를 갖는 형태로 하는 것이 바람직하다.
제1 트랜지스터를 구비한 본 개시의 제3의 양태에 관한 촬상 소자는, 반도체층을 또한 구비하고 있고,
제1 트랜지스터 및 제2 트랜지스터는, 반도체층에 형성되어 있고,
광전변환부 및 제3 트랜지스터는, 반도체층의 상방에 형성되어 있고,
제1 트랜지스터의 일방의 소스/드레인부 및 제2 트랜지스터의 게이트부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있고,
제2 트랜지스터의 타방의 소스/드레인부(소스/드레인 영역)는, 제2 콘택트 홀부를 통하여, 제3 전극에 접속되어 있고,
제3 트랜지스터의 타방의 소스/드레인부(소스/드레인 전극)는, 제3 콘택트 홀부를 통하여, 신호선에 접속되어 있는 구성으로 할 수 있다. 또한, 이와 같은 구성의 촬상 소자를 편의상, 『본 개시의 제3-A의 양태에 관한 촬상 소자』라고 부르는 경우가 있다.
이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자를 본 개시의 적층형 촬상 소자를 구성하는 촬상 소자, 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치를 구성하는 촬상 소자에 적용할 수 있다. 또한, 이들의 촬상 소자를 총칭하여, 이하, 『본 개시의 촬상 소자 등』이라고 부르는 경우가 있다.
본 개시의 촬상 소자 등에서, 광 입사측에 위치하는 제1 전극은, 복수의 촬상 소자에서 공통화되어 있어도 좋다. 즉, 제1 전극을 이른바 베타 전극으로 할 수 있다. 광전변환층은, 복수의 촬상 소자에서 공통화되어 있어도 좋고, 즉, 복수의 촬상 소자에서 1층의 광전변환층이 형성되어 있어도 좋고, 촬상 소자마다 마련되어 있어도 좋다.
본 개시의 촬상 소자 등에서, 제1 전극측부터 광이 입사하는데, 반도체층의 상방에 형성된 각종 트랜지스터(특히, 각종 트랜지스터의 채널 형성 영역)에 광이 입사하지 않도록, 차광층이 형성되어 있는 것이 바람직하다. 또는 또한, 제1 전극의 상방에는 온 칩·마이크로·렌즈가 마련되어 있고, 온 칩·마이크로·렌즈에 입사하는 광은, 반도체층의 상방에 형성된 각종 트랜지스터(특히, 각종 트랜지스터의 채널 형성 영역)에는 입사하지 않는 구성으로 하는 것이 바람직하다. 여기서, 차광층은, 제1 전극의 광 입사측의 면보다도 상방에 마련되어도 좋고, 제1 전극의 광 입사측의 면의 위에 마련되어도 좋다. 경우에 따라서는, 제1 전극에 차광층이 형성되어 있어도 좋다. 차광층을 구성하는 재료로서, 크롬(Cr)이나 구리(Cu), 알루미늄(Al), 텅스텐(W), 광을 통과시키지 않는 수지(예를 들면, 폴리이미드 수지)를 예시할 수 있다.
본 개시의 촬상 소자 등으로서, 구체적으로는, 청색광(425nm 내지 495nm의 광)을 흡수하는 광전변환층(편의상, 『제1 타입의 청색 광전변환층』으로 부른다)을 구비한 청색광에 감도를 갖는 촬상 소자(편의상, 『제1 타입의 청색광용 촬상 소자』라고 부른다), 녹색광(495nm 내지 570nm의 광)을 흡수하는 광전변환층(편의상, 『제1 타입의 녹색 광전변환층』으로 부른다)을 구비한 녹색광에 감도를 갖는 촬상 소자(편의상, 『제1 타입의 녹색광용 촬상 소자』라고 부른다), 적색광(620nm 내지 750nm의 광)을 흡수하는 광전변환층(편의상, 『제1 타입의 적색 광전변환층』으로 부른다)을 구비한 적색광에 감도를 갖는 촬상 소자(편의상, 『제1 타입의 적색광용 촬상 소자』라고 부른다)을 들 수 있다. 또한, 종래의 촬상 소자로서, 청색광에 감도를 갖는 촬상 소자를 편의상, 『제2 타입의 청색광용 촬상 소자』라고 부르고, 녹색광에 감도를 갖는 촬상 소자를 편의상, 『제2 타입의 녹색광용 촬상 소자』라고 부르고, 적색광에 감도를 갖는 촬상 소자를 편의상, 『제2 타입의 적색광용 촬상 소자』라고 부르고, 제2 타입의 청색광용 촬상 소자를 구성하는 광전변환층을 편의상, 『제2 타입의 청색 광전변환층』으로 부르고, 제2 타입의 녹색광용 촬상 소자를 구성하는 광전변환층을 편의상, 『제2 타입의 녹색 광전변환층』으로 부르고, 제2 타입의 적색광용 촬상 소자를 구성하는 광전변환층을 편의상, 『제2 타입의 적색 광전변환층』으로 부른다.
본 개시의 적층형 촬상 소자는, 적어도 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자(광전변환 소자)를 1하나 갖는데, 구체적으로는, 예를 들면,
[A] 제1 타입의 청색광용 광전변환부, 제1 타입의 녹색광용 광전변환부 및 제1 타입의 적색광용 광전변환부가, 수직 방향으로 적층되고,
제1 타입의 청색광용 촬상 소자, 제1 타입의 녹색광용 촬상 소자 및 제1 타입의 적색광용 촬상 소자의 제어부의 각각이, 예를 들면, 반도체층에 마련된 구성, 구조
[B] 제1 타입의 청색광용 광전변환부 및 제1 타입의 녹색광용 광전변환부가, 수직 방향으로 적층되고,
이들 2층의 제1 타입의 광전변환부의 하방에, 제2 타입의 적색광용 광전변환층이 배치되고,
제1 타입의 청색광용 촬상 소자, 제1 타입의 녹색광용 촬상 소자 및 제2 타입의 적색광용 촬상 소자의 제어부의 각각이, 예를 들면, 반도체층에 마련된 구성, 구조
[C] 제1 타입의 녹색광용 광전변환부의 하방에, 제2 타입의 청색광용 광전변환부 및 제2 타입의 적색광용 광전변환부가 배치되고,
제1 타입의 녹색광용 촬상 소자, 제2 타입의 청색광용 촬상 소자 및 제2 타입의 적색광용 촬상 소자의 제어부의 각각이, 예를 들면, 반도체층에 마련된 구성, 구조
[D] 제1 타입의 청색광용 광전변환부의 하방에, 제2 타입의 녹색광용 광전변환부 및 제2 타입의 적색광용 광전변환부가 배치되고,
제1 타입의 청색광용 촬상 소자, 제2 타입의 녹색광용 촬상 소자 및 제2 타입의 적색광용 촬상 소자의 제어부의 각각이, 예를 들면, 반도체층에 마련된 구성, 구조를 들 수 있다. 또한, 이들 촬상 소자의 광전변환부의 수직 방향에서의 배치순서는, 광 입사 방향부터 청색광용 광전변환부, 녹색광용 광전변환부, 적색광용 광전변환부의 순서, 또는, 광 입사 방향부터 녹색광용 광전변환부, 청색광용 광전변환부, 적색광용 광전변환부의 순서인 것이 바람직하다. 이것은, 보다 짧은 파장의 광이 보다 입사 표면측에서 효율 좋게 흡수되기 때문이다. 적색은 3색 중에서는 가장 긴 파장이기 때문에 광입사면부터 보아 적색광용 광전변환부를 최하층에 위치시키는 것이 바람직하다. 이들 촬상 소자의 적층 구조에 의해, 하나의 화소가 구성된다. 또한, 제1 타입의 적외선용 광전변환부를 구비하고 있어도 좋다. 여기서, 제1 타입의 적외선용 광전변환부의 광전변환층은, 예를 들면, 유기계 재료로 구성되고, 제1 타입의 촬상 소자의 적층 구조의 최하층으로서, 제2 타입의 촬상 소자보다도 위에 배치하는 것이 바람직하다. 또는 또한, 제1 타입의 광전변환부의 하방에, 제2 타입의 적외선용 광전변환부를 구비하고 있어도 좋다.
제1 타입의 촬상 소자에서는, 예를 들면, 제2 전극이, 반도체층의 위에 마련된 층간 절연층상에 형성되어 있다. 반도체층에 형성된 촬상 소자(제2 타입의 촬상 소자)는, 종래의 촬상 소자와 같은 구성, 구조를 가지며, 이면 조사형으로 할 수도 있고, 표면 조사형으로 할 수도 있다. 반도체층으로서, 실리콘 반도체 기판을 들 수 있고, SOI 기판에서의 실리콘층을 들 수도 있다.
광전변환층을 유기계 재료로 구성하는 경우, 광전변환층을
(1) p형 유기 반도체로 구성한다.
(2) n형 유기 반도체로 구성한다.
(3) p형 유기 반도체막/n형 유기 반도체막의 적층 구조로 구성한다. p형 유기 반도체막/p형 유기 반도체와 n형 유기 반도체와의 혼합층(벌크 헤테로 구조)/n형 유기 반도체막의 적층 구조로 구성한다. p형 유기 반도체막/p형 유기 반도체와 n형 유기 반도체와의 혼합층(벌크 헤테로 구조)의 적층 구조로 구성한다. n형 유기 반도체막/p형 유기 반도체와 n형 유기 반도체와의 혼합층(벌크 헤테로 구조)의 적층 구조로 구성한다.
(4) p형 유기 반도체와 n형 유기 반도체의 혼합(벌크 헤테로 구조)로 구성한다.
의 4양태의 어느 하나로 할 수 있다. 단, 적층순은 임의로 교체한 구성으로 할 수 있다.
p형 유기 반도체로서, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노벤조티오펜 유도체, 트리알릴아민 유도체, 카르바졸 유도체, 페릴렌 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진 유도체, 복소환 화합물을 배위자라로 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 들 수 있다. n형 유기 반도체로서, 풀러렌 및 풀러렌 유도체<예를 들면, C60이나, C70, C74 등의 풀러렌(고차원 풀러렌), 내포(內包) 풀러렌 등) 또는 풀러렌 유도체(예를 들면, 풀러렌 불화물이나 PCBM풀러렌 화합물, 풀러렌 다량체 등)>, p형 유기 반도체보다도 HOMO 및 LUMO가 큰(깊은) 유기 반도체, 투명한 무기 금속산화물을 들 수 있다. n형 유기 반도체로서, 구체적으로는, 질소 원자, 산소 원자, 유황 원자를 함유하는 복소환 화합물, 예를 들면, 피리딘 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 유도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤조이미다졸 유도체, 벤조트리아졸 유도체, 벤조옥사졸 유도체, 벤조옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체를 들 수 있다. 풀러렌 유도체에 포함되는 기(基) 등으로서, 할로겐 원자 ; 직쇄, 분기 또는 환상의 알킬기 또는 페닐기 ; 직쇄 또는 축환한 방향족 화합물을 갖는 기 ; 할로겐 화물을 갖는 기 ; 파셜플루오로알킬기 ; 퍼플루오로알킬기 ; 실릴알킬기 ; 실릴알콕시기 ; 아릴실릴기 ; 아릴술파닐기 ; 알킬술파닐기 ; 아릴술포닐기 ; 알킬술포닐기 ; 아릴술피드기 ; 알킬술피드기 ; 아미노기 ; 알킬아미노기 ; 아릴아미노기 ; 히드록시기 ; 알콕시기 ; 아실아미노기 ; 아실옥시기 ; 카르보닐기 ; 카르복시기 ; 카르복소아미드기 ; 카르보알콕시기 ; 아실기 ; 술포닐기 ; 시아노기 ; 니트로기 ; 칼코겐화물을 갖는 기 ; 포스핀기 ; 포스폰기 ; 이들의 유도체를 들 수 있다. 유기계 재료로 구성된 광전변환층(『유기 광전변환층』으로 부르는 경우가 있다)의 두께는, 한정하는 것은 아니지만, 예를 들면, 1×10-8m 내지 5×10-7m, 바람직하게는 2.5×10-8m 내지 3×10-7m, 보다 바람직하게는 2.5×10-8m 내지 2×10-7m, 한층 바람직하게는 1×10-7m 내지 1.8×10-7m를 예시할 수 있다. 또한, 유기 반도체는, p형, n형으로 분류되는 것이 많은데, p형이란 정공을 수송하기 쉽다는 의미이다. n형이란 전자를 수송하기 쉽다는 의미이다. 무기 반도체와 같이 열여기(熱勵起)의 다수 캐리어로서 정공 또는 전자를 갖고 있다는 해석으로 한정되지 않는다.
또는 또한, 녹색광을 광전변환하는 유기 광전변환층을 구성하는 재료로서, 예를 들면, 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 유도체, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체) 등을 들 수 있고, 청색광을 광전변환하는 유기 광전변환층을 구성하는 재료로서, 예를 들면, 쿠마린산 색소, 트리스-8-히드록시퀴놀리네이토알루미늄(Alq3), 메로시아닌계 색소 등을 들 수 있고, 적색광을 광전변환하는 유기 광전변환층을 구성하는 재료로서, 예를 들면, 프탈로시아닌계 색소, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체)를 들 수 있다.
또는 또한, 광전변환층을 구성하는 무기계 재료로서, 결정 실리콘, 어모퍼스 실리콘, 미결정 실리콘, 결정 셀렌, 어모퍼스 셀렌 및 칼코파이라이트계 화합물인 CIGS(CuInGaSe), CIS(CuInSe2), CuInS2, CuAlS2, CuAlSe2, CuGaS2, CuGaSe2, AgAlS2, AgAlSe2, AgInS2, AgInSe2, 또는 또한, Ⅲ-V족 화합물인 GaAs, InP, AlGaAs, InGaP, AlGaInP, InGaAsP, 나아가서는, CdSe, CdS, In2Se3, In2S3, Bi2Se3, Bi2S3, ZnSe, ZnS, PbSe, PbS 등의 화합물 반도체를 들 수 있다. 더하여, 이들의 재료로 이루어지는 양자 도트를 광전변환층에 사용하는 것도 가능하다.
전술한 바와 같이, 광전변환층을 하층 반도체층 및 상층 광전변환층의 적층 구조로 할 수 있다. 이와 같이 하층 반도체층을 마련함으로써, 전하 축적시의 재결합을 방지할 수 있고, 광전변환층에 축적한 전하의 제2 전극으로의 전송 효율을 증가시킬 수 있고, 암전류의 생성을 억제할 수 있다. 또한, 반도체층의 상방에 형성된 트랜지스터의 채널 형성 영역의 최적화를 도모할 수 있다. 상층 광전변환층을 구성하는 재료는, 상기한 광전변환층을 구성하는 각종 재료로부터, 적절히, 선택하면 좋다. 한편, 하층 반도체층을 구성하는 반도체 재료로서, 밴드 갭의 값이 크고(예를 들면, 3.0eV 이상의 밴드 갭의 값), 게다가, 광전변환층을 구성하는 재료보다도 높은 이동도를 갖는 재료를 사용하는 것이 바람직하다. 구체적으로는, IGZO 등의 산화물 반도체 재료 ; 천이금속 디칼코게나이드 ; 실리콘 카바이드 ; 다이아몬드 ; 그라펜 ; 카본나노튜브 ; Si나 Ge, GaAs라는 반도체 재료 ; 축합 다환 탄화수소 화합물이나 축합 복소환 화합물 등의 유기 반도체 재료를 들 수 있다. 또는 또한, 하층 반도체층을 구성하는 반도체 재료로서, 축적하여야 할 전하가 정공(正孔)인 경우, 광전변환층을 구성하는 재료의 이온화 포텐셜보다도 작은 이온화 포텐셜을 갖는 재료를 들 수 있고, 축적하여야 할 전하가 전자인 경우, 광전변환층을 구성하는 재료의 전자 친화력보다도 큰 전자 친화력을 갖는 재료를 들 수 있다. 또는 또한, 하층 반도체층을 구성하는 반도체 재료에서의 불순물 농도는 1×1018㎝-3 이하인 것이 바람직하다. 하층 반도체층은, 단층 구성이라도 좋고, 다층 구성이라도 좋다. 또한, 반도체층의 상방에 형성된 각종의 트랜지스터의 채널 형성 영역을 구성하는 하층 반도체층의 부분의 재료와, 제2 전극의 위에 위치하는 하층 반도체층의 부분의 재료를 다르게 하여도 좋다.
본 개시의 촬상 소자 등에서, 광전변환부는, 또한, 제2 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전변환층과 대향하여 배치된 전하 축적용 전극을 구비하고 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 본 개시의 촬상 소자 등을 편의상, 『전하 축적용 전극을 구비한 촬상 소자』로 부른다.
이와 같이 제2 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전변환층과 대향하여 배치된 전하 축적용 전극을 구비함으로써, 광전변환부에 광이 조사되고, 광전변환부에서 광전변환될 때, 광전변환층에 축적되는 전하의 양을 축적용 전극으로 제어할 수 있다. 그러므로, 노광 시작시, 전하 축적부를 완전 공핍화하여, 전하를 소거하는 것을 한층, 확실하게 달성할 수 있다. 그 결과, kTC 노이즈가 커지고, 랜덤 노이즈가 악화하고, 촬상 화질의 저하를 가져온다는 현상의 발생을 한층 확실하게 억제할 수 있다.
전하 축적용 전극을 구비한 촬상 소자에서, 제2 전극은, 절연층에 마련된 개구부 내를 연재되고, 광전변환층과 접속되어 있는 형태로 할 수 있다. 또는 또한, 광전변환층은, 절연층에 마련된 개구부 내를 연재되고, 제2 전극과 접속되어 있는 형태로 할 수 있고, 이 경우,
제2 전극의 정상면(頂面)의 연부(緣部)는 절연층으로 덮여 있고,
개구부의 저면에는 제2 전극이 노출하고 있고,
제2 전극의 정상면과 접하는 절연층의 면을 제1면, 전하 축적용 전극과 대향하는 광전변환층의 부분과 접하는 절연층의 면을 제2면으로 하였을 때, 개구부의 측면은, 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 형태로 할 수 있고, 나아가서는, 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 개구부의 측면은, 전하 축적용 전극측에 위치하는 형태로 할 수 있다. 또한, 광전변환층과 제2 전극과의 사이에 다른 층이 형성되어 있는 형태(예를 들면, 광전변환층과 제2 전극 사이에 전하 축적에 적합한 재료층이 형성되어 있는 형태)를 포함한다.
전하 축적용 전극을 구비한 촬상 소자는, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제2 전극 및 전하 축적용 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제2 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 광전변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제2 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 광전변환층에 축적된 전하가 제2 전극을 경유하여 제어부에 판독되는 구성으로 할 수 있다. 단, 제2 전극의 전위가 제1 전극의 전위보다도 높은 경우,
V12 ≥ V11, 또한, V22 < V21
이고, 제2 전극의 전위가 제1 전극의 전위보다도 낮은 경우,
V12 ≤ V11, 또한, V22 > V21 이다.
나아가서는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 전하 축적용 전극을 구비한 촬상 소자에서는, 제2 전극과 전하 축적용 전극 사이에, 제2 전극 및 전하 축적용 전극과 이간하여 배치되고, 또한, 절연층을 통하여 광전변환층과 대향하여 배치된 전송 제어용 전극(전하 전송 전극)을 또한 구비하고 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 본 개시의 촬상 소자 등을 편의상, 『전송 제어용 전극을 구비한 촬상 소자』로 부른다.
전송 제어용 전극을 구비한 촬상 소자는, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제2 전극, 전송 제어용 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제2 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전송 제어용 전극에 전위(V13)가 인가되고, 광전변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제2 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전송 제어용 전극에 전위(V23)가 인가되고, 광전변환층에 축적된 전하가 제2 전극을 통하여 제어부에 판독되는 구성으로 할 수 있다. 단, 제2 전극의 전위가 제1 전극의 전위보다도 높은 경우,
V12 > V13, 또한, V22≤ V23 ≤V21
이고, 제2 전극의 전위가 제1 전극의 전위보다도 낮은 경우,
V12 < V13, 또한, V22 ≥ V23 ≥ V21 이다.
나아가서는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 전하 축적용 전극을 구비한 촬상 소자에서는, 광전변환층에 접속되고, 제2 전극 및 전하 축적용 전극과 이간하여 배치된 전하 배출 전극을 또한 구비하고 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 전하 축적용 전극을 구비한 촬상 소자를 편의상, 『전하 배출 전극을 구비한 촬상 소자』로 부른다. 그리고, 전하 배출 전극을 구비한 촬상 소자에서, 전하 배출 전극은, 반도체층의 상방에 형성된 트랜지스터의 전체를 둘러싸도록(즉, 액자형상으로) 배치되어 있는 형태로 할 수 있다. 전하 배출 전극은, 복수의 촬상 소자에서 공유화(공통화)할 수 있다. 그리고, 이 경우,
광전변환층은, 절연층에 마련된 제2 개구부 내를 연재되고, 전하 배출 전극과 접속되어 있고,
전하 배출 전극의 정상면의 연부는 절연층으로 덮여 있고,
제2 개구부의 저면에는 전하 배출 전극이 노출하고 있고,
전하 배출 전극의 정상면과 접하는 절연층의 면을 제3면, 전하 축적용 전극과 대향하는 광전변환층의 부분과 접하는 절연층의 면을 제2면으로 하였을 때, 제2 개구부의 측면은, 제3면부터 제2면을 향하여 넓어지는 경사를 갖는 형태로 할 수 있다.
나아가서는, 전하 배출 전극을 구비한 촬상 소자는, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제2 전극, 전하 축적용 전극 및 전하 배출 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제2 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전하 배출 전극에 전위(V14)가 인가되고, 광전변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제2 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전하 배출 전극에 전위(V24)가 인가되고, 광전변환층에 축적된 전하가 제2 전극을 통하여 제어부에 판독되는 구성으로 할 수 있다. 단, 제2 전극의 전위가 제1 전극의 전위보다도 높은 경우,
V14 > V11, 또한, V24 < V21
이고, 제2 전극의 전위가 제1 전극의 전위보다도 낮은 경우,
V14 < V11, 또한, V24 > V21 이다.
나아가서는, 전하 축적용 전극을 구비한 촬상 소자에서의 이상에 설명한 각종의 바람직한 형태, 구성에서, 전하 축적용 전극은, 복수의 전하 축적용 전극 세그먼트로 구성되어 있는 형태로 할 수 있다. 또한, 이와 같은 형태의 전하 축적용 전극을 구비한 촬상 소자를 편의상, 『복수의 전하 축적용 전극 세그먼트를 구비한 촬상 소자』로 부른다. 전하 축적용 전극 세그먼트의 수는, 2 이상이면 좋다. 그리고, 복수의 전하 축적용 전극 세그먼트를 구비한 촬상 소자에서는,
제2 전극의 전위가 제1 전극의 전위보다도 높은 경우, 전하 전송 기간에서, 제2 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제2 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 높고,
제2 전극의 전위가 제1 전극의 전위보다도 낮은 경우, 전하 전송 기간에서, 제2 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제2 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 낮은 형태로 할 수 있다.
나아가서는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 전하 축적용 전극을 구비한 촬상 소자에서, 전하 축적용 전극의 크기는 제2 전극보다도 큰 형태로 할 수 있다. 전하 축적용 전극의 면적을 S1', 제2 전극의 면적을 S1로 하였을 때, 한정하는 것은 아니지만,
4 ≤ S1'/S1
를 만족하는 것이 바람직하다.
나아가서는, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 전하 축적용 전극을 구비한 촬상 소자에서, 제1 전극측부터 광이 입사하고, 제2 전극(경우에 따라서는, 제2 전극 및 전송 제어용 전극)에는 광이 입사하지 않는 형태로 할 수 있고, 이 경우, 제1 전극 가까이의 광 입사측으로서, 제2 전극(경우에 따라서는, 제2 전극 및 전송 제어용 전극)의 상방에는 차광층이 형성되어 있는 구성으로 할 수 있고, 또는 또한, 전하 축적용 전극 및 제1 전극의 상방에는 온 칩·마이크로·렌즈가 마련되어 있고, 온 칩·마이크로·렌즈에 입사하는 광은, 전하 축적용 전극에 집광되는 구성으로 할 수 있다. 여기서, 차광층은, 제1 전극의 광 입사측의 면보다도 상방에 배설되어도 좋고, 제1 전극의 광 입사측의 면의 위에 배설되어도 좋다. 경우에 따라서는, 제1 전극에 차광층이 형성되어 있어도 좋다.
본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치에 의해, 단판식 컬러 고체 촬상 장치를 구성할 수 있다.
적층형 촬상 소자를 구비한 본 개시의 제2의 양태에 관한 고체 촬상 장치에서는, 베이어 배열의 촬상 소자를 구비한 고체 촬상 장치와 달리(즉, 컬러 필터를 이용하여 청색, 녹색, 적색의 분광을 행하는 것이 아니라), 동일 화소 내에서 광의 입사 방향에서, 복수종의 파장의 광에 대해 감도를 갖는 촬상 소자를 적층하여 하나의 화소를 구성하기 때문에 감도의 향상 및 단위체적당의 화소 밀도의 향상을 도모할 수 있다. 또한, 유기계 재료는 흡수 계수가 높기 때문에 유기 광전변환층의 막두께를 종래의 Si계 광전변환층과 비교하여 얇게 할 수 있고, 인접 화소로부터의 광 누설이나, 광의 입사각의 제한이 완화된다. 나아가서는, 종래의 Si계 촬상 소자에서는 3색의 화소 사이에서 보간 처리를 행하여 색 신호를 작성하기 때문에 위색이 생기지만, 적층형 촬상 소자를 구비한 본 개시의 제2의 양태에 관한 고체 촬상 장치에서는, 위색의 발생이 억제된다. 유기 광전변환층 그 자체가 컬러 필터로서도 기능하기 때문에 컬러 필터를 마련하지 않더라도 색 분리가 가능하다.
한편, 본 개시의 제1의 양태에 관한 고체 촬상 장치에서는, 컬러 필터를 이용함으로써, 청색, 녹색, 적색의 분광 특성에의 요구를 완화할 수 있고, 또한, 높은 양산성을 갖는다. 본 개시의 제1의 양태에 관한 고체 촬상 장치에서의 촬상 소자의 배열으로서, 베이어 배열 외에, 인터라인 배열, G 스트라이프 RB 체크무늬 배열, G 스트라이프 RB 완전체크무늬 배열, 체크무늬 보색 배열, 스트라이프 배열, 경사 스트라이프 배열, 원색 색차 배열, 필드 색차 순차 배열, 프레임 색차 순차 배열, MOS형 배열, 개량 MOS형 배열, 프레임 인터리브 배열, 필드 인터리브 배열을 들 수 있다. 여기서, 하나의 촬상 소자에 의해 하나의 화소(또는 부화소)가 구성된다.
본 개시의 촬상 소자 또는 본 개시의 적층형 촬상 소자가 복수 배열된 화소 영역은, 2차원 어레이형상으로 규칙적으로 복수 배열된 화소로 구성된다. 화소 영역은, 통상, 실제로 광을 수광하여 광전변환에 의해 생성된 신호 전하를 증폭하여 구동 회로에 판독하는 유효 화소 영역과, 흑레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑 기준 화소 영역으로 구성되어 있다. 흑 기준 화소 영역은, 통상은, 유효 화소 영역의 외주부에 배치되어 있다.
이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 개시의 촬상 소자 등에서, 광이 조사되고, 광전변환층에서 광전변환이 생기고, 정공(홀)과 전자가 캐리어 분리된다. 그리고, 정공이 취출되는 전극을 양극, 전자가 취출되는 전극을 음극으로 한다. 제2 전극이 양극을 구성하고, 제1 전극이 음극을 구성하는 형태도 있고, 역으로, 제2 전극이 음극을 구성하고, 제1 전극이 양극을 구성하는 형태도 있다.
적층형 촬상 소자를 구성하는 경우, 제1 전극, 제2 전극, 제3 전극, 제4 전극, 제5 전극, 제6 전극, 제7 전극, 제8 전극, 전하 축적용 전극, 전송 제어용 전극 및 전하 배출 전극은 투명 도전 재료로 이루어지는 구성으로 할 수 있다. 또한, 제1 전극을 제외한 각종 전극을 총칭하고, 『제2 전극 등』이라고 부르는 경우가 있다. 또는 또한, 촬상 소자가, 예를 들면 베이어 배열과 같이 평면에 배치되는 경우에는, 제1 전극은 투명 도전 재료로 이루어지고, 제2 전극 등은 금속재료로 이루어지는 구성으로 할 수 있고, 이 경우, 구체적으로는, 광 입사측에 위치하는 제1 전극은 투명 도전 재료로 이루어지고, 제2 전극 등은, 예를 들면, Al-Nd(알루미늄 및 네오디뮴의 합금) 또는 ASC(알루미늄, 사마륨 및 구리의 합금)로 이루어지는 구성으로 할 수 있다. 또한, 투명 도전 재료로 이루어지는 전극을 『투명 전극』이라고 부르는 경우가 있다. 여기서, 투명 도전 재료의 밴드 갭 에너지는, 2.5eV 이상, 바람직하게는 3.1eV 이상인 것이 바람직하다. 투명 전극을 구성하는 투명 도전 재료로서, 도전성이 있는 금속산화물을 들 수 있고, 구체적으로는, 산화인듐, 인듐-주석산화물(ITO, Indium Tin Oxide, Sn 도프의 In2O3, 결정성 ITO 및 어모퍼스 ITO를 포함한다), 산화아연에 도펀트로서 인듐을 첨가한 인듐-아연산화물(IZO, Indium Zinc Oxide), 산화갈륨에 도펀트로서 인듐을 첨가한 인듐-갈륨산화물(IGO), 산화아연에 도펀트로서 인듐과 갈륨을 첨가한 인듐-갈륨-아연산화물(IGZO, In-GaZnO4), 산화아연에 도펀트로서 인듐과 주석을 첨가한 인듐-주석-아연산화물(ITZO), IFO(F 도프의 In2O3), 산화주석(SnO2), ATO(Sb 도프의 SnO2), FTO(F 도프의 SnO2), 산화아연(타 원소를 도프한 ZnO를 포함한다), 산화아연에 도펀트로서 알루미늄을 첨가한 알루미늄-아연산화물(AZO), 산화아연에 도펀트로서 갈륨을 첨가한 갈륨-아연산화물(GZO), 산화티탄(TiO2), 산화티탄에 도펀트로서 니오브를 첨가한 니오브-티탄산 화물(TNO), 산화안티몬, 스피넬형 산화물, YbFe2O4 구조를 갖는 산화물을 예시할 수 있다. 또는 또한, 갈륨 산화물, 티탄산화물, 니오브산화물, 니켈산화물 등을 모층(母層)으로 하는 투명 전극을 들 수 있다. 투명 전극의 두께로서, 2×10-8m 내지 2×10-7m, 바람직하게는 3×10-8m 내지 1×10-7m를 들 수 있다.
또는 또한, 투명성이 불필요한 경우, 정공을 취출하는 전극으로서의 기능을 갖는 양극을 구성하는 도전 재료로서, 고(高)일함수(예를 들면, φ=4.5eV∼5.5eV)를 갖는 도전 재료로 구성하는 것이 바람직하고, 구체적으로는, 금(Au), 은(Ag), 크롬(Cr), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 철(Fe), 이리듐(Ir), 게르마늄(Ge), 오스뮴(Os), 레늄(Re), 텔루르(Te)를 예시할 수 있다. 한편, 전자를 취출하는 전극으로서의 기능을 갖는 음극을 구성하는 도전 재료로서, 저일함수(예를 들면, φ=3.5eV∼4.5eV)를 갖는 도전 재료로 구성하는 것이 바람직하고, 구체적으로는, 알칼리 금속(예를 들면 Li, Na, K 등) 및 그 불화물 또는 산화물, 알칼리토류 금속(예를 들면 Mg, Ca 등) 및 그 불화물 또는 산화물, 알루미늄(Al), 아연(Zn), 주석(Sn), 탈륨(Tl), 나트륨-칼륨 합금, 알루미늄-리튬 합금, 마그네슘-은 합금, 인듐, 이테르븀 등의 희토류 금속, 또는, 이들의 합금을 들 수 있다. 또는 또한, 양극이나 음극을 구성하는 재료로서, 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 은(Ag), 탄탈(Ta), 텅스텐(W), 구리(Cu), 티탄(Ti), 인듐(In), 주석(Sn), 철(Fe), 코발트(Co), 몰리브덴(Mo) 등의 금속, 또는, 이들의 금속 원소를 포함하는 합금, 이러한 금속으로 이루어지는 도전성 입자, 이들의 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘, 탄소계 재료, 산화물 반도체, 카본·나노·튜브, 그라펜 등의 도전성 재료를 들 수 있고, 이들의 원소를 포함하는 층의 적층 구조로 할 수도 있다. 나아가서는, 양극이나 음극을 구성하는 재료로서, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS]이라는 유기 재료(도전성 고분자)를 들 수도 있다. 또한, 이들의 도전성 재료를 바인더(고분자)에 혼합하여 페이스트 또는 잉크로 한 것을 경화시켜, 전극으로서 이용하여도 좋다.
제2 전극 등이나 제1 전극(양극이나 음극)의 성막 방법으로서, 건식법 또는 습식법을 이용하는 것이 가능하다. 건식법으로서, 물리적 기상 성장법(PVD법) 및 화학적 기상 성장법(CVD법)을 들 수 있다. PVD법의 원리를 이용한 성막 방법으로서, 저항 가열 또는 고주파 가열을 이용한 진공 증착법, EB(전자빔) 증착법, 각종 스퍼터링법(마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR 스퍼터링법, 대향 타겟 스퍼터링법, 고주파 스퍼터링법), 이온 플레이팅법, 레이저 어브레이전법, 분자선 에피택시법, 레이저 전사법을 들 수 있다. 또한, CVD법로서, 플라즈마 CVD법, 열 CVD법, 유기 금속 (MO)CVD법, 광 CVD법을 들 수 있다. 한편, 습식법으로서, 전해 도금법이나 무전해 도금법, 스핀 코트법, 잉크젯법, 스프레이 코트법, 스탬프법, 마이크로 콘택트 프린트법, 플렉소 인쇄법, 오프셋 인쇄법, 그라비어 인쇄법, 딥 법 등의 방법을 들 수 있다. 패터닝법으로서, 섀도우 마스크, 레이저 전사, 포토 리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 들 수 있다. 제2 전극 등이나 제1 전극의 평탄화 기술로서, 레이저 평탄화법, 리플로우법, CMP(Chemical Mechanical Polishing)법 등을 이용할 수 있다.
절연막이나 절연층을 구성하는 재료로서, 산화규소계 재료 ; 질화규소(SiNY) ; 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2 등의 금속산화물 고유전 절연 재료로 예시되는 무기계 절연 재료뿐만 아니라, 폴리메틸메타크릴레이트(PMMA) ; 폴리비닐페놀(PVP) ; 폴리비닐알코올(PVA) ; 폴리이미드 ; 폴리카보네이트(PC) ; 폴리에틸렌테레프탈레이트(PET) ; 폴리스티렌 ; N-2(아미노에틸)3-아미노프로필트리메톡시실란(AEAPTMS), 3-메르캅토프로필트리메톡시실란(MPTMS), 옥타데실트리클로로실란(OTS) 등의 실라놀 유도체(실란 커플링제) ; 노볼락형 페놀 수지 ; 불소계 수지 ; 오쿠타데칸티올, 도데실이소시아네이트 등의 일단에 전극과 결합 가능한 관능기를 갖는 직쇄 탄화수소류로 예시되는 유기계 절연 재료(유기 폴리머)를 들 수 있고, 이들의 조합을 이용할 수도 있다. 또한, 산화규소계 재료로서, 산화실리콘(SiOX), BPSG, PSG, BSG, AsSG, PbSG, 산화질화실리콘(SiON), SOG(스핀온글라스), 저유전율 재료(예를 들면, 폴리아릴에테르, 시클로퍼플루오로카본 폴리머 및 벤조시클로부텐, 환상 불소 수지, 폴리테트라플루오로에틸렌, 불화아릴에테르, 불화폴리이미드, 어모퍼스 카본, 유기 SOG)를 예시할 수 있다. 각종 층간 절연층을 구성하는 재료도, 이들의 재료로부터 적절히 선택하면 좋다.
각종 트랜지스터는, 필요에 응하여, 제어부에 접속되어 있다. 반도체층에 형성된 각종 트랜지스터의 구성, 구조는, 종래의 트랜지스터의 구성, 구조와 마찬가지로 할 수 있다. 제어부를 구성하는 구동 회로도 주지의 구성, 구조로 할 수 있다.
콘택트 홀부를 구성하는 재료로서, 불순물이 도핑된 폴리실리콘이나, 텅스텐, Ti, Pt, Pd, Cu, TiW, TiN, TiNW, WSi2, MoSi2 등의 고융점 금속이나 금속 실리사이드, 이들의 재료로 이루어지는 층의 적층 구조(예를 들면, Ti/TiN/W)를 예시할 수 있다.
유기 광전변환층과 제1 전극 사이에, 제1 캐리어 블로킹층을 마련하여도 좋고, 유기 광전변환층과 제2 전극 사이에, 제2 캐리어 블로킹층을 마련하여도 좋다. 또한, 제1 캐리어 블로킹층과 제1 전극의 사이 제1 전하 주입층을 마련하여도 좋고, 제2 캐리어 블로킹층과 제2 전극 사이에 제2 전하 주입층을 마련하여도 좋다. 예를 들면, 전자 주입층을 구성하는 재료로서, 예를 들면, 리튬(Li), 나트륨(Na), 칼륨(K)이라는 알칼리 금속 및 그 불화물이나 산화물, 마그네슘(Mg), 칼슘(Ca)이라는 알칼리토류 금속 및 그 불화물이나 산화물을 들 수 있다.
각종 유기층의 성막 방법으로서, 건식 성막법 및 습식 성막법을 들 수 있다. 건식 성막법으로서, 저항 가열 또는 고주파 가열, 전자 빔 가열을 이용한 진공 증착법, 플래시 증착법, 플라즈마 증착법, EB 증착법, 각종 스퍼터링법(2극 스퍼터링법, 직류 스퍼터링법, 직류 마그네트론 스퍼터링법, 고주파 스퍼터링법, 마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR 스퍼터링법, 대향 타겟 스퍼터링법, 고주파 스퍼터링법, 이온 빔 스퍼터링법), DC(Direct Current)법, RF법, 다음극법, 활성화 반응법, 전계 증착법, 고주파 이온 플레이팅 법이나 반응성 이온 플레이팅법 등의 각종 이온 플레이팅법, 레이저 어브레이전법, 분자선 에피택시법, 레이저 전사법, 분자선 에피택시법(MBE법)을 들 수 있다. 또한, CVD법로서, 플라즈마 CVD법, 열 CVD법, MOCVD법, 광 CVD법을 들 수 있다. 한편, 습식법으로서, 구체적으로는, 스핀 코트법 ; 침지법 ; 캐스트법 ; 마이크로 콘택트 프린트법 ; 드롭 캐스트법 ; 스크린 인쇄법이나 잉크젯 인쇄법, 오프셋 인쇄법, 그라비어 인쇄법, 플렉소 인쇄법이라는 각종 인쇄법 ; 스탬프법 ; 스프레이법 ; 에어 독터 코터법, 블레이드 코터법, 로드 코터법, 나이프 코터법, 스퀴즈 코터법, 리버스 롤 코터법, 트랜스퍼 롤 코터법, 그라비어 코터법, 키스 코터법, 캐스트 코터법, 스프레이 코터법, 슬릿 오리피스 코터법, 캘린더 코터법이라는 각종 코팅법을 예시할 수 있다. 또한, 도포법에서는, 용매로서, 톨루엔, 클로로포름, 헥산, 에탄올이라는 무극성 또는 극성이 낮은 유기 용매를 예시할 수 있다. 패터닝법으로서, 섀도우 마스크, 레이저 전사, 포토 리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 들 수 있다. 각종 유기층의 평탄화 기술로서, 레이저 평탄화법, 리플로우법 등을 이용할 수 있다.
촬상 소자 또는 고체 촬상 장치에는, 전술한 바와 같이, 필요에 응하여, 온 칩·마이크로·렌즈나 차광층을 마련하여도 좋고, 촬상 소자를 구동하기 위한 구동 회로나 배선이 마련되어 있다. 필요에 응하여, 촬상 소자에의 광의 입사를 제어하기 위한 셔터를 마련하여도 좋고, 고체 촬상 장치의 목적에 응하여 광학 커트 필터를 구비하여도 좋다.
예를 들면, 고체 촬상 장치를 판독용 집적 회로(ROIC)와 적층하는 경우, 판독용 집적 회로 및 구리(Cu)로 이루어지는 접속부가 형성된 구동용 기판과, 접속부가 형성된 촬상 소자를 접속부끼리가 접하도록 맞겹치고, 접속부끼리를 접합함으로써, 적층할 수 있고, 접속부끼리를 솔더 범프 등을 이용하여 접합할 수도 있다. 또는 또한, 반도체층의 주변 영역에 구동 회로 칩을 배치하고, 반도체층에 마련된 각종 트랜지스터를 구동하는 구동선 및 신호선을 구동 회로 칩에 마련된 구동 회로와 전기적으로 접속한 구성으로 할 수도 있다. 또한, 전기적인 접속으로서, 솔더 범프를 이용하는 방법(칩·온·칩 방식에 의거한 방법)을 들 수 있고, 또는 또한, 스루 칩 비아(TCV)나 스루 실리콘 비아(TSV)를 이용하는 방법을 채용하면 좋다.
실시례 1
실시례 1은, 본 개시의 제1의 양태에 관한 촬상 소자, 구체적으로는, 본 개시의 제1-A의 양태에 관한 촬상 소자에 관한 것으로, 또한, 본 개시의 적층형 촬상 소자, 본 개시의 제1의 양태∼제2의 양태에 관한 고체 촬상 장치에 관한 것이다. 실시례 1의 촬상 소자의 개념도를 도 1A에 도시하고, 본 개시의 제1의 양태∼제3의 양태에 관한 촬상 소자의 등가 회로도를 도 1B에 도시한다. 또한, 실시례 1의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도를 도 6에 도시하고, 실시례 1의 촬상 소자, 적층형 촬상 소자의, 도 6의 화살표 X-X에 따른 모식적인 일부 단면도를 도 5에 도시하고, 실시례 1의 촬상 소자, 적층형 촬상 소자의, 도 6의 화살표 A-A, 화살표 B-B, 화살표 C-C, 화살표 D-D 및 화살표 E-E(또는 화살표 F-F)에 따른 모식적인 일부 단면도를 도 7A, 도 7B, 도 7C, 도 7D 및 도 7E에 도시한다. 또한, 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 8 및 도 9에 도시한다.
실시례 1의 촬상 소자(예를 들면, 후술하는 녹색광용 촬상 소자)는, 적어도, 광전변환부, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 구비하고 있다. 그리고, 광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층(13),
광전변환층(13)의 제1면에 접하여 마련된 제1 전극(11) 및
광전변환층(13)의 제2면에 접하여 마련된 제2 전극(12),
으로 이루어진다. 촬상 소자는, 또한,
광전변환층(13)부터 연재되는 제1 광전변환층 연재부(13A),
광전변환층(13)의 제2면과 같은 측의 제1 광전변환층 연재부(13A)의 제2면에, 절연막(82)을 통하여 대향하여 형성된 제3 전극(51) 및
제1 광전변환층 연재부(13A)의 제2면에 접하여 마련된 제4 전극(51C),
을 구비하고 있다.
그리고, 제1 트랜지스터(TR1)는, 일방의 소스/드레인부(소스/드레인 전극)로서 기능하는 제2 전극(12A)(51B), 게이트부로서 기능하는 제3 전극(51), 타방의 소스/드레인부(소스/드레인 전극)로서 기능하고, 전원부(VDD)에 접속된 제4 전극(51C) 및 채널 형성 영역(51A)으로서 기능하는 제1 광전변환층 연재부(13A)로 이루어지고,
제2 트랜지스터(TR2)의 게이트부(52)는, 제2 전극(12)에 접속되어 있고,
제2 트랜지스터(TR2)의 일방의 소스/드레인부(52B)는, 전원부(VDD)에 접속되어 있다.
또한, 실시례 1의 촬상 소자는, 또한, 제3 트랜지스터(TR3)를 구비하고 있고,
제3 트랜지스터(TR3)의 일방의 소스/드레인부(53B)는, 제2 트랜지스터(TR2)의 타방의 소스/드레인부(52C)에 접속되어 있고,
제3 트랜지스터(TR3)의 타방의 소스/드레인부(53C)는, 신호선(출력 신호선)(VSL1)에 접속되어 있다.
여기서, 제1 트랜지스터(TR1)는 리셋·트랜지스터(TR1rst)로도 불리고, 제2 트랜지스터(TR2)는 증폭 트랜지스터(TR1amp)로도 불리고, 제3 트랜지스터(TR3)는 선택 트랜지스터(TR1sel)로도 불린다. 이하의 설명에서도 마찬가지이다. 또한, 도 1∼도 4를 제외하고, 도면에서는, 제1 트랜지스터(TR1)를 「TR1rst」로 표시하고, 제2 트랜지스터(TR2)를 「TR1amp」로 표시하고, 제3 트랜지스터(TR3)를 「TR1sel」로 표시한다.
또한, 실시례 1의 적층형 촬상 소자는, 실시례 1의 촬상 소자를 적어도 하나, 실시례 1에서는 실시례 1의 촬상 소자를 하나 갖는다.
나아가서는, 실시례 1의 고체 촬상 장치는, 실시례 1의 적층형 촬상 소자를 복수 구비하고 있다.
그리고, 광전변환층(13)은, 후술하는 바와 같이, 유기 광전변환 재료로 이루어진다.
또한, 실시례 1의 촬상 소자는, 본 개시의 제1-A의 양태에 관한 촬상 소자로서, 반도체층(70)을 또한 구비하고 있고,
제2 트랜지스터(TR2)(TR1amp) 및 제3 트랜지스터(TR3)(TR1sel)는, 반도체층(70)에 형성되어 있고,
광전변환부 및 제1 트랜지스터(TR1)(TR1rst)는, 반도체층(70)의 상방에 형성되어 있고,
제2 트랜지스터(TR2)(TR1amp)의 게이트부(52)는, 제1 콘택트 홀부(61)를 통하여, 제2 전극(12)에 접속되어 있다.
상술한 바와 같이, 실시례 1의 촬상 소자는, 반도체층, 구체적으로는 반도체 기판(보다 구체적으로는, 실리콘 반도체층(70))을 또한 구비하고 있고, 광전변환부는, 반도체 기판(70)의 상방에 배치되어 있다. 또한, 반도체 기판(70)에 마련되고, 제2 전극(12)이 접속된 구동 회로를 갖는 제어부를 또한 구비하고 있다. 여기서, 반도체 기판(70)에서의 광입사면을 상방으로 하고, 반도체 기판(70)의 반대측을 하방으로 한다. 반도체 기판(70)의 하방에는 복수의 배선으로 이루어지는 배선층(62)이 마련되어 있다. 또한, 반도체 기판(70)에는, 제어부를 구성하는 적어도 제2 트랜지스터(TR2)(증폭 트랜지스터(TR1amp)) 및 제3 트랜지스터(TR2)(선택 트랜지스터(TR1sel))가 마련되어 있고, 제2 전극(12)은, 증폭 트랜지스터(TR1amp)의 게이트부(52)에 접속되어 있다. 또한, 증폭 트랜지스터(TR1amp)의 타방의 소스/드레인부(소스/드레인 영역)(52C)는, 선택 트랜지스터(TR1sel)의 일방의 소스/드레인부(소스/드레인 영역)(53B)에 접속되어 있고, 선택 트랜지스터(TR1sel)의 타방의 소스/드레인부(53C)는 신호선(VSL1)에 접속되어 있다. 구체적으로는, 증폭 트랜지스터(TR1amp)의 타방의 소스/드레인부(소스/드레인 영역)(52C)와, 선택 트랜지스터(TR1sel)의 일방의 소스/드레인부(소스/드레인 영역)(53B)는 공유화(공통화)되어 있다.
구체적으로는, 실시례 1의 촬상 소자, 적층형 촬상 소자는, 이면 조사형의 촬상 소자, 적층형 촬상 소자로서, 녹색광을 흡수하는 제1 타입의 녹색 광전변환층을 구비한 녹색광에 감도를 갖는 제1 타입의 실시례 1의 녹색광용 촬상 소자(이하, 『제1 촬상 소자』라고 부른다), 청색광을 흡수하는 제2 타입의 청색 광전변환층을 구비한 청색광에 감도를 갖는 제2 타입의 종래의 청색광용 촬상 소자(이하, 『제2 촬상 소자』라고 부른다), 적색광을 흡수하는 제2 타입의 적색 광전변환층을 구비한 적색광에 감도를 갖는 제2 타입의 종래의 적색광용 촬상 소자(이하, 『제3 촬상 소자』라고 부른다)의 3개의 촬상 소자가 적층된 구조를 갖는다. 여기서 적색광용 촬상 소자(제3 촬상 소자) 및 청색광용 촬상 소자(제2 촬상 소자)는, 반도체 기판(70) 내에 마련되어 있고, 제2 촬상 소자의 쪽이, 제3 촬상 소자보다도 광 입사측에 위치한다. 또한, 녹색광용 촬상 소자(제1 촬상 소자)는, 청색광용 촬상 소자(제2 촬상 소자)의 상방에 마련되어 있다. 제1 촬상 소자, 제2 촬상 소자 및 제3 촬상 소자의 적층 구조에 의해, 1화소가 구성된다. 컬러 필터는 마련되어 있지 않는다.
제1 촬상 소자에서는, 층간 절연층(81)상에, 제2 전극(12)이 형성되어 있다. 제2 전극(12)상에는 광전변환층(13)이 형성되고, 광전변환층(13)상에는 제1 전극(11)이 형성되어 있다. 제1 전극(11)을 포함하는 전면에는, 보호층(83)이 형성되어 있고, 보호층(83)상에 온 칩·마이크로·렌즈(90)가 마련되어 있다. 제2 전극(12) 및 제1 전극(11)은, 예를 들면, ITO로 이루어지는 투명 전극으로 구성되어 있다. 광전변환층(13)은, 적어도 녹색광에 감도를 갖는 주지의 유기 광전변환 재료(예를 들면, 로다민계 색소, 메로시아닌계 색소, 퀴나크리돈 등의 유기계 재료)를 포함하는 층으로 구성되어 있다. 또한, 광전변환층(13)은, 또한, 전하 축적에 적합한 재료층을 포함하는 구성이라도 좋다. 즉, 광전변환층(13)과 제2 전극(12) 사이에, 또한, 전하 축적에 적합한 재료층이 형성되어 있어도 좋다. 층간 절연층(81)이나 절연막(82), 보호층(83)은, 주지의 절연 재료(예를 들면, SiO2나 SiN)로 구성되어 있다.
반도체 기판(70)의 제1면(겉면)(70A)의 측에는 소자 분리 영역(71)이 형성되고, 또한, 반도체 기판(70)의 제1면(70A)에는 산화막(72)이 형성되어 있다. 나아가서는, 반도체 기판(70)의 제1면측에는, 제1 촬상 소자의 제어부를 구성하는 증폭 트랜지스터(TR1amp)(TR2) 및 선택 트랜지스터(TR1sel)(TR3)가 마련되어 있다.
리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))는, 게이트부(51), 채널 형성 영역(51A), 소스/드레인부(51B, 51C) 및 절연막(게이트 절연막)(51D)(82)으로 구성되어 있다. 리셋·트랜지스터(TR1rst)의 게이트부(51)는 리셋선(RST1)에 접속되고, 리셋·트랜지스터(TR1rst)의 일방의 소스/드레인부(51B)는, 제1 부유 확산 영역으로서도 기능하고, 타방의 소스/드레인부(51C)는, 전원(VDD)에 접속되어 있다. 또한, 제2 전극(12) 및 제1 콘택트 홀부(61)로부터 증폭 트랜지스터(TR1amp)(TR2)의 게이트부(52)까지의 배선 부분도, 제1 부유 확산 영역으로서도 기능한다.
증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))는, 게이트부(52), 채널 형성 영역(52A), 소스/드레인부(52B, 52C) 및 게이트 절연막(72)으로 구성되어 있다. 제2 전극(12)은, 반도체 기판(70) 등 및 층간 절연층(76)에 형성된 제1 콘택트 홀부(61), 층간 절연층(76)에 형성된 배선층(62)을 통하여, 게이트부(52)에 접속되어 있다. 또한, 일방의 소스/드레인부(52B)는, 전원(VDD)에 접속되어 있다.
선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))는, 게이트부(53), 채널 형성 영역(53A), 소스/드레인부(53B, 53C) 및 게이트 절연막(72)으로 구성되어 있다. 게이트부(53)는, 선택선(SEL1)에 접속되어 있다. 또한, 일방의 소스/드레인부(53B)는, 증폭 트랜지스터(TR1amp)를 구성하는 타방의 소스/드레인부(52C)와, 영역을 공유하고 있고, 타방의 소스/드레인부(53C)는, 신호선(데이터 출력선)(VSL1)(117)에 접속되어 있다.
제2 촬상 소자는, 반도체 기판(70)에 마련된 n형 반도체 영역(41)을 광전변환층으로서 구비하고 있다. 종형 트랜지스터로 이루어지는 전송 트랜지스터(TR2trs)의 게이트부(45)가, n형 반도체 영역(41)까지 늘어나 있고, 또한, 전송 게이트선(TG2)에 접속되어 있다. 또한, 전송 트랜지스터(TR2trs)의 게이트부(45)의 근방의 반도체 기판(70)의 영역(45C)에는, 제2 부유 확산층(FD2)이 마련되어 있다. n형 반도체 영역(41)에 축적된 전하는, 게이트부(45)에 따라 형성되는 전송 채널을 통하여 제2 부유 확산층(FD2)에 판독된다.
제2 촬상 소자에서는, 또한, 반도체 기판(70)의 제1면측에, 제2 촬상 소자의 제어부를 구성하는 리셋·트랜지스터(TR2rst), 증폭 트랜지스터(TR2amp) 및 선택 트랜지스터(TR2sel)가 마련되어 있다.
리셋·트랜지스터(TR2rst)는, 게이트부, 채널 형성 영역 및 소스/드레인부로 구성되어 있다. 리셋·트랜지스터(TR2rst)의 게이트부는 리셋선(RST2)에 접속되고, 리셋·트랜지스터(TR2rst)의 일방의 소스/드레인부는 전원(VDD)에 접속되고, 타방의 소스/드레인부는, 제2 부유 확산층(FD2)을 겸하고 있다.
증폭 트랜지스터(TR2amp)는, 게이트부, 채널 형성 영역 및 소스/드레인부로 구성되어 있다. 게이트부는, 리셋·트랜지스터(TR2rst)의 타방의 소스/드레인부(제2 부유 확산층(FD2))에 접속되어 있다. 또한, 일방의 소스/드레인부는, 전원(VDD)에 접속되어 있다.
선택 트랜지스터(TR2sel)는, 게이트부, 채널 형성 영역 및 소스/드레인부로 구성되어 있다. 게이트부는, 선택선(SEL2)에 접속되어 있다. 또한, 일방의 소스/드레인부는, 증폭 트랜지스터(TR2amp)를 구성하는 타방의 소스/드레인부와, 영역을 공유하고 있고, 타방의 소스/드레인부는, 신호선(데이터 출력선)(VSL2)에 접속되어 있다.
제3 촬상 소자는, 반도체 기판(70)에 마련된 n형 반도체 영역(43)을 광전변환층으로서 구비하고 있다. 전송 트랜지스터(TR3trs)의 게이트부(46)는 전송 게이트선(TG3)에 접속되어 있다. 또한, 전송 트랜지스터(TR3trs)의 게이트부(46)의 근방의 반도체 기판(70)의 영역(46C)에는, 제3 부유 확산층(FD3)이 마련되어 있다. n형 반도체 영역(43)에 축적된 전하는, 게이트부(46)에 따라 형성된 전송 채널(46A)을 통하여 제3 부유 확산층(FD3)에 판독된다.
제3 촬상 소자에서는, 또한, 반도체 기판(70)의 제1면측에, 제3 촬상 소자의 제어부를 구성하는 리셋·트랜지스터(TR3rst), 증폭 트랜지스터(TR3amp) 및 선택 트랜지스터(TR3sel)가 마련되어 있다.
리셋·트랜지스터(TR3rst)는, 게이트부, 채널 형성 영역 및 소스/드레인부로 구성되어 있다. 리셋·트랜지스터(TR3rst)의 게이트부는 리셋선(RST3)에 접속되고, 리셋·트랜지스터(TR3rst)의 일방의 소스/드레인부는 전원(VDD)에 접속되고, 타방의 소스/드레인부는, 제3 부유 확산층(FD3)을 겸하고 있다.
증폭 트랜지스터(TR3amp)는, 게이트부, 채널 형성 영역 및 소스/드레인부로 구성되어 있다. 게이트부는, 리셋·트랜지스터(TR3rst)의 타방의 소스/드레인부(제3 부유 확산층(FD3))에 접속되어 있다. 또한, 일방의 소스/드레인부는, 전원(VDD)에 접속되어 있다.
선택 트랜지스터(TR3sel)는, 게이트부, 채널 형성 영역 및 소스/드레인부로 구성되어 있다. 게이트부는, 선택선(SEL3)에 접속되어 있다. 또한, 일방의 소스/드레인부는, 증폭 트랜지스터(TR3amp)를 구성하는 타방의 소스/드레인부와, 영역을 공유하고 있고, 타방의 소스/드레인부는, 신호선(데이터 출력선)(VSL3)에 접속되어 있다.
리셋선(RST1, RST2, RST3), 선택선(SEL1, SEL2, SEL3), 전송 게이트선(TG2, TG3)은, 구동 회로를 구성하는 수직 구동 회로(112)에 접속되고, 신호선(데이터 출력선)(VSL1, VSL2, VSL3)은, 구동 회로를 구성하는 칼럼 신호 처리 회로(113)에 접속되어 있다.
n형 반도체 영역(43)과 반도체 기판(70)의 표면(70A) 사이에는 p+층(44)이 마련되어 있고, 암전류 발생을 억제하고 있다. n형 반도체 영역(41)과 n형 반도체 영역(43) 사이에는, p+층(42)이 형성되어 있고, 나아가서는, n형 반도체 영역(43)의 측면의 일부는 p+층(42)에 의해 둘러싸여 있다. 반도체 기판(70)의 이면(70B)의 측에는, p+층(73)이 형성되어 있고, p+층(73)으로부터 반도체 기판(70)의 내부의 제1 콘택트 홀부(61)를 형성하여야 할 부분에는, HfO2막(74) 및 하층 절연막(75)이 형성되어 있다. 층간 절연층(76)에는, 복수의 층에 걸쳐서 배선이 형성되어 있지만, 도시는 생략하였다.
HfO2막(74)은, 부의 고정 전하를 갖는 막이다. 이와 같은 막을 마련함에 의해, 암전류의 발생을 억제할 수 있다. 또한, HfO2막 대신에, 산화알루미늄(Al2O3)막, 산화지르코늄(ZrO2)막, 산화탄탈(Ta2O5)막, 산화티탄(TiO2)막, 산화란탄(La2O3)막, 산화프라세오디뮴(Pr2O3)막, 산화세륨(CeO2)막, 산화네오디aba(Nd2O3)막, 산화프로메튬(Pm2O3)막, 산화사마륨(Sm2O3)막, 산화유로퓸(Eu2O3)막, 산화가돌리늄((Gd2O3)막, 산화테르븀(Tb2O3)막, 산화디스프로슘(Dy2O3)막, 산화홀뮴(Ho2O3)막, 산화툴륨(Tm2O3)막, 산화이테르븀(Yb2O3)막, 산화루테튬(Lu2O3)막, 산화이트륨(Y2O3)막, 질화하프늄막, 질화알루미늄막, 산질화하프늄막, 산질화알루미늄막을 이용할 수도 있다. 이들 막의 성막 방법으로서, 예를 들면, CVD법, PVD법, ALD법을 들 수 있다.
이하, 실시례 1의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면인 도 10 및 실시례 1의 촬상 소자, 적층형 촬상 소자의 등가 회로도인 도 9를 참조하여, 실시례 1의 촬상 소자(제1 촬상 소자)의 동작을 설명한다. 즉, 리셋시, 증폭 트랜지스터(TR1amp) 및 선택 트랜지스터(TR1sel)를 오프 상태로 하여 두고, 제1 전극(11)을 접지 상태로 한다. 그리고, 리셋선(RST1)을 「H」 상태로 하여 게이트부(51)에 고전위를 인가함으로써, 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))를 온 상태로 한다. 제1 트랜지스터(TR1)의 타방의 소스/드레인부(51C)는, 전원부(VDD)에 접속되어 있기 때문에 제1 트랜지스터(TR1)의 채널 형성 영역(51A)의 전위, 제1 트랜지스터(TR1)의 일방의 소스/드레인부(51B)의 전위, 나아가서는, 제2 전극(12)의 전위, 제2 전극(12)에 인접한 광전변환층(13)의 부분의 전위는 VDD가 되고, 촬상 소자의 리셋이 행하여진다. 리셋 동작이 완료되고, 전하의 축적을 시작하는 시점에서, 리셋선(RST1)을 「L」 상태로 하여 게이트부(51)에 저전위를 인가함으로써, 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))를 오프 상태로 한다. 광전변환층(13)에서 광전변환된 전하(구체적으로는, 전자)가 제2 전극(12)에 축적되면, 제2 전극(12)의 전위가 저하된다. 그리고, 신호의 판독시, 선택선(SEL1)을 「H」 상태로 하여 선택 트랜지스터(TR1sel)의 게이트부(53)에 고전위를 인가함으로써, 선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))를 온 상태로 한다. 그러면, 제2 전극(12)의 전위(즉, 증폭 트랜지스터(TR1amp)의 게이트부(52)의 전위)에 의거한 전류가 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 일방의 소스/드레인부(52B)로부터 타방의 소스/드레인부(52C)를 흐르고, 또한, 선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))의 일방의 소스/드레인부(53B)로부터 타방의 소스/드레인부(53C)를 흐르고, 신호선(데이터 출력선)(VSL1)에 신호(화상 신호)로서 출력된다. 또한, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다.
도 11에, 실시례 1의 고체 촬상 장치의 개념도를 도시한다. 실시례 1의 고체 촬상 장치(100)는, 적층형 촬상 소자(101)가 2차원 어레이형상으로 배열된 촬상 영역(111) 및 그 구동 회로(주변 회로)로서의 수직 구동 회로(112), 칼럼 신호 처리 회로(113), 수평 구동 회로(114), 출력 회로(115) 및 구동 제어 회로(116) 등으로 구성되어 있다. 또한, 이들의 회로는 주지의 회로로 구성할 수 있고, 또한, 다른 회로 구성(예를 들면, 종래의 CCD 촬상 장치나 CMOS촬상 장치에 이용되는 각종의 회로)를 이용하여 구성할 수 있는 것은 말할 것까지도 없다. 또한, 도 11에서, 적층형 촬상 소자(101)에서의 참조 번호「101」의 표시는, 1행만으로 하였다.
구동 제어 회로(116)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(112), 칼럼 신호 처리 회로(113) 및 수평 구동 회로(114)의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 생성된 클록 신호나 제어 신호는, 수직 구동 회로(112), 칼럼 신호 처리 회로(113) 및 수평 구동 회로(114)에 입력된다.
수직 구동 회로(112)는, 예를 들면, 시프트 레지스터에 의해 구성되고, 촬상 영역(111)의 각 적층형 촬상 소자(101)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 각 적층형 촬상 소자(101)에서의 수광량에 응하여 생성한 전류(신호)에 의거한 화소 신호(화상 신호)는, 신호선(데이터 출력선)(117, VSL)을 통하여 칼럼 신호 처리 회로(113)에 보내진다.
칼럼 신호 처리 회로(113)는, 예를 들면, 적층형 촬상 소자(101)의 열마다 배치되어 있고, 1행분의 적층형 촬상 소자(101)로부터 출력되는 화상 신호를 촬상 소자마다 흑기준 화소(도시하지 않지만, 유효 화소 영역의 주위에 형성된다)로부터의 신호에 의해, 노이즈 제거나 신호 증폭의 신호 처리를 행한다. 칼럼 신호 처리 회로(113)의 출력단에는, 수평 선택 스위치(도시 생략)가 수평 신호선(118)과의 사이에 접속되어 마련된다.
수평 구동 회로(114)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(113)의 각각을 순차적으로 선택하고, 칼럼 신호 처리 회로(113)의 각각으로부터 신호를 수평 신호선(118)에 출력한다.
출력 회로(115)는, 칼럼 신호 처리 회로(113)의 각각으로부터 수평 신호선(118)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력한다.
실시례 1의 촬상 소자, 적층형 촬상 소자는, 예를 들면, 이하의 방법으로 제작할 수 있다. 즉, 우선, SOI 기판을 준비한다. 그리고, SOI 기판의 표면에 제1 실리콘층을 에피택셜 성장법에 의거하여 형성하고, 이 제1 실리콘층에, p+층(73), n형 반도체 영역(41)을 형성한다. 뒤이어, 제1 실리콘층상에 제2 실리콘층을 에피택셜 성장법에 의거하여 형성하고, 이 제2 실리콘층에, 소자 분리 영역(71), 산화막(72), p+층(42), n형 반도체 영역(43), p+층(44)을 형성한다. 또한, 제2 실리콘층에, 촬상 소자의 제어부를 구성하는 각종 트랜지스터 등을 형성하고, 또한 그 위에, 배선층(62)이나 층간 절연층(76), 각종 배선을 형성한 후, 층간 절연층(76)과 지지 기판(도시 생략)을 첩합한다. 그 후, SOI 기판을 제거하여 제1 실리콘층을 노출시킨다. 또한, 제2 실리콘층의 표면이 반도체 기판(70)의 표면(70A)에 해당하고, 제1 실리콘층의 표면이 반도체 기판(70)의 이면(70B)에 해당한다. 또한, 제1 실리콘층과 제2 실리콘층을 종합하여 반도체 기판(반도체층(70))이라고 표현하고 있다. 뒤이어, 반도체 기판(70)의 이면(70B)의 측에, 제1 콘택트 홀부(61)를 형성하기 위한 개구부를 형성하고, HfO2막(74), 하층 절연막(75) 및 제1 콘택트 홀부(61)를 형성하고, 또한, 층간 절연층(81), 제2 전극(12), 제3 전극(51), 제4 전극(51C), 절연막(82), 광전변환층(13), 제1 전극(11), 보호층(83) 및 온 칩·마이크로·렌즈(90)를 형성한다. 이상에 의해, 실시례 1의 촬상 소자, 적층형 촬상 소자를 얻을 수 있다.
도 5에 도시한 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))의 구체적인 제작 공정을 층간 절연층(81) 등의 모식적인 일부 단면도인 이하, 도 65A, 도 65B, 도 65C, 도 65D 및 도 65E에 의거하여 설명한다. 또한, 이들의 도면에서는, 층간 절연층(81)보다 하방에 위치하는 여러가지의 구성 요소의 도시를 생략하고 있다.
우선, 층간 절연층(81)의 위에, 제2 전극(12)의 일부, 게이트부(51) 등을 형성하기 위한 ITO층(12')을 형성한다(도 65A 참조). 그 후, 포토 리소그래피 기술 및 에칭 기술에 의거하여, 제2 전극(12), 제2 전극 연재부(12A), 게이트부(51), 소스/드레인부(제4 전극)(51C)를 형성하여야 할 부분의 ITO층(12')을 남긴다. 이렇게 하여, 도 65B에 도시하는 구조를 얻을 수 있다. 그 후, 전면에 절연막(82)을 형성한다(도 65C 참조). 뒤이어, 포토 리소그래피 기술 및 에칭 기술에 의거하여, 제2 전극(12), 제2 전극 연재부(12A), 소스/드레인부(제4 전극)(51C)를 형성하여야 할 부분의 상방의 절연막(82)을 제거한다. 이렇게 하여, 도 65D에 도시하는 구조를 얻을 수 있다. 그 후, 전면에 ITO층을 형성하고, 에치백법에 의거하여 불필요한 ITO층의 부분을 제거함으로써, 도 65E에 도시하는 구조를 얻을 수 있다. 뒤이어, 전면에, 광전변환층(13), 제1 전극(11)을 형성한다. 이렇게 하여, 제1 트랜지스터(TR1)(리셋·트랜지스터(TR1rst))를 얻을 수 있다.
도 12에 실시례 1의 촬상 소자의 변형례를 도시하는 바와 같이, 제1 광전변환층 연재부(13A)의 일부(13A')의 두께는, 광전변환층(13)의 두께보다도 얇은 형태로 할 수 있다. 즉, 게이트부(51)와 절연막(게이트 절연막)(51D)의 두께의 합계는, 광전변환층(13)의 두께와 동등하다.
도 12에 도시한 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))의 구체적인 제작 공정을 층간 절연층(81) 등의 모식적인 일부 단면도인 이하, 도 66A, 도 66B, 도 66C 및 도 66D에 의거하여 설명한다. 또한, 이들의 도면에서는, 층간 절연층(81)보다 하방에 위치하는 여러가지의 구성 요소의 도시를 생략하고 있다.
우선, 층간 절연층(81)의 위에, 제2 전극(12)의 일부, 게이트부(51) 등을 형성하기 위한 ITO층(12")을 형성한다(도 66A 참조). 그 후, 포토 리소그래피 기술 및 에칭 기술에 의거하여, 제2 전극(12), 제2 전극 연재부(12A), 게이트부(51), 소스/드레인부(제4 전극)(51C)를 형성한다. 이렇게 하여, 도 66B에 도시하는 구조를 얻을 수 있다. 그 후, 전면에 절연막(82)을 형성하고, 절연막(82)에 평탄화처리를 시행한다. 이렇게 하여, 도 66C에 도시하는 구조를 얻을 수 있다. 뒤이어, 포토 리소그래피 기술 및 에칭 기술에 의거하여, 게이트부(51)의 위의 절연막(82)을 남기고, 제2 전극(12), 제2 전극 연재부(12A), 소스/드레인부(제4 전극)(51C)의 위 등의 절연막(82)을 제거한다. 이렇게 하여, 도 66D에 도시하는 구조를 얻을 수 있다. 그 후, 전면에, 광전변환층(13), 제1 전극(11)을 형성한다. 이렇게 하여, 제1 트랜지스터(TR1)(리셋·트랜지스터(TR1rst))를 얻을 수 있다.
또는 또한, 개념도를 도 13A 및 도 13B에 도시하는 바와 같이, 실시례 1의 촬상 소자에서, 적어도 제1 광전변환층 연재부(13A)는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 그리고, 이 경우, 광전변환층(13) 및 제1 광전변환층 연재부(13A)는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 형태로 할 수 있다. 나아가서는, 이들의 형태에서는, 하층 반도체층에 가시광을 흡수시키지 않는다는 관점에서, 하층 반도체층을 구성하는 반도체 재료는, 3.0eV 이상의 밴드 갭 에너지를 갖는 형태로 하는 것이 바람직하다. 구체적으로는, 예를 들면, 하층 반도체층을 투명 산화물 반도체 재료로 구성하고, 상층 광전변환층을 광전변환층(13)을 구성하는 재료와 같은 재료로 구성하면 좋다. 투명 산화물 반도체 재료로서, 예를 들면 IGZO 등을 이용할 수 있다.
실시례 1의 촬상 소자를 복수 구비한 고체 촬상 장치로 할 수도 있다. 도 14에 모식적인 일부 단면도를 도시하는 실시례 1의 촬상 소자의 변형례는, 이면 조사형의 촬상 소자이고, 제1 타입의 실시례 1의 제1 촬상 소자로 구성되어 있다. 여기서, 제1 촬상 소자는, 적색광을 흡수하는 촬상 소자, 녹색광을 흡수하는 촬상 소자, 청색광을 흡수하는 촬상 소자의 3종류의 촬상 소자로 구성되어 있다. 나아가서는, 이들 촬상 소자의 복수로부터, 본 개시의 제1의 양태에 관한 고체 촬상 장치가 구성된다. 복수의 이들 촬상 소자의 배치로서, 베이어 배열을 들 수 있다. 각 촬상 소자의 광 입사측에는, 필요에 응하여, 청색, 녹색, 적색의 분광을 행하기 위한 컬러 필터가 배설되어 있다. 또한, 고체 촬상 장치는, 후술하는 실시례 2∼실시례 6의 촬상 소자를 복수 구비하고 있어도 좋다.
또한, 제1 타입의 실시례 1의 촬상 소자를 하나, 마련하는 대신에, 2개, 적층하는 형태(즉, 광전변환부를 2개, 적층하고, 반도체 기판에 2개의 촬상 소자의 제어부를 마련하는 형태), 또는 또한, 3개, 적층하는 형태(즉, 광전변환부를 3개, 적층하고, 반도체 기판에 3개의 촬상 소자의 제어부를 마련하는 형태)로 할 수도 있다. 제1 타입의 촬상 소자와 제2 타입의 촬상 소자의 적층 구조례를 이하의 표에 예시한다.
[표]
Figure pat00001
이상과 같이, 실시례 1의 촬상 소자는, 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터의 3개의 트랜지스터를 구비한 구성, 구조를 갖기 때문에 촬상 소자의 구성, 구조의 간소화를 도모할 수 있고, 제1 트랜지스터가 광전변환층에 인접하여 마련되어 있기 때문에 촬상 소자의 면적 축소화나 고해상도화, 촬상 소자의 구성, 구조의 더한층의 간소화를 도모할 수 있다. 또한, 제1 트랜지스터가 광전변환층에 인접하여 마련되어 있기 때문에 촬상 소자 내의 배선의 단축화, 간소화, 배선의 생략(예를 들면, 제2 전극과 리셋·트랜지스터의 일방의 소스/드레인부를 연결하는 배선의 생략)을 도모할 수 있다. 그 결과, 배선 용량의 저감을 도모할 수 있고, 화소의 전하 전압 변환 효율의 향상을 달성할 수 있기 때문에 촬상 소자의 S/N비의 개선, 출력 신호의 증대를 도모할 수 있고, 얻어지는 화상의 품질 향상을 도모할 수 있다.
실시례 2
실시례 2는, 실시례 1의 변형이고, 본 개시의 제1-B의 양태에 관한 촬상 소자에 관한 것이다. 실시례 2의 촬상 소자의 개념도를 도 2A에 도시하고, 실시례 2의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도를 도 16에 도시하고, 실시례 2의 촬상 소자, 적층형 촬상 소자의, 도 16의 화살표 X-X에 따른 모식적인 일부 단면도를 도 15에 도시하고, 실시례 2의 촬상 소자, 적층형 촬상 소자의, 도 16의 화살표 A-A, 화살표 B-B, 화살표 C-C 및 화살표 D-D에 따른 모식적인 일부 단면도를 도 17A, 도 17B, 도 17C 및 도 17D에 도시한다. 또한 실시례 2의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 도 18에 모식적으로 도시한다.
실시례 2의 촬상 소자는,
광전변환층(13)부터 연재되는 제2 광전변환층 연재부(13B),
광전변환층(13)의 제2면과 같은 측의 제2 광전변환층 연재부(13B)의 제2면에, 절연막(82)을 통하여 대향하여 형성된 제2 전극 연재부(12B) 및
제2 광전변환층 연재부(13B)의 제2면에 접하여 마련된 제5 전극 및 제6 전극을 또한 구비하고 있고,
제2 트랜지스터(TR2)는, 반도체층(70)에 형성되는 대신에, 반도체층(70)의 상방에 형성되어 있고,
제2 트랜지스터(TR2)의 게이트부(52)는, 제2 전극(12)에 접속되는 대신에, 제2 전극 연재부(12B)로 구성되어 있고,
제2 트랜지스터(TR2)의 일방의 소스/드레인부(소스/드레인 전극(52B))는, 제5 전극으로 구성되어 있고,
제2 트랜지스터(TR2)의 타방의 소스/드레인부(소스/드레인 전극(52C))는, 제6 전극으로 구성되어 있고, 또한, 제2 콘택트 홀부(CH2)(도 2A 참조)를 통하여, 제3 트랜지스터(TR3)의 일방의 소스/드레인부(53B)에 접속되어 있다. 또한, 참조 번호 52D는 게이트 절연막이고, 절연막(82)으로 구성되어 있다.
또한, 제2 광전변환층 연재부(13B)의 일부(13B')의 두께는, 광전변환층(13)의 두께보다도 얇다. 환언하면, 제2 광전변환층 연재부(13B)의 일부(13B')에서는, 절연막의 두께는, 게이트 절연막(52D)의 두께보다도 두껍다. 이와 같은 구성으로 함으로써, 제2 광전변환층 연재부(13B)의 일부(13B')의 부위에 채널 영역이 형성되는 것을 억제할 수 있고, 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 채널 형성 영역(52A)을 흐르는 전류가 광전변환부에 침입하는 것을 방지할 수 있다.
이상의 점을 제외하고, 실시례 2의 촬상 소자의 구성, 구조는, 실시례 1에서 설명한 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에 상세한 설명은 생략한다.
또한, 실시례 1과 마찬가지로, 실시례 2의 촬상 소자에서도, 제2 광전변환층 연재부(13B)는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다.
이하, 실시례 2의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도시하는 도면인 도 18을 참조하여, 실시례 2의 촬상 소자(제1 촬상 소자)의 동작을 설명한다. 즉, 리셋시, 증폭 트랜지스터(TR1amp) 및 선택 트랜지스터(TR1sel)를 오프 상태로 하여 두고, 제1 전극(11)을 접지 상태로 한다. 그리고, 리셋선(RST1)을 「H」 상태로 하여 게이트부(51)에 고전위를 인가함으로써, 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))를 온 상태로 한다. 제1 트랜지스터(TR1)의 타방의 소스/드레인부(51C)는, 전원부(VDD)에 접속되어 있기 때문에 제1 트랜지스터(TR1)의 채널 형성 영역(51A)의 전위, 제1 트랜지스터(TR1)의 일방의 소스/드레인부(51B)의 전위, 나아가서는, 제2 전극(12)의 전위, 제2 전극(12)에 인접한 광전변환층(13)의 부분의 전위, 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 게이트부(52D)의 전위는 VDD가 되고, 촬상 소자의 리셋이 행하여진다. 리셋 동작이 완료되고, 전하의 축적을 시작하는 시점에서, 리셋선(RST1)을 「L」 상태로 하여 게이트부(51)에 저전위를 인가함으로써, 리셋·트랜지스터(TR1rst)(제1 트랜지스터(TR1))를 오프 상태로 한다. 광전변환층(13)에서 광전변환한 전하(구체적으로는, 전자)가 제2 전극(12)에 축적되면, 제2 전극(12)의 전위가 저하되고, 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 게이트부(52D), 채널 형성 영역(52A) 및 타방의 소스/드레인부(소스/드레인 전극(52C))의 전위도 저하된다. 그리고, 신호의 판독시, 선택선(SEL1)을 「H」 상태로 하여 선택 트랜지스터(TR1sel)의 게이트부(53)에 고전위를 인가함으로써, 선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))를 온 상태로 한다. 그러면, 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 채널 형성 영역(52A)의 전위에 의거한 전류가 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 일방의 소스/드레인부(52B)로부터 타방의 소스/드레인부(52C)를 흐르고, 또한, 선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))의 일방의 소스/드레인부(53B)로부터 타방의 소스/드레인부(53C)를 흐르고, 신호선(데이터 출력선)(VSL1)에 신호(화상 신호)로서 출력된다.
실시례 3
실시례 3은, 실시례 2의 변형이고, 본 개시의 제1-C의 양태에 관한 촬상 소자에 관한 것이다. 실시례 3의 촬상 소자의 개념도를 도 2B에 도시하고, 실시례 3의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도를 도 20에 도시하고, 실시례 3의 촬상 소자, 적층형 촬상 소자의, 도 20의 화살표 X-X에 따른 모식적인 일부 단면도를 도 19에 도시하고, 실시례 3의 촬상 소자, 적층형 촬상 소자의, 도 20의 화살표 A-A, 화살표 B-B, 화살표 C-C 및 화살표 D-D에 따른 모식적인 일부 단면도를 도 21A, 도 21B, 도 21C 및 도 21D에 도시한다. 또한, 실시례 3의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 22에 도시한다. 또한, 도 20의 화살표 Y-Y에 따른 모식적인 일부 단면도는, 도 15에 도시한 바와 마찬가지이다.
실시례 3의 촬상 소자는,
광전변환층(13)부터 연재되는 제3 광전변환층 연재부(13C),
광전변환층(13)의 제2면과 같은 측의 제3 광전변환층 연재부(13C)의 제2면에, 절연막(82)를 통하여 대향하여 형성된 제7 전극 및
제3 광전변환층 연재부(13C)의 제2면에 접하여 마련된 제8 전극을 또한 구비하고 있고,
제3 트랜지스터(TR3)는, 반도체층(70)에 형성되는 대신에, 반도체층(70)의 상방에 형성되어 있고,
제3 트랜지스터(TR3)의 일방의 소스/드레인부(소스/드레인 전극)(53B)는, 제2 콘택트 홀부를 통하여 제6 전극에 접속되는 대신에, 제6 전극(구체적으로는, 제2 트랜지스터(TR2)의 타방의 소스/드레인부(소스/드레인 전극(52C)))과 공통이다.
제3 트랜지스터(TR3)의 게이트부(53)는, 제7 전극으로 구성되어 있고,
제3 트랜지스터(TR3)의 타방의 소스/드레인부(소스/드레인 전극)(53C)는, 제8 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부(CH3)(도 2B 참조)를 통하여 신호선(출력 신호선)(VSL1)에 접속되어 있다(도 2B 참조). 또한, 참조 번호 53D는 게이트 절연막이고, 절연막(82)으로 구성되어 있다.
또한, 제3 광전변환층 연재부(13C)의 일부의 두께(13C')는, 광전변환층(13)의 두께보다도 얇다. 환언하면, 제2 광전변환층 연재부(13C)의 일부(13C')에서는, 절연막의 두께는, 게이트 절연막(53D)의 두께보다도 두껍다. 이와 같은 구성으로 함으로써, 제2 광전변환층 연재부(13C)의 일부(13C')의 부위에 채널 영역이 형성되는 것을 억제할 수 있고, 선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))의 채널 형성 영역(53A)을 흐르는 전류가 광전변환부에 침입하는 것을 방지할 수 있다.
또한, 실시례 3의 촬상 소자에서, 실시례 1과 마찬가지로, 제3 광전변환층 연재부(13C)는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다.
실시례 3의 촬상 소자(제1 촬상 소자)의 동작은, 실질적으로 실시례 2의 촬상 소자(제1 촬상 소자)의 동작과 마찬가지이기 때문에 설명은 생략한다. 또한, 이상의 점을 제외하고, 실시례 3의 촬상 소자의 구성, 구조는, 실시례 1에서 설명한 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에 상세한 설명은 생략한다. 실시례 3의 촬상 소자에서는, 광전변환부에 콘택트 홀부를 마련할 필요가 없어져서, 제조 수율의 향상을 도모할 수 있고, 적층형 촬상 소자에서의 하방에 위치하는 제2 타입의 촬상 소자의 광전변환부의 면적 확대를 도모할 수 있고, 고체 촬상 장치의 감도 향상을 달성할 수 있다.
실시례 4
실시례 4는, 본 개시의 제2의 양태에 관한 촬상 소자에 관한 것이다. 실시례 4의 촬상 소자의 개념도를 도 3A에 도시하고, 실시례 4의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도를 도 24에 도시하고, 실시례 4의 촬상 소자, 적층형 촬상 소자의, 도 24의 화살표 X-X에 따른 모식적인 일부 단면도를 도 23에 도시한다.
실시례 4의 촬상 소자는, 적어도, 광전변환부, 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층(13),
광전변환층(13)의 제1면에 접하여 마련된 제1 전극(11) 및
광전변환층(13)의 제2면에 접하여 마련된 제2 전극(12)으로 이루어지고,
또한,
광전변환층(13)부터 연재되는 제1 광전변환층 연재부(13A),
광전변환층(13)의 제2면과 같은 측의 제1 광전변환층 연재부(13A)의 제2면에, 절연막(82)을 통하여 대향하여 형성된 제2 전극 연재부(12A) 및 제1 광전변환층 연재부(13A)의 제2면에 접하여 마련된 제3 전극 및 제4 전극을 구비하고 있고,
제2 트랜지스터(TR2)는, 일방의 소스/드레인부(소스/드레인 전극)(52B)로서 기능하고, 전원부(VDD)에 접속된 제3 전극, 게이트부(52)로서 기능하는 제2 전극 연재부(12A), 타방의 소스/드레인부(소스/드레인 전극)(52C)로서 기능하는 제4 전극 및 채널 형성 영역(52A)으로서 기능하는 제1 광전변환층 연재부(13A)로 이루어지고,
제3 트랜지스터(TR3)의 일방의 소스/드레인부(53B)는, 타방의 소스/드레인부(제4 전극)(53C)에 접속되어 있고,
제3 트랜지스터(TR3)의 타방의 소스/드레인부(53C)는, 신호선(출력 신호선)(VSL1)에 접속되어 있다.
또한, 실시례 2의 촬상 소자는, 또한, 제1 트랜지스터(TR1)를 구비하고 있고,
제1 트랜지스터(TR1)의 일방의 소스/드레인부(51B)는, 제2 전극(12)에 접속되어 있고,
제1 트랜지스터(TR1)의 타방의 소스/드레인부(51C)는, 전원부(VDD)에 접속되어 있다.
그리고, 실시례 4의 촬상 소자는, 반도체층(70)을 또한 구비하고 있고,
제1 트랜지스터(TR1) 및 제3 트랜지스터(TR3)는, 반도체층(70)에 형성되어 있고,
광전변환부 및 제2 트랜지스터(TR2)는, 반도체층(70)의 상방에 형성되어 있고,
제1 트랜지스터(TR1)의 일방의 소스/드레인부(51B)는, 제1 콘택트 홀부(61)를 통하여, 제2 전극(12)에 접속되어 있고,
제3 트랜지스터(TR3)의 일방의 소스/드레인부(53B)는, 제2 콘택트 홀부(CH2)(도 3A 참조)를 통하여, 제2 트랜지스터(TR2)의 타방의 소스/드레인부(제4 전극)(53C)에 접속되어 있다.
또한, 실시례 4의 적층형 촬상 소자는, 실시례 4의 촬상 소자를 적어도 하나, 실시례 4에서는 실시례 1의 촬상 소자를 하나 갖는다.
나아가서는, 실시례 4의 고체 촬상 장치는, 실시례 4의 적층형 촬상 소자를 복수 구비하고 있다.
또한, 제1 광전변환층 연재부(13A)의 일부(13A')의 두께는, 광전변환층(13)의 두께보다도 얇다. 환언하면, 제1 광전변환층 연재부(13A)의 일부(13A')에서는, 절연막의 두께는, 게이트 절연막(52D)의 두께보다도 두껍다. 이와 같은 구성으로 함으로써, 제1 광전변환층 연재부(13A)의 일부(13A')의 부위에 채널 영역이 형성되는 것을 억제할 수 있고, 증폭 트랜지스터(TR1amp)(제2 트랜지스터(TR2))의 채널 형성 영역(52A)을 흐르는 전류가 광전변환부에 침입하는 것을 방지할 수 있다.
또한, 실시례 4의 촬상 소자에서, 실시례 1과 마찬가지로, 광전변환층(13)이나 제1 광전변환층 연재부(13A)는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다.
실시례 4의 촬상 소자(제1 촬상 소자)의 동작은, 실질적으로 실시례 1의 촬상 소자(제1 촬상 소자)의 동작과 마찬가지이기 때문에 설명은 생략한다. 또한, 이상의 점을 제외하고, 실시례 4의 촬상 소자의 구성, 구조는, 실시례 1에서 설명한 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에 상세한 설명은 생략한다.
실시례 5
실시례 5는, 실시례 4의 변형이고, 본 개시의 제2-B의 양태에 관한 촬상 소자에 관한 것이다. 실시례 5의 촬상 소자의 개념도를 도 3B에 도시하고, 실시례 5의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도를 도 26에 도시하고, 실시례 5의 촬상 소자, 적층형 촬상 소자의, 도 26의 화살표 X-X에 따른 모식적인 일부 단면도를 도 25에 도시한다. 또한, 도 26의 화살표 Y-Y에 따른 모식적인 일부 단면도는, 도 23에 도시한 바와 마찬가지이다.
실시례 5의 촬상 소자는,
광전변환층(13)부터 연재되는 제2 광전변환층 연재부(13B),
광전변환층(13)의 제2면과 같은 측의 제2 광전변환층 연재부(13B)의 제2면에, 절연막(82)을 통하여 대향하여 형성된 제5 전극 및
제2 광전변환층 연재부(13B)의 제2면에 접하여 마련된 제6 전극을 또한 구비하고 있고,
제3 트랜지스터(TR3)는, 반도체층(70)에 형성되는 대신에, 반도체층(70)의 상방에 형성되어 있고,
제3 트랜지스터(TR3)의 일방의 소스/드레인부(소스/드레인 전극)(53B)는, 제2 콘택트 홀부를 통하여 제4 전극에 접속되는 대신에, 제2 트랜지스터(TR2)의 타방의 소스/드레인부(소스/드레인 전극, 제4 전극)(52C)와 공통이다.
제3 트랜지스터(TR3)의 게이트부(53)는, 제5 전극으로 구성되어 있고,
제3 트랜지스터(TR3)의 타방의 소스/드레인부(소스/드레인 전극)(53C)는, 제6 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부(CH3)(도 3B 참조)를 통하여 신호선(출력 신호선)(VSL1)에 접속되어 있다.
또한, 제2 광전변환층 연재부(13B)의 일부(13B)의 두께는, 광전변환층(13)의 두께보다도 얇다. 환언하면, 제2 광전변환층 연재부(13B)의 일부(13B')에서는, 절연막의 두께는, 게이트 절연막(53D)의 두께보다도 두껍다. 이와 같은 구성으로 함으로써, 제2 광전변환층 연재부(13B)의 일부(13B')의 부위에 채널 영역이 형성되는 것을 억제할 수 있고, 선택 트랜지스터(TR1sel)(제3 트랜지스터(TR3))의 채널 형성 영역(53A)을 흐르는 전류가 광전변환부에 침입하는 것을 방지할 수 있다.
또한, 실시례 5의 촬상 소자에서, 실시례 1과 마찬가지로, 광전변환층(13)이나 제1 광전변환층 연재부(13A), 제2 광전변환층 연재부(13B)는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다.
실시례 5의 촬상 소자(제1 촬상 소자)의 동작은, 실질적으로 실시례 1의 촬상 소자(제1 촬상 소자)의 동작과 마찬가지이기 때문에 설명은 생략한다. 또한, 이상의 점을 제외하고, 실시례 5의 촬상 소자의 구성, 구조는, 실시례 1에서 설명한 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에 상세한 설명은 생략한다.
실시례 6
실시례 6은, 본 개시의 제3의 양태에 관한 촬상 소자에 관한 것이다. 실시례 6의 촬상 소자의 개념도를 도 4에 도시하고, 실시례 6의 촬상 소자, 적층형 촬상 소자에서의 제2 전극 등의 모식적인 평면도를 도 28에 도시하고, 실시례 6의 촬상 소자, 적층형 촬상 소자의, 도 28의 화살표 X-X에 따른 모식적인 일부 단면도를 도 27에 도시한다.
실시례 6의 촬상 소자는, 적어도, 광전변환부, 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층(13),
광전변환층(13)의 제1면에 접하여 마련된 제1 전극(11) 및 광전변환층(13)의 제2면에 접하여 마련된 제2 전극(12)으로 이루어지고,
또한, 광전변환층(13)과 같은 재료로 구성되고, 광전변환층(13)과 이간하여 마련된 채널 형성 영역(53A),
광전변환층(13)의 제2면과 같은 측의 채널 형성 영역의 면에, 절연막(82)을 통하여 대향하여 형성된 제4 전극 및 광전변환층(13)의 제2면과 같은 측의 채널 형성 영역 연재부의 면에 접하여 마련된 제3 전극 및 제5 전극을 구비하고 있고,
제2 트랜지스터(TR2)의 게이트부(52)는, 제2 전극(12)에 접속되어 있고,
제2 트랜지스터(TR2)의 일방의 소스/드레인부(52B)는, 전원부(VDD)에 접속되어 있고,
제2 트랜지스터(TR2)의 타방의 소스/드레인부(52C)는, 제3 트랜지스터(TR3)의 일방의 소스/드레인부(소스/드레인 전극)(53B)를 구성하는 제3 전극에 접속되어 있고,
제3 트랜지스터(TR3)의 게이트부(53)는, 제4 전극으로 구성되어 있고,
제3 트랜지스터(TR3)의 타방의 소스/드레인부(소스/드레인 전극)(53C)를 구성하는 제5 전극은, 신호선(출력 신호선)(VSL1)에 접속되어 있다.
또한, 실시례 6의 촬상 소자는, 또한, 제1 트랜지스터(TR1)를 구비하고 있고,
제1 트랜지스터((TR1)의 일방의 소스/드레인부(51B)는, 제2 전극(12)에 접속되어 있고,
제1 트랜지스터(TR1)의 타방의 소스/드레인부(51C)는, 전원부(VDD)에 접속되어 있다.
그리고, 실시례 6의 촬상 소자는, 반도체층(70)을 또한 구비하고 있고,
제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)은, 반도체층(70)에 형성되어 있고,
광전변환부 및 제3 트랜지스터(TR3)는, 반도체층(70)의 상방에 형성되어 있고,
제1 트랜지스터(TR1)의 일방의 소스/드레인부(51B) 및 제2 트랜지스터(TR2)의 게이트부(52)는, 제1 콘택트 홀부(CH1)(도 4 참조)를 통하여, 제2 전극(12)에 접속되어 있고,
제2 트랜지스터(TR2)의 타방의 소스/드레인부(52C)는, 제2 콘택트 홀부(CH2)(도 4 참조)를 통하여, 제3 트랜지스터(TR3)의 일방의 소스/드레인부(소스/드레인 전극, 제3 전극)(53B)에 접속되어 있고,
제3 트랜지스터(TR3)의 타방의 소스/드레인부(소스/드레인 전극)(53C)는, 제3 콘택트 홀부(CH3)(도 4 참조)를 통하여, 신호선(출력 신호선)(VSL1)에 접속되어 있다.
또한, 실시례 6의 적층형 촬상 소자는, 실시례 6의 촬상 소자를 적어도 하나, 실시례 6에서는 실시례 1의 촬상 소자를 하나 갖는다.
나아가서는, 실시례 6의 고체 촬상 장치는, 실시례 6의 적층형 촬상 소자를 복수 구비하고 있다.
또한, 실시례 6의 촬상 소자에서, 실시례 1과 마찬가지로, 광전변환층(13)이나 채널 형성 영역(53A), 채널 형성 영역 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 구성으로 할 수 있다.
실시례 6의 촬상 소자(제1 촬상 소자)의 동작은, 실질적으로 실시례 1의 촬상 소자(제1 촬상 소자)의 동작과 마찬가지이기 때문에 설명은 생략한다. 또한, 이상의 점을 제외하고, 실시례 6의 촬상 소자의 구성, 구조는, 실시례 1에서 설명한 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에 상세한 설명은 생략한다.
실시례 7
실시례 7은, 실시례 1∼실시례 6의 변형이고, 전하 축적용 전극을 구비한 촬상 소자에 관한 것이다.
실시례 7의 촬상 소자, 적층형 촬상 소자의 모식적인 일부 단면도를 도 29에 도시하고, 실시례 7의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 30 및 도 31에 도시하고, 실시례 7의 촬상 소자를 구성하는 제2 전극 및 전하 축적용 전극 등의 모식적인 배치도를 도 32A에 도시하고, 실시례 7의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 33에 도시한다. 또한, 이하에 설명한 도면에서는, 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)의 도시를 생략하고 있다. 또한, 이하, 기본적으로, 실시례 1의 촬상 소자의 구성, 구조에 의거하여 설명을 행하지만, 촬상 소자의 구성, 구조는 이것으로 한정하는 것이 아니다.
실시례 7의 촬상 소자는, 제2 전극(12), 광전변환층(13) 및 제1 전극(11)이 적층되어 이루어지는 광전변환부를 구비하고 있고, 광전변환부는, 또한, 제2 전극(12)과 이간하여 배치되고, 또한, 절연막(82)을 통하여 광전변환층(13)과 대향하여 배치된 전하 축적용 전극(14)을 구비하고 있다.
전하 축적용 전극(14)은 구동 회로에 접속되어 있다. 구체적으로는, 전하 축적용 전극(14)은, 층간 절연층(81) 내에 마련된 접속구멍(66), 패드부(64) 및 배선(VOA)(도 30, 도 32A 참조)를 통하여, 구동 회로를 구성하는 수직 구동 회로(112)(도 11 참조)에 접속되어 있다. 또한, 제2 전극(12)은, 층간 절연층(81) 내에 마련된 접속구멍(65), 패드부(63)를 통하여, 반도체 기판(70) 및 층간 절연층(76)에 형성된 콘택트 홀부(61)에 접속되어 있다. 광전변환층(13)과 제2 전극(12)은, 절연막(82)에 마련된 접속부(67)에 의해 접속되어 있다. 접속부(67) 내에는, 광전변환층(13)이 연재되어 있다. 즉, 광전변환층(13)은 절연막(82)에 마련된 개구부(84) 내를 연재되고, 제2 전극(12)과 접속되어 있다.
전하 축적용 전극(14)의 크기는 제2 전극(12)보다도 크다. 전하 축적용 전극(14)의 면적을 S1', 제2 전극(12)의 면적을 S1로 하였을 때, 한정하는 것은 아니지만,
4 ≤ S1'/S1
를 만족하는 것이 바람직하고, 실시례 7에서는, 한정하는 것은 아니지만, 예를 들면,
S1'/S1=8 로 하였다.
이상과 같이, 전하 축적용 전극(14)이 마련되어 있는 점을 제외하고, 실시례 7의 촬상 소자는, 실시례 1∼실시례 6의 촬상 소자와 실질적으로 같은 구성, 구조를 갖는다.
이하, 도 33을 참조하여, 실시례 7의 촬상 소자(제1 촬상 소자)의 동작을 설명한다. 여기서, 제2 전극(12)의 전위를 제1 전극의 전위보다도 높게 하였다. 즉, 예를 들면, 제2 전극(12)을 정의 전위로 하고, 제1 전극을 부의 전위로 하고, 광전변환층(13)에서 광전변환되고, 전자가 신호로서 판독된다. 다른 실시례에서도 마찬가지라고 한다. 또한, 제2 전극(12)을 부의 전위로 하고, 제1 전극을 정의 전위로 하고, 광전변환층(13)에서 광전변환에 의거하여 생성한 정공이 신호로서 판독되는 형태에서는, 이하에 기술(記述)하는 전위의 고저를 역으로 하면 좋다.
도 33, 후술하는 실시례 10에서의 도 43, 도 44, 실시례 12에서의 도 49, 도 50 중에서 사용하고 있는 부호는, 이하와 같다.
PA·······전하 축적용 전극(14)과 대향한 광전변환층(13)의 영역의 점(PA)에서의 전위, 또는, 전하 축적용 전극 세그먼트(14C)와 대향한 광전변환층(13)의 영역의 점(PA)에서의 전위
PB·······전하 축적용 전극(14)과 제2 전극(12)의 중간에 위치하는 영역과 대향한 광전변환층(13)의 영역의 점(PB)에서의 전위, 또는, 전송 제어용 전극(전하 전송 전극)(15)과 대향한 광전변환층(13)의 영역의 점(PB)에서의 전위, 또는, 전하 축적용 전극 세그먼트(14B)와 대향한 광전변환층(13)의 영역의 점(PB)에서의 전위
PC·······제2 전극(12)과 대향한 광전변환층(13)의 영역의 점(PC)에서의 전위, 또는, 전하 축적용 전극 세그먼트(14A)와 대향한 광전변환층(13)의 영역의 점(PC)에서의 전위
PD·······전하 축적용 전극 세그먼트(14C)와 제2 전극(12)의 중간에 위치하는 영역과 대향한 광전변환층(13)의 영역의 점(PD)에서의 전위
FD·······제1 부유 확산 영역(FD1)에서의 전위
VOA ······ 전하 축적용 전극(14)에서의 전위
VOA-A ····전하 축적용 전극 세그먼트(14A)에서의 전위
VOA-B ····전하 축적용 전극 세그먼트(14B)에서의 전위
VOA-C ····전하 축적용 전극 세그먼트(14C)에서의 전위
VOT ······ 전송 제어용 전극(전하 전송 전극)(15)에서의 전위
RST ······ 리셋·트랜지스터(TR1rst)의 게이트부(51)에서의 전위
VDD······ 전원의 전위
VSL_1 ····신호선(데이터 출력선)(VSL1)
TR1_rst ‥ 리셋·트랜지스터(TR1rst)
TR1_amp ‥ 증폭 트랜지스터(TR1amp)
TR1_sel ‥ 선택 트랜지스터(TR1sel)
전하 축적 기간에서는, 구동 회로로부터, 제2 전극(12)에 전위(V11)가 인가되고, 전하 축적용 전극(14)에 전위(V12)가 인가된다. 광전변환층(13)에 입사된 광에 의해 광전변환층(13)에서 광전변환이 생긴다. 광전변환에 의해 생성한 정공은, 제1 전극(11)으로부터 배선(VOU)을 통하여 구동 회로로 송출된다. 한편, 제2 전극(12)의 전위를 제1 전극(11)의 전위보다도 높게 하였기 때문에 즉, 예를 들면, 제2 전극(12)에 정의 전위가 인가되고, 제1 전극(11)에 부의 전위가 인가된다고 하였기 때문에 V12 ≥ V11, 바람직하게는, V12 > V11로 한다. 이에 의해, 광전변환에 의해 생성한 전자는, 전하 축적용 전극(14)에 끌어당겨지고, 전하 축적용 전극(14)과 대향한 광전변환층(13)의 영역에 멈춘다. 즉, 광전변환층(13)에 전하가 축적된다. V12 > V11이기 때문에 광전변환층(13)의 내부에 생성한 전자가, 제2 전극(12)을 향하여 이동하는 일은 없다. 광전변환의 시간 경과에 수반하여, 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 영역에서의 전위는, 보다 부측의 값이 된다.
전하 축적 기간의 후기에서, 리셋 동작이 이루어진다. 이에 의해, 제1 부유 확산 영역(FD1)의 전위가 리셋되고, 제1 부유 확산 영역(FD1)의 전위는 전원의 전위(VDD)가 된다.
리셋 동작의 완료 후, 전하의 판독을 행한다. 즉, 전하 전송 기간에서, 구동 회로로부터, 제2 전극(12)에 전위(V21)가 인가되고, 전하 축적용 전극(14)에 전위(V22)가 인가된다. 여기서, V22 < V21로 한다. 이에 의해, 전하 축적용 전극(14)과 대향한 광전변환층(13)의 영역에 멈추어 있던 전자는, 제2 전극(12), 나아가서는, 제1 부유 확산 영역(FD1)으로 판독된다. 즉, 광전변환층(13)에 축적된 전하가 제어부에 판독된다.
이상으로, 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작이 완료된다.
제1 부유 확산 영역(FD1)에 전자가 판독된 후의 증폭 트랜지스터(TR1amp), 선택 트랜지스터(TR1sel)의 동작은, 종래의 이들의 트랜지스터의 동작과 같다. 또한, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다. 또한, 제1 부유 확산 영역(FD1)의 리셋 노이즈는, 종래와 마찬가지로, 상관 2중 샘플링(CDS, Correlated Double Sampling) 처리에 의해 제거할 수 있다.
이상과 같이, 실시례 7에서는, 제2 전극과 이간하여 배치되고, 또한, 절연막을 통하여 광전변환층과 대향하여 배치된 전하 축적용 전극이 구비되어 있기 때문에 광전변환부에 광이 조사되고, 광전변환부에서 광전변환될 때, 광전변환층과 절연막과 전하 축적용 전극에 의해 일종의 커패시터가 형성되어, 광전변환층의 전하를 축적할 수 있다. 그러므로, 노광 시작시, 전하 축적부를 완전 공핍화하여, 전하를 소거하는 것이 가능해진다. 그 결과, kTC 노이즈가 커지고, 랜덤 노이즈가 악화하고, 촬상 화질의 저하를 가져온다는 현상의 발생을 억제할 수 있다. 또한, 전 화소를 일제히 리셋할 수 있기 때문에 이른바 글로벌 셔터 기능을 실현할 수 있다.
실시례 7의 촬상 소자, 적층형 촬상 소자의 변형례의 등가 회로도를 도 34에 도시하는 바와 같이, 리셋·트랜지스터(TR1rst)의 타방의 소스/드레인 영역(51C)을 전원(VDD)에 접속하는 대신에, 접지하여도 좋다.
실시례 8
실시례 8은, 실시례 7의 변형이다. 도 35에 모식적인 일부 단면도를 도시하는 실시례 8의 촬상 소자, 적층형 촬상 소자는, 표면 조사형의 촬상 소자, 적층형 촬상 소자로서, 녹색광을 흡수하는 제1 타입의 녹색 광전변환층을 구비한 녹색광에 감도를 갖는 제1 타입의 실시례 7(실시례 1∼실시례 6)의 녹색광용 촬상 소자(제1 촬상 소자), 청색광을 흡수하는 제2 타입의 청색 광전변환층을 구비한 청색광에 감도를 갖는 제2 타입의 종래의 청색광용 촬상 소자(제2 촬상 소자), 적색광을 흡수하는 제2 타입의 적색 광전변환층을 구비한 적색광에 감도를 갖는 제2 타입의 종래의 적색광용 촬상 소자(제3 촬상 소자)의 3개의 촬상 소자가 적층된 구조를 갖는다. 여기서 적색광용 촬상 소자(제3 촬상 소자) 및 청색광용 촬상 소자(제2 촬상 소자)는, 반도체 기판(70) 내에 마련되어 있고, 제2 촬상 소자의 쪽이, 제3 촬상 소자보다도 광 입사측에 위치한다. 또한, 녹색광용 촬상 소자(제1 촬상 소자)는, 청색광용 촬상 소자(제2 촬상 소자)의 상방에 마련되어 있다.
반도체 기판(70)의 표면(70A)측에는, 실시례 7과 마찬가지로 제어부를 구성하는 각종 트랜지스터가 마련되어 있다. 이들의 트랜지스터는, 실질적으로 실시례 7에서 설명한 트랜지스터와 같은 구성, 구조로 할 수 있다. 또한, 반도체 기판(70)에는, 제2 촬상 소자, 제3 촬상 소자가 마련되어 있는데, 이들의 촬상 소자도, 실질적으로 실시례 7에서 설명한 제2 촬상 소자, 제3 촬상 소자와 같은 구성, 구조로 할 수 있다.
반도체 기판(70)의 표면(70A)의 위에는, 층간 절연층(77, 78)이 형성되어 있고, 층간 절연층(78)의 위에, 실시례 7의 촬상 소자를 구성하는 광전변환부(제2 전극(12) 등, 광전변환층(13) 및 제1 전극(11)) 및 전하 축적용 전극(14) 등이 마련되어 있다.
이와 같이, 표면 조사형인 점을 제외하고, 실시례 8의 촬상 소자, 적층형 촬상 소자의 구성, 구조는, 실시례 7의 촬상 소자, 적층형 촬상 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에 상세한 설명은 생략한다. 또한, 실시례 8의 촬상 소자의 구성, 구조를 실시례 1∼실시례 6에서 설명한 촬상 소자에 적용할 수 있다.
실시례 9
실시례 9는, 실시례 7 및 실시례 8의 변형이다.
도 36에 모식적인 일부 단면도를 도시하는 실시례 9의 촬상 소자, 적층형 촬상 소자는, 이면 조사형의 촬상 소자, 적층형 촬상 소자로서, 제1 타입의 실시례 7(실시례 1∼실시례 6)의 제1 촬상 소자 및 제2 타입의 제2 촬상 소자의 2개의 촬상 소자가 적층된 구조를 갖는다. 또한, 도 37에 모식적인 일부 단면도를 도시하는 실시례 9의 촬상 소자, 적층형 촬상 소자의 변형례는, 표면 조사형의 촬상 소자, 적층형 촬상 소자로서, 제1 타입의 실시례 7(실시례 1∼실시례 6)의 제1 촬상 소자 및 제2 타입의 제2 촬상 소자의 2개의 촬상 소자가 적층된 구조를 갖는다. 여기서, 제1 촬상 소자는 원색의 광을 흡수하고, 제2 촬상 소자는 보색의 광을 흡수한다. 또는 또한, 제1 촬상 소자는 백색의 광을 흡수하고, 제2 촬상 소자는 적외선을 흡수한다.
도 38에 모식적인 일부 단면도를 도시하는 실시례 9의 촬상 소자의 변형례는, 이면 조사형의 촬상 소자로서, 제1 타입의 실시례 7(실시례 1∼실시례 6)의 제1 촬상 소자로 구성되어 있다. 또한, 도 39에 모식적인 일부 단면도를 도시하는 실시례 9의 촬상 소자의 변형례는, 표면 조사형의 촬상 소자로서, 제1 타입의 실시례 7(실시례 1∼실시례 6)의 제1 촬상 소자로 구성되어 있다. 여기서, 제1 촬상 소자는, 적색광을 흡수하는 촬상 소자, 녹색광을 흡수하는 촬상 소자, 청색광을 흡수하는 촬상 소자의 3종류의 촬상 소자로 구성되어 있다. 나아가서는, 이들 촬상 소자의 복수로부터, 본 개시의 제1의 양태에 관한 고체 촬상 장치가 구성된다. 복수의 이들 촬상 소자의 배치로서, 베이어 배열을 들 수 있다. 각 촬상 소자의 광 입사측에는, 필요에 응하여, 청색, 녹색, 적색의 분광을 행하기 위한 컬러 필터가 배설되어 있다.
실시례 9의 촬상 소자의 구성, 구조를 실시례 1∼실시례 6에서 설명한 촬상 소자에 적용할 수 있다.
실시례 10
실시례 10은, 실시례 7∼실시례 9의 변형이고, 전송 제어용 전극(전하 전송 전극)을 구비한 촬상 소자에 관한 것이다. 실시례 10의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도를 도 40에 도시하고, 실시례 10의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 41 및 도 42에 도시하고, 실시례 10의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 43 및 도 44에 도시한다. 또한, 실시례 10의 촬상 소자를 구성하는 제2 전극 및 전하 축적용 전극 등의 모식적인 배치도를 도 32B에 도시한다.
실시례 10의 촬상 소자, 적층형 촬상 소자에서는, 제2 전극(12)과 전하 축적용 전극(14) 사이에, 제2 전극(12) 및 전하 축적용 전극(14)과 이간하여 배치되고, 또한, 절연막(82)을 통하여 광전변환층(13)과 대향하여 배치된 전송 제어용 전극(전하 전송 전극)(15)을 또한 구비하고 있다. 전송 제어용 전극(15)은, 층간 절연층(81) 내에 마련된 접속구멍(68B), 패드부(68A) 및 배선(VOT)을 통하여, 구동 회로를 구성하는 화소 구동 회로에 접속되어 있다. 또한, 층간 절연층(81)보다 하방에 위치하는 각종의 촬상 소자 구성 요소를 도면을 간소화하기 위해, 편의상, 종합하고, 참조 번호 91로 나타낸다.
이하, 도 43, 도 44를 참조하여, 실시례 10의 촬상 소자(제1 촬상 소자)의 동작을 설명한다. 또한, 도 43과 도 44에서는, 특히, 전하 축적용 전극(14)에 인가되는 전위 및 점(PB)에서의 전위의 값이 상위하고 있다.
전하 축적 기간에서, 구동 회로로부터, 제2 전극(12)에 전위(V11)가 인가되고, 전하 축적용 전극(14)에 전위(V12)가 인가되고, 전송 제어용 전극(15)에 전위(V13)가 인가된다. 광전변환층(13)에 입사된 광에 의해 광전변환층(13)에서 광전변환이 생긴다. 광전변환에 의해 생성한 정공은, 제1 전극(11)으로부터 배선(VOU)을 통하여 구동 회로로 송출된다. 한편, 제2 전극(12)의 전위를 제1 전극(11)의 전위보다도 높게 하였기 때문에 즉, 예를 들면, 제2 전극(12)에 정의 전위가 인가되고, 제1 전극(11)에 부의 전위가 인가된다고 하였기 때문에 V12 > V13(예를 들면, V12 > V11 > V13, 또는, V11 > V12 > V13)로 한다. 이에 의해, 광전변환에 의해 생성한 전자는, 전하 축적용 전극(14)에 끌어당겨지고, 전하 축적용 전극(14)과 대향한 광전변환층(13)의 영역에 멈춘다. 즉, 광전변환층(13)에 전하가 축적된다. V12 > V13이기 때문에 광전변환층(13)의 내부에 생성한 전자가, 제2 전극(12)을 향하여 이동하는 것을 확실하게 방지할 수 있다. 광전변환의 시간 경과에 수반하고, 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 영역에서의 전위는, 보다 부측의 값으로 된다.
전하 축적 기간의 후기에서, 리셋 동작이 이루어진다. 이에 의해, 제1 부유 확산 영역(FD1)의 전위가 리셋되고, 제1 부유 확산 영역(FD1)의 전위는 전원의 전위(VDD)가 된다.
리셋 동작의 완료 후, 전하의 판독을 행한다. 즉, 전하 전송 기간에서, 구동 회로로부터, 제2 전극(12)에 전위(V21)가 인가되고, 전하 축적용 전극(14)에 전위(V22)가 인가되고, 전송 제어용 전극(15)에 전위(V23)가 인가된다. 여기서, V22 ≤ V23 ≤V21로 한다. 이에 의해, 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 영역에 멈추어 있던 전자는, 제2 전극(12), 나아가서는, 제1 부유 확산 영역(FD1)으로 확실하게 판독된다. 즉, 광전변환층(13)에 축적된 전하가 제어부에 판독된다.
이상으로, 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작이 완료된다.
제1 부유 확산 영역(FD1)에 전자가 판독된 후의 증폭 트랜지스터(TR1amp), 선택 트랜지스터(TR1sel)의 동작은, 종래의 이들의 트랜지스터의 동작과 같다. 또한, 예를 들면, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다.
실시례 10의 촬상 소자의 구성, 구조를 실시례 1∼실시례 6에서 설명한 촬상 소자에 적용할 수 있다.
실시례 11
실시례 11은, 실시례 7∼실시례 10의 변형이고, 전하 배출 전극을 구비한 촬상 소자에 관한 것이다. 실시례 11의 촬상 소자, 적층형 촬상 소자의 일부분의 모식적인 일부 단면도를 도 45에 도시한다.
실시례 11의 촬상 소자, 적층형 촬상 소자에서는, 접속부(69)를 통하여 광전변환층(13)에 접속되고, 제2 전극(12) 및 전하 축적용 전극(14)과 이간하여 배치된 전하 배출 전극(16)을 또한 구비하고 있다. 여기서, 전하 배출 전극(16)은, 제2 전극(12) 및 전하 축적용 전극(14), 나아가서는, 반도체층(70)의 상방에 마련된 각종 트랜지스터를 둘러싸도록(즉, 액자형상으로) 배치되어 있다. 전하 배출 전극(16)은, 구동 회로를 구성하는 화소 구동 회로에 접속되어 있다. 접속부(69) 내에는, 광전변환층(13)이 연재되어 있다. 즉, 광전변환층(13)은, 절연막(82)에 마련된 제2 개구부(84A) 내를 연재되고, 전하 배출 전극(16)과 접속되어 있다. 전하 배출 전극(16)은, 복수의 촬상 소자에서 공유화(공통화)되어 있다.
실시례 11에서는, 전하 축적 기간에서, 구동 회로로부터, 제2 전극(12)에 전위(V11)가 인가되고, 전하 축적용 전극(14)에 전위(V12)가 인가되고, 전하 배출 전극(16)에 전위(V14)가 인가되고, 광전변환층(13)에 전하가 축적된다. 광전변환층(13)에 입사된 광에 의해 광전변환층(13)에서 광전변환이 생긴다. 광전변환에 의해 생성한 정공은, 제1 전극(11)으로부터 배선(VOU)을 통하여 구동 회로로 송출된다. 한편, 제2 전극(12)의 전위를 제1 전극(11)의 전위보다도 높게 하였기 때문에 즉, 예를 들면, 제2 전극(12)에 정의 전위가 인가되고, 제1 전극(11)에 부의 전위가 인가된다고 하였기 때문에 V14 > V11(예를 들면, V12 > V14 > V11)로 한다. 이에 의해, 광전변환에 의해 생성한 전자는, 전하 축적용 전극(14)에 끌어당겨지고, 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 영역에 멈추고, 제2 전극(12)을 향하여 이동하는 것을 확실하게 방지할 수 있다. 단, 전하 축적용 전극(14)에 의한 끌어당김이 충분하지 않고, 또는 또한, 광전변환층(13)에 완전히 축적되지 않은 전자(이른바 오버플로우한 전자)는, 전하 배출 전극(16)을 경유하여, 구동 회로에 송출된다.
전하 축적 기간의 후기에서, 리셋 동작이 이루어진다. 이에 의해, 제1 부유 확산 영역(FD1)의 전위가 리셋되고, 제1 부유 확산 영역(FD1)의 전위는 전원의 전위(VDD)가 된다.
리셋 동작의 완료 후, 전하의 판독을 행한다. 즉, 전하 전송 기간에서, 구동 회로로부터, 제2 전극(12)에 전위(V21)가 인가되고, 전하 축적용 전극(14)에 전위(V22)가 인가되고, 전하 배출 전극(16)에 전위(V24)가 인가된다. 여기서, V24 < V21(예를 들면, V24 < V22 < V21)로 한다. 이에 의해, 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 영역에 멈추어 있던 전자는, 제2 전극(12), 나아가서는, 제1 부유 확산 영역(FD1)으로 확실하게 판독된다. 즉, 광전변환층(13)에 축적된 전하가 제어부에 판독된다.
이상으로, 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작이 완료된다.
제1 부유 확산 영역(FD1)에 전자가 판독된 후의 증폭 트랜지스터(TR1amp), 선택 트랜지스터(TR1sel)의 동작은, 종래의 이들의 트랜지스터의 동작과 같다. 또한, 예를 들면, 제2 촬상 소자, 제3 촬상 소자의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작은, 종래의 전하 축적, 리셋 동작, 전하 전송이라는 일련의 동작과 마찬가지이다.
실시례 11에서는, 이른바 오버플로우한 전자는 전하 배출 전극(16)을 경유하여 구동 회로에 송출되기 때문에 인접 화소의 전하 축적부로의 누입을 억제할 수 있고, 블루밍의 발생을 억제할 수 있다. 그리고, 이에 의해, 촬상 소자의 촬상 성능을 향상시킬 수 있다. 또한, 실시례 11의 촬상 소자의 구성, 구조를 실시례 1∼실시례 6에서 설명한 촬상 소자에 적용할 수 있다.
실시례 12
실시례 12는, 실시례 7∼실시례 11의 변형이고, 복수의 전하 축적용 전극 세그먼트를 구비한 촬상 소자에 관한 것이다.
실시례 12의 촬상 소자의 일부분의 모식적인 일부 단면도를 도 46에 도시하고, 실시례 12의 촬상 소자, 적층형 촬상 소자의 등가 회로도를 도 47 및 도 48에 도시하고, 실시례 12의 촬상 소자의 동작시의 각 부위에서의 전위의 상태를 모식적으로 도 49, 도 50에 도시한다. 또한, 실시례 12의 촬상 소자를 구성하는 제2 전극 및 전하 축적용 전극 등의 모식적인 배치도를 도 32C에 도시한다.
실시례 12에서, 전하 축적용 전극(14)은, 복수의 전하 축적용 전극 세그먼트(14A, 14B, 14C)로 구성되어 있다. 전하 축적용 전극 세그먼트의 수는, 2 이상이면 좋고, 실시례 12에서는 「3」으로 하였다. 그리고, 실시례 12의 촬상 소자, 적층형 촬상 소자에서는, 제2 전극(12)의 전위가 제1 전극(11)의 전위보다도 높기 때문에 즉, 예를 들면, 제2 전극(12)에 정의 전위가 인가되고, 제1 전극(11)에 부의 전위가 인가되기 때문에 전하 전송 기간에서, 제2 전극(12)에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트(14A)에 인가되는 전위는, 제2 전극(12)에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트(14C)에 인가되는 전위보다도 높다. 이와 같이, 전하 축적용 전극(14)에 전위 구배를 부여함으로써, 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 영역에 멈추어 있던 전자는, 제2 전극(12), 나아가서는, 제1 부유 확산 영역(FD1)으로 한층 확실하게 판독된다. 즉, 광전변환층(13)에 축적된 전하가 제어부에 판독된다.
도 49에 도시하는 예에서는, 전하 전송 기간에서, 전하 축적용 전극 세그먼트(14C)의 전위 < 전하 축적용 전극 세그먼트(14B)의 전위 < 전하 축적용 전극 세그먼트(14A)의 전위로 함으로써, 광전변환층(13)의 영역에 멈추어 있던 전자를 일제히, 제1 부유 확산 영역(FD1)으로 판독한다. 한편, 도 50에 도시하는 예에서는, 전하 전송 기간에서, 전하 축적용 전극 세그먼트(14C)의 전위, 전하 축적용 전극 세그먼트(14B)의 전위, 전하 축적용 전극 세그먼트(14A)의 전위를 점차로 변화시킴으로써(즉, 계단형상 또는 슬로프형상으로 변화시킴으로써), 전하 축적용 전극 세그먼트(14C)와 대향하는 광전변환층(13)의 영역에 멈추어 있던 전자를 전하 축적용 전극 세그먼트(14B)와 대향하는 광전변환층(13)의 영역으로 이동시키고, 뒤이어, 전하 축적용 전극 세그먼트(14B)와 대향하는 광전변환층(13)의 영역에 멈추어 있던 전자를 전하 축적용 전극 세그먼트(14A)와 대향하는 광전변환층(13)의 영역으로 이동시키고, 뒤이어, 전하 축적용 전극 세그먼트(14A)와 대향하는 광전변환층(13)의 영역에 멈추어 있던 전자를 제1 부유 확산 영역(FD1)으로 확실하게 판독한다.
실시례 12의 촬상 소자의 구성, 구조를 실시례 1∼실시례 6에서 설명한 촬상 소자에 적용할 수 있다.
이상, 본 개시를 바람직한 실시례에 의거하여 설명하였지만, 본 개시는 이들의 실시례로 한정되는 것이 아니다. 실시례에서 설명한 촬상 소자, 적층형 촬상 소자, 고체 촬상 장치의 구조나 구성, 제조 조건, 제조 방법, 사용한 재료는 예시이고, 적절히 변경할 수 있다. 하나의 촬상 소자에 하나의 부유 확산 영역을 마련하는 형태뿐만 아니라, 복수의 촬상 소자에 대해 하나의 부유 확산 영역을 마련하는 형태로 할 수도 있다. 즉, 전하 전송 기간의 타이밍을 적절하게 제어함으로써, 복수의 촬상 소자가 하나의 부유 확산 영역을 공유하는 것이 가능해진다. 그리고, 이 경우, 복수의 촬상 소자가 하나의 콘택트 홀부를 공유하는 것도 가능해진다. 경우에 따라서는, 반도체층의 상방에 형성되는 트랜지스터의 채널 형성 영역을 구성하는 재료를 광전변환층을 구성하는 재료와 다르게 하여도 좋다.
도 51에, 예를 들면, 실시례 7에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도시하는 바와 같이, 제2 전극(12)은, 절연막(82)에 마련된 개구부(84A) 내를 연재되고, 광전변환층(13)과 접속되어 있는 구성으로 할 수도 있다.
또는 또한, 도 52에, 예를 들면, 실시례 7에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도시하고, 도 53A에 제2 전극의 부분 등의 확대된 모식적인 일부 단면도를 도시하는 바와 같이, 제2 전극(12)의 정상면의 연부는 절연막(82)으로 덮여 있고, 개구부(84B)의 저면에는 제2 전극(12)이 노출하고 있고, 제2 전극(12)의 정상면과 접하는 절연막(82)의 면을 제1면(82a), 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 부분과 접하는 절연막(82)의 면을 제2면(82b)으로 하였을 때, 개구부(84B)의 측면은, 제1면(82a)으로부터 제2면(82b)을 향하여 넓어지는 경사를 갖는다. 이와 같이, 개구부(84B)의 측면에 경사를 붙임으로써, 광전변환층(13)부터 제2 전극(12)으로의 전하의 이동이 보다 원활하게 된다. 또한, 도 53A에 도시한 예에서는, 개구부(84B)의 축선을 중심으로 하여, 개구부(84B)의 측면은 회전 대칭이지만, 도 53B에 도시하는 바와 같이, 제1면(82a)부터 제2면(82b)을 향하여 넓어지는 경사를 갖는 개구부(84C)의 측면이 전하 축적용 전극(14)측에 위치하도록, 개구부(84C)를 마련하여도 좋다. 이에 의해, 개구부(84C)를 끼우고 전하 축적용 전극(14)과는 반대측의 광전변환층(13)의 부분부터의 전하의 이동이 행하여지기 어렵다 된다. 또한, 개구부(84B)의 측면은, 제1면(82a)부터 제2면(82b)을 향하여 넓어지는 경사를 갖지만, 제2면(82b)에서의 개구부(84B)의 측면의 연부는, 도 53A에 도시한 바와 같이, 제2 전극(12)의 연부보다도 외측에 위치하여도 좋고, 도 53C에 도시하는 바와 같이, 제2 전극(12)의 연부보다도 내측에 위치하여도 좋다. 전자의 구성을 채용함으로써, 전하의 전송이 한층 용이해지고, 후자의 구성을 채용함으로써, 개구부의 형성시의 형상 편차를 작게 할 수 있다.
이들의 개구부(84B, 84C)는, 절연막에 개구부를 에칭법에 의거하여 형성할 때에 형성하는 레지스트 재료로 이루어지는 에칭용 마스크를 리플로우함으로써, 에칭용 마스크의 개구 측면에 경사를 붙이고, 이 에칭용 마스크를 이용하여 절연막(82)을 에칭함으로써, 형성할 수 있다.
또는 또한, 실시례 11에서 설명한 전하 배출 전극(16)에 관한 것으로, 도 54에 도시하는 바와 같이, 광전변환층(13)은, 절연막(82)에 마련된 제2 개구부(85A) 내를 연재되고, 전하 배출 전극(16)과 접속되어 있고, 전하 배출 전극(16)의 정상면의 연부는 절연막(82)으로 덮여 있고, 제2 개구부(85A)의 저면에는 전하 배출 전극(16)이 노출하고 있고, 전하 배출 전극(16)의 정상면과 접하는 절연막(82)의 면을 제3면(82c), 전하 축적용 전극(14)과 대향하는 광전변환층(13)의 부분과 접하는 절연막(82)의 면을 제2면(82b)으로 하였을 때, 제2 개구부(85A)의 측면은, 제3면(82c)으로부터 제2면(82b)을 향하여 넓어지는 경사를 갖는 형태로 할 수 있다.
또한, 도 55에, 예를 들면, 실시례 7에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도시하는 바와 같이, 제1 전극(11)의측부터 광이 입사하고, 제1 전극(11) 가까이의 광 입사측에는 차광층(92)이 형성되어 있는 구성으로 할 수도 있다. 또한, 광전변환층보다도 광 입사측에 마련된 각종 배선을 차광층으로서 기능시킬 수도 있다.
또한, 도 55에 도시한 예에서는, 차광층(92)은, 제1 전극(11)의 상방에 형성되어 있지만, 즉, 제1 전극(11) 가까이의 광 입사측으로서, 제2 전극(12)의 상방에 차광층(92)이 형성되어 있지만, 도 56에 도시하는 바와 같이, 제1 전극(11)의 광 입사측의 면의 위에 배설되어도 좋다. 또한, 경우에 따라서는, 도 57에 도시하는 바와 같이, 제1 전극(11)에 차광층(92)이 형성되어 있어도 좋다.
또는 또한, 제1 전극(11)측부터 광이 입사하고, 제2 전극(12)에는 광이 입사하지 않는 구조로 할 수도 있다. 구체적으로는, 도 55에 도시한 바와 같이, 제1 전극(11) 가까이의 광 입사측으로서, 제2 전극(12)의 상방에는 차광층(92)이 형성되어 있다. 또는 또한, 도 59에 도시하는 바와 같이, 전하 축적용 전극(14) 및 제1 전극(11)의 상방에는 온 칩·마이크로·렌즈(90)가 마련되어 있고, 온 칩·마이크로·렌즈(90)에 입사하는 광은, 전하 축적용 전극(14)에 집광되고, 제2 전극(12)에는 도달하지 않는 구조로 할 수도 있다. 또한, 실시례 10에서 설명한 바와 같이, 전송 제어용 전극(15)이 마련되어 있는 경우, 제2 전극(12) 및 전송 제어용 전극(15)에는 광이 입사하지 않는 형태로 할 수 있고, 구체적으로는, 도 58에 도시하는 바와 같이, 제2 전극(12) 및 전송 제어용 전극(15)의 상방에는 차광층(92)이 형성되어 있는 구조로 할 수도 있다. 또는 또한, 온 칩·마이크로·렌즈(90)에 입사하는 광은, 제2 전극(12) 및 전송 제어용 전극(15)에는 도달하지 않는 구조로 할 수도 있다.
이러한 구성, 구조를 채용함으로써, 또는 또한, 전하 축적용 전극(14)의 상방에 위치하는 광전변환층(13)의 부분에만 광이 입사하도록 차광층(92)을 마련하고, 또는 또한, 온 칩·마이크로·렌즈(90)를 설계함으로써, 제2 전극(12)의 상방(또는, 제2 전극(12) 및 전송 제어용 전극(15)의 상방)에 위치하는 광전변환층(13)의 부분은 광전변환에 기여하지 않게 되기 때문에 전 화소를 보다 확실하게 일제히 리셋할 수 있고, 글로벌 셔터 기능을 한층 용이하게 실현할 수 있다. 즉, 이들의 구성, 구조를 갖는 촬상 소자를 복수 구비한 고체 촬상 장치의 구동 방법에서는,
모든 촬상 소자에서, 일제히, 광전변환층(13)에 전하를 축적하면서, 제2 전극(12)에서의 전하를 계(系) 외에 배출하고, 그 후,
모든 촬상 소자에서, 일제히, 광전변환층(13)에 축적된 전하를 제2 전극(12)에 전송하고, 전송 완료 후, 순차적으로, 각 촬상 소자에서 제2 전극(12)에 전송된 전하를 판독하는 각 공정을 반복한다.
또한, 이와 같은 차광층(92)에 의해, 반도체층의 상방에 형성된 각종 트랜지스터(특히, 채널 형성 영역)에 광이 입사하지 않는 구조로 할 수 있고, 또는 또한, 온 칩·마이크로·렌즈(90)에 입사하는 광이, 반도체층의 상방에 형성된 각종 트랜지스터(특히, 채널 형성 영역)에는 도달하지 않는 구조로 할 수도 있다. 그리고, 이에 의해, 반도체층의 상방에 형성된 각종의 트랜지스터의 동작의 안정화를 도모할 수 있다.
광전변환층은 1층으로의 구성으로 한정되지 않는다. 예를 들면, 실시례 7에서 설명한 촬상 소자, 적층형 촬상 소자의 변형례를 도 60에 도시하는 바와 같이, 광전변환층(13)을 예를 들면, IGZO로 이루어지는 하층 반도체층(13a)과, 실시례 7에서 설명한 광전변환층(13)을 구성하는 재료로 이루어지는 상층 광전변환층(13b)의 적층 구조로 할 수도 있다. 이와 같이 하층 반도체층(13a)을 마련함으로써, 전하 축적시의 재결합을 방지할 수 있고, 광전변환층(13)에 축적한 전하의 제2 전극(12)에의 전송 효율을 증가시킬 수 있고, 암전류의 생성을 억제할 수 있다. 또한, 실시례 10의 변형례로서, 도 61에 도시하는 바와 같이, 제2 전극(12)에 가장 가까운 위치부터 전하 축적용 전극(14)을 향하여, 복수의 전송 제어용 전극을 마련하여도 좋다. 또한, 도 61에는, 2개의 전송 제어용 전극(15A, 15B)을 마련한 예를 도시하였다.
도 62 및 도 63에 등가 회로도를 도시하는 바와 같이, 본 개시의 촬상 소자는, 변환 효율 전환 트랜지스터를 구비하고 있어도 좋다.
이상에 설명한 각종의 변형례는, 실시례 7 이외의 실시례에 대해서도 적용할 수 있음은 말할 것도 없다.
실시례에서는, 전자를 신호 전하로 하고 있고, 반도체 기판에 형성된 광전변환층의 도전형을 n형으로 하였지만, 정공을 신호 전하로 하는 고체 촬상 장치에도 적용할 수 있다. 이 경우에는, 각 반도체 영역을 반대의 도전형의 반도체 영역으로 구성하면 좋고, 반도체 기판에 형성된 광전변환층의 도전형은 p형으로 하면 좋다.
또한, 실시례에서는, 입사광량에 응한 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬형상으로 배치되어 이루어지는 CMOS형 고체 촬상 장치에 적용한 경우를 예로 들어 설명하였지만, CMOS형 고체 촬상 장치로의 적용으로 한정되는 것이 아니고, CCD형 고체 촬상 장치에 적용할 수도 있다. 후자의 경우, 신호 전하는, CCD형 구조의 수직 전송 레지스터에 의해 수직 방향으로 전송되고, 수평 전송 레지스터에 의해 수평 방향으로 전송되고, 증폭됨에 의해 화소 신호(화상 신호)가 출력된다. 또한, 화소가 2차원 매트릭스형상으로 형성되고, 화소열마다 칼럼 신호 처리 회로를 배치하여 이루어지는 칼럼 방식의 고체 촬상 장치 전반으로 한정하는 것도 아니다. 나아가서는, 경우에 따라서는, 선택 트랜지스터를 생략할 수도 있다.
나아가서는, 본 개시의 촬상 소자, 적층형 촬상 소자는, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치로의 적용으로 한하지 않고, 적외선이나 X선, 또는, 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에도 적용 가능하다. 또한, 광의로는, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상한 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
나아가서는, 촬상 영역의 각 단위 화소를 행 단위로 차례로 주사하여 각 단위 화소로부터 화소 신호를 판독한 고체 촬상 장치로 한정되는 것이 아니다. 화소 단위로 임의의 화소를 선택하여, 선택 화소로부터 화소 단위로 화소 신호를 판독한 X-Y 어드레스형의 고체 촬상 장치에 대해서도 적용 가능하다. 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 촬상 영역과, 구동 회로 또는 광학계를 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 고체 촬상 장치에의 적용으로 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기를 가리킨다. 전자 기기에 탑재된 모듈형상의 형태, 즉, 카메라 모듈을 촬상 장치로 하는 경우도 있다.
본 개시의 촬상 소자, 적층형 촬상 소자로 구성된 고체 촬상 장치(201)를 전자 기기(카메라)(200)에 이용한 예를 도 64에 개념도로서 도시한다. 전자 기기(200)는, 고체 촬상 장치(201), 광학 렌즈(210), 셔터 장치(211), 구동 회로(212) 및 신호 처리 회로(213)를 갖는다. 광학 렌즈(210)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(201)의 촬상면상에 결상시킨다. 이에 의해 고체 촬상 장치(201) 내에, 일정 기간, 신호 전하가 축적된다. 셔터 장치(211)는, 고체 촬상 장치(201)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(212)는, 고체 촬상 장치(201)의 전송 동작 등 및 셔터 장치(211)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(212)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(201)의 신호 전송을 행한다. 신호 처리 회로(213)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는, 모니터에 출력된다. 이와 같은 전자 기기(200)에서는, 고체 촬상 장치(201)에서의 화소 사이즈의 미세화 및 전송 효율의 향상을 달성할 수 있기 때문에 화소 특성의 향상이 도모된 전자 기기(200)를 얻을 수 있다. 고체 촬상 장치(201)를 적용할 수 있는 전자 기기(200)로서는, 카메라로 한정되는 것이 아니고, 디지털 스틸 카메라, 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
또한, 본 개시는, 이하와 같은 구성을 취할 수도 있다.
[A01] ≪촬상 소자···제1의 양태≫
적어도, 광전변환부, 제1 트랜지스터 및 제2 트랜지스터를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층,
광전변환층의 제1면에 접하여 마련된 제1 전극 및
광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
또한,
광전변환층부터 연재되는 제1 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제1 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제3 전극 및
제1 광전변환층 연재부의 제2면에 접하여 마련된 제4 전극을 구비하고 있고,
제1 트랜지스터는, 일방의 소스/드레인부로서 기능하는 제2 전극, 게이트부로서 기능하는 제3 전극, 타방의 소스/드레인부로서 기능하고, 전원부에 접속된 제4 전극 및 채널 형성 영역으로서 기능하는 제1 광전변환층 연재부로 이루어지고,
제2 트랜지스터의 게이트부는, 제2 전극에 접속되어 있고,
제2 트랜지스터의 일방의 소스/드레인부는, 전원부에 접속되어 있는 촬상 소자.
[A02] 또한, 제3 트랜지스터를 구비하고 있고,
제3 트랜지스터의 일방의 소스/드레인부는, 제2 트랜지스터의 타방의 소스/드레인부에 접속되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 신호선에 접속되어 있는 [A01]에 기재된 촬상 소자.
[A03] 광전변환층은, 유기 광전변환 재료로 이루어지는 [A01] 또는 [A02]에 기재된 촬상 소자.
[A04] 적어도 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 [A01] 또는 [A02]에 기재된 촬상 소자.
[A05] 광전변환층 및 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 [A04]에 기재된 촬상 소자.
[A06] 하층 반도체층을 구성하는 반도체 재료는, 3.0eV 이상의 밴드 갭 에너지를 갖는 [A04] 또는 [A05]에 기재된 촬상 소자.
[A07] 제1 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 [A01] 내지 [A06]의 어느 한 항에 기재된 촬상 소자.
[A08] 반도체층을 또한 구비하고 있고,
제2 트랜지스터 및 제3 트랜지스터는, 반도체층에 형성되어 있고,
광전변환부 및 제1 트랜지스터는, 반도체층의 상방에 형성되어 있고,
제2 트랜지스터의 게이트부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있는 [A02] 및 [A02]를 인용하는 [A03] 내지 [A07]의 어느 한 항에 기재된 촬상 소자.
[A09] 광전변환층부터 연재되는 제2 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제2 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제2 전극 연재부 및
제2 광전변환층 연재부의 제2면에 접하여 마련된 제5 전극 및 제6 전극을
또한 구비하고 있고,
제2 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
제2 트랜지스터의 게이트부는, 제2 전극에 접속되는 대신에, 제2 전극 연재부로 구성되어 있고,
제2 트랜지스터의 일방의 소스/드레인부는, 제5 전극으로 구성되어 있고,
제2 트랜지스터의 타방의 소스/드레인부는, 제6 전극으로 구성되어 있고, 또한, 제2 콘택트 홀부를 통하여, 제3 트랜지스터의 일방의 소스/드레인부에 접속되어 있는 [A08]에 기재된 촬상 소자.
[A10] 제2 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 [A09]에 기재된 촬상 소자.
[A11] 광전변환층부터 연재되는 제3 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제3 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제7 전극 및
제3 광전변환층 연재부의 제2면에 접하여 마련된 제8 전극을 또한 구비하고 있고,
제3 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
제3 트랜지스터의 일방의 소스/드레인부는, 제2 콘택트 홀부를 통하여 제6 전극에 접속되는 대신에, 제6 전극과 공통이고,
제3 트랜지스터의 게이트부는, 제7 전극으로 구성되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 제8 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부를 통하여 신호선에 접속되어 있는 [A09] 또는 [A10]에 기재된 촬상 소자.
[A12] 제3 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 [A11]에 기재된 촬상 소자.
[A13] ≪촬상 소자···제2의 양태≫
적어도, 광전변환부, 제2 트랜지스터 및 제3 트랜지스터를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층,
광전변환층의 제1면에 접하여 마련된 제1 전극 및
광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
또한,
광전변환층부터 연재되는 제1 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제1 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제2 전극 연재부 및
제1 광전변환층 연재부의 제2면에 접하여 마련된 제3 전극 및 제4 전극을 구비하고 있고,
제2 트랜지스터는, 일방의 소스/드레인부로서 기능하고, 전원부에 접속된 제3 전극, 게이트부로서 기능하는 제2 전극 연재부, 타방의 소스/드레인부로서 기능하는 제4 전극 및 채널 형성 영역으로서 기능하는 제1 광전변환층 연재부로 이루어지고,
제3 트랜지스터의 일방의 소스/드레인부는, 제4 전극에 접속되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 신호선에 접속되어 있는 촬상 소자.
[A14] 또한, 제1 트랜지스터를 구비하고 있고,
제1 트랜지스터의 일방의 소스/드레인부는, 제2 전극에 접속되어 있고,
제1 트랜지스터의 타방의 소스/드레인부는, 전원부에 접속되어 있는 [A13]에 기재된 촬상 소자.
[A15] 반도체층을 또한 구비하고 있고,
제1 트랜지스터 및 제3 트랜지스터는, 반도체층에 형성되어 있고,
광전변환부 및 제2 트랜지스터는, 반도체층의 상방에 형성되어 있고,
제1 트랜지스터의 일방의 소스/드레인부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있고,
제3 트랜지스터의 일방의 소스/드레인부는, 제2 콘택트 홀부를 통하여, 제4 전극에 접속되어 있는 [A14]에 기재된 촬상 소자.
[A16] 광전변환층부터 연재되는 제2 광전변환층 연재부,
광전변환층의 제2면과 같은 측의 제2 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제5 전극 및
제2 광전변환층 연재부의 제2면에 접하여 마련된 제6 전극을 또한 구비하고 있고,
제3 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
제3 트랜지스터의 일방의 소스/드레인부는, 제2 콘택트 홀부를 통하여 제4 전극에 접속되는 대신에, 제4 전극과 공통이고,
제3 트랜지스터의 게이트부는, 제5 전극으로 구성되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 제6 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부를 통하여 신호선에 접속되어 있는 [A15]에 기재된 촬상 소자.
[A17] ≪촬상 소자···제3의 양태≫
적어도, 광전변환부, 제2 트랜지스터 및 제3 트랜지스터를 구비한 촬상 소자로서,
광전변환부는,
제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측부터 광이 입사하는 광전변환층,
광전변환층의 제1면에 접하여 마련된 제1 전극 및
광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
또한,
광전변환층과 같은 재료로 구성되고, 광전변환층과 이간하여 마련된 채널 형성 영역,
광전변환층의 제2면과 같은 측의 채널 형성 영역의 면에, 절연막을 통하여 대향하여 형성된 제4 전극 및
광전변환층의 제2면과 같은 측의 채널 형성 영역 연재부의 면에 접하여 마련된 제3 전극 및 제5 전극을 구비하고 있고,
제2 트랜지스터의 게이트부는, 제2 전극에 접속되어 있고,
제2 트랜지스터의 일방의 소스/드레인부는, 전원부에 접속되어 있고,
제2 트랜지스터의 타방의 소스/드레인부는, 제3 트랜지스터의 일방의 소스/드레인부를 구성하는 제3 전극에 접속되어 있고,
제3 트랜지스터의 게이트부는, 제4 전극으로 구성되어 있고,
제3 트랜지스터의 타방의 소스/드레인부를 구성하는 제5 전극은, 신호선에 접속되어 있는 촬상 소자.
[A18] 또한, 제1 트랜지스터를 구비하고 있고,
제1 트랜지스터의 일방의 소스/드레인부는, 제2 전극에 접속되어 있고,
제1 트랜지스터의 타방의 소스/드레인부는, 전원부에 접속되어 있는 [A17]에 기재된 촬상 소자.
[A19] 반도체층을 또한 구비하고 있고,
제1 트랜지스터 및 제2 트랜지스터는, 반도체층에 형성되어 있고,
광전변환부 및 제3 트랜지스터는, 반도체층의 상방에 형성되어 있고,
제1 트랜지스터의 일방의 소스/드레인부 및 제2 트랜지스터의 게이트부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있고,
제2 트랜지스터의 타방의 소스/드레인부는, 제2 콘택트 홀부를 통하여, 제3 전극에 접속되어 있고,
제3 트랜지스터의 타방의 소스/드레인부는, 제3 콘택트 홀부를 통하여, 신호선에 접속되어 있는 [A18]에 기재된 촬상 소자.
[A20] 제1 전극측부터 광이 입사하고, 제1 전극 가까이의 광 입사측에는 차광층이 형성되어 있는 [A01] 내지 [A19]의 어느 한 항에 기재된 촬상 소자.
[A21] 제1 전극측부터 광이 입사하고, 적어도, 반도체층의 상방에 형성된 트랜지스터의 채널 형성 영역에는 광이 입사하지 않는 [A20]에 기재된 촬상 소자.
[A22] 제1 전극 가까이의 광 입사측으로서, 적어도, 반도체층의 상방에 형성된 트랜지스터의 채널 형성 영역의 상방에는 차광층이 형성되어 있는 [A21]에 기재된 촬상 소자.
[A23] 제2 전극의 상방에는 온 칩·마이크로·렌즈가 마련되어 있고,
온 칩·마이크로·렌즈에 입사하는 광은, 적어도, 반도체층의 상방에 형성된 트랜지스터의 채널 형성 영역에는 입사하지 않는 [A01] 내지 [A19]의 어느 한 항에 기재된 촬상 소자.
[B01] 광전변환부는, 또한, 제2 전극과 이간하여 배치되고, 또한, 절연막을 통하여 광전변환층과 대향하여 배치된 전하 축적용 전극을 구비하고 있는 [A01] 내지 [A23]의 어느 한 항에 기재된 촬상 소자.
[B02] 제2 전극은, 절연막에 마련된 개구부 내를 연재되고, 광전변환층과 접속되어 있는 [B01]에 기재된 촬상 소자.
[B03] 광전변환층은, 절연막에 마련된 개구부 내를 연재되고, 제2 전극과 접속되어 있는 [B01]에 기재된 촬상 소자.
[B04] 제2 전극의 정상면의 연부는 절연막으로 덮여 있고,
개구부의 저면에는 제2 전극이 노출하고 있고,
제2 전극의 정상면과 접하는 절연막의 면을 제1면, 전하 축적용 전극과 대향하는 광전변환층의 부분과 접하는 절연막의 면을 제2면으로 하였을 때, 개구부의 측면은, 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 [B03]에 기재된 촬상 소자.
[B05] 제1면부터 제2면을 향하여 넓어지는 경사를 갖는 개구부의 측면은, 전하 축적용 전극측에 위치하는 [B04]에 기재된 촬상 소자.
[B06] 반도체층에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제2 전극 및 전하 축적용 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제2 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 광전변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제2 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 광전변환층에 축적된 전하가 제2 전극을 경유하여 제어부에 판독되는 [B01] 내지 [B05]의 어느 한 항에 기재된 촬상 소자.
단, 제2 전극의 전위가 제1 전극보다 높은 경우,
V12 ≥ V11, 또한, V22 < V21
이고, 제2 전극의 전위가 제1 전극보다 낮은 경우,
V12 ≤ V11, 또한, V22 > V21 이다.
[B07] 제2 전극과 전하 축적용 전극 사이에, 제2 전극 및 전하 축적용 전극과 이간하여 배치되고, 또한, 절연막을 통하여 광전변환층과 대향하여 배치된 전송 제어용 전극을 또한 구비하고 있는 [B01] 내지 [B06]에 기재된 촬상 소자.
[B08] 반도체층에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제2 전극, 전하 축적용 전극 및 전송 제어용 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제2 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전송 제어용 전극에 전위(V13)가 인가되고, 광전변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제2 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전송 제어용 전극에 전위(V23)가 인가되고, 광전변환층에 축적된 전하가 제2 전극을 통하여 제어부에 판독되는 [B07]에 기재된 촬상 소자.
단, 제2 전극의 전위가 제1 전극보다 높은 경우,
V12 > V13, 또한, V22 ≤ V23 ≤ V21
이고, 제2 전극의 전위가 제1 전극보다 낮은 경우,
V12 < V13, 또한, V22 ≥ V23 ≥V21 이다.
[B09] 광전변환층에 접속되고, 제2 전극 및 전하 축적용 전극과 이간하여 배치된 전하 배출 전극을 또한 구비하고 있는 [B01] 내지 [B08]의 어느 한 항에 기재된 촬상 소자.
[B10] 전하 배출 전극은, 적어도 제2 전극 및 전하 축적용 전극을 둘러싸도록 배치되어 있는 [B09]에 기재된 촬상 소자.
[B11] 광전변환층은, 절연막에 마련된 제2 개구부 내를 연재되고, 전하 배출 전극과 접속되어 있고,
전하 배출 전극의 정상면의 연부는 절연막으로 덮여 있고,
제2 개구부의 저면에는 전하 배출 전극이 노출하고 있고,
전하 배출 전극의 정상면과 접하는 절연막의 면을 제3면, 전하 축적용 전극과 대향하는 광전변환층의 부분과 접하는 절연막의 면을 제2면으로 하였을 때, 제2 개구부의 측면은, 제3면부터 제2면을 향하여 넓어지는 경사를 갖는 [B09] 또는 [B10]에 기재된 촬상 소자.
[B12] 반도체층에 마련되고, 구동 회로를 갖는 제어부를 또한 구비하고 있고,
제2 전극, 전하 축적용 전극 및 전하 배출 전극은, 구동 회로에 접속되어 있고,
전하 축적 기간에서, 구동 회로로부터, 제2 전극에 전위(V11)가 인가되고, 전하 축적용 전극에 전위(V12)가 인가되고, 전하 배출 전극에 전위(V14)가 인가되고, 광전변환층에 전하가 축적되고,
전하 전송 기간에서, 구동 회로로부터, 제2 전극에 전위(V21)가 인가되고, 전하 축적용 전극에 전위(V22)가 인가되고, 전하 배출 전극에 전위(V24)가 인가되고, 광전변환층에 축적된 전하가 제2 전극을 통하여 제어부에 판독되는 [B09] 내지 [B11]의 어느 한 항에 기재된 촬상 소자.
단, 제2 전극의 전위가 제1 전극보다 높은 경우,
V14 > V11, 또한, V24 < V21
이고, 제2 전극의 전위가 제1 전극보다 낮은 경우,
V14 < V11, 또한, V24 > V21 이다.
[B13] 전하 축적용 전극은, 복수의 전하 축적용 전극 세그먼트로 구성되어 있는 [B01] 내지 [B12]의 어느 한 항에 기재된 촬상 소자.
[B14] 제2 전극의 전위가 제1 전극보다 높은 경우, 전하 전송 기간에서, 제2 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제2 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 높고,
제2 전극의 전위가 제1 전극보다 낮은 경우, 전하 전송 기간에서, 제2 전극에 가장 가까운 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위는, 제2 전극에 가장 먼 곳에 위치하는 전하 축적용 전극 세그먼트에 인가되는 전위보다도 낮은 [B13]에 기재된 촬상 소자.
[B15] 전하 축적용 전극의 크기는 제2 전극보다도 큰 [B01] 내지 [B14]의 어느 한 항에 기재된 촬상 소자.
[B16] 제1 전극측부터 광이 입사하고, 제1 전극 가까이의 광 입사측에는 차광층이 형성되어 있는 [B01] 내지 [B15]의 어느 한 항에 기재된 촬상 소자.
[B17] 제1 전극측부터 광이 입사하고, 제2 전극에는 광이 입사하지 않는 [B01] 내지 [B15]의 어느 한 항에 기재된 촬상 소자.
[B18] 제1 전극 가까이의 광 입사측으로서, 제2 전극의 상방에는 차광층이 형성되어 있는 [B17]에 기재된 촬상 소자.
[B19] 전하 축적용 전극 및 제1 전극의 상방에는 온 칩·마이크로·렌즈가 마련되어 있고,
온 칩·마이크로·렌즈에 입사하는 광은, 전하 축적용 전극에 집광되는 [B17]에 기재된 촬상 소자.
[C01] ≪적층형 촬상 소자≫
[A01] 내지 [B19]의 어느 한 항에 기재된 촬상 소자를 적어도 하나 갖는 적층형 촬상 소자.
[D01] ≪고체 촬상 장치···제1의 양태≫
[A01] 내지 [B19]의 어느 한 항에 기재된 촬상 소자를 복수 구비한 고체 촬상 장치.
[D02] ≪고체 촬상 장치···제2의 양태≫
[C01]에 기재된 적층형 촬상 소자를 복수 구비한 고체 촬상 장치.
[E01] ≪고체 촬상 장치의 구동 방법≫
제2 전극, 광전변환층 및 제1 전극이 적층되어 이루어지는 광전변환부를 구비하고 있고,
광전변환부는, 또한, 제2 전극과 이간하여 배치되고, 또한, 절연막을 통하여 광전변환층과 대향하여 배치된 전하 축적용 전극을 구비하고 있고,
제1 전극측부터 광이 입사하고, 제2 전극에는 광이 입사하지 않는 구조를 갖는 촬상 소자를 복수 구비한 고체 촬상 장치의 구동 방법으로서,
모든 촬상 소자에서, 일제히, 광전변환층에 전하를 축적하면서, 제2 전극에서의 전하를 계 외에 배출하고, 그 후,
모든 촬상 소자에서, 일제히, 광전변환층에 축적된 전하를 제2 전극에 전송하고, 전송 완료 후, 순차적으로, 각 촬상 소자에서 제2 전극에 전송된 전하를 판독하는 각 공정을 반복하는 고체 촬상 장치의 구동 방법.
11 : 제1 전극
12 : 제2 전극
12', 12" : ITO층
13 : 광전변환층
13a : 하층 반도체층
13b : 상층 광전변환층
14 : 전하 축적용 전극
14A, 14B, 14C : 전하 축적용 전극 세그먼트
15, 15A, 15B : 전송 제어용 전극(전하 전송 전극)
16 : 전하 배출 전극
41 : 제2 촬상 소자를 구성하는 n형 반도체 영역
43 : 제3 촬상 소자를 구성하는 n형 반도체 영역
42, 44, 73 : p+층
FD1, FD2, FD3, 45C, 46C : 부유 확산 영역(부유 확산층)
TR1 : 제1 트랜지스터(증폭 트랜지스터)
TR2 : 제2 트랜지스터(리셋·트랜지스터)
TR3 : 제3 트랜지스터(선택 트랜지스터)
TR1amp : 증폭 트랜지스터
TR1rst : 리셋·트랜지스터
TR1sel : 선택 트랜지스터
51 : 리셋·트랜지스터(TR1rst)의 게이트부(제3 전극)
51A : 리셋·트랜지스터(TR1rst)의 채널 형성 영역
51B : 리셋·트랜지스터(TR1rst)의 소스/드레인부(소스/드레인 영역, 소스/드레인 전극, 제2 전극)
51C : 리셋·트랜지스터(TR1rst)의 소스/드레인부(소스/드레인 영역, 소스/드레인 전극, 제4 전극)
51D : 리셋·트랜지스터(TR1rst)의 게이트 절연막
52 : 증폭 트랜지스터(TR1amp)의 게이트부
52A : 증폭 트랜지스터(TR1amp) 채널 형성 영역
52B : 증폭 트랜지스터(TR1amp)의 소스/드레인부(소스/드레인 영역, 소스/드레인 전극, 제5 전극)
52C : 증폭 트랜지스터(TR1amp)의 소스/드레인부(소스/드레인 영역, 소스/드레인 전극, 제6 전극)
52D : 증폭 트랜지스터(TR1amp)의 게이트 절연막
53 : 선택 트랜지스터(TR1sel)의 게이트부
53A : 선택 트랜지스터(TR1sel)의 채널 형성 영역
53B, 53C : 선택 트랜지스터(TR1sel)의 소스/드레인 영역(소스/53D : 선택 트랜지스터(TR1sel)의 게이트 절연막, 드레인 영역, 소스/드레인 전극)
TR2trS: 전송 트랜지스터
45 : 전송 트랜지스터의 게이트부
TR2rst : 리셋·트랜지스터
TR2amp : 증폭 트랜지스터
TR2sel : 선택 트랜지스터
TR3trs : 전송 트랜지스터
46 : 전송 트랜지스터의 게이트부
TR3rst : 리셋·트랜지스터
TR3amp : 증폭 트랜지스터
TR3sel : 선택 트랜지스터
VDD: 전원
RST1, RST2, RST3 : 리셋선
SEL1, SEL2, SEL3 : 선택선
117, VSL1, VSL2, VSL3 : 신호선
TG2, TG3 : 전송 게이트선
VOA, VOT, VOU: 배선
61 : 콘택트 홀부
62 : 배선층
63, 64, 68A : 패드부
65, 68B : 접속구멍
66, 67, 69 : 접속부
70 : 반도체층(반도체 기판)
70A : 반도체 기판의 제1면(겉면)
70B : 반도체 기판의 제2면(이면)
71 : 소자 분리 영역
72 : 산화막
74 : HfO2막
75 : 하층 절연막
76 : 층간 절연층
77, 78, 81 : 층간 절연층
82 : 절연막
82a : 절연막의 제1면
82b : 절연막의 제2면
82c : 절연막의 제3면
83 : 보호층
84, 84A, 84B, 84C : 개구부
85, 85A : 제2 개구부
90 : 온 칩·마이크로·렌즈
91 : 층간 절연층(81)보다 하방에 위치하는 각종의 촬상 소자 구성 요소
92 : 차광층
100 : 고체 촬상 장치
101 : 적층형 촬상 소자
111 : 촬상 영역
112 : 수직 구동 회로
113 : 칼럼 신호 처리 회로
114 : 수평 구동 회로
115 : 출력 회로
116 : 구동 제어 회로
118 : 수평 신호선
200 : 전자 기기(카메라)
201 : 고체 촬상 장치
210 : 광학 렌즈
211 : 셔터 장치
212 : 구동 회로
213 : 신호 처리 회로

Claims (10)

  1. 적어도, 광전변환부, 제1 트랜지스터 및 제2 트랜지스터를 구비한 촬상 소자로서,
    광전변환부는,
    제1면 및 제1면과 대향하는 제2면을 가지며, 제1면측으로부터 광이 입사하는 광전변환층,
    광전변환층의 제1면에 접하여 마련된 제1 전극 및
    광전변환층의 제2면에 접하여 마련된 제2 전극으로 이루어지고,
    또한,
    광전변환층으로부터 연재되는 제1 광전변환층 연재부,
    광전변환층의 제2면과 같은 측의 제1 광전변환층 연재부의 제2면에 절연막을 통하여 대향하여 형성된 제3 전극 및
    제1 광전변환층 연재부의 제2면에 접하여 마련된 제4 전극을 구비하고 있고,
    제1 트랜지스터는, 일방의 소스/드레인부로서 기능하는 제2 전극, 게이트부로서 기능하는 제3 전극, 타방의 소스/드레인부로서 기능하고, 전원부에 접속된 제4 전극 및 채널 형성 영역으로서 기능하는 제1 광전변환층 연재부로부터 이루어지고,
    제2 트랜지스터의 게이트부는, 제2 전극에 접속되어 있고,
    제2 트랜지스터의 일방의 소스/드레인부는, 전원부에 접속되어 있으며,
    또한, 반도체를 구비하고 있으며,
    상기 제2 트랜지스터는, 상기 반도체층에 형성되어 있으며,
    상기 광전변환부 및 상기 제1 트랜지스터는 상기 반도체층의 상방에 형성되어 있는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    또한, 제3 트랜지스터를 구비하고 있고,
    제3 트랜지스터의 일방의 소스/드레인부는, 제2 트랜지스터의 타방의 소스/드레인부에 접속되어 있고,
    제3 트랜지스터의 타방의 소스/드레인부는, 신호선에 접속되어 있는 것을 특징으로 하는 촬상 소자.
  3. 제1항에 있어서,
    적어도 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 것을 특징으로 하는 촬상 소자.
  4. 제3항에 있어서,
    광전변환층 및 제1 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 것을 특징으로 하는 촬상 소자.
  5. 제1항에 있어서,
    제1 광전변환층 연재부의 일부의 두께는, 광전변환층의 두께보다도 얇은 것을 특징으로 하는 촬상 소자.
  6. 제2항에 있어서,
    반도체층을 또한 구비하고 있고,
    제2 트랜지스터 및 제3 트랜지스터는, 반도체층에 형성되어 있고,
    광전변환부 및 제1 트랜지스터는, 반도체층의 상방에 형성되어 있고,
    제2 트랜지스터의 게이트부는, 제1 콘택트 홀부를 통하여, 제2 전극에 접속되어 있는 것을 특징으로 하는 촬상 소자.
  7. 제6항에 있어서,
    광전변환층부터 연재되는 제2 광전변환층 연재부,
    광전변환층의 제2면과 같은 측의 제2 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제2 전극 연재부 및
    제2 광전변환층 연재부의 제2면에 접하여 마련된 제5 전극 및 제6 전극을
    또한 구비하고 있고,
    제2 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
    제2 트랜지스터의 게이트부는, 제2 전극에 접속되는 대신에, 제2 전극 연재부로 구성되어 있고,
    제2 트랜지스터의 일방의 소스/드레인부는, 제5 전극으로 구성되어 있고,
    제2 트랜지스터의 타방의 소스/드레인부는, 제6 전극으로 구성되어 있고, 또한, 제2 콘택트 홀부를 통하여, 제3 트랜지스터의 일방의 소스/드레인부에 접속되어 있는 것을 특징으로 하는 촬상 소자.
  8. 제7항에 있어서,
    제2 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 것을 특징으로 하는 촬상 소자.
  9. 제7항에 있어서,
    광전변환층부터 연재되는 제3 광전변환층 연재부,
    광전변환층의 제2면과 같은 측의 제3 광전변환층 연재부의 제2면에, 절연막을 통하여 대향하여 형성된 제7 전극 및
    제3 광전변환층 연재부의 제2면에 접하여 마련된 제8 전극을
    또한 구비하고 있고,
    제3 트랜지스터는, 반도체층에 형성되는 대신에, 반도체층의 상방에 형성되어 있고,
    제3 트랜지스터의 일방의 소스/드레인부는, 제2 콘택트 홀부를 통하여 제6 전극에 접속되는 대신에, 제6 전극과 공통이고,
    제3 트랜지스터의 게이트부는, 제7 전극으로 구성되어 있고,
    제3 트랜지스터의 타방의 소스/드레인부는, 제8 전극으로 구성되어 있고, 또한, 제3 콘택트 홀부를 통하여 신호선에 접속되어 있는 것을 특징으로 하는 촬상 소자.
  10. 제9항에 있어서,
    제3 광전변환층 연재부는, 제2면측부터, 하층 반도체층 및 상층 광전변환층의 적층 구조를 갖는 것을 특징으로 하는 촬상 소자.
KR1020237003336A 2017-04-11 2018-02-20 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치 KR102604847B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2017-078236 2017-04-11
JP2017078236A JP2018182021A (ja) 2017-04-11 2017-04-11 撮像素子、積層型撮像素子及び固体撮像装置
PCT/JP2018/005955 WO2018189999A1 (ja) 2017-04-11 2018-02-20 撮像素子、積層型撮像素子及び固体撮像装置
KR1020197027372A KR102495392B1 (ko) 2017-04-11 2018-02-20 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027372A Division KR102495392B1 (ko) 2017-04-11 2018-02-20 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치

Publications (2)

Publication Number Publication Date
KR20230023047A true KR20230023047A (ko) 2023-02-16
KR102604847B1 KR102604847B1 (ko) 2023-11-22

Family

ID=63792456

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197027372A KR102495392B1 (ko) 2017-04-11 2018-02-20 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
KR1020237003336A KR102604847B1 (ko) 2017-04-11 2018-02-20 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197027372A KR102495392B1 (ko) 2017-04-11 2018-02-20 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치

Country Status (6)

Country Link
US (3) US11037979B2 (ko)
JP (1) JP2018182021A (ko)
KR (2) KR102495392B1 (ko)
CN (1) CN110462832B (ko)
DE (1) DE112018001958T5 (ko)
WO (1) WO2018189999A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182021A (ja) * 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
US11282710B2 (en) * 2018-08-27 2022-03-22 Versum Materials Us, Llc Selective deposition on silicon containing surfaces
EP3879571A4 (en) * 2018-11-06 2022-01-19 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONIC DEVICE
US11282886B2 (en) * 2019-12-11 2022-03-22 Omnivision Technologies, Inc. Pixel, associated image sensor, and method
CN114930537A (zh) * 2020-02-12 2022-08-19 索尼集团公司 成像元件、层叠型成像元件、固态成像装置和无机氧化物半导体材料

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450558A (en) * 1987-08-21 1989-02-27 Canon Kk Photoelectric converter and manufacture thereof
JP2011049240A (ja) 2009-08-25 2011-03-10 Toshiba Corp 固体撮像装置及びその製造方法
JP2011138927A (ja) 2009-12-28 2011-07-14 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR20150106400A (ko) * 2013-01-16 2015-09-21 소니 주식회사 고체 촬상 소자 및 전자 기기
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563173A (ja) * 1991-08-30 1993-03-12 Fuji Xerox Co Ltd 半導体装置
JP3296724B2 (ja) 1996-07-31 2002-07-02 三洋電機株式会社 固体電解コンデンサの製造方法
US8207589B2 (en) * 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
JP5335271B2 (ja) * 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
US9123653B2 (en) * 2009-07-23 2015-09-01 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2013076679A (ja) * 2011-09-30 2013-04-25 Fujifilm Corp 放射線画像検出装置、放射線画像検出方法およびプログラム
KR102355558B1 (ko) 2014-07-31 2022-01-27 삼성전자주식회사 이미지 센서
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP7020770B2 (ja) * 2015-12-04 2022-02-16 キヤノン株式会社 撮像装置、および、撮像システム
DE102016122658B4 (de) 2015-12-04 2021-07-15 Canon Kabushiki Kaisha Abbildungsvorrichtung und Abbildungssystem
JP6808463B2 (ja) * 2016-11-30 2021-01-06 キヤノン株式会社 光電変換装置および光電変換システム
JP2018107725A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 光電変換装置、撮像システム
JP2018182021A (ja) * 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450558A (en) * 1987-08-21 1989-02-27 Canon Kk Photoelectric converter and manufacture thereof
JP2011049240A (ja) 2009-08-25 2011-03-10 Toshiba Corp 固体撮像装置及びその製造方法
JP2011138927A (ja) 2009-12-28 2011-07-14 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR20150106400A (ko) * 2013-01-16 2015-09-21 소니 주식회사 고체 촬상 소자 및 전자 기기
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
US20230326953A1 (en) 2023-10-12
US11037979B2 (en) 2021-06-15
CN110462832A (zh) 2019-11-15
US20210280629A1 (en) 2021-09-09
DE112018001958T5 (de) 2020-02-20
CN110462832B (zh) 2023-05-19
KR20190135999A (ko) 2019-12-09
US20200119077A1 (en) 2020-04-16
JP2018182021A (ja) 2018-11-15
US11699719B2 (en) 2023-07-11
WO2018189999A1 (ja) 2018-10-18
KR102604847B1 (ko) 2023-11-22
KR102495392B1 (ko) 2023-02-03

Similar Documents

Publication Publication Date Title
US11348965B2 (en) Imaging device having a plurality of electrodes with a photoelectric conversion layer forming a photoelectric conversion unit
KR102628546B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
KR102495392B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
KR102582170B1 (ko) 촬상소자, 적층형 촬상소자 및 고체 촬상 장치
KR102552757B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JP6992851B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
KR102582171B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
US20230317750A1 (en) Imaging element, stacked imaging element, and solid-state imaging apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right