KR20220043994A - 소스 드라이버 및 이를 포함하는 표시 장치 - Google Patents

소스 드라이버 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220043994A
KR20220043994A KR1020200126344A KR20200126344A KR20220043994A KR 20220043994 A KR20220043994 A KR 20220043994A KR 1020200126344 A KR1020200126344 A KR 1020200126344A KR 20200126344 A KR20200126344 A KR 20200126344A KR 20220043994 A KR20220043994 A KR 20220043994A
Authority
KR
South Korea
Prior art keywords
digital
data
analog
voltage
analog converter
Prior art date
Application number
KR1020200126344A
Other languages
English (en)
Inventor
이휘원
김명수
김보연
김원태
이재한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200126344A priority Critical patent/KR20220043994A/ko
Priority to US17/215,670 priority patent/US11386853B2/en
Priority to CN202111086958.3A priority patent/CN114333689A/zh
Publication of KR20220043994A publication Critical patent/KR20220043994A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본원 발명의 일 실시예에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 화소들에 센싱 라인들을 통해 아날로그 형식의 초기화 전압을 출력하는 소스 드라이버, 및 초기화 전압에 대한 디지털 형식의 패킷 정보를 포함하는 데이터 제어 신호를 소스 드라이버에 제공하는 타이밍 제어부;를 포함한다. 소스 드라이버는, 패킷 정보에 기초하여, 아날로그 형식의 초기화 전압을 생성하는 디지털-아날로그 변환기를 포함하는 것을 특징으로 한다.

Description

소스 드라이버 및 이를 포함하는 표시 장치{SOURCE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 소스 드라이버 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device) 및 유기전계발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치(Display Device)의 사용이 증가하고 있다.
표시 장치는 스캔 라인들 및 데이터 라인들 각각에 연결되는 화소들과, 스캔 라인들을 구동하기 위한 스캔 구동부 및 데이터 라인들을 구동하기 위한 데이터 구동부를 구비할 수 있다.
화소 회로는 복수의 트랜지스터들, 커패시터 및 발광 소자를 포함할 수 있다. 화소 회로는 스캔 라인으로부터 스캔 신호가 공급되는 경우, 데이터 라인으로부터 데이터 전압을 공급받고, 데이터 전압에 따른 구동 트랜지스터의 전류를 발광 소자에 공급할 수 있다. 발광 소자는 구동 트랜지스터의 전류에 대응하는 세기로 발광할 수 있다.
구체적으로, 구동 트랜지스터의 전류의 크기는 구동 트랜지스터의 게이트 전극 및 소스 전극 사이의 전압차의 제곱에 비례한다. 다시 말해, 구동 트랜지스터의 전류의 크기는 게이트 전극에 인가되는 데이터 전압뿐만 아니라, 소스 전극의 전압에 의해 영향을 받을 수 있다. 따라서, 구동 트랜지스터의 게이트 전극 및 소스 전극 사이의 전압차를 용이하게 조절하기 위해, 소스 전극에 일정한 기준 전압(또는, 초기화 전압)을 인가할 수 있다.
다만, 기준 전압(또는, 초기화 전압)은, 전원 공급부가 실장된 인쇄 회로 기판, 데이터 구동부가 실장된 소스 드라이버, 및 화소 회로가 실장된 표시 패널을 경유하여 아날로그 형식으로 제공될 수 있다. 이와 같은 경우, 기준 전압의 크기는, 기준 전압을 제공하는 전원선의 자체 저항, 인쇄 회로 기판과 소스 드라이버 간의 본딩 저항, 및 소스 드라이버와 표시 패널 간의 본딩 저항 등의 영향으로 변경될 수 있다.
최근, 표시 패널의 크기는 증가되는 경향을 보이며, 이로 인해 더 많은 수의 소스 드라이버들이 요구된다. 소스 드라이버들 간에 기준 전압의 크기가 상이한 경우, 소스 드라이버 단위로 세로 방향으로 발생되는 얼룩이 표시 장치의 사용자에게 시인될 수 있다.
본 발명이 해결하고자 하는 과제는 고온다습한 환경에서 인쇄 회로 기판과 소스 드라이버 간의 본딩 저항, 및 소스 드라이버와 표시 패널 간의 본딩 저항이 증가해도 크기의 변동이 없는 기준 전압을 제공할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 복수의 소스 드라이버들에 실질적으로 동일한 크기의 기준 전압을 제공할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 과제를 해결하기 위한 본원 발명의 일 실시예에 따른 소스 드라이버는 데이터 제어 신호를 제공 받고, 상기 데이터 제어 신호로부터 초기화 전압에 대한 디지털 형식의 패킷 정보를 출력하는 인트라 인터페이스, 및 상기 패킷 정보에 기초하여 아날로그 형식의 초기화 전압을 생성하는 디지털-아날로그 변환기를 포함한다.
상기 인트라 인터페이스 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 패킷 정보에 기초하여, 상기 디지털-아날로그 변환기를 제어하는 제1 제어 신호를 생성하는 로직 제어부를 포함할 수 있다.
상기 로직 제어부 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 제1 제어 신호를 상기 디지털-아날로그 변환기를 동작시킬 수 있는 제2 제어 신호로 승압하는 레벨 쉬프터를 포함할 수 있다.
화소에 연결된 센싱 라인과 상기 디지털-아날로그 변환기 사이에 배치된 버퍼 증폭기를 포함할 수 있다.
상기 디지털-아날로그 변환기는, 상기 제2 제어 신호를 n 비트 신호로 변형하는 디지털-아날로그 변환기 제어부, 및 상기 디지털-아날로그 변환기 제어부와 n 개의 채널을 통해 연결되고, 2n 개의 행 및 n 개의 열로 구성되는 행렬 형태로 배치된 복수의 스위치들을 포함하는 디지털-아날로그 스위치부를 포함할 수 있다.
상기 디지털-아날로그 스위치부는, 아날로그 전압이 인가되는 제1 단자와 접지 전압이 인가되는 제2 단자 사이에 전기적으로 직렬 연결된 2n 개의 저항들을 포함하고, 상기 아날로그 전압을 분배하는 전압 분배부로부터 복수의 초기화 전압들을 제공받을 수 있다.
상기 전압 분배부는 상기 디지털-아날로그 스위치부의 제1 단자와 2n 개의 채널들을 통해 연결되고, 상기 2n 개의 채널들을 통해 상기 디지털-아날로그 스위치부로 상기 초기화 전압들을 제공할 수 있다.
상기 복수의 스위치들은, N 타입 트랜지스터들 및 P 타입 트랜지스터들을 조합하여 구성되고, 상기 n 비트 신호에 대응하여, 상기 2n 개의 행 중 어느 하나의 행에 배치된 스위치들만 모두 턴-온되도록 상기 N 타입 트랜지스터들 및 상기 P 타입 트랜지스터들이 배치될 수 있다.
상기 데이터 신호는 복수의 라인 영상 데이터들을 포함하고, 상기 라인 영상 데이터들 각각은 라인 시작 데이터, 설정 제어 데이터, 픽셀 데이터, 및 수평 블랭크 기간 데이터를 포함할 수 있다.
상기 과제를 해결하기 위한 본원 발명의 일 실시예에 따른 표시 장치는, 복수의 화소들을 포함하는 표시 패널, 상기 화소들에 센싱 라인들을 통해 아날로그 형식의 초기화 전압을 출력하는 소스 드라이버, 및 상기 초기화 전압에 대한 디지털 형식의 패킷 정보를 포함하는 데이터 제어 신호를 상기 소스 드라이버에 제공하는 타이밍 제어부를 포함한다.
상기 소스 드라이버는, 상기 패킷 정보에 기초하여, 상기 아날로그 형식의 초기화 전압을 생성하는 디지털-아날로그 변환기를 포함하는 것을 특징으로 한다.
상기 소스 드라이버는, 상기 데이터 제어 신호를 제공 받고, 상기 데이터 제어 신호로부터 상기 패킷 정보를 출력하는 인트라 인터페이스, 및 상기 인트라 인터페이스 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 패킷 정보에 기초하여, 상기 디지털-아날로그 변환기를 제어하는 제1 제어 신호를 생성하는 로직 제어부를 포함할 수 있다.
상기 소스 드라이버는, 상기 로직 제어부 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 제1 제어 신호를 상기 디지털-아날로그 변환기를 동작시킬 수 있는 제2 제어 신호로 승압하는 레벨 쉬프터를 포함할 수 있다.
상기 센싱 라인들과 상기 디지털-아날로그 변환기 사이에 버퍼 증폭기를 포함할 수 있다.
상기 디지털-아날로그 변환기는, 상기 제2 제어 신호를 n 비트 신호로 변형하는 디지털-아날로그 변환기 제어부, 및 상기 디지털-아날로그 변환기 제어부와 n 개의 채널을 통해 연결되고, 2n 개의 행 및 n 개의 열로 구성되는 행렬 형태로 배치된 복수의 스위치들을 포함하는 디지털-아날로그 스위치부를 포함할 수 있다.
아날로그 전압이 인가되는 제1 단자와 접지 전압이 인가되는 제2 단자 사이에 전기적으로 직렬 연결된 2n 개의 저항들을 포함하고, 상기 아날로그 전압을 분배하여 복수의 분배 전압들을 출력하는 전압 분배부를 포함할 수 있다.
상기 전압 분배부는 상기 디지털-아날로그 스위치부의 제1 단자와 2n 개의 채널들을 통해 연결되고, 상기 2n 개의 채널들을 통해 상기 디지털-아날로그 스위치부로 상기 분배 전압들을 제공할 수 있다.
상기 복수의 스위치들은, N 타입 트랜지스터들 및 P 타입 트랜지스터들을 조합하여 구성되고, 상기 n 비트 신호에 대응하여, 상기 2n 개의 행 중 어느 하나의 행에 배치된 스위치들만 모두 턴-온되도록 상기 N 타입 트랜지스터들 및 상기 P 타입 트랜지스터들이 배치될 수 있다.
상기 화소들은 스캔 라인, 데이터 라인, 및 센싱 제어 라인에 연결되고, 상기 화소들 각각은, 제1 전원 전압 라인에 연결된 제1 전극, 발광 소자의 애노드에 연결된 제2 전극, 및 제1 노드에 연결된 게이트 전극을 포함하는 구동 트랜지스터, 상기 데이터 라인에 연결된 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 상기 스캔 라인에 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 센싱 라인에 연결된 제1 전극, 상기 발광 소자의 애노드에 연결된 제2 전극, 및 상기 센싱 제어 라인에 연결된 게이트 전극을 포함하는 제2 트랜지스터, 및 상기 제1 노드와 상기 발광 소자의 애노드에 연결되는 커패시터를 포함할 수 있다.
상기 표시 패널 및 상기 타이밍 제어부가 실장된 인쇄 회로 보드는, 상기 소스 구동부가 실장된 연성 필름에 의해 연결될 수 있다.
상기 연성 필름은, 칩 온 필름(Chip On Film, COF) 방식 또는 칩 온 플라스틱(chip on plastic, COP) 방식인 것을 특징으로 할 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 기준 전압(또는, 초기화 전압)을 디지털 방식으로 소스 드라이버에 제공함으로써, 기준 전압의 변경을 최소화할 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치는, 기준 전압을 버퍼 앰프(buffer amplifier)를 통해 소스 드라이버로부터 표시 패널로 제공함으로써, 기준 전압의 변경을 보상할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본원 발명에 따른 표시 장치의 사시도이다.
도 2는 본원 발명에 따른 표시 장치의 블록도이다.
도 3은 도 2의 서브 화소의 일 예를 나타낸 회로도이다.
도 4는 도 1의 AA 영역을 확대하여 나타낸 소스 드라이버의 개략적인 블록도이다.
도 5는 액티브 라인들을 통해 공급되는 라인 영상 데이터들 중 하나를 나타낸 도면이다.
도 6은 도 5의 라인 시작 데이터를 설명하기 위한 도면이다.
도 7은 도 5의 설정 제어 데이터를 설명하기 위한 도면이다.
도 8은 도 4의 패킷 정보를 설명하기 위한 도면이다.
도 9 및 도 10은 본 발명의 일 실시예에 다른 디지털-아날로그 변환기를 이용하여 초기화 전압을 생성하는 것을 설명하기 위한 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본원 발명에 따른 표시 장치의 사시도이다. 도 2는 본원 발명에 따른 표시 장치의 블록도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 패널(100), 스캔 구동부(400), 데이터 구동부(500), 연성 필름(130), 제1 인쇄 회로 보드(Printed Circuit Board, PCB)(140), 연결부(150), 제2 인쇄 회로 보드(160), 타이밍 제어부(Timing Controller, T-con)(200), 및 호스트 시스템(Host System)(300)을 포함할 수 있다. 이하에서는 설명의 편의를 위해 표시 장치(1)가 유기 발광 표시 장치(1)인 경우를 가정하여 설명하기로 한다. 하지만, 본 발명이 이에 한정되는 것은 아니며, 액정 표시 장치(Liquid crystal display device, LCD), 전기 영동 표시 장치(Electrophoretic display, EPD), 무기 발광 표시 장치 등 다양한 방식의 디스플레이 장치에 적용될 수 있다.
표시 패널(100)은 하부 기판(110)과 상부 기판(120)을 포함할 수 있다. 하부 기판(110)은 플라스틱 또는 유리로 이루어진 박막 트랜지스터 기판일 수 있다. 상부 기판(120)은 플라스틱 필름, 유리 기판, 또는 보호 필름으로 이루어진 봉지 기판일 수 있다.
하부 기판(110)은 표시 영역과 표시 영역의 주변에 마련된 비표시 영역을 포함할 수 있다. 표시 영역은 화소(PX)들이 마련되어 영상을 표시하는 영역이다. 하부 기판(110)에는 스캔 라인들(SL1~SLn, n은 2 이상의 양의 정수), 데이터 라인들(DL1~DLm, m은 2 이상의 양의 정수) 및　센싱　라인들(SSL1~SSLn)이 배치될 수 있다. 데이터 라인들(DL1~DLm)과　센싱　라인들(SSL1~SSLn)은 서로 평행하게 배치될 수 있다. 데이터 라인들(DL1~DLm) 및　센싱　라인들(SSL1~SSLn)은 스캔 라인들(SL1~SLn)과 교차하도록 배치될 수 있다.
스캔 구동부(400)는 타이밍 제어부(200)로부터 스캔 제어 신호(SCS)를 입력받을 수 있다. 스캔 구동부(400)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 스캔 라인들(SL1~SLn)에 공급할 수 있다. 스캔 신호들은 스캔 신호 및　센싱　신호를 포함할 수 있다. 스캔 구동부(400)는 표시 패널(100)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 GIP(gate driver in panel) 방식으로 형성될 수 있다.
데이터 구동부(500)는 타이밍 제어부(200)로부터 보상 영상 데이터(CDATA)와 데이터 제어 신호(DCS)를 입력받을 수 있다. 보상 영상 데이터(CDATA)는 영상 데이터(DATA)에 구동 트랜지스터(DT)의 문턱 전압을 보상하는 외부 보상 및 발광 소자(LD)의 열화 정도를 보상하는 잔상 보상을 수행하여 보정된 영상 데이터일 수 있다. 데이터 구동부(500)는 데이터 제어 신호(DCS)에 따라 보상 영상 데이터(CDATA)를 아날로그 데이터 전압으로 변환하여 데이터 라인들(DL1~DLm)에 공급할 수 있다. 스캔 구동부(400)에서 공급하는 스캔 신호들에 의해 데이터 전압들이 공급될 화소(PX)들이 선택될 수 있다. 선택된 화소(PX)들은 데이터 전압들을 공급받아 소정의 밝기로 발광할 수 있다.
데이터 구동부(500)는　센싱　라인들(SSL1~SSLn)로부터　센싱　전압 또는　센싱　전류를 공급받을 수 있다. 데이터 구동부(500)는　센싱　전압 또는　센싱　전류를 이용하여 각각의 화소(PX)들의 구동 트랜지스터(DT)의 문턱 전압 및 발광 소자(LD)의 열화 정도에 관한 정보를 포함하는　센싱　데이터(SEN)를 생성할 수 있다. 데이터 구동부(500)는　센싱　데이터(SEN)를 타이밍 제어부(200)로 공급할 수 있다.
데이터 구동부(500)는 복수의　소스　드라이버　IC(Source Driver Integrated Circuit, SDIC)(510)들을 포함할 수 있다.　소스　드라이버(510)들 각각은 연성 필름(130)들 각각에 실장될 수 있다. 연성 필름(130)들 각각은 이방성 도전 필름(Anisotropic　Conductive Film, ACF)을 이용하여 TAB(Tape Automated Bonding) 방식으로 하부 기판(110) 상에 마련된 패드들 상에 부착될 수 있다. 패드들은 데이터 라인들(DL1~DLm)과 연결되어 있어,　소스　드라이버(510)들은 데이터 라인들(DL1~DLm)에 연결될 수 있다.
연성 필름(130)들 각각은 칩 온 필름(Chip On Film, COF) 방식 또는 칩 온 플라스틱(chip on plastic, COP) 방식으로 마련될 수 있다. 칩 온 필름은 폴리이미드(polyimide)와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다. 연성 필름(130)들 각각은 휘어지거나 구부러질 수 있다. 연성 필름(130)들 각각은 표시 패널(100)의 하부 기판(110)과 제1 인쇄 회로 보드(140)에 부착될 수 있다.
제1 인쇄 회로 보드(140)는 연성 필름(130)들에 부착될 수 있다. 제1 인쇄 회로 보드(140)는 타이밍 제어부(200)를 실장할 수 있다. 제1 인쇄 회로 보드(140)는 연성 인쇄 회로 보드(flexible printed circuit board, FPCB)일 수 있다. 제1 인쇄 회로 보드(140)는 연결부(150)를 통해 제2 인쇄 회로 보드(160)와 연결될 수 있다.
연결부(150)는 제1 인쇄 회로 보드(140)와 제2 인쇄 회로 보드(160)를 연결할 수 있다. 연결부(150)는 타이밍 제어부(200)와 호스트 시스템(300) 사이에서 인트라 인터페이스를 적용한 입출력 단자인 버스(Bus)를 포함한 복수의 배선일 수 있다. 인트라 인터페이스는 빠른 속도로 복수의 입력 데이터를 처리할 수 있는 인터페이스이다. 그러나 이에 한정되지 않고, 연결부(150)는 데이터를 전송할 수 있는 임의의 인터페이스와 임의의 입출력 단자를 포함하는 복수의 배선으로 구현될 수 있다.
제2 인쇄 회로 보드(160)는 표시 장치(1)에 전원 전압들 및 구동 신호들을 공급할 수 있다. 제2 인쇄 회로 보드(160)는 호스트 시스템(300)을 실장할 수 있다. 제2 인쇄 회로 보드(160)는 연결부(150)에 의해 인쇄 회로 보드(140)와 연결될 수 있다.
타이밍 제어부(200)는 호스트 시스템(300)으로부터 영상 데이터(DATA)와 제어 신호(CS)들을 입력받을 수 있다. 호스트 시스템(300)은 호스트 시스템은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함할 수 있다. 호스트 시스템(300)은 외부로부터 입력된 영상 데이터(DATA)를 표시 패널(100)에 표시하기에 적합한 형식(format)으로 변환할 수 있다.
제어 신호(CS)들은 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 수직 동기 신호는 1 프레임 기간을 정의하는 신호이다. 수평 동기 신호는 표시 패널(100)의 1 수평 라인의 화소(PX)들에 데이터 전압들을 공급하는 데 필요한 1 수평 기간을 정의하는 신호이다. 데이터 인에이블 신호는 유효한 데이터가 입력되는 기간을 정의하는 신호이다. 도트 클럭은 소정의 짧은 주기로 반복되는 신호이다.
타이밍 제어부(200)는 스캔 구동부(400)와 데이터 구동부(500)의 동작 타이밍을 제어하기 위해, 제어 신호(CS)들에 기초하여 스캔 구동부(400)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)와 데이터 구동부(500)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다. 타이밍 제어부(200)는 스캔 구동부(400)에 스캔 제어 신호(SCS)를 출력하고, 데이터 구동부(500)에 데이터 제어 신호(DCS)를 출력할 수 있다.
타이밍 제어부(200)는 데이터 구동부(500)로부터　센싱　데이터(SEN)를 입력받을 수 있다. 타이밍 제어부(200)는　센싱　데이터(SEN)를 이용하여 외부 보상 및 잔상 보상을 수행할 수 있는 보상 데이터를 생성할 수 있다. 타이밍 제어부는 보상 데이터를 이용하여 외부 보상 및 잔상 보상을 수행할 수 있다. 타이밍 제어부(200)는 외부 보상 및 잔상 보상을 완료한 보상 영상 데이터(CDATA)를 데이터 구동부(500)로 공급할 수 있다.
도 3은 도 2의 서브 화소의 일 예를 나타낸 회로도이다. 도 3에서는 설명의 편의를 위해 제i(i는 1≤i≤n을 만족하는 양의 정수) 스캔 라인(Si), 제i　센싱　라인(SEi), 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터 라인(Dj), 제1 전원 전압 라인(VDDL), 및 기준 전압 라인(VRL)에 접속된 서브 화소(SPX)를 예시하였다.
도 3을 참조하면, 서브 화소(SPX)는 발광 소자(LD)와 발광 소자(LD)에 구동 전류를 공급하기 위한 화소 회로(PXC)를 포함할 수 있다. 화소 회로(PXC)는 구동 트랜지스터(DT), 제1 및 제2 트랜지스터들(ST1,　ST2), 커패시터(C)를 포함할 수 있다.
발광 소자(LD)는 구동 트랜지스터(DT)를 통해 흐르는 전류에 따라 발광할 수 있다. 발광 소자(LD)의 애노드 전극은 구동 트랜지스터(DT)의　소스　전극에 접속되고, 캐소드 전극은 구동 전압보다 낮은 저전위 구동 전압이 공급되는 제2 전원 전압 라인(VSSL)에 접속될 수 있다.
일 실시예에 따른 발광 소자(LD)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기 발광층(organic　light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 발광 소자(LD)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 될 수 있다.
구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고,　소스　전극은 발광 소자(LD)의 애노드 전극에 접속되며, 드레인 전극은 구동 전압이 공급되는 제1 전원 전압 라인(VDDL)에 접속될 수 있다. 구동 트랜지스터(DT)는 게이트 전극과　소스　전극 간의 전압 차에 따라 제1 전원 전압 라인(VDDL)으로부터 발광 소자(LD)로 흐르는 전류를 제어할 수 있다.
제1 트랜지스터(ST1)의 게이트 전극은 제i 스캔 라인(Si)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 제i 스캔라인(Si)에 게이트 온 전압의 제i 스캔신호가 공급되는 경우 턴-온 되어, 제j 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급할 수 있다.
제2 트랜지스터(ST2)의 게이트 전극은 제i　센싱　라인(SEi)에 접속되고, 제1 전극은 기준 전압 라인(VRL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의　소스　전극에 접속될 수 있다. 제2 트랜지스터(ST2)는 제i　센싱　라인(SEi)에 게이트 온 전압의 제i　센싱　신호가 공급되는 경우 턴-온 되어 기준 전압 라인(VRL)의 기준 전압을 구동 트랜지스터(DT)의　소스　전극에 공급할 수 있다.
도 3에서 제1 및 제2 트랜지스터들(ST1,　ST2)의 제1 전극은　소스　전극 또는 드레인 전극, 제2 전극은 제1 전극과 다른 전극일 수 있다. 예를 들어, 제1 전극이　소스　전극인 경우, 제2 전극은 드레인 전극일 수 있다.
커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극에 접속된 제1 전극과 구동 트랜지스터(DT)의　소스　전극에 접속된 제2 전극을 포함할 수 있다. 커패시터(C)에는 구동 트랜지스터(DT)의 게이트 전극과　소스　전극 간의 전압 차가 저장될 수 있다.
도 3에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1,　ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 할 수 있다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1,　ST2)은 P 타입 MOSFET으로 형성될 수 있다.
일 실시예에 따른 서브 화소(SPX)는 제j 데이터라인(Dj)과 구동 트랜지스터(DT)의 게이트 전극에 접속된 제1 트랜지스터(ST1) 및 기준 전압 라인(VRL)과 구동 트랜지스터(DT)의　소스　전극에 접속된 제2 트랜지스터(ST2)를 포함할 수 있다. 일 예에 따른 화소(PX)는 제1 및 제2 트랜지스터들(ST1,　ST2)의 턴-온과 제j 데이터라인(Dj)에 공급되는 전압을 조정함으로써, 구동 트랜지스터(DT)의 문턱전압을　센싱할 수 있다.
도 4는 도 1의 AA 영역을 확대하여 나타낸 소스 드라이버의 개략적인 블록도이다. 도 5는 액티브 라인들을 통해 공급되는 라인 영상 데이터들 중 하나를 나타낸 도면이다. 도 6은 도 5의 라인 시작 데이터를 설명하기 위한 도면이다. 도 7은 도 5의 설정 제어 데이터를 설명하기 위한 도면이다. 도 8은 도 4의 패킷 정보를 설명하기 위한 도면이다. 도 9 및 도 10은 본 발명의 일 실시예에 다른 디지털-아날로그 변환기를 이용하여 초기화 전압을 생성하는 것을 설명하기 위한 도면이다.
도 4를 참조하면, 소스 드라이버(510)는 인트라 인터페이스(511), 로직 제어부(512), 레벨 쉬프터(513), 디지털-아날로그 변환기(514), 버퍼 증폭기(515), 및 초기화 전압 스위치(516)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 타이밍 제어부(200)는 인트라 인터페이스(511)에 영상 프레임에 대한 데이터 제어 신호(DCS)를 제공할 수 있다. 하나의 영상 프레임은 표시 패널(100)이 하나의 정지 화상을 표시하는 단위 기간을 의미할 수 있고, 복수 개의 영상 프레임들이 조합되어 움직이는 동화상이 표시 패널(100)을 통해 표시될 수 있다.
각각의 영상 프레임에 대한 프레임 기간은 수직 블랭크 기간과 액티브 데이터 기간을 포함할 수 있다. 액티브 데이터 기간은 표시 패널(100)의 화소(PX)들이 표시할 영상 프레임을 구성하는 계조 값들의 공급 기간일 수 있다. 수직 블랭크 기간은 이전 프레임의 액티브 데이터 기간과 현재 프레임의 액티브 데이터 기간 사이에 위치할 수 있다. 즉, 수직 블랭크 기간 이후에 액티브 데이터 기간이 진행될 수 있다. 예를 들어, 수직 블랭크 기간 동안에 클럭 트레이닝, 프레임 설정, 더미 픽셀 데이터 공급이 수행될 수 있다. 액티브 데이터 기간 동안에 복수의 액티브 라인들 각각에 복수의 라인 영상 데이터들(LDCS) 공급이 수행될 수 있다. 이 때, 각 액티브 라인은 각각의 스캔 라인들(SL1 내지 SLn)에 대응하는 화소 행에 해당할 수 있다.
도 5에 도시된 바와 같이, 라인 영상 데이터(LDCS) 각각은 순차적으로 제공되는 라인 시작 데이터(SOL), 설정 제어 데이터(CONF), 픽셀 데이터(PXD), 및 수평 블랭크 기간 데이터(HBP)를 포함할 수 있다. 액티브 데이터 기간 중에, 복수의 액티브 라인들 각각에 대한 픽셀 데이터(PXD) 및 제어 데이터들(SOL, CONF, HBP)이 데이터 구동부(500)로 공급될 수 있다.
도 6 및 도 7에 도시된 바와 같이, 라인 시작 데이터(SOL), 설정 제어 데이터(CONF), 및 초기화 전압 제어 데이터(VINT_D)는 복수의 단위 데이터를 포함하며, 단위 데이터는 각각 10 비트(AD, D0, D1, D2, D3, D4, D5, D6, D7, D8)로 구성될 수 있다.
하나의 단위 데이터가 공급되는 기간을 1 주기(1T)라고 할 수 있다. 각각의 단위 데이터는 천이 비트(AD)를 포함할 수 있다. 제품에 따라 달리 설정될 수 있지만, 천이 비트(AD)는 직전 비트와 레벨이 다르도록 설정될 수 있다. 제품에 따라, 천이 비트(AD)는 이후 비트와 레벨이 다르도록 설정될 수도 있다. 예컨대, 천이 비트(AD)는 각 단위 데이터의 시작을 알릴 수 있다.
도 6을 참조하면, 라인 시작 데이터(start of line, SOL)는 변경된 화소 행에 대한 신호의 공급이 시작됨을 소스 드라이버(도 4의 510)에 알릴 수 있다. 본 실시예에서는 라인 시작 데이터(SOL)의 단위 데이터 열이 1111111111로 구성되었지만, 이는 제품에 따라 달라질 수 있다. 라인 시작 데이터(SOL)가 제공된 후 설정 제어 데이터(CONF)가 제공될 수 있다.
도 7을 참조하면, 설정 제어 데이터(CONF)는 001로 시작되고, 1로 종료되는 10 비트의 단위 데이터 열들을 포함할 수 있으며, 그 중간에 소스 드라이버(510)의 동작 옵션을 제어하기 위한 동작 옵션 데이터(CONFD)를 포함할 수 있다. 예를 들어, 동작 옵션 데이터(CONFD)는 후속하는 데이터의 종류를 알릴 수 있다. 설정 제어 데이터(CONF)에 후속하는 데이터는 픽셀 데이터(PXD) 또는 더미 픽셀 데이터(미도시)일 수 있다.
설정 제어 데이터(CONF)가 포함하는 복수의 단위 데이터 열들 중 적어도 일부는 초기화 전압 제어 데이터(VINT_D)를 포함할 수 있다. 초기화 전압 제어 데이터(VINT_D)는 초기화 전압(Vint)의 크기를 제어하는 데이터일 수 있다.
예를 들어, 설정 제어 데이터(CONF)는 제1 초기화 전압 제어 데이터(VINT_D1), 제2 초기화 전압 제어 데이터(VINT_D2), 제3 초기화 전압 제어 데이터(VINT_D3), 및 제4 초기화 전압 제어 데이터(VINT_D4)를 포함할 수 있다. 각각의 초기화 전압 제어 데이터(VINT_D1, VINT_D2, VINT_D3, VINT_D4)는 도 7에 도시된 바와 같이, 하나의 단위 데이터 열에 두 개의 초기화 전압 제어 데이터(VINT_D)가 포함될 수 있으나, 이에 한정되는 것은 아니고, 하나의 단위 데이터 열에 한 개의 초기화 전압 제어 데이터(VINT_D)가 포함될 수도 있다.
픽셀 데이터(PXD)는 화소 계조 데이터(RGBD)를 포함하여 단위 데이터의 천이 비트(AD)를 제외한 나머지 비트(D0, D1, D2, D3, D4, D5, D6, D7, D8)가 대응하는 화소의 계조 값을 표현할 수 있다. 픽셀 데이터(PXD)의 구성은 제품에 따라 달라질 수 있다. 픽셀 데이터(PXD)가 제공된 후 수평 블랭크 기간 데이터(HBP)가 제공될 수 있다.
한편, 수평 블랭크 기간 데이터(HBP)의 공급 기간은 설정 제어 데이터(CONF)에 의해 조절될 수 있다. 소스 드라이버(510)는 수평 블랭크 기간 데이터(HBP)를 통해, 픽셀 데이터(PXD)에 대응하는 화소 행(예를 들어, 동일한 스캔 라인에 연결된 화소들)이 변경되는 것을 판단할 수 있다.
본 발명의 일 실시예에 따라 제1 인쇄 회로 보드(140)에 실장된 타이밍 제어부(200)로부터 연성 필름(130)에 실장된 소스 드라이버(510)의 인트라 인터페이스(511)에 디지털 형식의 초기화 전압 제어 데이터(VINT_D)를 제공함으로써, 타이밍 제어부(200)와 인트라 인터페이스(511) 사이의 도선 자체의 저항 및/또는 제1 인쇄 회로 보드(140)와 연성 필름(130) 사이의 본딩 저항의 변동과 무관하게, 목표 초기화 전압(Vint)에 관한 디지털 형식의 신호를 소스 드라이버(510)에 전달할 수 있다.
다시, 도 4를 참조하면, 인트라 인터페이스(511)는 데이터 제어 신호(DCS)에서 초기화 전압 제어 데이터(VINT_D)와 관련된 패킷 정보(PK)만을 추출하여 로직 제어부(512)에 제공할 수 있다.
로직 제어부(512)는 패킷 정보(PK)에 기초하여, 디지털-아날로그 변환기(514)를 제어하는 제1 제어 신호(CS_DACL)를 출력할 수 있다. 이 때, 제1 제어 신호(CS_DACL)는 디지털 형식일 수 있다.
도 7 및 도 8을 참조하면, 패킷 정보(PK)는 4 비트의 데이터로 이루어질 수 있다. 이 경우, 초기화 전압(Vint)의 크기는 패킷 정보(PK)에 포함된 초기화 전압 제어 데이터(VINT_D)의 값에 따라 16 가지로 조절될 수 있다. 다만, 이에 한정되는 것은 아니며, 설정 제어 데이터(CONF)가 더 많은 비트의 초기화 전압 제어 데이터(VINT_D)를 포함하는 경우, 초기화 전압(Vint)의 크기는 더욱 세분화되어 조절될 수 있다.
예를 들어, 패킷 정보(PK)가 제4 초기화 전압 제어 데이터(VINT_D4), 제3 초기화 전압 제어 데이터(VINT_D3), 제2 초기화 전압 제어 데이터(VINT_D2), 및 제1 초기화 전압 제어 데이터(VINT_D1)의 순으로 0000의 데이터를 갖는 경우, 로직 제어부(512)는 목표 초기화 전압(Vint)의 크기가 V0 [V]인 제1 제어 신호(CS_DACL)를 출력할 수 있다.
마찬가지로, 패킷 정보(PK)가 0001의 데이터를 갖는 경우, 로직 제어부(512)는 목표 초기화 전압(Vint)의 크기가 V1 [V]인 제1 제어 신호(CS_DACL)를 출력할 수 있다. 패킷 정보(PK)가 1110의 데이터를 갖는 경우, 로직 제어부(512)는 목표 초기화 전압(Vint)의 크기가 V14 [V]인 제1 제어 신호(CS_DACL)를 출력할 수 있다. 패킷 정보(PK)가 1111의 데이터를 갖는 경우, 로직 제어부(512)는 목표 초기화 전압(Vint)의 크기가 V15 [V]인 제1 제어 신호(CS_DACL)를 출력할 수 있다. 이 때, 초기화 전압(Vint)의 크기는 V0 [V]로부터 V15 [V]로 갈수록 증가할 수 있다.
다시, 도 4를 참조하면, 레벨 쉬프터(513)는 제1 제어 신호(CS_DACL)를 수신하고, 제2 제어 신호(CS_DACH)를 출력할 수 있다.
예를 들어, 제2 제어 신호(CS_DACH)는 게이트 하이 전압과 게이트 로우 전압 사이를 스윙하는 펄스 신호일 수 있다. 제2 제어 신호(CS_DACH)는 후술할 도 10에 도시된 디지털-아날로그 변환기의 스위치부(514b)에 포함된 스위치들(TR11~TR164)을 턴-온 시키기 위해 충분한 전압 레벨로 설정될 수 있다.
디지털-아날로그 변환기(514)는 제2 제어 신호(CS_DACH)에 기초하여, 초기화 전압(Vint)을 생성할 수 있다.
도 9 및 도 10을 참조하면, 표시 패널(100)과 연결된 연성 필름(130)에 디지털-아날로그 변환기(514), 버퍼 증폭기(515), 초기화 전압 스위치(516) 및 전압 분배부(R)가 실장될 수 있다. 다만, 이는 설명의 편의를 위한 것이고, 전압 분배부(R)의 위치는 이에 한정되는 것은 아니다. 예를 들어, 전압 분배부(R)는 제1 인쇄 회로 보드(140) 또는 제2 인쇄 회로 보드(160) 상에 배치될 수 있다.
전압 분배부(R)는 아날로그 형식의 구동 전압(AVDD)을 분배하고, 복수의 초기화 전압(Vint; V0 내지 V15)들을 생성할 수 있다. 초기화 전압(Vint)들은 화소의 초기화 동작 및 문턱 전압을 보상하기 위한 전압일 수 있다.
전압 분배부(R)는 디지털-아날로그 스위치부(514b)의 입력 단자와 2n 개의 채널들을 통해 연결되고, 2n 개의 채널들을 통해 상기 디지털-아날로그 스위치부(514b)로 분배 전압들(V0 내지 V15, 도 10 참조)을 제공할 수 있다.
예를 들어, 전압 분배부(R)의 제1 단자에는 구동 전압(AVDD)이 인가되고, 제2 단자에는 접지 전압이 인가될 수 있다. 전압 분배부(R)는 제1 단자와 제2 단자 사이에 직렬 연결된 2n 개의 저항들을 포함할 수 있다. 예를 들어, 전압 분배부(R)는 직렬로 연결된 제1 저항(R1) 내지 제16 저항(R16)을 포함할 수 있다. 제1 저항(R1) 내지 제16 저항(R16)은 동일한 크기의 저항일 수 있다. 따라서, 전압 분배부(R)는 제1 저항(R1) 내지 제16 저항(R16)을 이용하여 구동 전압(AVDD)을 분배함으로써, 복수의 초기화 전압(Vint; V0 내지 V15)들을 선형적으로 생성할 수 있다.
디지털-아날로그 변환기(514)는 디지털-아날로그 제어부(514a) 및 디지털-아날로그 스위치부(514b)를 포함할 수 있다.
디지털-아날로그 제어부(514a)는 레벨 쉬프터(513)로부터 제2 제어 신호(CS_DACH)를 제공받을 수 있다. 디지털-아날로그 제어부(514a)는 제2 제어 신호(CS_DACH)를 n 비트 신호로 변형할 수 있다.
예를 들어, 디지털-아날로그 제어부(514a)는 제2 제어 신호(CS_DACH)를 4 비트 신호로 변형할 수 있다. 이 때, 4 비트 신호는 도 8에 도시된 제4 초기화 전압 제어 데이터(VINT_D4), 제3 초기화 전압 제어 데이터(VINT_D3), 제2 초기화 전압 제어 데이터(VINT_D2), 및 제1 초기화 전압 제어 데이터(VINT_D1) 각각에 대응되는 제4_1 초기화 전압 제어 데이터(VINT_D4), 제3_1 초기화 전압 제어 데이터(VINT_D3), 제2_1 초기화 전압 제어 데이터(VINT_D2), 및 제1_1 초기화 전압 제어 데이터(VINT_D1)일 수 있다. 제4_1 초기화 전압 제어 데이터(VINT_D4), 제3_1 초기화 전압 제어 데이터(VINT_D3), 제2_1 초기화 전압 제어 데이터(VINT_D2), 및 제1_1 초기화 전압 제어 데이터(VINT_D1)는 도 10에 도시된 디지털-아날로그 변환기의 스위치부(514b)에 포함된 스위치들(TR11~TR164)을 턴-온 시키기 위해 충분한 전압 레벨로 설정될 수 있다.
디지털-아날로그 스위치부(514b)는 디지털-아날로그 변환기 제어부(514a)와 n 개의 채널을 통해 연결되고, 2n 개의 행 및 n 개의 열로 구성되는 행렬 형태로 배치된 복수의 스위치들(TR11~TR164)을 포함할 수 있다.
복수의 스위치들(TR11~TR164)은, N 타입 트랜지스터들 및 P 타입 트랜지스터들을 조합하여 구성되고, 디지털-아날로그 제어부(514a)로부터 제공 받은 n 비트 신호에 대응하여, 2n 개의 행 중 어느 하나의 행에 배치된 스위치들만 모두 턴-온되도록 N 타입 트랜지스터들 및 P 타입 트랜지스터들이 배치될 수 있다.
예를 들어, 행렬 형태로 배치된 복수의 스위치들(TR11~TR164)의 행들 각각은 10진수로 표현되는 0 내지 15를 2진수로 변환한 값에 대응되며, "0"은 P 타입 트랜지스터로 구성하고, "1"은 N 타입 트랜지스터로 구성할 수 있다.
제11 트랜지스터(TR11), 제12 트랜지스터(TR12), 제13 트랜지스터(TR13), 및 제14 트랜지스터(TR14)로 구성된 제1 행의 트랜지스터들은 10진수로 표현되는 0을 2진수로 변환한 "0000"에 대응되므로, 모두 P 타입 트랜지스터로 구성되고, 제21 트랜지스터(TR21), 제22 트랜지스터(TR22), 제23 트랜지스터(TR23), 및 제24 트랜지스터(TR24)로 구성된 제2 행의 트랜지스터들은, 10진수로 표현되는 1을 2진수로 변환한 "0001"에 대응되므로, 제21 트랜지스터(TR21), 제22 트랜지스터(TR22), 및 제23 트랜지스터(TR23)는 P 타입 트랜지스터로 구성되고, 제24 트랜지스터(TR24)는 N 타입 트랜지스터로 구성될 수 있다.
나머지 행들에 대해서도 동일한 규칙을 적용하여 트랜지스터들의 타입을 결정하고 배치할 수 있으며, 제161 트랜지스터(TR161), 제162 트랜지스터(TR162), 제163 트랜지스터(TR163), 및 제164 트랜지스터(TR164)로 구성된 마지막 제16 행의 트랜지스터들은 10진수로 표현되는 "15"를 2진수로 변환한 "1111"에 대응되므로, 모두 N 타입 트랜지스터로 구성될 수 있다.
디지털-아날로그 제어부(514a)로부터 제공받은 4 비트 신호가, 제4_1 초기화 전압 제어 데이터(VINT_D4), 제3_1 초기화 전압 제어 데이터(VINT_D3), 제2_1 초기화 전압 제어 데이터(VINT_D2), 및 제1_1 초기화 전압 제어 데이터(VINT_D1)의 순으로 "0000" 데이터를 갖는 경우, 제11 트랜지스터(TR11), 제12 트랜지스터(TR12), 제13 트랜지스터(TR13), 및 제14 트랜지스터(TR14)로 구성된 제1 행의 트랜지스터들은 모두 턴-온되므로, 제11 트랜지스터(TR11)의 일 단자와 연결된 V0 [V] 크기를 갖는 제1 초기화 전압(Vint1)이 버퍼 증폭기(515)의 비반전 단자에 제공될 수 있다. 이 때, 0은 논리 로우 레벨이고, 1은 논리 하이 레벨에 해당할 수 있다.
한편, 제2 내지 제16 행의 트랜지스터들은 적어도 하나의 N 타입 트랜지스터를 포함하므로, "0000" 데이터에 응답하여 적어도 하나의 N 타입 트랜지스터가 턴-오프되어 전기적으로 단선되므로, 디지털-아날로그 스위치부(514b)의 입력 단자와 출력 단자 사이에 배치된 제1 내지 제16 행의 트랜지스터들 중 제1 행의 트랜지스터들만이 전기적으로 연결될 수 있다.
디지털-아날로그 제어부(514a)로부터 제공받은 나머지 4 비트 신호들 각각에 대해서도, 제1 내지 제16 행들 중 하나의 행만이 같은 행에 포함된 트랜지스터들이 모두 턴-온되고, 나머지 행들은 같은 행에 포함된 적어도 하나의 트랜지스터가 턴-오프되므로, 전압 분배부(R)에서 분배된 복수의 초기화 전압(Vint; V0 내지 V15)들 중 어느 하나의 초기화 전압(Vint)만이 버퍼 증폭기(515)의 비반전 단자에 제공될 수 있다.
버퍼 증폭기(515)는 연산 증폭기로 구성될 수 있으며, 연산 증폭기의 비반전 입력 단자는 디지털-아날로그 변환기(514)의 출력 단자와 연결되고, 연산 증폭기의 출력 단자와 반전 입력 단자가 서로 연결되는 네거티브 피드백 구조를 가질 수 있다.　
버퍼 증폭기(515)는 복수의 센싱　라인들(SSL)과 복수의 초기화 전압 스위치들(516)을 통해 연결될 수 있다.
도 4를 참조하면, 버퍼 증폭기(515)는 　소스 드라이버(510)의 양 단에 하나씩 실장될 수 있다. 다만, 이는 예시적인 것으로서, 버퍼 증폭기(515)의 개수는 하나일 수도 있고, 두 개 이상일 수도 있다. 예를 들어, 버퍼 증폭기(515)의 개수는 센싱　라인들(SSL1~SSLn)의 개수와 동일할 수도 있다.
버퍼 증폭기(515)는 복수의 센싱　라인들(SSL1~SSLn)과 복수의 초기화 전압 스위치들(516)을 통해 연결될 수 있다. 본 발명의 일 실시예에 따르면, 소스 드라이버(510)의 양 단에 실장된 두 개의 버퍼 증폭기(515)의 출력단은 하나의 배선(LL)을 통해 상호 전기적으로 연결되고, 배선(LL)은 복수의 센싱　라인들(SSL1~SSLn)과 1:1 대응되는 복수의 초기화 전압 스위치들(516)의 일 단과 연결될 수 있다. 이 때, 초기화 전압 스위치들(516) 각각의 일 단은 연산 증폭기의 출력 단자(또는, 배선(LL))와 연결되고, 타 단은 복수의 센싱　라인들(SSL1~SSLn)과 연결될 수 있다.
한편, 소스 드라이버(510)의 양 단에 실장된 두 개의 버퍼 증폭기(515)의 출력단과 직접 연결된 초기화 전압 스위치들(516) 각각의 일 단은 연산 증폭기의 출력 단자와 연결되고, 타 단은 연산 증폭기의 반전 입력 단자와 연결될 수 있다. 이로 인해, 초기화 전압 스위치들(516)이 턴-온되는 경우, 연산 증폭기의 비반전 입력 단자에 입력되는 제1 초기화 전압(Vint1)의 크기와 연산 증폭기의 출력 단자로 출력되는 제2 초기화 전압(Vint2)의 크기를 실질적으로 동일하게 유지할 수 있다. 다시 말해, 표시 패널(100)과 연성 필름(130) 간의 본딩 저항의 변동과 무관하게, 디지털-아날로그 변환기(514)로부터 출력된 초기화 전압(Vint)을 일정하게 유지할 수 있다. 이 때, 제1 초기화 전압(Vint1) 및 제2 초기화 전압(Vint2)은 아날로그 형식일 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1: 표시 장치
100: 표시 패널
110: 하부 기판
120: 상부 기판
130: 연성 필름
140: 제1 인쇄 회로 보드
150: 연결부
160: 제2 인쇄 회로 보드
200: 타이밍 제어부
300: 호스트 시스템
400: 스캔 구동부
500: 데이터 구동부
510: 소스 드라이버
511: 인트라 인터페이스
512: 로직 제어부
513: 레벨 쉬프터
514: 디지털-아날로그 변환기
515: 버퍼 증폭기
516: 초기화 전압 스위치

Claims (20)

  1. 데이터 제어 신호를 제공 받고, 상기 데이터 제어 신호로부터 초기화 전압에 대한 디지털 형식의 패킷 정보를 출력하는 인트라 인터페이스; 및
    상기 패킷 정보에 기초하여 아날로그 형식의 초기화 전압을 생성하는 디지털-아날로그 변환기;를 포함하는 소스 드라이버.
  2. 제1 항에 있어서,
    상기 인트라 인터페이스 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 패킷 정보에 기초하여, 상기 디지털-아날로그 변환기를 제어하는 제1 제어 신호를 생성하는 로직 제어부를 포함하는 소스 드라이버.
  3. 제2 항에 있어서,
    상기 로직 제어부 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 제1 제어 신호를 상기 디지털-아날로그 변환기를 동작시킬 수 있는 제2 제어 신호로 승압하는 레벨 쉬프터를 포함하는 소스 드라이버.
  4. 제3 항에 있어서,
    화소에 연결된 센싱 라인과 상기 디지털-아날로그 변환기 사이에 배치된 버퍼 증폭기를 포함하는 소스 드라이버.
  5. 제3 항에 있어서,
    상기 디지털-아날로그 변환기는,
    상기 제2 제어 신호를 n 비트 신호로 변형하는 디지털-아날로그 변환기 제어부; 및
    상기 디지털-아날로그 변환기 제어부와 n 개의 채널을 통해 연결되고, 2n 개의 행 및 n 개의 열로 구성되는 행렬 형태로 배치된 복수의 스위치들을 포함하는 디지털-아날로그 스위치부;를 포함하는 소스 드라이버.
  6. 제5 항에 있어서,
    상기 디지털-아날로그 스위치부는,
    아날로그 전압이 인가되는 제1 단자와 접지 전압이 인가되는 제2 단자 사이에 전기적으로 직렬 연결된 2n 개의 저항들을 포함하고, 상기 아날로그 전압을 분배하는 전압 분배부로부터 복수의 초기화 전압들을 제공받는 소스 드라이버.
  7. 제6 항에 있어서,
    상기 전압 분배부는 상기 디지털-아날로그 스위치부의 제1 단자와 2n 개의 채널들을 통해 연결되고, 상기 2n 개의 채널들을 통해 상기 디지털-아날로그 스위치부로 상기 초기화 전압들을 제공하는 소스 드라이버.
  8. 제7 항에 있어서,
    상기 복수의 스위치들은,
    N 타입 트랜지스터들 및 P 타입 트랜지스터들을 조합하여 구성되고,
    상기 n 비트 신호에 대응하여, 상기 2n 개의 행 중 어느 하나의 행에 배치된 스위치들만 모두 턴-온되도록 상기 N 타입 트랜지스터들 및 상기 P 타입 트랜지스터들이 배치되는 소스 드라이버.
  9. 제1 항에 있어서,
    상기 데이터 신호는 복수의 라인 영상 데이터들을 포함하고,
    상기 라인 영상 데이터들 각각은 라인 시작 데이터, 설정 제어 데이터, 픽셀 데이터, 및 수평 블랭크 기간 데이터를 포함하는 소스 드라이버.
  10. 복수의 화소들을 포함하는 표시 패널;
    상기 화소들에 센싱 라인들을 통해 아날로그 형식의 초기화 전압을 출력하는 소스 드라이버; 및
    상기 초기화 전압에 대한 디지털 형식의 패킷 정보를 포함하는 데이터 제어 신호를 상기 소스 드라이버에 제공하는 타이밍 제어부;를 포함하되,
    상기 소스 드라이버는, 상기 패킷 정보에 기초하여, 상기 아날로그 형식의 초기화 전압을 생성하는 디지털-아날로그 변환기를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 소스 드라이버는,
    상기 데이터 제어 신호를 제공 받고, 상기 데이터 제어 신호로부터 상기 패킷 정보를 출력하는 인트라 인터페이스; 및
    상기 인트라 인터페이스 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 패킷 정보에 기초하여, 상기 디지털-아날로그 변환기를 제어하는 제1 제어 신호를 생성하는 로직 제어부;를 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 소스 드라이버는,
    상기 로직 제어부 및 상기 디지털-아날로그 변환기 사이에 배치되고, 상기 제1 제어 신호를 상기 디지털-아날로그 변환기를 동작시킬 수 있는 제2 제어 신호로 승압하는 레벨 쉬프터를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 센싱 라인들과 상기 디지털-아날로그 변환기 사이에 버퍼 증폭기를 포함하는 표시 장치.
  14. 제12 항에 있어서,
    상기 디지털-아날로그 변환기는,
    상기 제2 제어 신호를 n 비트 신호로 변형하는 디지털-아날로그 변환기 제어부; 및
    상기 디지털-아날로그 변환기 제어부와 n 개의 채널을 통해 연결되고, 2n 개의 행 및 n 개의 열로 구성되는 행렬 형태로 배치된 복수의 스위치들을 포함하는 디지털-아날로그 스위치부;를 포함하는 표시 장치.
  15. 제14 항에 있어서,
    아날로그 전압이 인가되는 제1 단자와 접지 전압이 인가되는 제2 단자 사이에 전기적으로 직렬 연결된 2n 개의 저항들을 포함하고, 상기 아날로그 전압을 분배하여 복수의 분배 전압들을 출력하는 전압 분배부를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 전압 분배부는 상기 디지털-아날로그 스위치부의 제1 단자와 2n 개의 채널들을 통해 연결되고, 상기 2n 개의 채널들을 통해 상기 디지털-아날로그 스위치부로 상기 분배 전압들을 제공하는 표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 스위치들은,
    N 타입 트랜지스터들 및 P 타입 트랜지스터들을 조합하여 구성되고,
    상기 n 비트 신호에 대응하여, 상기 2n 개의 행 중 어느 하나의 행에 배치된 스위치들만 모두 턴-온되도록 상기 N 타입 트랜지스터들 및 상기 P 타입 트랜지스터들이 배치되는 표시 장치.
  18. 제10 항에 있어서,
    상기 화소들은 스캔 라인, 데이터 라인, 및 센싱 제어 라인에 연결되고,
    상기 화소들 각각은,
    제1 전원 전압 라인에 연결된 제1 전극, 발광 소자의 애노드에 연결된 제2 전극, 및 제1 노드에 연결된 게이트 전극을 포함하는 구동 트랜지스터;
    상기 데이터 라인에 연결된 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 상기 스캔 라인에 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 센싱 라인에 연결된 제1 전극, 상기 발광 소자의 애노드에 연결된 제2 전극, 및 상기 센싱 제어 라인에 연결된 게이트 전극을 포함하는 제2 트랜지스터; 및
    상기 제1 노드와 상기 발광 소자의 애노드에 연결되는 커패시터;를 포함하는 표시 장치.
  19. 제10 항에 있어서,
    상기 표시 패널 및 상기 타이밍 제어부가 실장된 인쇄 회로 보드는, 상기 소스 구동부가 실장된 연성 필름에 의해 연결되는 표시 장치.
  20. 제19 항에 있어서,
    상기 연성 필름은, 칩 온 필름(Chip On Film, COF) 방식 또는 칩 온 플라스틱(chip on plastic, COP) 방식인 것을 특징으로 하는 표시 장치.
KR1020200126344A 2020-09-28 2020-09-28 소스 드라이버 및 이를 포함하는 표시 장치 KR20220043994A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200126344A KR20220043994A (ko) 2020-09-28 2020-09-28 소스 드라이버 및 이를 포함하는 표시 장치
US17/215,670 US11386853B2 (en) 2020-09-28 2021-03-29 Source driver for generating target initialization voltage and display device including the same
CN202111086958.3A CN114333689A (zh) 2020-09-28 2021-09-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200126344A KR20220043994A (ko) 2020-09-28 2020-09-28 소스 드라이버 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220043994A true KR20220043994A (ko) 2022-04-06

Family

ID=80821440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200126344A KR20220043994A (ko) 2020-09-28 2020-09-28 소스 드라이버 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11386853B2 (ko)
KR (1) KR20220043994A (ko)
CN (1) CN114333689A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495359B1 (ko) 2008-12-22 2015-02-24 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR102622957B1 (ko) * 2015-12-29 2024-01-10 삼성디스플레이 주식회사 휘도 컨트롤러 및 이를 포함하는 유기 발광 표시 장치
KR102564458B1 (ko) * 2016-05-09 2023-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102581938B1 (ko) * 2017-01-12 2023-09-22 삼성디스플레이 주식회사 표시 장치의 온도 검출 회로
KR102468022B1 (ko) * 2018-11-20 2022-11-17 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법
KR20200063720A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 데이터 구동부와 그를 포함한 유기발광 표시장치

Also Published As

Publication number Publication date
CN114333689A (zh) 2022-04-12
US20220101799A1 (en) 2022-03-31
US11386853B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
US11087698B2 (en) Display device
KR102289664B1 (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR100565390B1 (ko) 표시 장치
KR20200058847A (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
KR102468727B1 (ko) 타이밍 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
US20190237006A1 (en) Compensation circuit and display panel
US11790849B2 (en) Display device and power setting method thereof
KR20210045573A (ko) 표시 장치 및 그의 구동 방법
US11475852B1 (en) Light-emitting device, display device, and LED display device
CN115995197A (zh) 显示装置和显示驱动方法
KR20200042038A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20120008186A (ko) 유기전계발광표시장치 및 그 구동방법
US20230230514A1 (en) Reference voltage generator, display device including the same, and method of driving display device
KR20180014388A (ko) 디지털 아날로그 변화부 및 이를 포함하는 데이터 구동부와 표시장치
KR20220043994A (ko) 소스 드라이버 및 이를 포함하는 표시 장치
US20220254300A1 (en) Display device with self-adjusting power supply
CN111341270B (zh) 用于补偿显示面板的亮度不均的方法以及显示装置
KR20190028057A (ko) 유기발광 표시장치 및 그 구동방법
KR102253685B1 (ko) 표시장치 및 그 구동방법
KR20220092180A (ko) 게이트 구동 회로 및 표시 장치
KR20220087316A (ko) 표시장치 및 게이트 구동 회로
KR100951909B1 (ko) 액정 표시 장치와 이의 구동 방법
KR102687166B1 (ko) 표시장치 및 그의 구동방법
KR102492335B1 (ko) 유기발광표시장치 및 그 보상 방법
JP2024094232A (ja) 表示装置及びその駆動方法｛Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ ａｎｄ Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ｝

Legal Events

Date Code Title Description
A201 Request for examination