KR20210072690A - 반도체 웨이퍼 다이싱 공정 - Google Patents

반도체 웨이퍼 다이싱 공정 Download PDF

Info

Publication number
KR20210072690A
KR20210072690A KR1020200148839A KR20200148839A KR20210072690A KR 20210072690 A KR20210072690 A KR 20210072690A KR 1020200148839 A KR1020200148839 A KR 1020200148839A KR 20200148839 A KR20200148839 A KR 20200148839A KR 20210072690 A KR20210072690 A KR 20210072690A
Authority
KR
South Korea
Prior art keywords
wafer
plasma
workpiece
coating
etching
Prior art date
Application number
KR1020200148839A
Other languages
English (en)
Inventor
마틴 하니씨넥
자넷 홉킨스
올리버 안셀
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20210072690A publication Critical patent/KR20210072690A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

웨이퍼를 개별 다이로 다이싱하기 위한 반도체 웨이퍼 다이싱 공정이 개시되고, 각각의 다이는 하나의 집적 회로를 포함한다. 상기 공정은,
웨이퍼 상에 코팅을 배치하는 단계;
웨이퍼가 다이싱될 웨이퍼의 영역을 노출시켜 워크피스를 형성하기 위해 코팅의 적어도 일부를 제거하는 단계;
프로세싱 챔버 내의 플래턴 상에 워크피스를 배치하는 단계;
웨이퍼의 노출된 영역의 일부를 에칭하여 코팅 아래에 측 방향으로 연장되는 웨이퍼 그루브를 형성하여 언더컷을 형성하기 위해 일련의 플라즈마 처리 조건으로 워크피스를 플라즈마 처리하는 단계;
웨이퍼를 통해 에칭하고 웨이퍼 그루브를 따라 웨이퍼를 다이싱하기 위해 플라즈마 처리 조건과 상이한 일련의 플라즈마 에칭 조건으로 워크피스를 플라즈마 에칭하는 단계를 포함한다.

Description

반도체 웨이퍼 다이싱 공정{A SEMICONDUCTOR WAFER DICING PROCESS}
본 발명은 반도체 웨이퍼 다이싱 공정에 관한 것이다.
반도체 웨이퍼 상에 반도체 또는 미세 전자 기계 시스템(micro-electro-mechanical system; MEMS) 디바이스를 제조한 후, 웨이퍼를 개별 칩 또는 다이로 분할하기 위해 웨이퍼 다이싱 또는 스크라이빙 단계가 필요하다. 웨이퍼 다이싱 단계 이전에, 웨이퍼는 개별 다이의 포스트 다이싱 단계를 지지하기 위해 지지 필름에 부착되며, 이는 차례로 환형 지지 프레임에 부착된다. 다이싱 동작이 완료되면, 개별 다이는 지지 필름이 제거되고, 테스트되며, 패키지 디바이스에 통합될 수 있다.
반도체 웨이퍼의 다이싱은 기계적 스크라이빙, 쏘잉, 레이저 스크라이빙, 플라즈마 에칭 또는 이러한 기술의 조합에 의해 달성될 수 있다.
그러나 웨이퍼의 스크라이빙 또는 쏘잉은 모두 분리된 다이의 에지를 따라 칩과 홈이 형성되게 한다는 것이 밝혀졌다. 또한, 균열이 형성되어 다이의 에지로부터 기판 내로 전파되어 그 위에 배치된 집적 회로가 동작하지 않게 할 수 있다. 치핑(chipping) 및 균열 전파 문제는 집적 회로의 손상을 방지하기 위해 웨이퍼 상의 다이 사이에 추가 간격을 필요로 한다. 증가된 간격 요구 사항은 회로의 웨이퍼 공간을 사실상 감소시킨다.
반도체 웨이퍼의 다이싱에 대한 보다 최근의 접근 방식은 플라즈마를 사용하여 거리를 따라 웨이퍼를 에칭한다. 플라즈마 다이싱은 다이의 에지에 감소된 손상을 제공하는 것으로 밝혀졌고, 더 좁은 절단이 달성될 수 있으며, 따라서 웨이퍼 상에 더 밀접하게 패킹된 다이 배열을 제공한다. 게다가, 플라즈마 다이싱은 기계적 스크라이빙으로는 달성될 수 없는 상이한 형상과 레이아웃의 다이를 제조할 수 있게 한다.
플라즈마를 사용하는 웨이퍼의 다이싱은 다이싱 패턴을 정의하기 위해 웨이퍼가 초기에 포토 레지스트 또는 유사한 마스크로 코팅되도록 요구한다. 이것은 종래의 포토 리소그래피 단계에 의해 달성되거나, 웨이퍼 상에 연속적인 폴리머 코팅을 적용하고 그런 다음 레이저 빔을 사용하여 적절한 스크라이브 라인으로 폴리머 코팅을 패턴화하여 에칭될 웨이퍼 영역을 노출시킴으로써 달성될 수 있다. 레이저 그루브 공정은 플라즈마 에칭 공정에서 문제가 될 수 있는 웨이퍼의 거리 영역에 있는 임의의 파편이나 금속 구조물이 빔에 의해 제거된다는 이점이 있다. 그러나, 코팅의 레이저 빔 제거는 또한 내부에 채널을 생성하는 기판의 일부를 제거하고 이는 다이의 기계적 무결성을 감소시키는 것으로 밝혀졌다.
더욱이, 레이저로 코팅을 패턴화할 때, 웨이퍼의 거리 영역에는 거친 에지 표면이 발생되는 것으로 밝혀졌다. 이러한 표면 거칠기는 플라즈마 에칭 공정 동안 측벽을 따라 부적합성을 촉진하고 이는 또다시 다이의 기계적 무결성을 감소시킨다.
이제 본 발명은 위에서 언급한 문제 중 적어도 일부를 완화하는 개선된 반도체 웨이퍼 다이싱 공정을 고안했다.
본 발명의 일 양태에 따르면, 웨이퍼를 개별 다이로 다이싱하기 위한 반도체 웨이퍼 다이싱 공정이 제공되고, 각각의 다이는 하나의 집적 회로를 포함하며, 상기 공정은,
- 웨이퍼 상에 코팅을 배치하는 단계;
- 웨이퍼가 다이싱될 웨이퍼의 영역을 노출시켜 워크피스를 형성하기 위해 코팅의 적어도 일부를 제거하는 단계;
- 프로세싱 챔버 내의 플래턴 상에 워크피스를 배치하는 단계;
- 웨이퍼의 노출된 영역의 일부를 에칭하여 코팅 아래에 측 방향으로 연장되는 웨이퍼 그루브를 형성하여 언더컷을 형성하기 위해 일련의 플라즈마 처리 조건으로 워크피스를 플라즈마 처리하는 단계;
- 웨이퍼를 통해 에칭하고 웨이퍼 그루브를 따라 웨이퍼를 다이싱하기 위해 일련의 플라즈마 에칭 조건으로 워크피스를 플라즈마 에칭하는 단계를 포함한다.
일 실시예에서, 코팅의 적어도 일부는 패턴화된 코팅을 형성하기 위해 포토 리소그래피 기술을 사용하여 제거된다. 대안적으로, 코팅의 적어도 일부는 패턴화된 코팅을 형성하기 위해 웨이퍼의 표면을 가로질러 스캔되는 레이저 빔을 사용하여 제거된다.
일 실시예에서, 플라즈마 처리 조건으로 웨이퍼를 에칭하는 단계는 웨이퍼를 실질적으로 등방성 에칭하는 단계를 포함한다.
일 실시예에서, 워크피스는 접착 테이프 상에 배치되고, 상기 공정은 플라즈마 처리 단계 전에, 테이프 상에 배치된 워크피스를 웨이퍼 프레임 상에 장착하는 단계를 더 포함한다.
일 실시예에서, 플라즈마 처리 조건은 50-300 sccm 범위의 유량으로 프로세싱 챔버를 통해 에칭 가스를 통과시키는 단계를 포함한다.
일 실시예에서, 플라즈마 처리 조건은 프로세싱 챔버 내에서 10-80 mT의 범위의 압력을 유지하는 단계를 포함하거나 더 포함한다.
일 실시예에서, 플라즈마 처리 조건은 100-1000 W 범위의 전력으로 플래턴을 전기적으로 바이어싱하는 단계를 포함하거나 더 포함한다.
일 실시예에서, 플라즈마 처리 조건은 챔버 내에서 10-60 초 동안 플라즈마를 유지하는 단계를 포함하거나 더 포함한다.
일 실시예에서, 플라즈마 처리 조건은 플라즈마 발생 장치와 관련된 코일에 1000-3000 W 범위의 전력을 제공하는 단계를 포함하거나 더 포함한다.
일 실시예에서, 언더컷은 코팅 아래에서 약 3-7 ㎛ 연장된다.
일 실시예에서, 워크피스의 플라즈마 처리 및 워크피스의 플라즈마 에칭은 동일한 프로세싱 챔버 내에서 수행된다.
일 실시예에서, 워크피스의 플라즈마 에칭은 워크피스의 플라즈마 처리 직후에 수행된다.
본 발명의 제 2 양태에 따르면, 제 1 양태의 반도체 다이싱 공정을 수행하도록 구성된 시스템이 제공된다.
본 발명은 위에서 설명되었지만, 이는 위에서 설명되거나 다음 설명에 제시된 특징들의 임의의 독창적인 조합으로 확장된다. 본 발명의 예시적인 실시예들이 첨부 도면을 참조하여 본 명세서에서 상세하게 설명되지만, 본 발명은 이러한 정확한 실시예들로 제한되지 않음을 이해해야 한다.
또한, 개별적으로 또는 실시예의 일부로서 설명된 특정 특징은 다른 특징들 및 실시예들이 특정 특징을 언급하지 않더라도 다른 개별적으로 설명된 특징들 또는 다른 실시예들의 일부와 결합될 수 있다는 것이 고려된다. 따라서, 본 발명은 아직 설명되지 않은 이러한 특정 조합으로 확장된다.
본 발명은 다양한 방식으로 수행될 수 있으며, 그 실시예들이 첨부 도면을 참조하여 단지 예로서 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 웨이퍼를 다이싱하기 위한 시스템의 개략도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 웨이퍼 다이싱 공정과 관련된 단계를 순서대로 나타낸 흐름도이다.
도 3은 코팅의 레이저 제거 이후 웨이퍼 표면에 형성된 그루브를 도시하는 SEM 이미지이다.
도 4는 코팅의 레이저 제거 및 후속 플라즈마 처리 단계 이후 웨이퍼 표면에 형성된 그루브를 도시하는 SEM 이미지이다.
도 5는 약 30 초 동안 플라즈마 처리 단계를 거친, 포토 레지스트 마스크를 포함하는 웨이퍼를 통한 단면의 SEM 이미지이다.
도 6은 약 60 초 동안 플라즈마 처리 단계를 거친, 포토 레지스트 마스크를 포함하는 웨이퍼를 통한 단면의 SEM 이미지이다.
도 7은 플라즈마 처리 단계 없이, 플라즈마 에칭을 사용하여 다이싱된 레이저 그루브 마스크를 포함하는 웨이퍼를 통한 단면도의 SEM 이미지이다.
도 8은 플라즈마 처리 단계 이후, 플라즈마 에칭을 사용하여 다이싱된 레이저 그루브 마스크를 포함하는 웨이퍼를 통한 단면도의 SEM 이미지이다.
도 9는 플라즈마 에칭을 사용하여 다이싱되었지만 이전 플라즈마 처리 단계를 거치지 않은 웨이퍼를 통한 단면의 SEM 이미지이다.
도 10은 플라즈마 처리 단계 이후, 플라즈마 에칭을 사용하여 다이싱된 웨이퍼를 통한 단면의 SEM 이미지이다.
도 11은 웨이퍼 다이싱 전에, (a) 0 초, (b) 10 초, (c) 20 초 및 (d) 30 초 동안 플라즈마 처리 단계를 거친, 포토 레지스트 마스크로 코팅된 웨이퍼에 대한 다이 강도의 그래픽 표현이다.
도면의 도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 웨이퍼를 플라즈마 다이싱하기 위한 공정과 관련된 단계를 구현하도록 구성된 시스템(100)이 도시되어 있다.
시스템(100)은 프로세싱 챔버(10)를 포함하며, 그 내부에 프로세싱을 위한 기판 또는 웨이퍼(11)가 배치된다. 웨이퍼(11)는 거리 영역(12)에 의해 분리된 복수의 집적 회로(13)를 포함한다. 웨이퍼(11)는 접착 테이프, 즉 다이싱 테이프(14) 상에 배치되며, 이는 그 자체가 환형 프레임과 같은 프레임(16)에 고정된다. 테이프(14) 및 프레임(16)은 플래턴 또는 정전 척(15) 상에 배치되는 프레임 어셈블리(17)를 집합적으로 형성한다.
다이싱 테이프(14)는 전형적으로 폴리올레핀, 폴리(비닐 클로라이드) 또는 폴리(에틸렌 테레프탈레이트)로 구성된다. 환형 프레임(16)은 전형적으로 스테인리스 스틸 또는 플라스틱으로 구성되며, 프레임 어셈블리(17) 및 정전 척(15)의 표면 영역은 정전 척(15)이 환형 프레임(16)의 직경을 넘어 연장되고 내부 냉각 채널(18)(냉각재 가스가 통과함)을 포함하도록 선택된다. RF 전원(도시되지 않음)을 통해 정전 척(15)에 고전압이 인가될 수 있다. 정전 클램핑 메커니즘은 프레임 어셈블리(17)와 정전 척(15) 사이에 양호한 열 접촉이 존재하도록 한다. 프레임 어셈블리(17)와 정전 척(15) 사이의 양호한 열 접촉은 플라즈마 처리 동안 프레임 어셈블리(17)를 냉각 상태로 유지하고 다이싱 테이프(14)의 열적 열화를 방지하는 데 도움이 된다.
환형 프레임(16) 및 노출된 테이프(14)는 프레임 커버(21)를 사용하여 플라즈마(19)에 대한 직접 노출로부터 차폐된다. 프레임 커버(21)는 (도 1의 22에 도시된 바와 같이) 프레임(16)과 접촉하도록 위치되거나 액추에이터(23) 및 관련 리프트 커넥터(24)의 사용을 통해 상승될 수 있다. 일반적으로 13.56 MHz에서 동작하는 RF 전원(20)이 플래턴/정전 척(15)에 공급되어 웨이퍼(11)에 바이어스 전압을 제공한다. 챔버(10) 안팎으로 공정 가스를 도입하기 위한 표준 기술이 사용된다.
공정 플라즈마는 19에 개략적으로 도시되어 있으며, 이 플라즈마는 전자기 에너지가 챔버(10) 주위에 배치된 코일(도시되지 않음)을 통해 챔버(10) 내에서 유도성 결합되는 유도 결합 기술을 포함하지만 이에 제한되지 않는 상이한 기술을 사용하여 생성될 수 있음을 이해해야 한다.
도면의 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 웨이퍼 다이싱 공정(200)과 관련된 단계를 순서대로 나타내는 흐름도가 도시되어 있다. 단계(201)에서, 반도체 웨이퍼(11)는 먼저 수용성 폴리머 코팅과 같은 코팅(110)으로 코팅된다. 이것은 균일한 코팅 두께를 달성하기 위해 웨이퍼(11) 상에 폴리머의 스핀 코팅 또는 스프레이 코팅에 의해 달성될 수 있다. 그런 다음, 단계(202)에서, 웨이퍼(11)는 스크라이빙 동작을 거치며, 이에 의해 거리 영역(12)에 인접하게 배치된 코팅(110) 영역, 즉 집적 회로(13) 사이의 영역이 제거된다. 일 실시예에서, 이러한 제거는 레이저(도시되지 않음)를 사용하여 달성된다. 레이저 빔이 렌즈 및 빔 스티어링 장치(도시되지 않음)를 사용하여 코팅 상에 포커싱되고, 단계(202a)에서, 레이저 빔은 코팅된 웨이퍼(11)를 가로질러 스캔되어 코팅 내에 원하는 패턴을 스크라이빙하여 웨이퍼(11)의 상부 표면을 노출시켜 프로세싱을 위한 워크피스(11a)를 생성한다. 대안적으로, 웨이퍼(11)는 단계(201)에서 포토 리소그래피 기술을 사용하여 패턴화된 포토 레지스트로 코팅되어 단계(202a)에서 웨이퍼(11)의 거리 영역(12)을 노출시키고 따라서 워크피스(11a)를 형성할 수 있다.
이어서, 단계(203)에서, 워크피스(11a)는 접착 테이프(14) 상에 배치되고, 이는 그 자체가 환형 프레임과 같은 프레임(16) 상에 배치되어 워크피스(11a)에 기계적 지지를 제공한다. 대안적으로, 레이저 스크라이빙 단계는 테이프(14) 상에 반도체 기판(11)을 장착한 후에 발생할 수 있다. 접착 테이프(14) 또는 백업 테이프는 프레임(16)에 대해 워크피스(11a)를 제자리에 고정하는 역할을 하여 워크피스가 적절하게 정렬될 수 있도록 하고, 다이싱 공정 이후 다이를 고정하여 다이가 용이하게 조작될 수 있도록 한다.
단계(204)에서, 프레임 고정된 워크피스(11a)는 후속적으로 프로세싱 챔버(10) 내로 로딩되고 정전 척(15) 상에 배치된다. 그런 다음, 단계(205)에서, 워크피스(11a)는 일련의 플라즈마 처리 조건을 포함하는 플라즈마 처리 단계를 거친다. 단계(205a)에서, SF6와 같은 불소 함유 에칭 가스가 (물질의 제거를 돕기 위해) O2 및 Ar을 포함하는 다른 가스와 함께 챔버 내로 도입된다. 제어기(도시되지 않음)는 챔버를 통과하는 유량을 50-300 sccm 및 일반적으로 200 sccm 범위로 조절하고, 챔버 내에서 10-80 mT, 일반적으로 35 mT 범위의 압력을 유지한다. 그런 다음, 단계(205b)에서, 플라즈마 생성 장치와 관련된 코일(도시되지 않음)에는 플라즈마(19)를 생성하기 위해 1000-3000 W, 일반적으로 2500 W 범위의 전력이 공급되고, 단계(205c)에서, 전기 바이어스가 발전기(20)를 통해 정전 척(15)을 통해 워크피스(11a)에 인가된다. 정전 척(15)에는 100-1000 W, 일반적으로 500 W 범위의 전력이 공급되고, 전기 바이어스는 웨이퍼(11)의 노출된 영역을 플라즈마 에칭하기 위해 플라즈마 종과 노출된 웨이퍼 영역 사이의 상호 작용을 용이하게 한다. 불소 에칭의 등방성 특성은 웨이퍼(11)의 거리 영역(12) 내의 코팅(110) 아래에 언더컷을 형성하고, 거리 영역(12)의 임의의 파편을 세척하며, 웨이퍼(11)의 후속 플라즈마 다이싱 단계를 위해 측벽의 품질을 향상시킨다. 플라즈마 처리 단계(205)는 웨이퍼(11)가 레이저에 의해 패턴화된 코팅(110)을 포함하는지 또는 포토 리소그래피 기술을 사용하여 패턴화된 마스크를 포함하는지에 관계없이, 결과적인 다이에 개선된 측벽 품질을 제공하고 또한 다이 내의 응력 지점을 감소시킴으로써, 웨이퍼(11)의 후속 다이싱을 개선하는 것으로 밝혀졌다.
전통적으로 적용된 에칭 방법은 척(15)에 인가된 높은 바이어스를 사용하여 Ar 및 SF6 가스를 프로세싱 챔버(10) 내에 도입하고, 이는 웨이퍼(11) 내에 큰 깊이로 확장된 에칭을 초래한다. 플라즈마 처리 단계(205)의 목적은 코팅(110) 아래의 언더컷의 양을 제어하기 위해, 짧은 공정 시간 동안 감소된 바이어스를 인가함으로써 수직이 아닌 측 방향으로 웨이퍼(11)를 에칭하는 것이다.
일 실시예에서, 플라즈마 처리 단계(205)와 관련된 플라즈마는 웨이퍼(11)의 거리 영역(12) 내의 코팅(110) 아래에 언더컷을 형성하기 위해 10-60 초, 일반적으로 30 초 동안 유지된다. 도 3은 레이저 그루브 코팅을 포함하는 웨이퍼(11)의 표면에 형성된 그루브(G)를 도시하고, 도 4는 플라즈마 처리 단계 이후, 연관된 언더컷을 갖는 그루브(G)의 개선된 측벽 품질을 도시한다. 도 6은 60 초 동안 플라즈마 처리 단계 이후 약 5-7 ㎛의 언더컷을 도시한다. 도 5 및 도 6은 각각 약 30 초 및 60 초 동안 플라즈마 처리 단계(205)를 거친, 포토 레지스트 마스크를 포함하는 웨이퍼(11) 내에 형성된 유사한 언더컷을 보여준다.
플라즈마 처리 단계(205) 후에, 플라즈마 다이싱 동작(206)은 일반적으로 플라즈마 처리 조건과 상이한 일련의 플라즈마 에칭 조건을 사용하여 수행된다. 워크피스(11a)의 플라즈마 에칭은 일반적으로 플라즈마 처리 단계가 수행되는 동일한 프로세싱 챔버(10)에서, 바람직하게는 플라즈마 처리 단계 직후에 수행된다. 웨이퍼(11)가 다이싱되면, 단계(207)에서, 다이 상에 배치된 코팅(110)은 제거된다.
도면의 도 7을 참조하면, 레이저 스크라이빙 공정을 사용하여 준비되고 그런 다음 플라즈마 에칭 공정을 사용하여 다이싱된 웨이퍼(11)를 통한 단면의 확대된 SEM 이미지가 도시되어 있다. 도 8은 레이저 스크라이빙 공정을 사용하여 준비되었지만 플라즈마 에칭 공정(206)을 사용하여 다이싱하기 전에 상기 플라즈마 처리 단계(205)를 거친 유사한 웨이퍼(11)를 통한 단면의 확대된 SEM 이미지이다. 도 8에 도시된 웨이퍼(11)의 측벽 품질의 개선은 도 7의 웨이퍼(11)의 측벽과 비교하여 분명히 드러난다. 도 8은 도 7에 도시된 것과 비교하여 측벽의 부드러운 윤곽을 명확하게 도시한다. 도면의 도 9를 참조하면, 플라즈마 에칭을 사용하여 다이싱되었지만 이전 플라즈마 처리 단계(205)를 거치지 않은 웨이퍼(11)를 통한 단면의 SEM 이미지가 제공되는 반면, 도 10은 플라즈마 처리 단계(205) 이후 플라즈마 다이싱된 유사한 웨이퍼(11)의 SEM 이미지이다. 웨이퍼(11)의 줄무늬 및 플라즈마 처리 단계(205)를 거친 웨이퍼(11)와 관련된 개선된 측벽 품질(도 10)은 분명히 드러난다.
도면의 도 11을 참조하면, 포토 레지스트 마스크로 코팅된 웨이퍼(11)로부터 형성된 다이의 다이 굴곡 강도(x 축)의 와이블(Weibull) 누적 확률 분포가 제공되며, 이는 다양한 기간의 플라즈마 처리 단계를 거친다. 곡선 (a)는 플라즈마 다이싱 전에 플라즈마 처리를 겪지 않은 다이의 굴곡 강도를 나타내며, 곡선 (b), 곡선 (c) 및 곡선 (d)는 각각 10 초, 20 초 및 30 초 동안 플라즈마 처리를 겪은 다이의 굴곡 강도를 나타낸다. 분명하게, 도 11에서는 증가된 플라즈마 처리 기간이 다이와 관련된 증가된 강도를 제공한다. 레이저 그루브 코팅을 포함하는 웨이퍼에서도 유사한 이점이 관찰된다.
플라즈마 다이싱이 종래의 스크라이빙 기술과 비교할 때 다이의 기계적 특성을 개선할 수 있다는 것은 알려져 있지만, 이러한 방법으로 인한 손상으로 인해, 플라즈마 다이싱이 포토 리소그래피 마스크를 사용하여 웨이퍼의 기계적 무결성을 향상시킬 수도 있다는 것은 놀라운 일이다. 포토 리소그래피 마스크는 스크라이빙 또는 쏘잉 방법과 달리 아래의 실리콘에 영향을 주지 않아야 한다. 이론이나 추측에 얽매이지 않고, 언더컷 영역은 다이의 상부 에지에서 응력을 감소시키는 것으로 의도된다. 이것은 차례로 균열 전파의 가능성을 감소시킨다.

Claims (16)

  1. 웨이퍼를 개별 다이로 다이싱하기 위한 반도체 웨이퍼 다이싱 공정에 있어서, 각각의 다이는 하나의 집적 회로를 포함하며, 상기 공정은,
    상기 웨이퍼 상에 코팅을 배치하는 단계;
    상기 웨이퍼가 다이싱될 상기 웨이퍼의 영역을 노출시켜 워크피스를 형성하기 위해 상기 코팅의 적어도 일부를 제거하는 단계;
    프로세싱 챔버 내의 플래턴 상에 상기 워크피스를 배치하는 단계;
    상기 웨이퍼의 상기 노출된 영역의 일부를 에칭하여 상기 코팅 아래에 측 방향으로 연장되는 웨이퍼 그루브를 형성하여 언더컷을 형성하기 위해 일련의 플라즈마 처리 조건으로 상기 워크피스를 플라즈마 처리하는 단계; 및
    상기 웨이퍼를 통해 에칭하고 상기 웨이퍼 그루브를 따라 상기 웨이퍼를 다이싱하기 위해 일련의 플라즈마 에칭 조건으로 상기 워크피스를 플라즈마 에칭하는 단계
    를 포함하는 반도체 웨이퍼 다이싱 공정.
  2. 제 1 항에 있어서,
    상기 코팅의 상기 적어도 일부는 패턴화된 코팅을 형성하기 위해 포토 리소그래피 기술을 사용하여 제거되는 것인, 반도체 웨이퍼 다이싱 공정.
  3. 제 1 항에 있어서,
    상기 코팅의 상기 적어도 일부는 패턴화된 코팅을 형성하기 위해 상기 웨이퍼의 표면을 가로질러 스캔되는 레이저 빔을 사용하여 제거되는 것인, 반도체 웨이퍼 다이싱 공정.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건으로 상기 웨이퍼를 에칭하는 단계는 상기 웨이퍼를 실질적으로 등방성 에칭하는 단계를 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건으로 상기 웨이퍼를 에칭하는 단계는 불소 함유 에칭 가스를 사용하여 상기 웨이퍼를 실질적으로 등방성 에칭하는 단계를 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    접착 테이프 상에 상기 워크피스를 배치하는 단계; 및
    상기 플라즈마 처리 단계 전에, 상기 테이프 상에 배치된 상기 워크피스를 웨이퍼 프레임 상에 장착하는 단계
    를 더 포함하는 반도체 웨이퍼 다이싱 공정.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건은 50-300 sccm 범위의 유량으로 상기 프로세싱 챔버를 통해 에칭 가스를 통과시키는 단계를 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건은 상기 프로세싱 챔버 내에서 10-80 mT의 범위의 압력을 유지하는 단계를 포함하거나 더 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건은 100-1000 W 범위의 전력으로 상기 플래턴을 전기적으로 바이어싱하는 단계를 포함하거나 더 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건은 상기 챔버 내에서 10-60 초 동안 플라즈마를 유지하는 단계를 포함하거나 더 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 조건은 플라즈마 발생 장치와 관련된 코일에 1000-3000 W 범위의 전력을 제공하는 단계를 포함하거나 더 포함하는 것인, 반도체 웨이퍼 다이싱 공정.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 언더컷은 상기 코팅 아래에서 약 3-7 ㎛ 연장되는 것인, 반도체 웨이퍼 다이싱 공정.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 워크피스의 상기 플라즈마 처리 및 상기 워크피스의 상기 플라즈마 에칭은 동일한 프로세싱 챔버 내에서 수행되는 것인, 반도체 웨이퍼 다이싱 공정.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 워크피스의 상기 플라즈마 에칭은 상기 워크피스의 플라즈마 처리 직후에 수행되는 것인, 반도체 웨이퍼 다이싱 공정.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 플라즈마 다이싱된 웨이퍼로부터 상기 코팅을 제거하는 단계
    를 더 포함하는 반도체 웨이퍼 다이싱 공정.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 따른 상기 반도체 웨이퍼 다이싱 공정을 수행하도록 구성된 시스템.
KR1020200148839A 2019-12-09 2020-11-09 반도체 웨이퍼 다이싱 공정 KR20210072690A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1917988.6A GB201917988D0 (en) 2019-12-09 2019-12-09 A semiconductor wafer dicing process
GB1917988.6 2019-12-09

Publications (1)

Publication Number Publication Date
KR20210072690A true KR20210072690A (ko) 2021-06-17

Family

ID=69171883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148839A KR20210072690A (ko) 2019-12-09 2020-11-09 반도체 웨이퍼 다이싱 공정

Country Status (6)

Country Link
US (1) US20210175122A1 (ko)
EP (1) EP3848959A1 (ko)
KR (1) KR20210072690A (ko)
CN (1) CN113035780A (ko)
GB (1) GB201917988D0 (ko)
TW (1) TW202129740A (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4275095B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP4677331B2 (ja) * 2005-11-30 2011-04-27 エルピーダメモリ株式会社 島状の分散構造を備えた半導体チップおよびその製造方法
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP6524535B2 (ja) * 2016-03-11 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2018137483A (ja) * 2018-05-23 2018-08-30 Ｓｐｐテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板

Also Published As

Publication number Publication date
US20210175122A1 (en) 2021-06-10
TW202129740A (zh) 2021-08-01
GB201917988D0 (en) 2020-01-22
CN113035780A (zh) 2021-06-25
EP3848959A1 (en) 2021-07-14

Similar Documents

Publication Publication Date Title
US6214703B1 (en) Method to increase wafer utility by implementing deep trench in scribe line
JP6360477B2 (ja) ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
TWI459458B (zh) 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
TWI508155B (zh) 使用混合式***射束雷射劃線製程及電漿蝕刻的晶圓切割
KR102199301B1 (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP7142236B2 (ja) 素子チップの製造方法
JP5023614B2 (ja) 半導体チップの製造方法及び半導体ウエハの処理方法
JP4285455B2 (ja) 半導体チップの製造方法
US20180096892A1 (en) Device wafer processing method
KR101920343B1 (ko) 플라즈마 에칭을 갖는 하이브리드 갈바닉 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
US10410924B2 (en) Manufacturing process of element chip
US11189480B2 (en) Element chip manufacturing method
KR20060101539A (ko) 레이저 다이싱을 위한 방법 및 장치
US9130030B1 (en) Baking tool for improved wafer coating process
JP6524558B2 (ja) 素子チップの製造方法
JP2019114712A (ja) 素子チップの製造方法
CN107403719B (zh) 在半导体器件中形成图形的方法
KR20210072690A (ko) 반도체 웨이퍼 다이싱 공정
CN109719374B (zh) 被加工物的加工方法
JP6519819B2 (ja) 素子チップの製造方法
JP2022191949A (ja) 素子チップの製造方法、および、基板の加工方法
JP7085342B2 (ja) 素子チップの製造方法
JP2017041587A (ja) ウエーハの分割方法
US20200194270A1 (en) Plasma chemical processing of wafer dies
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법

Legal Events

Date Code Title Description
A201 Request for examination