KR20210049329A - Semiconductor process state management apparatus using wafer surface temperature - Google Patents

Semiconductor process state management apparatus using wafer surface temperature Download PDF

Info

Publication number
KR20210049329A
KR20210049329A KR1020190133503A KR20190133503A KR20210049329A KR 20210049329 A KR20210049329 A KR 20210049329A KR 1020190133503 A KR1020190133503 A KR 1020190133503A KR 20190133503 A KR20190133503 A KR 20190133503A KR 20210049329 A KR20210049329 A KR 20210049329A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor process
surface temperature
temperature data
semiconductor
Prior art date
Application number
KR1020190133503A
Other languages
Korean (ko)
Other versions
KR102288808B1 (en
Inventor
송선우
김도원
Original Assignee
무진전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무진전자 주식회사 filed Critical 무진전자 주식회사
Priority to KR1020190133503A priority Critical patent/KR102288808B1/en
Publication of KR20210049329A publication Critical patent/KR20210049329A/en
Application granted granted Critical
Publication of KR102288808B1 publication Critical patent/KR102288808B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/0003—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter
    • G01J5/0007—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter of wafers or semiconductor substrates, e.g. using Rapid Thermal Processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A semiconductor process state management device using a wafer surface temperature according to the present invention comprises: a chamber; an infrared temperature sensor unit for measuring the surface temperature of a wafer; and a local controller for controlling a semiconductor process performed in the chamber. The local controller comprises: a storage unit in which process identification information for specifying one of a plurality of semiconductor processes performed in the chamber, a sequence command defined for performing the specified semiconductor process, and reference temperature data for determining a state of the semiconductor process performed according to the sequence command are stored in a state matched with each other for each semiconductor process; and a control unit for comparing a received surface temperature data with the reference temperature data to determine a current process state and outputting alarm information corresponding to the determined current process state. According to the present invention, it is possible to estimate whether a semiconductor process such as a cleaning process, etc. is normally performed in a chamber through the surface temperature of a wafer disposed in the chamber and to provide the estimated current state information to a manager or the like.

Description

웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치{SEMICONDUCTOR PROCESS STATE MANAGEMENT APPARATUS USING WAFER SURFACE TEMPERATURE}Semiconductor process state management device using wafer surface temperature {SEMICONDUCTOR PROCESS STATE MANAGEMENT APPARATUS USING WAFER SURFACE TEMPERATURE}

본 발명은 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 관한 것이다. 보다 구체적으로, 본 발명은 세정 공정 등과 같은 반도체 공정이 챔버에서 정상적으로 수행되는지 여부를 챔버 내부에 배치된 웨이퍼의 표면온도를 통해 추정하고, 추정된 현재 상태 정보를 관리자 등에게 제공할 수 있는 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 관한 것이다.The present invention relates to a semiconductor process state management apparatus using a wafer surface temperature. More specifically, the present invention estimates whether a semiconductor process such as a cleaning process is normally performed in a chamber through the surface temperature of a wafer disposed inside the chamber, and provides the estimated current state information to a manager, etc. It relates to a semiconductor process state management apparatus using temperature.

일반적으로 웨이퍼 표면을 세정(Cleaning)하는 기술은 크게 습식 세정과 건식 세정으로 구분된다.In general, techniques for cleaning the wafer surface are largely divided into wet cleaning and dry cleaning.

이러한 세정 공정은 반도체 웨이퍼 표면의 물질을 제거한다는 점에서 식각 공정과 유사하지만, 제거 대상이 웨이퍼 표면에 존재하는 불순물이라는 점에서 차이가 있다.This cleaning process is similar to the etching process in that it removes material from the surface of the semiconductor wafer, but differs in that the object to be removed is an impurity present on the wafer surface.

종래의 웨이퍼 세정 기술의 하나의 예로서 RCA 세정법이 알려져 있다.As an example of a conventional wafer cleaning technique, the RCA cleaning method is known.

RCA 세정에 사용되는 용액은 고순도의 탈이온수(Deionized Water, DIW)와 과산화수소(H2O2), 수산화암모늄(NH4OH), 염산(HCl) 등으로 이루어져 있다. 이들은 보통 RCA 표준세정-1(Standard Clean 1, SC-1)과 표준세정-2 (SStandard Clean 2, C-2)의 두 단계로 구성된다. The solution used for RCA cleaning consists of high purity deionized water (DIW), hydrogen peroxide (H 2 O 2 ), ammonium hydroxide (NH 4 OH), and hydrochloric acid (HCl). They usually consist of two stages: RCA Standard Clean 1 (SC-1) and SStandard Clean 2 (C-2).

이러한 RCA 세정을 포함한 세정 과정에서, 세정액 및 이 세정액에 의한 세정의 대상인 웨이퍼의 온도 변화는 웨이퍼 세정에 여러 영향을 미치며, 때로는 공정 불량을 유발하는 요소가 되기도 한다.In the cleaning process including the RCA cleaning, the cleaning liquid and the temperature change of the wafer to be cleaned by the cleaning liquid have various effects on the cleaning of the wafer, and sometimes become a factor causing process defects.

따라서, 세정액의 온도 또는 웨이퍼의 표면온도가 비정상적인 경우, 이를 신속하게 감지하여 관리자 등에게 통보함으로써 공정 불량을 방지할 수 있는 기술적 수단이 요구된다.Therefore, when the temperature of the cleaning liquid or the surface temperature of the wafer is abnormal, there is a need for a technical means capable of preventing process defects by promptly detecting and notifying the manager or the like.

대한민국 등록특허공보 제10-2024206호(등록일자: 2019년 09월 17일, 명칭: 웨이퍼 표면 온도 측정용 적외선 온도센서)Republic of Korea Patent Publication No. 10-2024206 (Registration date: September 17, 2019, name: Infrared temperature sensor for measuring wafer surface temperature)

본 발명의 기술적 과제는 세정 공정 등과 같은 반도체 공정이 챔버에서 정상적으로 수행되는지 여부를 챔버 내부에 배치된 웨이퍼의 표면온도를 통해 추정하고, 추정된 현재 상태 정보를 관리자 등에게 제공할 수 있는 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치를 제공하는 것이다.The technical problem of the present invention is a wafer surface temperature capable of estimating whether a semiconductor process such as a cleaning process is normally performed in a chamber through the surface temperature of a wafer disposed inside the chamber, and providing the estimated current state information to a manager, etc. It is to provide a semiconductor process state management device using.

이러한 기술적 과제를 해결하기 위한 본 발명에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치는 웨이퍼에 대한 반도체 공정이 수행되는 챔버, 상기 웨이퍼의 표면온도를 측정하는 적외선 온도 센서부 및 상기 챔버에서 수행되는 반도체 공정을 제어하는 로컬 제어기를 포함하고, 상기 로컬 제어기는, 상기 챔버에서 수행되는 복수의 반도체 공정중에서 하나를 특정하기 위한 공정 식별정보, 상기 공정 식별정보에 의해 특정된 반도체 공정을 수행하기 위해 정의된 시퀀스 명령 및 상기 시퀀스 명령에 따라 수행되는 반도체 공정의 상태를 판단하기 위한 기준온도 데이터가 반도체 공정별로 상호 매칭된 상태로 저장되어 있는 저장부 및 상기 적외선 온도 센서부로부터 전달받은 상기 웨이퍼의 표면온도 데이터를 상기 저장부에 저장되어 있는 기준온도 데이터와 비교하여 현재 공정상태를 판단하고, 판단된 현재 공정상태에 대응하는 알람정보를 출력하는 제어부를 포함한다.The semiconductor process state management apparatus using the wafer surface temperature according to the present invention for solving these technical problems includes a chamber in which a semiconductor process is performed on a wafer, an infrared temperature sensor unit measuring the surface temperature of the wafer, and Includes a local controller for controlling a semiconductor process, wherein the local controller is defined to perform a process identification information for specifying one of a plurality of semiconductor processes performed in the chamber, a semiconductor process specified by the process identification information A storage unit in which the sequence command and reference temperature data for determining the state of the semiconductor process performed according to the sequence command are stored in a state matched with each other for each semiconductor process, and the surface temperature of the wafer received from the infrared temperature sensor unit And a control unit that compares the data with reference temperature data stored in the storage unit to determine a current process state, and outputs alarm information corresponding to the determined current process state.

본 발명에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 있어서, 상기 제어부는, 상기 공정 식별정보에 해당하는 반도체 공정의 수행 명령이 수신되는 경우, 상기 저장부를 검색하여 상기 공정 식별정보에 대응하는 시퀀스 명령 및 기준온도 데이터를 추출하고, 상기 웨이퍼에 대한 반도체 공정이 상기 공정 식별정보에 대응하는 시퀀스 명령에 따라 수행되도록 제어하면서, 상기 적외선 온도 센서부로부터 전달받은 상기 웨이퍼의 표면온도 데이터를 상기 저장부에 저장되어 있는 기준온도 데이터와 비교하고, 상기 웨이퍼의 표면온도 데이터와 상기 기준온도 데이터의 차이가 미리 설정된 제1 허용오차를 초과하는 경우 상기 현재 공정상태를 이상상태로 판단하여 이상상태를 알리는 알람정보를 출력하는 것을 특징으로 한다.In the semiconductor process state management apparatus using the wafer surface temperature according to the present invention, when a command to perform a semiconductor process corresponding to the process identification information is received, the control unit searches the storage unit to correspond to the process identification information. Extracting the sequence command and reference temperature data, controlling the semiconductor process for the wafer to be performed according to the sequence command corresponding to the process identification information, and storing the surface temperature data of the wafer received from the infrared temperature sensor unit. Compared with the reference temperature data stored in the unit, and when the difference between the surface temperature data of the wafer and the reference temperature data exceeds a preset first tolerance, the current process state is determined as an abnormal state, and the abnormal state is notified. It is characterized in that it outputs alarm information.

본 발명에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 있어서, 상기 제어부는, 상기 적외선 온도 센서부로부터 전달받은 상기 웨이퍼의 전체 픽셀에 대한 표면온도 데이터 중에서 미리 정의된 비교 대상 픽셀 및 상기 비교 대상 픽셀의 주변에 위치하는 주변 픽셀의 온도값을 추출하고, 상기 비교 대상 픽셀의 온도값과 상기 주변 픽셀의 온도 평균값의 차이가 미리 설정된 제2 허용오차를 초과하는 경우, 상기 비교 대상 픽셀의 온도값을 상기 주변 픽셀의 온도 평균값으로 치환하는 것을 특징으로 한다.In the semiconductor process state management apparatus using a wafer surface temperature according to the present invention, the control unit includes a predetermined comparison target pixel and the comparison target among surface temperature data for all pixels of the wafer received from the infrared temperature sensor unit. When a temperature value of a neighboring pixel located around a pixel is extracted, and the difference between the temperature value of the comparison target pixel and the average temperature value of the surrounding pixel exceeds a preset second tolerance, the temperature value of the comparison target pixel Is replaced by an average temperature value of the surrounding pixels.

본 발명에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 있어서, 상기 공정 식별정보에 의해 특정된 반도체 공정은 시계열적으로 수행되는 복수의 세부 공정으로 이루어지고, 상기 시퀀스 명령은 상기 세부 공정이 수행되는 시간정보, 상기 세부 공정에서 수행되는 세부 시퀀스 명령으로 이루어지고, 상기 기준온도 데이터는 상기 세부 공정의 시간정보에 매칭된 기준온도값으로 이루어진 것을 특징으로 한다.In the semiconductor process state management apparatus using the wafer surface temperature according to the present invention, the semiconductor process specified by the process identification information consists of a plurality of detailed processes performed in time series, and the sequence command is performed by the detailed process. And a detailed sequence command performed in the detailed process, and the reference temperature data comprises a reference temperature value matched with the time information of the detailed process.

본 발명에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 있어서, 상기 제어부는, 상기 공정 식별정보에 의해 특정된 반도체 공정을 구성하는 복수의 세부 공정 간의 전환 시간에서 측정된 웨이퍼의 표면온도 데이터를 상기 저장부에 저장되어 있는 기준온도 데이터와 비교하여 상기 현재 공정상태를 판단하는 것을 특징으로 한다.In the semiconductor process state management apparatus using the wafer surface temperature according to the present invention, the control unit stores the surface temperature data of the wafer measured at a switching time between a plurality of detailed processes constituting the semiconductor process specified by the process identification information. The current process state is determined by comparing with reference temperature data stored in the storage unit.

본 발명에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치에 있어서, 상기 적외선 온도 센서부는, 상기 챔버의 상단 벽면에 구비된 유체 공급 포트를 통해 공급되는 유체의 흐름에 대한 저항성을 줄이기 위한 원통형 구조를 갖는 것을 특징으로 한다.In the semiconductor process state management apparatus using a wafer surface temperature according to the present invention, the infrared temperature sensor unit has a cylindrical structure for reducing resistance to a flow of fluid supplied through a fluid supply port provided on an upper wall of the chamber. It is characterized by having.

본 발명에 따르면, 세정 공정 등과 같은 반도체 공정이 챔버에서 정상적으로 수행되는지 여부를 챔버 내부에 배치된 웨이퍼의 표면온도를 통해 추정하고, 추정된 현재 상태 정보를 관리자 등에게 제공할 수 있는 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치가 제공되는 효과가 있다.According to the present invention, whether a semiconductor process such as a cleaning process is normally performed in the chamber is estimated through the surface temperature of a wafer disposed inside the chamber, and the wafer surface temperature capable of providing the estimated current state information to a manager, etc. There is an effect that a semiconductor process state management apparatus used is provided.

도 1은 본 발명의 일 실시 예에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치를 나타낸 도면이고,
도 2는 본 발명의 일 실시 예에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치의 전체적인 동작을 예시적으로 설명하기 위한 도면이고,
도 3은 본 발명의 일 실시 예에 있어서, 제어부가 비교 대상 픽셀의 온도 오차를 보정하는 예시적인 구성을 설명하기 위한 도면이고,
도 4는 본 발명의 일 실시 예에 있어서, 적외선 온도 센서부가 획득하여 제어부로 전달하는 웨이퍼의 표면온도 데이터를 예시적으로 나타낸 도면이다.1 is a view showing a semiconductor process state management apparatus using a wafer surface temperature according to an embodiment of the present invention,
2 is a view for explaining the overall operation of the semiconductor process state management apparatus using a wafer surface temperature according to an embodiment of the present invention,
3 is a diagram for explaining an exemplary configuration in which a control unit corrects a temperature error of a comparison target pixel in an embodiment of the present invention,
4 is a diagram illustrating surface temperature data of a wafer obtained by an infrared temperature sensor unit and transmitted to a control unit according to an exemplary embodiment of the present invention.

본 명세서에 개시된 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed in the present specification are only exemplified for the purpose of describing the embodiments according to the concept of the present invention, and the embodiments according to the concept of the present invention are in various forms. And is not limited to the embodiments described herein.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention can apply various changes and have various forms, the embodiments will be illustrated in the drawings and described in detail in the present specification. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes all changes, equivalents, or substitutes included in the spirit and scope of the present invention.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고 유사하게 제2 구성 요소는 제1 구성 요소로도 명명될 수 있다.Terms such as first or second may be used to describe various constituent elements, but the constituent elements should not be limited by the terms. The above terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of the rights according to the concept of the present invention, the first component may be referred to as the second component and similarly the second component. The component may also be referred to as a first component.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접 연결되어 있거나 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it should be understood that it is directly connected or may be connected to the other component, but other components may exist in the middle. will be. On the other hand, when a component is referred to as being "directly connected" or "directly connected" to another component, it should be understood that there is no other component in the middle. Other expressions describing the relationship between components, such as "between" and "directly between" or "adjacent to" and "directly adjacent to" should be interpreted as well.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present specification, terms such as "comprise" or "have" are intended to designate the presence of features, numbers, steps, actions, components, parts, or combinations thereof described herein, but one or more other features. It is to be understood that the presence or addition of elements or numbers, steps, actions, components, parts, or combinations thereof, does not preclude in advance the possibility of the presence or addition.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in the present specification. .

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치를 나타낸 도면이다.1 is a diagram illustrating an apparatus for managing a semiconductor process state using a wafer surface temperature according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치는 챔버(10), 적외선 온도 센서부(30), 로컬 제어기(40)를 포함하고, 로컬 제어기(40)는 저장부(60) 및 제어부(50)를 포함한다.Referring to FIG. 1, a semiconductor process state management apparatus using a wafer surface temperature according to an embodiment of the present invention includes a chamber 10, an infrared temperature sensor unit 30, a local controller 40, and a local controller ( 40) includes a storage unit 60 and a control unit 50.

챔버(10)는 웨이퍼(W)에 대한 반도체 공정이 수행되는 공간을 제공하는 구성요소이다.The chamber 10 is a component that provides a space in which a semiconductor process is performed on the wafer W.

예를 들어, 이러한 챔버(10)에는 회전 척(spin chuck, 20), 그립 핀(grip pin, 22), 스핀들(spindle, 24)이 구비될 수 있다.For example, the chamber 10 may be provided with a spin chuck 20, a grip pin 22, and a spindle 24.

반도체 공정의 대상이 되는 웨이퍼(W)는 회전 척(20)의 상면에 설치된 그립 핀(22)에 의해 그립되어 고정된 상태로 배치되며, 외부 장치로부터 제공되는 회전 구동력에 의해 스핀들(24)이 회전하여 회전 척(20)이 회전하면, 이 회전 척(20)에 배치된 웨이퍼(W)가 회전하게 된다. 이러한 웨이퍼(W)의 회전과 함께 챔버(10)의 상단 벽면에 구비된 유체 공급 포트(12)를 통해 약액 등과 같은 유체가 공급되면 해당 약액 등에 의한 웨이퍼 처리 공정이 수행된다.The wafer W, which is the object of the semiconductor process, is gripped by a grip pin 22 installed on the upper surface of the rotating chuck 20 and placed in a fixed state, and the spindle 24 is moved by a rotational driving force provided from an external device. When the rotating chuck 20 rotates by rotating, the wafer W disposed on the rotating chuck 20 rotates. When a fluid such as a chemical solution or the like is supplied through the fluid supply port 12 provided on the upper wall of the chamber 10 along with the rotation of the wafer W, a wafer processing process using the chemical solution or the like is performed.

적외선 온도 센서부(30)는 웨이퍼(W)의 표면온도를 측정하여 로컬 제어기(40)로 실시간 전달하는 기능을 수행한다.The infrared temperature sensor unit 30 measures the surface temperature of the wafer W and transmits it to the local controller 40 in real time.

예를 들어, 적외선 온도 센서부(30)는, 챔버(10)의 상단 벽면에 구비된 유체 공급 포트(12)를 통해 공급되는 유체의 흐름에 대한 저항성을 줄이기 위해 원통형 구조를 갖도록 구성될 수 있다.For example, the infrared temperature sensor unit 30 may be configured to have a cylindrical structure to reduce resistance to the flow of fluid supplied through the fluid supply port 12 provided on the upper wall of the chamber 10. .

로컬 제어기(40)는 챔버(10)에서 수행되는 반도체 공정을 제어하고, 진행중인 공정의 전반적인 상태정보를 피드백받아 저장하는 기능을 수행한다.The local controller 40 controls a semiconductor process performed in the chamber 10 and performs a function of receiving feedback and storing overall state information of an ongoing process.

이러한 로컬 제어기(40)는 저장부(60) 및 제어부(50)를 포함한다.This local controller 40 includes a storage unit 60 and a control unit 50.

로컬 제어기(40)에 구비된 저장부(60)에는 챔버(10)에서 수행되는 복수의 반도체 공정중에서 하나를 특정하기 위한 공정 식별정보, 이 공정 식별정보에 의해 특정된 반도체 공정을 수행하기 위해 정의된 시퀀스 명령 및 이 시퀀스 명령에 따라 수행되는 반도체 공정의 상태를 판단하기 위한 기준온도 데이터가 반도체 공정별로 상호 매칭된 상태로 저장되어 있다.The storage unit 60 provided in the local controller 40 includes process identification information for specifying one of a plurality of semiconductor processes performed in the chamber 10, and is defined to perform the semiconductor process specified by the process identification information. The sequence command and reference temperature data for determining the state of the semiconductor process performed according to the sequence command are stored in a state of being matched with each other for each semiconductor process.

로컬 제어기(40)에 구비된 제어부(50)는, 챔버(10)에서 수행되는 반도체 공정을 전반적으로 제어하며, 특히, 적외선 온도 센서부(30)로부터 전달받은 웨이퍼(W)의 표면온도 데이터를 저장부(60)에 저장되어 있는 기준온도 데이터와 비교하여 현재 공정상태를 판단하고, 판단된 현재 공정상태에 대응하는 알람정보를 출력하는 기능을 수행한다.The control unit 50 provided in the local controller 40 generally controls the semiconductor process performed in the chamber 10, and in particular, the surface temperature data of the wafer W received from the infrared temperature sensor unit 30 Compares with reference temperature data stored in the storage unit 60 to determine a current process state, and outputs alarm information corresponding to the determined current process state.

예를 들어, 제어부(50)는, 1) 공정 식별정보에 해당하는 반도체 공정의 수행 명령이 수신되는 경우, 2) 저장부(60)를 검색하여 공정 식별정보에 대응하는 시퀀스 명령 및 기준온도 데이터를 추출하고, 3) 웨이퍼(W)에 대한 반도체 공정이 공정 식별정보에 대응하는 시퀀스 명령에 따라 수행되도록 제어하면서, 4) 적외선 온도 센서부(30)로부터 전달받은 웨이퍼(W)의 표면온도 데이터를 저장부(60)에 저장되어 있는 기준온도 데이터와 비교하고, 5) 웨이퍼(W)의 표면온도 데이터와 기준온도 데이터의 차이가 미리 설정된 제1 허용오차를 초과하는 경우 현재 공정상태를 이상상태로 판단하여 이상상태를 알리는 알람정보를 출력하도록 구성될 수 있다.For example, the control unit 50 may: 1) When a command to perform a semiconductor process corresponding to the process identification information is received, 2) a sequence command and reference temperature data corresponding to the process identification information by searching the storage unit 60 And 3) controlling the semiconductor process for the wafer W to be performed according to the sequence command corresponding to the process identification information, and 4) the surface temperature data of the wafer W received from the infrared temperature sensor unit 30 Is compared with the reference temperature data stored in the storage unit 60, and 5) when the difference between the surface temperature data and the reference temperature data of the wafer W exceeds a preset first tolerance, the current process state is an abnormal state. It may be configured to output alarm information notifying an abnormal state by determining as.

또한, 예를 들어, 제어부(50)는, 1) 적외선 온도 센서부(30)로부터 전달받은 웨이퍼(W)의 전체 픽셀에 대한 표면온도 데이터 중에서 미리 정의된 비교 대상 픽셀 및 이 비교 대상 픽셀의 주변에 위치하는 주변 픽셀의 온도값을 추출하고, 2) 비교 대상 픽셀의 온도값과 주변 픽셀의 온도 평균값의 차이가 미리 설정된 제2 허용오차를 초과하는 경우, 3) 비교 대상 픽셀의 온도값을 주변 픽셀의 온도 평균값으로 치환하도록 구성될 수 있다.In addition, for example, the control unit 50 may include 1) a target pixel to be compared and a periphery of the target pixel to be compared among the surface temperature data for all pixels of the wafer W received from the infrared temperature sensor unit 30. Extracts the temperature value of the neighboring pixel located at, 2) When the difference between the temperature value of the pixel to be compared and the average temperature value of the neighboring pixel exceeds a preset second tolerance, 3) the temperature value of the pixel to be compared is It may be configured to replace the temperature average value of the pixel.

예를 들어, 공정 식별정보에 의해 특정된 반도체 공정은 시계열적으로 수행되는 복수의 세부 공정으로 이루어지고, 시퀀스 명령은 세부 공정이 수행되는 시간정보, 세부 공정에서 수행되는 세부 시퀀스 명령으로 이루어지고, 기준온도 데이터는 세부 공정의 시간정보에 매칭된 기준온도값으로 이루어질 수 있다.For example, the semiconductor process specified by the process identification information consists of a plurality of detailed processes performed in time series, and the sequence command consists of time information at which the detailed process is performed, and a detailed sequence command performed in the detailed process, The reference temperature data may be made of a reference temperature value matched with time information of a detailed process.

예를 들어, 제어부(50)는, 공정 식별정보에 의해 특정된 반도체 공정을 구성하는 복수의 세부 공정 간의 전환 시간에서 측정된 웨이퍼(W)의 표면온도 데이터를 저장부(60)에 저장되어 있는 기준온도 데이터와 비교하여 현재 공정상태를 판단하도록 구성될 수 있다.For example, the control unit 50 stores the surface temperature data of the wafer W measured at the switching time between a plurality of detailed processes constituting the semiconductor process specified by the process identification information. It may be configured to determine the current process state by comparing it with the reference temperature data.

이를 도 4를 추가로 참조하여 보다 구체적으로 설명하면 다음과 같다.This will be described in more detail with reference to FIG. 4 as follows.

도 4는 본 발명의 일 실시 예에 있어서, 적외선 온도 센서부(30)가 획득하여 제어부(50)로 전달하는 웨이퍼(W)의 표면온도 데이터를 예시적으로 나타낸 도면이다.4 is a diagram illustrating surface temperature data of a wafer W obtained by the infrared temperature sensor unit 30 and transmitted to the control unit 50 according to an exemplary embodiment of the present invention.

도 4를 추가로 참조하면, 다양한 반도체 공정들 중에서 세정 공정의 하나의 세부 공정 순서가 예시되어 있다. 이 예에서는, 챔버(10) 내부에 웨이퍼(W)가 로딩된 공정이 수행된 후, 탈이온수(Deionized Water, DIW)를 공급하는 공정, 세정을 위한 약액인 SC-1을 공급한는 공정, 탈이온수를 공급하는 공정, 질소 가스를 공급하는 공정들이 시계열적으로 수행된다.With further reference to FIG. 4, one detailed process sequence of a cleaning process among various semiconductor processes is illustrated. In this example, after the process in which the wafer W is loaded into the chamber 10 is performed, a process of supplying deionized water (DIW), a process of supplying SC-1, which is a chemical liquid for cleaning, and deionization. The process of supplying ionized water and the process of supplying nitrogen gas are performed in time series.

이러한 시계열적인 세부 공정들로 이루어진 반도체 공정 중에, 제어부(50)는, 복수의 세부 공정 간의 전환 시간에서 측정된 웨이퍼(W)의 표면온도 데이터를 저장부(60)에 저장되어 있는 기준온도 데이터와 비교하여 현재 공정상태를 판단하도록 구성될 수 있다. 이러한 구성에 따르면, 온도 변화가 크고 공정 불량이 발생할 가능성도 상대적으로 큰 세부 공정 간의 전환 시간에서의 웨이퍼(W)의 표면온도를 이용함으로써, 공정상태를 보다 신뢰성있게 판단할 수 있다.During the semiconductor process consisting of these time-series detailed processes, the control unit 50 stores the surface temperature data of the wafer W measured at the transition time between the plurality of detailed processes, and the reference temperature data stored in the storage unit 60. It may be configured to compare and determine the current process state. According to this configuration, the process state can be determined more reliably by using the surface temperature of the wafer W at the transition time between detailed processes where the temperature change is large and the possibility of occurrence of a process defect is relatively large.

이하에서는 도 2 내지 도 3을 추가로 참조하여 본 발명의 일 실시 예에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치의 동작을 구체적이고 예시적으로 설명한다.Hereinafter, the operation of the semiconductor process state management apparatus using the wafer surface temperature according to an embodiment of the present invention will be described in detail and exemplarily with additional reference to FIGS. 2 to 3.

도 2는 본 발명의 일 실시 예에 따른 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치의 전체적인 동작을 예시적으로 설명하기 위한 도면이다.2 is a view for explaining the overall operation of the semiconductor process state management apparatus using a wafer surface temperature according to an embodiment of the present invention.

도 2를 추가로 참조하면, 단계 S10에서는, 로컬 제어기(40)를 구성하는 제어부(50)가 공정 식별정보에 해당하는 반도체 공정의 수행 명령을 수신하는 과정이 수행된다.Referring further to FIG. 2, in step S10, a process in which the control unit 50 constituting the local controller 40 receives a command to perform a semiconductor process corresponding to process identification information is performed.

단계 S20에서는, 제어부(50)가 저장부(60)를 검색하여 수신된 공정 식별정보에 대응하는 시퀀스 명령 및 기준온도 데이터를 추출하는 과정이 수행된다.In step S20, the control unit 50 searches the storage unit 60 and extracts the sequence command and reference temperature data corresponding to the received process identification information.

단계 S30에서는, 제어부(50)가 웨이퍼(W)에 대한 반도체 공정이 공정 식별정보에 대응하는 시퀀스 명령에 따라 수행되도록 제어하는 과정이 수행된다. 예를 들어, 단계 S30에서 제어부(50)는, 해당 공정과 관련한 다양한 파라미터들, 예를 들어, 챔버(10) 내부에 구비되는 컵(cup)의 위치, 약액 등의 유체를 분사하는 디스펜서(dispenser)의 위치, 약액 등의 유체의 유량 값, 스핀들(24)의 회전력, 건조과정에서 챔버(10) 내부의 습도를 조절하는 FFU(Fan Filter Unit)의 회전력, 공정 종료시 챔버(10) 외부로 배출되는 유체의 유량 등을 제어하고, 그 제어 결과를 피드백받아 저장 및 관리할 수 있다.In step S30, a process of controlling the semiconductor process for the wafer W to be performed according to a sequence command corresponding to the process identification information is performed. For example, in step S30, the control unit 50 includes various parameters related to the process, for example, a position of a cup provided in the chamber 10, a dispenser for injecting a fluid such as a chemical solution. ), the flow rate value of fluid such as chemicals, the rotational force of the spindle 24, the rotational force of the FFU (Fan Filter Unit) that controls the humidity inside the chamber 10 during drying, and discharge to the outside of the chamber 10 at the end of the process It is possible to control the flow rate of the fluid to be obtained, and to receive and manage the control result as a feedback.

단계 S40에서는, 적외선 온도 센서부(30)가 웨이퍼(W)의 표면온도를 측정하여 제어부(50)로 전달하는 과정이 수행된다.In step S40, a process of measuring the surface temperature of the wafer W by the infrared temperature sensor unit 30 and transmitting the measured surface temperature to the control unit 50 is performed.

단계 S50에서는, 제어부(50)가 적외선 온도 센서부(30)로부터 전달받은 표면온도 데이터의 유효성을 검증하고, 그 검증 결과에 따라 온도 데이터값을 보정하는 과정이 수행된다.In step S50, the control unit 50 verifies the validity of the surface temperature data received from the infrared temperature sensor unit 30, and corrects the temperature data value according to the verification result.

단계 S50의 구체적인 구성을 제어부(50)가 비교 대상 픽셀의 온도 오차를 보정하는 예시적인 구성을 설명하기 위한 도 3을 추가로 참조하여 설명하면 다음과 같다.The detailed configuration of step S50 will be described with additional reference to FIG. 3 for explaining an exemplary configuration in which the control unit 50 corrects a temperature error of a pixel to be compared.

도 3을 추가로 참조하면, 단계 S50은 단계 S52, 단계 S54, 단계 S56, 단계 S58을 포함하여 구성될 수 있다.Referring further to FIG. 3, step S50 may include step S52, step S54, step S56, and step S58.

단계 S52에서는, 제어부(50)가 적외선 온도 센서부(30)로부터 전달받은 웨이퍼(W)의 전체 픽셀에 대한 표면온도 데이터 중에서 미리 정의된 비교 대상 픽셀 및 비교 대상 픽셀의 주변에 위치하는 주변 픽셀의 온도값을 추출하는 과정이 수행된다.In step S52, the control unit 50 selects a predetermined comparison target pixel and surrounding pixels located in the vicinity of the comparison target pixel among the surface temperature data for all pixels of the wafer W received from the infrared temperature sensor unit 30. The process of extracting the temperature value is performed.

단계 S54에서는, 제어부(50)가 주변 픽셀의 온도 평균값을 계산하는 과정이 수행된다.In step S54, the control unit 50 calculates the average temperature value of the surrounding pixels.

단계 S56에서는, 제어부(50)가 비교 대상 픽셀의 온도값과 주변 픽셀의 온도 평균값을 비교하는 과정이 수행된다.In step S56, the control unit 50 compares the temperature value of the target pixel to be compared with the average temperature value of the surrounding pixels.

단계 S58에서는, 제어부(50)가 비교 대상 픽셀의 온도값과 주변 픽셀의 온도 평균값의 차이가 미리 설정된 제2 허용오차를 초과하는 경우, 비교 대상 픽셀의 온도값을 주변 픽셀의 온도 평균값으로 치환하는 과정이 수행된다. 제2 허용오차는 비교 대상 픽셀의 측정된 온도값의 신뢰성을 판단하기 위한 기준값으로서 도시하지 않은 입력부를 통해 관리자에 의해 설정 및 재설정될 수 있는 값이다.In step S58, when the difference between the temperature value of the comparison target pixel and the temperature average value of the surrounding pixels exceeds a preset second tolerance, the control unit 50 replaces the temperature value of the comparison target pixel with the temperature average value of the surrounding pixels. The process is carried out. The second tolerance is a reference value for determining the reliability of the measured temperature value of the pixel to be compared, and is a value that can be set and reset by an administrator through an input unit (not shown).

단계 S60에서는, 제어부(50)가 적외선 온도 센서부(30)로부터 전달받은 웨이퍼(W)의 표면온도 데이터를 저장부(60)에 저장되어 있는 기준온도 데이터와 비교하는 과정이 수행된다.In step S60, a process of comparing the surface temperature data of the wafer W received from the infrared temperature sensor unit 30 with the reference temperature data stored in the storage unit 60 by the control unit 50 is performed.

단계 S70에서는, 제어부(50)가 웨이퍼(W)의 표면온도 데이터와 기준온도 데이터의 차이가 미리 설정된 제1 허용오차를 초과하는 경우 현재 공정상태를 이상상태로 판단하는 과정이 수행된다. 제1 허용오차는 현재 진행중인 반도체 공정이 정상상태인지 여부를 판단하기 위한 기준값으로서, 도시하지 않은 입력부를 통해 관리자에 의해 설정 및 재설정될 수 있는 값이다. 예를 들어, 기준온도 데이터는 동일한 반도체 공정을 반복적으로, 예를 들어, 100회 이상 수행하여 획득한 표면온도 데이터 집합의 평균값일 수 있으며, 제1 허용오차는 신뢰수준 95%를 충족하는 값일 수 있다.In step S70, when the difference between the surface temperature data and the reference temperature data of the wafer W exceeds a preset first tolerance, a process of determining the current process state as an abnormal state is performed. The first tolerance is a reference value for determining whether a semiconductor process currently in progress is in a normal state, and is a value that can be set and reset by an administrator through an input unit (not shown). For example, the reference temperature data may be an average value of a surface temperature data set obtained by repeatedly performing the same semiconductor process, for example, 100 or more times, and the first tolerance may be a value that satisfies the confidence level of 95%. have.

단계 S80에서는, 단계 S70를 통해 현재 공정상태가 이상상태인 것으로 판단되 경우, 제어부(50)가 이상상태를 알리는 알람정보를 출력하는 과정이 수행된다.In step S80, when it is determined that the current process state is in an abnormal state through step S70, the control unit 50 outputs alarm information notifying the abnormal state.

이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 세정 공정 등과 같은 반도체 공정이 챔버에서 정상적으로 수행되는지 여부를 챔버 내부에 배치된 웨이퍼의 표면온도를 통해 추정하고, 추정된 현재 상태 정보를 관리자 등에게 제공할 수 있는 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치가 제공되는 효과가 있다.As described in detail above, according to the present invention, whether a semiconductor process such as a cleaning process is normally performed in the chamber is estimated through the surface temperature of a wafer disposed inside the chamber, and the estimated current state information is provided to a manager, etc. There is an effect of providing a semiconductor process state management apparatus using a possible wafer surface temperature.

10: 챔버
12: 유체 공급 포트
20: 회전 척(spin chuck)
22: 그립 핀(grip pin)
24: 스핀들(spindle)
30: 적외선 온도 센서부
40: 로컬 제어기
50: 제어부
60: 저장부
W: 웨이퍼10: chamber
12: fluid supply port
20: spin chuck
22: grip pin
24: spindle
30: infrared temperature sensor unit
40: local controller
50: control unit
60: storage
W: wafer

Claims (6)

웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치로서,
웨이퍼에 대한 반도체 공정이 수행되는 챔버;
상기 웨이퍼의 표면온도를 측정하는 적외선 온도 센서부; 및
상기 챔버에서 수행되는 반도체 공정을 제어하는 로컬 제어기를 포함하고,
상기 로컬 제어기는,
상기 챔버에서 수행되는 복수의 반도체 공정중에서 하나를 특정하기 위한 공정 식별정보, 상기 공정 식별정보에 의해 특정된 반도체 공정을 수행하기 위해 정의된 시퀀스 명령 및 상기 시퀀스 명령에 따라 수행되는 반도체 공정의 상태를 판단하기 위한 기준온도 데이터가 반도체 공정별로 상호 매칭된 상태로 저장되어 있는 저장부; 및
상기 적외선 온도 센서부로부터 전달받은 상기 웨이퍼의 표면온도 데이터를 상기 저장부에 저장되어 있는 기준온도 데이터와 비교하여 현재 공정상태를 판단하고, 판단된 현재 공정상태에 대응하는 알람정보를 출력하는 제어부를 포함하는, 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치.
As a semiconductor process state management device using wafer surface temperature,
A chamber in which a semiconductor process is performed on the wafer;
An infrared temperature sensor unit measuring the surface temperature of the wafer; And
And a local controller controlling a semiconductor process performed in the chamber,
The local controller,
Process identification information for specifying one of a plurality of semiconductor processes performed in the chamber, a sequence command defined to perform the semiconductor process specified by the process identification information, and a state of a semiconductor process performed according to the sequence command A storage unit in which reference temperature data for determination are stored in a state of being matched with each other for each semiconductor process; And
A control unit that compares the surface temperature data of the wafer received from the infrared temperature sensor unit with reference temperature data stored in the storage unit, determines a current process state, and outputs alarm information corresponding to the determined current process state. Containing, semiconductor process state management apparatus using the wafer surface temperature.
 제1항에 있어서,
상기 제어부는,
상기 공정 식별정보에 해당하는 반도체 공정의 수행 명령이 수신되는 경우,
상기 저장부를 검색하여 상기 공정 식별정보에 대응하는 시퀀스 명령 및 기준온도 데이터를 추출하고,
상기 웨이퍼에 대한 반도체 공정이 상기 공정 식별정보에 대응하는 시퀀스 명령에 따라 수행되도록 제어하면서, 상기 적외선 온도 센서부로부터 전달받은 상기 웨이퍼의 표면온도 데이터를 상기 저장부에 저장되어 있는 기준온도 데이터와 비교하고,
상기 웨이퍼의 표면온도 데이터와 상기 기준온도 데이터의 차이가 미리 설정된 제1 허용오차를 초과하는 경우 상기 현재 공정상태를 이상상태로 판단하여 이상상태를 알리는 알람정보를 출력하는 것을 특징으로 하는, 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치.
The method of claim 1,
The control unit,
When a command to perform a semiconductor process corresponding to the process identification information is received,
Searching the storage unit to extract a sequence command and reference temperature data corresponding to the process identification information,
While controlling the semiconductor process for the wafer to be performed according to a sequence command corresponding to the process identification information, the surface temperature data of the wafer received from the infrared temperature sensor unit is compared with the reference temperature data stored in the storage unit. and,
When the difference between the surface temperature data of the wafer and the reference temperature data exceeds a predetermined first tolerance, the current process state is determined as an abnormal state, and alarm information indicating the abnormal state is output. Semiconductor process state management device using temperature.
 제2항에 있어서,
상기 제어부는,
상기 적외선 온도 센서부로부터 전달받은 상기 웨이퍼의 전체 픽셀에 대한 표면온도 데이터 중에서 미리 정의된 비교 대상 픽셀 및 상기 비교 대상 픽셀의 주변에 위치하는 주변 픽셀의 온도값을 추출하고,
상기 비교 대상 픽셀의 온도값과 상기 주변 픽셀의 온도 평균값의 차이가 미리 설정된 제2 허용오차를 초과하는 경우, 상기 비교 대상 픽셀의 온도값을 상기 주변 픽셀의 온도 평균값으로 치환하는 것을 특징으로 하는, 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치.
The method of claim 2,
The control unit,
Extracting a predetermined comparison target pixel and a temperature value of a neighboring pixel located around the comparison target pixel from among the surface temperature data for all pixels of the wafer received from the infrared temperature sensor unit,
When the difference between the temperature value of the comparison target pixel and the average temperature value of the surrounding pixels exceeds a preset second tolerance, replacing the temperature value of the comparison target pixel with the average temperature value of the surrounding pixels, Semiconductor process state management device using wafer surface temperature.
 제1항에 있어서,
상기 공정 식별정보에 의해 특정된 반도체 공정은 시계열적으로 수행되는 복수의 세부 공정으로 이루어지고,
상기 시퀀스 명령은 상기 세부 공정이 수행되는 시간정보, 상기 세부 공정에서 수행되는 세부 시퀀스 명령으로 이루어지고,
상기 기준온도 데이터는 상기 세부 공정의 시간정보에 매칭된 기준온도값으로 이루어진 것을 특징으로 하는, 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치.
The method of claim 1,
The semiconductor process specified by the process identification information consists of a plurality of detailed processes performed in time series,
The sequence command is composed of time information at which the detailed process is performed, and a detailed sequence command performed in the detailed process,
The reference temperature data is a semiconductor process state management apparatus using a wafer surface temperature, characterized in that consisting of a reference temperature value matched with the time information of the detailed process.
 제4항에 있어서,
상기 제어부는,
상기 공정 식별정보에 의해 특정된 반도체 공정을 구성하는 복수의 세부 공정 간의 전환 시간에서 측정된 웨이퍼의 표면온도 데이터를 상기 저장부에 저장되어 있는 기준온도 데이터와 비교하여 상기 현재 공정상태를 판단하는 것을 특징으로 하는, 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치.
The method of claim 4,
The control unit,
To determine the current process state by comparing the surface temperature data of the wafer measured at the transition time between a plurality of detailed processes constituting the semiconductor process specified by the process identification information with reference temperature data stored in the storage unit. Characterized in, a semiconductor process state management device using a wafer surface temperature.
 제2항에 있어서,
상기 적외선 온도 센서부는,
상기 챔버의 상단 벽면에 구비된 유체 공급 포트를 통해 공급되는 유체의 흐름에 대한 저항성을 줄이기 위한 원통형 구조를 갖는 것을 특징으로 하는, 웨이퍼 표면온도를 이용한 반도체 공정 상태 관리 장치.
The method of claim 2,
The infrared temperature sensor unit,
A semiconductor process state management apparatus using a wafer surface temperature, characterized in that it has a cylindrical structure for reducing resistance to a flow of fluid supplied through a fluid supply port provided on an upper wall of the chamber.
KR1020190133503A 2019-10-25 2019-10-25 Semiconductor process state management apparatus using wafer surface temperature KR102288808B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190133503A KR102288808B1 (en) 2019-10-25 2019-10-25 Semiconductor process state management apparatus using wafer surface temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190133503A KR102288808B1 (en) 2019-10-25 2019-10-25 Semiconductor process state management apparatus using wafer surface temperature

Publications (2)

Publication Number Publication Date
KR20210049329A true KR20210049329A (en) 2021-05-06
KR102288808B1 KR102288808B1 (en) 2021-08-11

Family

ID=75916191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190133503A KR102288808B1 (en) 2019-10-25 2019-10-25 Semiconductor process state management apparatus using wafer surface temperature

Country Status (1)

Country Link
KR (1) KR102288808B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571398A (en) * 2021-07-19 2021-10-29 广州粤芯半导体技术有限公司 Temperature monitoring method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067027A (en) * 2000-12-19 2001-07-12 정기로 Temperature Controller for Rapid Thermal Process Apparatus
KR20070021570A (en) * 2005-08-18 2007-02-23 삼성전자주식회사 Rapid thermal processing equipment
KR20110053808A (en) * 2009-11-16 2011-05-24 세메스 주식회사 Apparatus and method for treating a substrate
KR20150020076A (en) * 2013-08-12 2015-02-25 도쿄엘렉트론가부시키가이샤 System and program for group management
KR102024206B1 (en) 2019-04-01 2019-09-23 에이제이텍 주식회사 Infrared temperature sensor for wafer surface temperature measurement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067027A (en) * 2000-12-19 2001-07-12 정기로 Temperature Controller for Rapid Thermal Process Apparatus
KR20070021570A (en) * 2005-08-18 2007-02-23 삼성전자주식회사 Rapid thermal processing equipment
KR20110053808A (en) * 2009-11-16 2011-05-24 세메스 주식회사 Apparatus and method for treating a substrate
KR20150020076A (en) * 2013-08-12 2015-02-25 도쿄엘렉트론가부시키가이샤 System and program for group management
KR102024206B1 (en) 2019-04-01 2019-09-23 에이제이텍 주식회사 Infrared temperature sensor for wafer surface temperature measurement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571398A (en) * 2021-07-19 2021-10-29 广州粤芯半导体技术有限公司 Temperature monitoring method

Also Published As

Publication number Publication date
KR102288808B1 (en) 2021-08-11

Similar Documents

Publication Publication Date Title
US10665481B2 (en) Substrate processing apparatus and substrate processing method for discharge of processing liquid from nozzle
KR102057383B1 (en) Processing liquid supplying apparatus, substrate processing apparatus, and processing liquid supplying method
US8038798B2 (en) Method of and apparatus for cleaning substrate
JP4448082B2 (en) Substrate processing equipment
JP6251086B2 (en) Substrate processing apparatus and substrate processing method
JP7312656B2 (en) Substrate processing equipment
US20060213538A1 (en) Semiconductor cleaning apparatus and semiconductor cleaning method
JP4064402B2 (en) Substrate processing system and substrate processing apparatus
JP6878077B2 (en) Substrate processing equipment and substrate processing method
US6807455B2 (en) System for and method of processing substrate
US10157756B2 (en) Chemical liquid treatment apparatus and chemical liquid treatment method
US20160368114A1 (en) Processing apparatus, processing method, and storage medium
KR102288808B1 (en) Semiconductor process state management apparatus using wafer surface temperature
KR102134949B1 (en) Processing liquid supplying apparatus, substrate processing apparatus and processing liquid supplying method
US20070266940A1 (en) Chemical dispensing control device of a photo spinner
US10474139B2 (en) Substrate processing apparatus and substrate processing method
US20170062250A1 (en) Vacuum process apparatus and method of manufacturing semiconductor device
KR102288809B1 (en) Semiconductor process monitoring system
JP6397557B2 (en) Substrate processing apparatus and substrate processing method
US20130220382A1 (en) Substrate processing method
KR100640599B1 (en) Apparatus and method for wet treatment of wafer
KR101095192B1 (en) System and method for detecting impurites in wet-station
Kang et al. Failure Mechanism of High Via Resistance Induced by Fluorine and Moisture
JP2014120644A (en) Substrate processing apparatus and self diagnostic method thereof
JP6271271B2 (en) Substrate processing apparatus, fluid ejection monitoring method, log monitoring apparatus, substrate processing control apparatus, and storage medium

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant